KR101275799B1 - 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법 - Google Patents

저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR101275799B1
KR101275799B1 KR1020060115419A KR20060115419A KR101275799B1 KR 101275799 B1 KR101275799 B1 KR 101275799B1 KR 1020060115419 A KR1020060115419 A KR 1020060115419A KR 20060115419 A KR20060115419 A KR 20060115419A KR 101275799 B1 KR101275799 B1 KR 101275799B1
Authority
KR
South Korea
Prior art keywords
phase change
precursor
delete delete
compound
layer
Prior art date
Application number
KR1020060115419A
Other languages
English (en)
Other versions
KR20080046014A (ko
Inventor
신웅철
이재호
강윤선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060115419A priority Critical patent/KR101275799B1/ko
Priority to US11/979,778 priority patent/US8003162B2/en
Priority to JP2007297210A priority patent/JP2008131046A/ja
Priority to CNA2007103061401A priority patent/CN101192650A/zh
Publication of KR20080046014A publication Critical patent/KR20080046014A/ko
Application granted granted Critical
Publication of KR101275799B1 publication Critical patent/KR101275799B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층 형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조 방법에 관해 개시되어 있다. 여기서 본 발명은 상변화층이 형성될 하부막 상으로 제1 전구체를 공급하는 단계를 포함하되, 상기 제1 전구체는 게르마늄(Ge)을 포함하고 고리를 갖는 2가의 전구체인 것을 특징으로 하는 상변화층 형성방법과 이 방법을 이용한 메모리 소자의 제조 방법을 제공한다. 상기 제1 전구체는 고리형 저미렌스(cyclic germylenes) 계열 및 거대 고리형 저미렌스(macrocyclic germylenes) 계열 중 어느 하나의 Ge 화합물 또는 Ge-N결합을 포함하는, 고리형 저미렌 계열 및 거대 고리형 저미렌 계열 중 어느 하나의 Ge 화합물일 수 있다. 상기 상변화층은 MOCVD, 싸이클릭-CVD 및 ALD 중 어느 한 방식으로 형성할 수 있다. 이때 상기 상변화층의 조성은 압력, 증착 온도 또는 반응가스 공급량으로 조절할 수 있고, 압력 범위는 0.001torr-10torr, 증착 온도의 범위는 150℃-350℃, 반응가스의 공급량은 0-1slm일 수 있다.

Description

저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층 형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조 방법{Method of forming phase change layer using Ge precursor for low temperature deposition and method of manufacturing phase change memory device using the same}
도 1 내지 도 4는 본 발명의 실시예에 의한 상변화 메모리 소자의 제조 방법을 단계별로 나타낸 단면도들이다.
도 5는 도 4에서 상변화층이 비어홀 둘레로 확장된 경우를 나타낸 단면도이다.
도 6은 화학식 9로 표현되는 합성된 Ge 화합물에 대한 핵자기 공명(Nuclear Magnetic Resonance)(NMR)데이터를 나타낸 그래프이다.
도 7은 화학식 9로 표현되는 합성된 Ge 화합물에 대한 TG-DSC 데이터를 나타낸 그래프이다.
도 8 내지 도 10은 각각 본 발명자가 실험을 통해서 형성한 GST막의 조성 변화를 증착압력, 증착온도 및 수소가스 공급률에 따라 나타낸 그래프들이다.
도 11은 본 발명자가 실험을 통해서 찾은 최적 조건에 따라 형성한 GST막의 주사 전자현미경 사진이다.
도 12는 본 발명자가 실험을 통해서 찾은 최적 조건에 따라 형성한 GST막에 대한 엑스선 회절 패턴을 나타낸 그래프이다.
도 13은 본 발명자가 실험을 통해서 찾은 최적 조건에 따라 형성한 GST막에 대한 표면분석결과를 나타낸 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
40:기판 46:게이트 적층물
42, 44:제1 및 제2 불순물 영역 48, 56:제1 및 제2 층간 절연층
50:콘택홀 52:도전성 플러그
54:하부전극층 60:하부전극 콘택층
58:비어홀 62:상변화층
64:상부전극 콘택층 66:상부전극층
1. 발명의 분야
본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로써, 보다 자세하게는 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층 형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조 방법에 관한 것이다.
2. 관련 기술의 설명
상변화 물질(Phase Change Material)은 결정(crystalline) 상태일 때와 비정질(amorphous) 상태일 때, 명확히 다른 저항을 갖는다. 곧, 상변화 물질은 저항값 으로 명확히 구분되는 두 상태를 갖는다. 상변화 물질의 상기 두 상태는 온도에 따라 가역적으로 변화될 수 있다.
상변화 메모리 소자(Phase Change Memory Device), 예컨대 PRAM(Phase Change RAM)은 비트 데이터를 저장하기 위한 수단으로 상기한 상변화 물질로 형성된 상변화층을 포함한다.
현재, 상변화 물질로 많은 물질이 알려져 있으나, 그 중에서 대표적인 것이 GST(Ge2Sb2Te5)이다.
GST막은 물리적 기상 증착법(Physical Vapor Deposition)(PVD)법으로 형성될 수 있다. 그러나 PVD법으로 GST막이 형성될 경우, 성장 제어가 어렵고, 증착 속도가 느릴 뿐만 아니라 막의 치밀화(densification)가 떨어진다.
이에 따라 고품질의 GST막을 얻기 위해 유기 금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition)(MOCVD)법이나 싸이클릭- CVD(cyclic-CVD)법이 사용된다.
종래의 PRAM 제조 과정에서 이러한 CVD법으로 GST막이 형성되는 과정을 간략히 살펴본다.
먼저, CVD 챔버에 GST막이 형성될 하부막이 형성된 기판이 로딩 된다. 상기 기판은 증착에 필요한 온도로 가열된다. 이어서 샤워 헤드를 통해서 상기 가열된 기판 상으로 GST막을 구성하는 금속성분을 포함하는 전구체들, 곧 게르마늄(Ge)을 포함하는 유기 금속 화합물, 안티몬(Sb)을 포함하는 유기 금속 화합물, 텔루르(Te)를 포함하는 유기 금속 화합물이 동시에 공급된다. 상기 기판이 증착에 알맞은 온 도로 가열되어 있기 때문에, 상기 공급된 전구체들은 상기 하부만에 흡착되면서 분해되어 각 전구체들에 포함된 금속성분만 상기 하부막과 반응하고 나머지는 챔버 밖으로 배출된다.
이와 같이 CVD법을 이용하여 GST막이 형성되는 종래의 PRAM의 제조 방법은 다음과 같은 문제점을 가질 수 있다.
곧, Ge를 포함하는 유기 금속 화합물은 4가의 화합물로써 하나의 Ge에 4개의 유기물 리간드가 연결된 구조이다. 이와 같은 구조에서 Ge는 사면체(tetrahedral site)의 중심에 위치한다. 따라서 Ge를 포함하는 유기 금속 화합물은 매우 안정하다. 이렇게 안정된 화합물을 열 분해시키기 위해서 상기 화합물은 높은 온도로 가열되어야 한다.
그러므로 종래의 CVD 방법을 이용한 GST막 형성 과정에서 기판의 온도는 상기 Ge를 포함하는 유기 금속 화합물이 분해될 수 있을 정도로 높을 수밖에 없다. 상기 기판의 온도는 300℃ 보다 훨씬 높다.
한편, PRAM의 집적도를 높이기 위해서 리세트 전류(reset current)를 줄여야 하는데, 그 방법 중의 하나가 GST막을 100nm이하의 좁은 콘택홀에 채우는 것이다.
이를 위해서 상기한 종래의 GST막 형성 과정에서 GST막에 대한 우수한 단차 피복성(step coverage)이 확보될 수 있어야 한다. GST막에 대한 우수한 단차 피복성을 확보하기 위해서 CVD 방법에서 GST막은 낮은 온도에서 증착되어야 한다.
그런데 상기한 바와 같이 종래의 CVD방법을 이용한 GST막 형성과정에서 Ge를 포함하는 유기 금속 화합물은 4가의 안정된 화합물인 바, GST막의 증착 온도는 높 아진다. 따라서 종래의 CVD방법을 이용한 GST막 형성 과정에서 직경이 100nm이하인 콘택홀을 채울 수 있을 만큼, 우수한 단차 피복성을 갖는 GST막을 형성하기는 어렵다.
본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, CVD방법을 이용한 GST막 형성 과정에서 GST막의 증착 온도를 낮출 수 있는, 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층 형성방법을 제공한다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 상변화층 형성방법을 이용한 상변화 메모리 소자의 제조 방법을 제공한다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 상변화층 형성방법에 있어서, 상기 상변화층이 형성될 하부막 상으로 제1 전구체를 공급하는 단계를 포함하되, 상기 제1 전구체는 게르마늄(Ge)을 포함하고 고리를 갖는 2가의 전구체인 것을 특징으로 하는 상변화층 형성방법을 제공한다.
이 방법에서 상기 상변화층은 GST층으로서 MOCVD, 싸이클릭-CVD 및 ALD 중 어느 한 방식으로 형성할 수 있다.
상기 상변화층의 조성은 압력, 증착 온도 및 반응가스의 공급량 중 어느 하나로 조절할 수 있다.
상기 제1 전구체를 공급하는 단계에서 Sb를 포함하는 제2 전구체 및 Te를 포 함하는 제3 전구체 중 적어도 어느 하나를 동시에 공급할 수 있다.
상기 제1 전구체를 공급하는 단계 이후, 퍼지 단계 및 Sb를 포함하는 제2 전구체 및 Te를 포함하는 제3 전구체 중 적어도 어느 하나를 공급하는 단계를 실시할 수 있다.
본 발명의 실시예에 의하면, 상기 제1 전구체는 고리형 저미렌스(cyclic germylenes) 계열 및 거대 고리형 저미렌스(macrocyclic germylenes) 계열 중 어느 하나의 Ge 화합물일 수 있다. 이때, 상기 Ge 화합물은 화학식 1 내지 3으로 표현되는 Ge 화합물들 중 선택된 어느 하나일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 제1 전구체는 Ge-N결합을 포함하는, 고리형 저미렌스 계열 및 거대 고리형 저미렌스 계열 중 어느 하나의 Ge 화합물일 수 있다. 이때, 상기 Ge 화합물은 화학식 4 내지 6으로 표현되는 Ge 화합물들 중 선택된 어느 하나일 수 있다.
본 발명의 또 다른 실시예에 의하면, 상기 제1 전구체는 Ge-N결합을 포함하는, 두 개의 고리형 저미렌스(two cyclic germylenes) 계열 및 다중 고리형 저미렌스(polycyclic germylenes) 계열 중 어느 하나의 Ge 화합물일 수 있다. 이때, 상기 Ge 화합물은 다음 화학식 7 및 8로 표현되는 Ge 화합물 중 어느 하나일 수 있다.
상기 제1 전구체 중에서 화학식 9로 표현되는 Ge 화합물은,
GeCl2(dioxane)를 합성하여 준비하는 제1 단계, 리간드(ligand)인 N, N-di-tert-butylethylenediamine(dtbedaH2)의 수소(H)를 리튬(Li)으로 치환하는 제2 단 계 및 상기 제2 단계의 치환된 결과물을 상기 GeCl2(dioxane)와 반응시키는 제3 단계를 거쳐서 형성할 수 있다.
상기 압력의 범위는 0.001torr-10torr, 상기 증착 온도의 범위는 150℃-350℃, 상기 반응가스의 공급량은 0-1slm일 수 있다.
상기 제1 전구체를 공급하는 단계는 상기 하부막을 덮는 층간 절연층을 형성하는 단계 및 상기 층간 절연층에 상기 하부막이 노출되는 홀을 형성하는 단계를 실시한 다음에 실시할 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 스토리지 노드에 상변화층을 포함하는 상변화 메모리 소자의 제조 방법에 있어서, 상기 상변화층이 형성될 하부막 상으로 제1 전구체를 공급하는 단계를 포함하되, 상기 제1 전구체는 게르마늄(Ge)을 포함하고 고리를 갖는 2가의 전구체인 것을 특징으로 하는 상변화 메모리 소자의 제조 방법을 제공한다.
이 제조 방법에서 상기 제1 전구체를 공급하는 단계에서 안티몬(Sb)을 포함하는 제2 전구체 및 텔루르(Te)를 포함하는 제3 전구체 중 적어도 어느 하나를 동시에 공급할 수 있다.
상기 제1 전구체를 공급하는 단계 이후에, 퍼지 단계 및 안티몬(Sb)을 포함하는 제2 전구체 및 텔루르(Te)를 포함하는 제3 전구체 중 적어도 어느 하나를 공급하는 단계를 실시할 수 있다.
상기 제1 전구체로 사용되는 물질은 상기한 바와 같을 수 있다.
상기 상변화층은 GST막으로서 MOCVD, 싸이클릭-CVD 및 ALD 중 어느 한 방식으로 형성할 수 있다.
상기 상변화층의 조성은 상술한 여러 변수들 중 하나로 조절할 수 있다. 각 변수의 범위도 상술한 바와 같을 수 있다.
이러한 본 발명을 이용하면, CVD 방법에서 GST막의 증착온도를 300℃이하로 낮출 수 있는 바, GST막의 우수한 스텝 커버리지를 확보할 수 있다. 이에 따라 직경이 100nm 이하인 콘택홀에도 GST를 정상적으로 채울 수 있는 바, PRAM의 리세트 전류을 줄일 수 있다. PRAM의 리세트 전류가 작아지면 트랜지스터의 최대 수용 전류도 작아지는 바, 트랜지스터의 사이즈를 줄일 수 있으므로 PRAM의 집적도를 높일 수 있다.
이하, 본 발명의 실시예에 의한 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층 형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 상변화 메모리 소자의 제조 방법을 설명한다. 이 과정에서 상변화층 형성방법도 함께 설명한다.
도 1을 참조하면, p형 또는 n형 기판(40)의 소자 분리막(미도시)으로 한정된 활성영역의 소정 영역 상에 게이트 적층물(46)을 형성한다. 게이트 적층물(46)은 게이트 절연막과 게이트 전극을 포함한다. 상기 소자 분리막과 게이트 적층물(46) 사이의 기판(40)에 제1 및 제2 불순물 영역(42, 44)을 형성한다. 제1 및 제2 불순 물 영역은 기판(40)의 도핑 물질과 반대되는 도핑 물질을 이온 주입하여 형성한다. 제1 불순물 영역(42)은 소오스 영역으로, 제2 불순물 영역(44)은 드레인 영역으로 사용될 수 있으나, 반대로 사용될 수도 있다. 제1 및 제2 불순물 영역(42, 44)은 다양한 형태를 가질 수 있다. 제1 및 제2 불순물 영역(42, 44)과 게이트 적층물(46)은 반도체 트랜지스터를 구성한다.
계속해서, 기판(40) 상에 상기 트랜지스터를 덮는 제1 층간 절연층(48)을 형성한다. 제1 층간 절연층(48)에 제1 불순물 영역(42)이 노출되는 콘택홀(50)을 형성한다. 콘택홀(50)은 제1 불순물 영역(42) 대신, 제2 불순물 영역(44)이 노출되는 위치에 형성될 수도 있다. 콘택홀(50)은 도전성 플러그(52)로 채운다.
도 2를 참조하면, 제1 층간 절연층(48) 상에 도전성 플러그(52)의 노출된 상부면을 덮는 하부전극층(54)을 형성하고, 하부전극층(54) 상에 하부전극 콘택층(60)을 형성한다. 하부전극층(54)과 하부전극 콘택층(60)은 두 물질층을 순차적으로 적층한 다음, 한번에 식각하여 형성할 수 있다. 제1 층간 절연층(48) 상에 하부전극층(54)과 하부전극 콘택층(60)을 덮는 제2 층간 절연층(56)을 형성한다. 제2 층간 절연층(56)과 제1 층간 절연층(48)은 동일한 절연층으로 형성할 수 있다. 예를 들면, 제1 및 제2 층간 절연층(48, 56)은 실리콘 산화물층으로 형성할 수 있다. 제2 층간 절연층(56)을 형성한 다음, 제2 층간 절연층(56)에 하부전극 콘택층(60)의 상부면이 노출되는 비어홀(58)을 형성한다. 이어서 2가의 전구체를 포함하는 소스 물질 가스를 제2 층간 절연층(56) 상으로 공급한다(61). 이 결과 도 3에 도시한 바와 같이 비어홀(58)에 상변화층(62)이 채워진다.
상변화층(62)은 CVD방식으로 혹은 원자층 적층(Atomic Layer Deposition)(ALD)방식으로 형성할 수 있다. 상기 CVD방식의 경우, 특히 MOCVD 또는 싸이클릭-CVD 방식으로 형성할 수 있다.
구체적으로, 비어홀(58)이 형성된 제2 층간 절연층(56) 상으로 상변화층(62)의 소스 물질 가스와 운반가스(Ar)와 반응가스인 수소가스(H2)도 공급한다. 상변화층(62)이 ALD 방식으로 형성되는 경우, 상기 수소가스는 생략할 수 있다. 이 결과 제2 층간 절연층(56) 상으로 비어홀(58)을 채우는 상변화층(62)이 형성된다. 이렇게 형성된 상변화층(62)을 화학 기계적 연마(Chemical Mechanical Polishing)(CMP) 등과 같은 평탄화 방법을 이용하여 제2 층간 절연층(56)이 노출될 때까지 평탄화한다. 이 결과 상변화층(62)은 비어홀(58)에만 남게 된다.
상변화층(62)은 GST층일 수 있다. 이 경우에 상기 소스 물질 가스는 Ge를 포함하는 2가의 전구체(이하, 제1 전구체), Sb를 포함하는 전구체(이하, 제2 전구체), Te를 포함하는 전구체(이하, 제3 전구체)일 수 있다. 상기 제1 내지 제3 전구체는 유기 금속 화합물인데, 특히 상기 제1 전구체는 Ge를 포함하는 2가의 유기 금속 화합물일 수 있다.
상기한 상변화층(62)을 형성하는 과정에서 상기 제1 내지 제3 전구체는 동시에 공급할 수 있고(MOCVD방식), 또한 각 전구체를 한번씩 순차적으로 공급하거나 2개 전구체를 동시에 공급할 수도 있다(cyclic-CVD방식 또는 ALD방식). 어느 경우에서나 전구체를 공급한 후, 퍼지 단계를 실시한다. 또한, ALD 방식이 사용될 때, 반응가스는 상기 퍼지 단계 다음에 공급한다.
상기 제1 내지 제3 전구체가 공급될 때, 챔버내의 증착 압력은 0.001torr-10torr, 증착 온도는 150℃-350℃를 유지한다. 그리고 수소가스의 공급률은 0-1000sccm(1slm)을 유지한다.
상기 제1 전구체는 3종류의 Ge 화합물일 수 있다.
첫째, 상기 제1 전구체는 고리형 저미렌스 계열 또는 거대 고리형 저미렌스 계열의 Ge 화합물일 수 있다. 예를 들면, 상기 제1 전구체는 다음 화학식 1 내지 3으로 나타낸 Ge 화합물 중 어느 하나일 수 있다.
Figure 112006085396999-pat00001
Figure 112006085396999-pat00002
Figure 112006085396999-pat00003
화학식 1 내지 3에서, Y는 산소(oxygen), 황(sulfur) 및 인(phosphorus) 중 어느 하나일 수 있다. 그리고 R은 수소(H), 알킬기(alkyl group), 알릴기(allyl group), 비닐기(vinyl group) 및 아미노기(amino group) 중 어느 하나일 수 있다. 또한 R'은 수소, 알킬기, 알릴기, 비닐기, 아미노기 및 CN 중 어느 하나일 수 있다.
둘째, 상기 제1 전구체는 Ge-N결합을 포함하는 고리형 저미렌스 계열 또는 거대 고리형 저미렌스 계열의 Ge 화합물일 수 있다. 예를 들면, 상기 제1 전구체는 다음 화학식 4 내지 6으로 나타낸 Ge 화합물 중 어느 하나일 수 있다.
Figure 112006085396999-pat00004
Figure 112006085396999-pat00005
Figure 112006085396999-pat00006
화학식 4 내지 6에서 R은 수소(H), 알킬기, 알릴기, 비닐기, 아미노기 및 SiMe3 중 어느 하나일 수 있다. 그리고 R'은 수소, 알킬기, 알릴기, 비닐기, 아미노기 및 SiMe3 중 어느 하나일 수 있다. SiMe3에서 "Me"는 CH3를 나타낸다.
한편, 화학식 4 내지 6으로 나타낸 Ge 화합물은 이중 결합을 갖는 고리(cyclic)를 선택할 수 있다. 또한, R은 tBu(tert-butyl)일 수 있고 R'으로 SiMe3을 특징적으로 선택할 수 있다.
셋째, 상기 제1 전구체는 두 개의 고리형 저미렌스(two cyclic germylenes) 계열 또는 다중 고리형 저미렌스(polycyclic germylenes) 계열의 Ge 화합물일 수 있다. 이때, 상기 Ge 화합물은 Ge-N 결합을 포함할 수 있다.
예를 들면, 상기 제1 전구체는 다음 화학식 7 및 8로 나타낸 Ge 화합물 중 어느 하나일 수 있다.
Figure 112006085396999-pat00007
Figure 112006085396999-pat00008
화학식 7 및 8에서 R은 수소(H), 알킬기, 알릴기, 비닐기, 아미노기 및 SiMe3 중 어느 하나일 수 있다. 그리고 R'은 수소, 알킬기, 알릴기, 비닐기 및 아미노기 중 어느 하나일 수 있다.
화학식 7 및 8로 나타낸 Ge 화합물에서 R은 tBu일 수 있고 R'으로 Me를 특징적으로 선택할 수 있다.
한편, 상기 제2 및 제3 전구체는 각각 Sb(iPr)3 및 Te(iPr)2일 수 있다.
상기 제1 전구체로 2가의 유기 금속 화합물을 사용할 때, GST막은 종래보다 훨씬 낮은 온도에서 형성할 수 있는데, 이에 대해서는 발명자의 실험예를 통해서 설명한다.
본 발명자는 상기 제1 전구체로 다음 화학식 9로 표현되는 Ge 화합물, 곧 게 르마늄 디 터트 부틸에틸렌디아미드(Ge(II) di-tert-butylethylenediamide)를 사용하였다. 그리고 상기 제2 및 제3 전구체로는 각각 Sb(iPr)3 및 Te(iPr)2를 사용하여 GST막을 형성하는 실험을 실시하였다.
상기 게르마늄 디 터트 부틸에틸렌디아미드의 영문표기에서 "Ge(II)"는 Ge가 2가인 것을 나타낸다. 화학식 9로 표현되는 상기 제1 전구체는 화학식 5에서 R과 R'가 tBu인 경우이다.
Figure 112006085396999-pat00009
본 실험에서 제1 전구체로 사용된 화학식 9의 Ge 화합물은 다음 순서를 거쳐서 합성하였다.
1. GeCl2(dioxane)를 합성하여 준비한다.
2. 리간드(ligand)인 N, N-di-tert-butylethylenediamine(dtbedaH2)의 수소(H)를 리튬(Li)으로 치환한다.
3. "2"의 치환된 결과물을 GeCl2(dioxane)와 반응시킨다.
이와 같은 합성 과정은 다음 화학 반응식으로 나타낼 수 있다.
[반응식]
Figure 112006085396999-pat00010
도 6은 위와 같은 과정으로 합성한, 화학식 9로 표현되는 Ge 화합물(Ge(II) di-tert-butylethylenediamide)에 대한 핵자기 공명(Nuclear Magnetic Resonance)데이터를 보여준다. 그리고 도 7은 화학식 9로 표현되는 Ge 화합물에 대한 TG-DSC 데이터를 보여준다. 도 7에서 제1 그래프(A1)는 온도에 따른 상기 Ge 화합물의 중량의 변화, 곧 액상에서 기상으로 변화되는 과정을 나타낸다. 제1 그래프(A1)로부터 상기 Ge 화합물은 200℃보다 낮은 165℃ 정도에서 대부분이 기체 상태로 변화되는 것을 알 수 있다. 제2 그래프(A2)는 상기 Ge 화합물의 상이 액상에서 기상으로 변화는 동안에 상기 Ge 화합물의 온도차의 변화를 보여준다. 제2 그래프(A2)로부터 상기 합성된 Ge 화합물이 기체 상태로 변화된 후에 상기 합성된 Ge 화합물의 온도 변화는 크지 않은 것을 알 수 있다.
도 6과 도 7의 결과로부터 상기 합성된 Ge 화합물은 원하는 300℃보다 낮은 온도에서 증착될 수 있는 Ge 화합물인 것을 알 수 있다.
본 발명자는 상기 합성된 Ge 화합물을 제1 전구체로 이용하여 형성한 GST막의 조성이 GST막의 형성 조건에 따라 어떻게 달라지는지 확인하고, 최적의 형성 조건을 찾기 위해, 증착 압력을 변화시키면서 GST막을 형성하는 제1 실험과 증착 온도를 변화시키면서 GST막을 형성하는 제2 실험과 수소가스 공급률을 변화시키면서 GST막을 형성하는 제3 실험을 실시하였다. 상기 제1 내지 제3 실험들은 각각 독립적으로 실시하였다.
상기 제1 실험에서 증착 온도와 수소가스 공급률은 각각 250℃와 400sccm으로 유지하였다. 그리고 상기 제2 실험에서 증착 압력과 수소가스 공급률은 각각 5torr와 400sccm으로 유지하였다. 또한 상기 제3 실험에서 증착 온도와 증착 압력은 각각 250℃와 5torr로 유지하였다. 또한, 제1 내지 제3 실험에서 게르마늄 캐리어의 공급률은 50sccm으로 유지하고, 기판은 TiN/SiO2/Si로 구성하였다.
도 8 내지 도 10은 상기 제1 내지 제3 실험의 결과를 보여준다. 각 도면에서 제1 그래프들(G1, G21, G31)은 GST막에서의 Ge함량 변화를 나타내고, 제2 그래프들(G2, G22, G32)은 Sb함량 변화를 나타내며, 제3 그래프(G3, G23, G33)는 Te 함량 변화를 나타낸다.
도 8을 참조하면, 증착 온도와 수소가스 공급률을 각각 250℃와 400sccm으로 유지한 상태에서 증착 압력을 1-10torr로 변화시키면서 형성한 GST막의 경우, Te함량(제3 그래프(G3))은 60에서 거의 일정한 반면, Ge함량(제1 그래프(G1))은 10과 40사이에서 점차 낮아지고, Sb함량(제2 그래프(G2))은 10과 30사이에서 점차 증가함을 알 수 있다.
도 9를 참조하면, 증착 압력과 수소가스 공급률을 각각 5torr와 400sccm으로 유지한 상태에서 증착 온도를 220℃-300℃로 변화시키면서 형성한 GST막의 경우, Ge함량(제1 그래프(G21))은 10과 30사이에서 낮아지는 반면, Sb함량(제2 그래프(G22))은 10과 30사이에서 증가하고, Te의 함량(제3 그래프(G23))은 50과 60사이 에서 증가함을 알 수 있다.
도 10을 참조하면, 증착 온도와 증착 압력은 각각 250℃와 5torr로 유지한 상태에서 수소가스 공급률을 0-500sccm까지 변화시키면서 형성한 GST막의 경우, Ge함량(제1 그래프(G31))은 10과 20 사이에서 30까지 증가하고, Sb함량(제2 그래프(G32))은 30보다 조금 큰 값에서 20이하로 낮아지며, Te함량(제3 그래프(G33))은 50과 60 사이에서 크게 변하지 않는 것을 알 수 있다.
도 8 내지 도 10을 비교하면, GST막이 어느 경우로 형성되었던지 형성된 물질막은 Ge, Sb 및 Te를 포함하는 조성을 갖는 것을 알 수 있다. 특히, 특정 조건(증착온도:250℃, 증착압력:5torr, 수소가스 공급률:400sccm, 게르마늄 공급률:50sccm)(이하, 최적 조건)에서 Ge2Sb2Te5에 근접한 GST막이 형성되는 것을 알 수 있다.
상기한 도 8 내지 도 10의 결과는 ICP-AES(Inductively Coupled Plasma-Atomic Emission Spectrometer)를 이용하여 얻었다.
도 11은 상기 최적 조건으로 형성한 GST막의 주사 전자현미경(SEM) 사진을 보여준다.
도 11에서 검은 부분(11B)은 평평하고 두께가 균일한 부분을 나타내고, 하얀 부분(11W)은 검은 부분(11B)보다 다소 높은 영역을 나타낸다. 두 부분(11B, 11W) 사이의 단차, 곧 표면 거칠기(roughness)는 4.2nm정도이다.
도 11의 결과로부터 상기 최적 조건으로 GST막을 형성할 때, 두께 균일성이 우수한 Ge2Sb2Te5막이 형성됨을 알 수 있다.
도 12는 상기 최적 조건으로 형성한 GST막에 대한 엑스선 회절 패턴을 보여준다.
도 12에서 제1 그래프(G41)는 증착 온도를 220℃로 하여 형성한 GST막에 대한 결과를 나타내고, 제2 그래프(G42)는 증착 온도를 최적 온도인 250℃로 하여 형성한 GST막에 대한 결과를 나타낸다. 제1 및 제2 그래프(G41, G42)에 나타나는 피크의 형태는 동일한 것을 알 수 있다. 제1 및 제2 그래프(G41, G42)에 나타나는 피크의 위치와 형태로부터 형성된 GST막의 결정구조는 면심입방(Face Centered Cubic)인 것을 알 수 있다.
도 13은 상기 최적 조건으로 형성한 GST막의 표면분석결과를 보여준다. 도 13의 결과는 오제 전자 분광법(Auger Electron Spectroscopy(AES)을 이용하여 얻었다.
도 13의 결과를 참조하면, 스퍼터 시간(sputter tim)이 50-100초일 때, GST막에 탄소원자(C)와 산소원자(O)가 거의 포함되지 않음을 알 수 있다. 예를 들면, 상기 스퍼터 시간 범위에서 C와 O의 함량이 최소일 때, C와 O의 함량은 각각 0.18원자% 및 1.24원자%에 불과하다.
다시 도 4를 참조하면, 비어홀(58)에 상변화층(62)을 형성한 다음, 제2 층간 절연층(56) 상에 상변화층(62)을 덮는 상부전극 콘택층(64)을 형성한다. 상부전극 콘택층(64) 상에는 상부전극층(66)을 형성한다.
한편, 도 5에 도시한 바와 같이, 상변화층(62)은 비어홀(58)을 채울 뿐만 아니라 비어홀(58) 둘레의 제2 층간 절연층(56) 상으로 확장될 수도 있다. 상변화층(62)이 비어홀(58) 둘레의 제2 층간 절연층(56) 상으로 확장된 구조는 다음과 같이 형성할 수 있다.
구체적으로, 상술한 바와 같이, 비어홀(58)에 상변화층(62)을 채우는 과정에서 제2 층간 절연층(56) 상에 비어홀(58)을 채우는 상변화층(62)을 적정 두께로 형성한 다음, 제2 층간 절연층(56)이 노출될 때까지 상변화층(62)을 평탄화하는 대신에 상변화층(62) 상에 비어홀(58)과 그 둘레의 일정 부분을 덮는 마스크(미도시)를 형성한다. 그리고 상기 마스크 둘레의 상변화층(62)을 제거한다.
다른 한편으로, 도면으로 도시하지는 않았지만, 비어홀(58)에 상변화층(62)을 채우는 과정에서 비어홀(58)의 일부만, 예를 들면 비어홀(58)의 중간층만 상변화층(62)으로 채울 수 있다. 이 경우, 상변화층(62)의 하층부, 곧 비어홀(58)의 중간층만을 채운 상변화층(62)과 하부전극 콘택층(52) 사이의 비어홀(58) 영역은 하부전극 콘택층(52)으로 채운다. 그리고 상변화층(62)과 상부전극 콘택층(64) 사이의 비어홀(58) 영역은 상부전극 콘택층(64)으로 채운다. 이와 같은 경우, 비어홀(58)은 하부전극 콘택층(52), 상변화층(62) 및 상부전극 콘택층(64)을 순차적으로 적층하여 채워진 형태가 된다.
도 4에 도시한 바와 같이 상변화층(62)이 비어홀(58)에만 형성된 경우 또는 바로 위에서 상술한 바와 같이 상변화층(62)이 비어홀(58)의 일부만을 채운 경우에 리세트 전류는 종래보다 50%이상 낮출 수 있는데, 이에 따라 PRAM의 집적도는 더욱 높아질 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 4와 도 5에 도시한 구조와 다른 스토리지 노드 구조를 갖는 상변화 메모리 소자에도 상변화층의 형성에 대한 본 발명의 기술적 사상을 적용할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명은 Ge를 포함하는 전구체로서 2가의 유기 금속 화합물을 사용하는 바, MOCVD나 싸이클릭-CVD 방식을 이용한 GST막 형성 공정에서 증착 온도를 300℃이하로, 바람직하게는 220℃-280℃로 낮출 수 있다. 그러므로 본 발명에서 GST막은 우수한 스텝 커버리지를 가질 수 있다. 이에 따라 본 발명은 직경이 100nm 이하인 비어홀에 GST가 채워진 상변화 메모리 소자를 형성할 수 있다. 따라서 본 발명의 상변화 메모리 소자에서 리세트 전류는 작아진다. 리세트 전류가 작아지면 트랜지스터가 수용해야 하는 최대 전류도 작아지는 바, 트랜지스터의 크기를 줄일 수 있고, 따라서 PRAM의 집적도를 높일 수 있다.

Claims (35)

  1. 스토리지 노드에 상변화층을 포함하는 상변화 메모리 소자의 제조 방법에 있어서,
    상기 상변화층이 형성될 하부막 상으로 제1 전구체를 공급하는 단계를 포함하되,
    상기 제1 전구체는 고리형 저미렌스(cyclic germylenes) 계열 및 거대 고리형 저미렌스(macrocyclic germylenes) 계열 중 어느 하나의 2가 Ge 화합물인 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서, 상기 제1 전구체를 공급하는 단계에서 Sb를 포함하는 제2 전구체 및 Te를 포함하는 제3 전구체 중 적어도 어느 하나를 동시에 공급하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서, 상기 Ge 화합물은 다음 화학식 1 내지 3으로 표현되는 Ge 화합물들 중 선택된 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
    [화학식 1] [화학식 2] [화학식 3]
    Figure 112013003142604-pat00011
    Figure 112013003142604-pat00012
    Figure 112013003142604-pat00013
    화학식 1 내지 3에서 Y는 산소, 황 및 인 중 어느 하나이고, R은 수소, 알킬기, 알릴기, 비닐기 및 아미노기 중 어느 하나이며, R'은 수소, 알킬기, 알릴기, 비닐기, 아미노기 및 CN 중 어느 하나임.
  10. 제 1 항에 있어서, 상기 제1 전구체는 Ge-N결합을 포함하는, 고리형 저미렌스(cyclic germylenes) 계열 및 거대 고리형 저미렌스(macrocyclic germylenes) 계열 중 어느 하나의 Ge 화합물인 것을 특징으로 하는 상변화메모리 소자의 제조방법.
  11. 제 10 항에 있어서, 상기 Ge 화합물은 다음 화학식 4 내지 6으로 표현되는 Ge 화합물들 중 선택된 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
    [화학식 4] [화학식 5] [화학식 6]
    Figure 112006085396999-pat00014
    Figure 112006085396999-pat00015
    Figure 112006085396999-pat00016
    화학식 4 내지 6에서 R은 수소, 알킬기, 알릴기, 비닐기, 아미노기, SiMe3 및 tBu 중 어느 하나이고, R'은 수소, 알킬기, 알릴기, 비닐기, 아미노기 및 SiMe3 중 어느 하나임.
  12. 제 1 항에 있어서, 상기 제1 전구체는 Ge-N결합을 포함하는, 두 개의 고리형 저미렌스(two cyclic germylenes) 계열 및 다중 고리형 저미렌스(polycyclic germylenes) 계열 중 어느 하나의 Ge 화합물인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  13. 제 12 항에 있어서, 상기 Ge 화합물은 다음 화학식 7 및 8로 표현되는 Ge 화합물 중 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
    [화학식 7] [화학식 8]
    Figure 112006085396999-pat00017
    Figure 112006085396999-pat00018
    화학식 7 및 8에서 R은 수소(H), 알킬기, 알릴기, 비닐기, 아미노기, SiMe3 및 tBU 중 어느 하나이고, R'은 수소, 알킬기, 알릴기, 비닐기, 아미노기 및 Me 중 어느 하나임.
  14. 제 1 항에 있어서, 상기 제1 전구체는 다음 화학식 9로 표현되는 Ge 화합물 이고, 이 Ge 화합물은,
    GeCl2(dioxane)를 합성하여 준비하는 제1 단계;
    리간드(ligand)인 N, N-di-tert-butylethylenediamine(dtbedaH2)의 수소(H)를 리튬(Li)으로 치환하는 제2 단계; 및
    상기 제2 단계의 치환된 결과물을 상기 GeCl2(dioxane)와 반응시키는 제3 단계를 거쳐서 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
    [화학식 9]
    Figure 112006085396999-pat00019
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 상변화층 형성방법에 있어서,
    상기 상변화층이 형성될 하부막 상으로 제1 전구체를 공급하는 단계를 포함하되,
    상기 제1 전구체는 고리형 저미렌스(cyclic germylenes) 계열 및 거대 고리형 저미렌스(macrocyclic germylenes) 계열 중 어느 하나의 2가 Ge 화합물인 것을 특징으로 하는 상변화층 형성방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020060115419A 2006-11-21 2006-11-21 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법 KR101275799B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060115419A KR101275799B1 (ko) 2006-11-21 2006-11-21 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법
US11/979,778 US8003162B2 (en) 2006-11-21 2007-11-08 Method of forming phase change layer using a germanium precursor and method of manufacturing phase change memory device using the same
JP2007297210A JP2008131046A (ja) 2006-11-21 2007-11-15 低温蒸着が可能なゲルマニウム前駆体を用いた相変化層の形成方法及びその方法を用いた相変化メモリ素子の製造方法
CNA2007103061401A CN101192650A (zh) 2006-11-21 2007-11-21 用锗前体形成相变层的方法及用其制造相变存储器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115419A KR101275799B1 (ko) 2006-11-21 2006-11-21 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20080046014A KR20080046014A (ko) 2008-05-26
KR101275799B1 true KR101275799B1 (ko) 2013-06-18

Family

ID=39417269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115419A KR101275799B1 (ko) 2006-11-21 2006-11-21 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법

Country Status (4)

Country Link
US (1) US8003162B2 (ko)
JP (1) JP2008131046A (ko)
KR (1) KR101275799B1 (ko)
CN (1) CN101192650A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007133837A2 (en) 2006-05-12 2007-11-22 Advanced Technology Materials, Inc. Low temperature deposition of phase change memory materials
KR20120118060A (ko) 2006-11-02 2012-10-25 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체
WO2009039187A1 (en) * 2007-09-17 2009-03-26 L'air Liquide - Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Tellurium precursors for gst film deposition
US8834968B2 (en) 2007-10-11 2014-09-16 Samsung Electronics Co., Ltd. Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device
KR101458953B1 (ko) 2007-10-11 2014-11-07 삼성전자주식회사 Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
SG152203A1 (en) * 2007-10-31 2009-05-29 Advanced Tech Materials Amorphous ge/te deposition process
US20090162973A1 (en) * 2007-12-21 2009-06-25 Julien Gatineau Germanium precursors for gst film deposition
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
WO2009134989A2 (en) 2008-05-02 2009-11-05 Advanced Technology Materials, Inc. Antimony compounds useful for deposition of antimony-containing materials
KR20110014160A (ko) * 2008-05-29 2011-02-10 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 필름 증착을 위한 텔루륨 전구체
US8802194B2 (en) 2008-05-29 2014-08-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Tellurium precursors for film deposition
US20110180905A1 (en) * 2008-06-10 2011-07-28 Advanced Technology Materials, Inc. GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRYSTALLINITY
US8636845B2 (en) * 2008-06-25 2014-01-28 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Metal heterocyclic compounds for deposition of thin films
US8236381B2 (en) * 2008-08-08 2012-08-07 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Metal piperidinate and metal pyridinate precursors for thin film deposition
KR101120065B1 (ko) * 2009-01-08 2012-03-23 솔브레인 주식회사 신규의 아미딘 유도체를 가지는 게르마늄 화합물 및 이의 제조 방법
KR20160084491A (ko) 2009-05-22 2016-07-13 엔테그리스, 아이엔씨. 저온 ｇｓｔ 방법
US20110108792A1 (en) * 2009-11-11 2011-05-12 International Business Machines Corporation Single Crystal Phase Change Material
US20110124182A1 (en) * 2009-11-20 2011-05-26 Advanced Techology Materials, Inc. System for the delivery of germanium-based precursor
DE102010061572A1 (de) 2009-12-29 2011-07-14 Samsung Electronics Co., Ltd., Kyonggi Phasenänderungsstruktur, Verfahren zum Bilden einer Phasenänderungsschicht, Phasenänderungs-Speichervorrichtung und Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung
KR101706809B1 (ko) 2010-03-26 2017-02-15 엔테그리스, 아이엔씨. 게르마늄 안티몬 텔루라이드 물질 및 이를 포함하는 장치
WO2011123675A1 (en) 2010-04-01 2011-10-06 President And Fellows Of Harvard College Cyclic metal amides and vapor deposition using them
US9190609B2 (en) * 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
WO2012138615A2 (en) * 2011-04-03 2012-10-11 Advanced Technology Materials, Inc. Oxic germanium-antimony-tellurium material and phase change memory comprising same
US8623734B2 (en) * 2011-06-01 2014-01-07 International Business Machines Corporation Method to selectively grow phase change material inside a via hole
KR20140085461A (ko) 2011-09-27 2014-07-07 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 니켈 비스 디아자부타디엔 전구체, 그들의 합성, 및 니켈 함유 필름 침착을 위한 그들의 용도
KR102117124B1 (ko) 2012-04-30 2020-05-29 엔테그리스, 아이엔씨. 유전체 물질로 중심-충전된 상 변화 합금을 포함하는 상 변화 메모리 구조체
WO2014070682A1 (en) 2012-10-30 2014-05-08 Advaned Technology Materials, Inc. Double self-aligned phase change memory device structure
CN104086589B (zh) * 2014-07-17 2017-02-01 江南大学 易制备的可用做微电子材料的吡唑基Ge(Ⅱ)化合物
CN104341355B (zh) * 2014-10-22 2017-02-08 江南大学 用于相变存储材料的氨基嘧啶Ge(Ⅱ)前质体及其制备方法
WO2022020705A1 (en) * 2020-07-24 2022-01-27 Versum Materials Us, Llc Compositions and methods using same for germanium seed layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023049A (ko) * 2004-09-08 2006-03-13 삼성전자주식회사 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자
KR20060091160A (ko) * 2005-02-14 2006-08-18 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자
KR100618879B1 (ko) * 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307704B2 (ja) * 1993-02-19 2002-07-24 三菱化学株式会社 α‐オレフィン重合体の製造法
JP2001163924A (ja) * 1999-12-03 2001-06-19 Japan Polychem Corp 分岐を有するプロピレン重合体及びその製造方法
US7928420B2 (en) * 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
DE102004010954A1 (de) * 2004-03-03 2005-10-06 Novaled Gmbh Verwendung eines Metallkomplexes als n-Dotand für ein organisches halbleitendes Matrixmaterial, organisches Halbleitermaterial und elektronisches Bauteil
WO2007133837A2 (en) * 2006-05-12 2007-11-22 Advanced Technology Materials, Inc. Low temperature deposition of phase change memory materials
KR100873878B1 (ko) * 2006-09-27 2008-12-15 삼성전자주식회사 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
KR20120118060A (ko) * 2006-11-02 2012-10-25 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체
SG152203A1 (en) * 2007-10-31 2009-05-29 Advanced Tech Materials Amorphous ge/te deposition process
US20090215225A1 (en) * 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US8372483B2 (en) * 2008-06-27 2013-02-12 Asm International N.V. Methods for forming thin films comprising tellurium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023049A (ko) * 2004-09-08 2006-03-13 삼성전자주식회사 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자
KR100618879B1 (ko) * 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
KR20060091160A (ko) * 2005-02-14 2006-08-18 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자

Also Published As

Publication number Publication date
JP2008131046A (ja) 2008-06-05
US20080118636A1 (en) 2008-05-22
CN101192650A (zh) 2008-06-04
US8003162B2 (en) 2011-08-23
KR20080046014A (ko) 2008-05-26

Similar Documents

Publication Publication Date Title
KR101275799B1 (ko) 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법
KR101263822B1 (ko) 상변화 메모리 소자의 제조 방법 및 이에 적용된상변화층의 형성방법
KR100807223B1 (ko) 상변화 물질층, 상변화 물질층 형성 방법 및 이를 이용한상변화 메모리 장치의 제조 방법
KR101622327B1 (ko) 상변화 메모리 소자들에서 전극들의 기상 제조 방법들
US7569417B2 (en) Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device
US7727884B2 (en) Methods of forming a semiconductor device including a phase change material layer
US8772077B2 (en) Method of forming chalcogenide thin film
KR20080035844A (ko) 상변화 물질층 형성 방법 및 상변화 메모리 장치의 제조방법
US9269900B2 (en) Methods of depositing phase change materials and methods of forming memory
JP5334400B2 (ja) 相変化層の表面処理工程を含む相変化メモリ素子の製造方法
US8558032B2 (en) Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
US8703237B2 (en) Methods of forming a material layer and methods of fabricating a memory device
US20090263934A1 (en) Methods of forming chalcogenide films and methods of manufacturing memory devices using the same
KR20090110405A (ko) Ｇｅ-Ｓｂ-Ｔｅ 화합물 박막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee