JP5334400B2 - 相変化層の表面処理工程を含む相変化メモリ素子の製造方法 - Google Patents
相変化層の表面処理工程を含む相変化メモリ素子の製造方法 Download PDFInfo
- Publication number
- JP5334400B2 JP5334400B2 JP2007267039A JP2007267039A JP5334400B2 JP 5334400 B2 JP5334400 B2 JP 5334400B2 JP 2007267039 A JP2007267039 A JP 2007267039A JP 2007267039 A JP2007267039 A JP 2007267039A JP 5334400 B2 JP5334400 B2 JP 5334400B2
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- layer
- change layer
- coating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000004381 surface treatment Methods 0.000 title claims description 19
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 25
- 239000000126 substance Substances 0.000 claims abstract description 24
- 239000003153 chemical reaction reagent Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 27
- 239000002243 precursor Substances 0.000 claims description 27
- 239000011248 coating agent Substances 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 21
- 238000010926 purge Methods 0.000 claims description 17
- 125000000217 alkyl group Chemical group 0.000 claims description 13
- 239000012495 reaction gas Substances 0.000 claims description 8
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 claims description 5
- ZMAPKOCENOWQRE-UHFFFAOYSA-N diethoxy(diethyl)silane Chemical compound CCO[Si](CC)(CC)OCC ZMAPKOCENOWQRE-UHFFFAOYSA-N 0.000 claims description 5
- VHPUZTHRFWIGAW-UHFFFAOYSA-N dimethoxy-di(propan-2-yl)silane Chemical compound CO[Si](OC)(C(C)C)C(C)C VHPUZTHRFWIGAW-UHFFFAOYSA-N 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 238000003618 dip coating Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910052714 tellurium Inorganic materials 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- NHYFIJRXGOQNFS-UHFFFAOYSA-N dimethoxy-bis(2-methylpropyl)silane Chemical compound CC(C)C[Si](OC)(CC(C)C)OC NHYFIJRXGOQNFS-UHFFFAOYSA-N 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 3
- 125000003545 alkoxy group Chemical group 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 119
- 239000011247 coating layer Substances 0.000 abstract 3
- 239000011229 interlayer Substances 0.000 description 28
- 239000012782 phase change material Substances 0.000 description 22
- 229910000618 GeSbTe Inorganic materials 0.000 description 17
- 239000012535 impurity Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000002902 organometallic compounds Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910020175 SiOH Inorganic materials 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- VVKJJEAEVBNODX-UHFFFAOYSA-N diethoxy-di(propan-2-yl)silane Chemical compound CCO[Si](C(C)C)(C(C)C)OCC VVKJJEAEVBNODX-UHFFFAOYSA-N 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体メモリ素子の製造方法に係り、さらに詳細には、相変化層の表面処理工程を含む相変化メモリ素子の製造方法に関する。
相変化物質は、温度によって結晶状態または非晶質状態を有する物質である。相変化物質の結晶状態と非晶質状態とは、相互可逆的である。すなわち、相変化物質は、結晶状態から非晶質状態になり、再び非晶質状態から結晶状態になりうる。結晶状態の相変化物質の抵抗は、非晶質状態の相変化物質の抵抗より低い。相変化物質の有しうる前記二つの抵抗の値は、明確に区分される。
相変化メモリ素子、すなわち、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、前記特性を有する相変化物質をストレージノードとして使用するメモリ素子である。
ＰＲＡＭは、一般的にトランジスタと、これに電気的に連結され、相変化物質を含むストレージノードとを備える。ＰＲＡＭは、相変化物質の結晶状態による抵抗差を利用してメモリ機能を行う。
現在、ＰＲＡＭに使われる多様な種類の相変化物質が知られている。この中で代表的なものがＧＳＴ（ＧｅＳｂＴｅ）系合金である。
ＰＲＡＭも、通常のメモリ素子と同様に、動作電流を減らす必要がある。ＰＲＡＭで、相変化物質を結晶状態から非晶質状態に変化させるための電流をリセット電流とし、非晶質状態から結晶状態に変化させるための電流をセット電流とする。
結晶状態を有する相変化物質を非晶質状態に変化させるために、相変化物質の温度は、融点以上にならなければならない。したがって、リセット電流は、結局、相変化物質の温度を融点以上に高めるための電流である。
非晶質状態を有する相変化物質を結晶状態に変化させるためにも、相変化物質の温度をある程度まで高めなければならないが、その温度は、相変化物質の融点よりはるかに低い。したがって、リセット電流は、セット電流よりはるかに大きい。リセット電流の大きさによって、ＰＲＡＭに使われるトランジスタの容量も制限される。したがって、ＰＲＡＭの消費電力を減らし、集積度を高めるためにも、ＰＲＡＭのリセット電流は、減らす必要がある。この場合にも、リセット電流は、セット電流より大きくなければならない。
一方、ＰＲＡＭで相変化物質として広く使われるＧＳＴ膜は、主に物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法で形成される。
しかし、ＰＶＤ法でＧＳＴ膜が形成される場合、ＧＳＴ膜の成長制御が難しく、ＧＳＴ膜の蒸着速度が遅い。また、ＧＳＴ膜の緻密化が低下する。
このような問題は、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法を利用してＧＳＴ膜を形成することによってある程度解消される。
しかし、ＡＬＤ法を利用してＧＳＴ膜を形成する場合にも、次のような問題がある。
すなわち、ＧＳＴ膜は、下部電極コンタクト（Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ Ｃｏｎｔａｃｔ：ＢＥＣ）上にのみ形成されるものではなく、前記ＢＥＣの周りのシリコン酸化膜（ＳｉＯ２）上にも蒸着される。そして、ＡＬＤ法を利用したＧＳＴ膜の形成にＧＳＴ膜のソース物質として有機金属化合物が使われる。前記有機金属化合物は、アルキル系ラジカルを有する物質である。このような有機金属化合物は、一般的に低温ではシリコン酸化膜に容易に吸着されないため、ＧＳＴ膜の厚さが均一でなく、段差被覆性も低下する。
本発明が解決しようとする技術的課題は、前記従来の技術の問題点を改善するためのものであって、相変化層の厚さ均一性と段差被覆性とを確保しつつ、リセット電流も減らせる相変化メモリ素子の製造方法を提供することである。
前記課題を達成するために、本発明は、相変化層の表面処理工程を含む相変化メモリ素子の製造方法において、前記相変化層を形成する前に前記相変化層が形成される下部膜の表面にコーティング膜を形成する工程を含み、前記コーティング膜は、前記下部膜の表面にアルキル系ラジカルの付着を容易にする化学構造を有することを特徴とする。
本発明によれば、前記相変化物質層を形成する工程は、原子層堆積法を利用する。
本発明によれば、前記コーティング膜は、ディップコーティング方式及びスピンコーティング方式のうち何れか一つを利用して形成しうる。
また、前記コーティング膜は、原子層堆積法で形成することもある。
前記コーティング膜は、（ａｌｋｙｌ）ｘ（ＯＲ）ｙ（Ｃｌ）ｚＳｉ（ｘ＋ｙ＋ｚ＝４,ｙ≧１）で表現される物質群から選択された何れか一つの試薬で形成される。ここで、“ａｌｋｙｌ”は、アルキル基を表し、“ＯＲ”はアルコキシ基を表す。
前記試薬は、ジエチルジエトキシシラン、ジイソプロピルジメトキシシラン及びジイソブチルジメトキシシランのうち何れか一つでありうる。
本発明によれば、前記コーティング膜は、一層の原子層で形成される。
本発明によれば、前記相変化層を形成する工程は、前記相変化層のソース物質のうち少なくとも一つを供給する工程と、第１パージガスを供給する工程と、反応ガスを供給する工程と、第２パージガスを供給する工程と、をさらに含む。
前記反応ガスは、水素（Ｈ２）ガスまたはプラズマでありうる。
前記ソース物質は、ゲルマニウミ（Ｇｅ）とアリル基とを含む前駆体、アンチモン（Ｓｂ）とアルキル基とを含む前駆体及び、テルル（Ｔｅ）とアルキル基とを含む前駆体を含む。
本発明の一局面によれば、前記コーティング膜を形成する前に、前記下部膜にビアホールを形成する工程と、前記ビアホールに導電性プラグを充填する工程と、を実施しうる。
本発明の他の局面によれば、前記コーティング膜を形成する前に、前記下部膜にビアホールを形成し、前記コーティング膜を形成した後、前記コーティング膜で覆われた前記下部膜上に前記ビアホールを充填する前記相変化層を形成しうる。
また、前記下部膜の上面に形成された前記相変化層を除去する工程をさらに含みうる。
本発明を利用すれば、下部膜の構造に関係なしに相変化層の厚さを均一に形成し、良好な段差被覆性が得られる。また、リセット電流を減らせるところ、ＰＲＡＭの集積度を高めうる。
以下、本発明の実施例による相変化層の表面処理工程を含む相変化メモリ素子の製造方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示された層や領域の厚さは、明細書の明確性のために誇張して図示した。
図１ないし図３は、本発明の実施例による相変化メモリ素子の製造方法を工程別に示す。
図１を参照すれば、基板４０の所定の領域上にゲート絶縁膜４２とゲート電極４４とを順次に積層する。活性領域を限定するフィールド酸化膜（図示せず）とゲート電極４４との間の基板４０に導電性不純物をイオン注入して第１及び第２不純物領域Ａ１，Ａ２を形成する。第１及び第２不純物領域Ａ１，Ａ２は、ゲート電極４４に分離されている。前記導電性不純物は、基板４０にドーピングされた不純物と逆タイプの不純物でありうる。例えば、基板４０がｐ型基板である場合、前記導電性不純物は、ｎ型でありうる。第１及び第２不純物領域Ａ１，Ａ２は、多様な形状を有しうる。第１及び第２不純物領域Ａ１，Ａ２のうち一つ、例えば、第１不純物領域Ａ１は、ソース領域であり、残りの領域Ａ２は、ドレイン領域でありうる。基板４０と第１及び第２不純物領域Ａ１，Ａ２及びゲート電極４４は、電界効果トランジスタ（以下、トランジスタ）を構成する。前記トランジスタの形成された基板４０上に前記トランジスタを覆う第１層間絶縁層４６を形成する。第１層間絶縁層４６に第１不純物領域Ａ１が露出されるコンタクトホールｈ１を形成する。コンタクトホールｈ１は、第１不純物領域Ａ１の代わりに、第２不純物領域Ａ２が露出される位置に形成されることもある。コンタクトホールｈ１は、導電性プラグ５０で充填する。
図２を参照すれば、第１層間絶縁層４６上に導電性プラグ５０の露出された上面を覆う下部電極６０を形成する。下部電極６０は、パッドの役割も兼ねる。第１層間絶縁層４６上に下部電極６０を覆う第２層間絶縁層６２を形成する。第２層間絶縁層６２は、例えば、シリコン酸化物層で形成しうる。第２層間絶縁層６２は、第１層間絶縁層４６と同じ絶縁層でありうる。第２層間絶縁層６２に下部電極６０の上面が露出されるビアホールｈ２を形成する。次いで、ビアホールｈ２を下部電極コンタクト（ＢＥＣ：Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ Ｃｏｎｔａｃｔ）層６４で充填する。前記ＢＥＣ層６４は、導電性プラグで形成される。ビアホールｈ２をＢＥＣ層６４で充填した後、所定の試薬を利用して相変化層が形成される第２層間絶縁層６２の上面を表面処理する。このような表面処理は、後続の相変化層の積層工程で、第２層間絶縁層６２上に相変化層のソース物質を容易に付着させるためである。前記表面処理は、ディップコーティング方式またはスピンコーティング方式で行える。前記ディップコーティング方式またはスピンコーティング方式を利用した表面処理で、第２層間絶縁層６２の上面は、前記試薬でコーティングされる。このとき、前記試薬は、可能な限り薄くコーティングすることがよく、望ましくは、一層の試薬原子層が形成されるようにコーティングすることが望ましい。前記表面処理によって前記第２層間絶縁層６２の表面にコーティング膜（図示せず）が形成される。
前記試薬は、（ａｌｋｙｌ）ｘ（ＯＲ）ｙ（Ｃｌ）ｚＳｉで表記される物質群でありうる。このとき、前記物質群の表記で下添字ｘ，ｙ，ｚは、関係式、ｘ＋ｙ＋ｚ＝４、ｙ≧１を満足する。前記試薬としては、例えば、ジエチルジエトキシシラン、ジイソプロピルジメトキシシラン及びジイソプロピルジメトキシシランのうち何れか一つでありうる。
図５は、前記試薬のうちジエチルジエトキシシランの化学構造を、図６は、ジイソプロピルジエトキシシランの化学構造を、図７は、ジイソブチルジメトキシシランの化学構造を示す。
シリコン酸化膜（ＳｉＯ２）で形成された第２層間絶縁層６２と前記試薬との反応は、下記のような反応式で表現しうる。
ＳｉＯＲ＋ＳｉＯＨ→Ｓｉ−Ｏ−Ｓｉ＋ＲＯＨ （反応式）
ここで、Ｒは、メチル基またはエチル基である。
図８ないし図１０は、前記試薬で第２層間絶縁層６２の上面を表面処理した後の第２層間絶縁層６２の上面の表面状態を示す。
図８は、前記試薬としてジエチルジエトキシシランを使用したとき、図９は、前記試薬としてジイソプロピルジメトキシシランを使用したとき、図１０は、前記試薬としてジイソブチルジメトキシシランを使用したときにおける、第２層間絶縁層６２の上面の表面状態を示す。
図８ないし図１０を参照すれば、前記試薬は、シリコン酸化膜（ＳｉＯ２）で形成された第２層間絶縁層６２の上面と反応して前記上面の表面にアルキル系ラジカルの吸着が容易な構造を形成するということが分かる。
前記試薬を相変化層の形成される下部膜、すなわち第２層間絶縁層６２の上面にコーティングする過程は、原子層堆積法に代替しうる。前記試薬を原子層堆積法を利用して蒸着する場合、前記試薬を一つの原子層レベルに形成しうる。
前述したように、前記試薬を利用して第２層間絶縁層６２の上面を表面処理した後、図３に示したように、第２層間絶縁層６２の上面上に相変化層６６と上部電極６８とを順次に形成する。相変化層６６は、ＢＥＣ層６４の上面を覆うように形成する。相変化層６６は、ＧＳＴ層で形成しうるが、相変化特性を有する他の相変化物質で形成することもある。相変化層６６は、例えば、原子層堆積法で形成しうる。
図４は、原子層堆積法を利用して相変化層６６を形成する過程を示す。図４の説明で、相変化層６６は、ＧＳＴ層と見なす。そして、前記表面処理後、基板４０は、原子層積層用のチャンバにローディングしたものと見なす。また、原子層積層の間に基板４０の温度は、２００℃〜３００℃に維持し、チャンバの圧力は、０.１〜１０ｔｏｒｒに維持する。
図４を参照すれば、第１工程Ｓ１として、相変化層６６の第１ソース物質をチャンバに所定時間供給する。前記第１ソース物質は、ゲルマニウム（Ｇｅ）を含む第１前駆体、アンチモン（Ｓｂ）を含む第２前駆体及びテルル（Ｔｅ）を含む第３前駆体のうち何れか一つでありうる。
本説明では、便宜上、前記第１ないし第３ソース物質は、それぞれ前記第１ないし第３前駆体と見なす。前記第１前駆体は、アリル基を有しているＧｅ（ａｌｌｙｌ）４でありうる。そして、前記第２前駆体は、アルキル基を有しているＳｂ（ｉＰｒ）３でありうる。また、前記第３前駆体は、アルキル基を有しているＴｅ（ｉＰｒ）２でありうる。ここで、“ｉＰｒ”は、イソプロピル基を表す。前記第１前駆体の化学構造は、図１１に示されており、前記第２及び第３前駆体の化学構造は、それぞれ図１２及び図１３に示されている。
このように前記第１ないし第３前駆体は、アルキル基またはアリル基を有しており、前記表面処理によって第２層間絶縁層６２の上面の表面状態は、アルキル系ラジカルの吸着が容易な化学構造であるところ、前記第１ないし第３前駆体は、第２層間絶縁層６２の上面に選択的に吸着される。
第１工程Ｓ１を実施した後、チャンバにパージガスを所定時間供給する（Ｓ２）。このとき、前記パージガスとしてアルゴン（Ａｒ）ガスを使用する。前記パージガスを利用して第２層間絶縁層６２の上面に物理吸着された第１前駆体を除去する。
第２工程Ｓ２を実施した後、チャンバに反応ガスを供給する（Ｓ３）。このとき、前記反応ガスとして、水素（Ｈ２）ガスを利用する。水素ガスの代りに、プラズマを利用して反応を容易にすることもある。すなわち、相変化層６６の形成にプラズマ原子層堆積法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ：ＰＥＡＬＤ）を利用することもある。
第３工程Ｓ３を実施した後、前記チャンバにパージガスを供給する（Ｓ４）。この過程を通じてチャンバに残った水素ガスをチャンバ外に排出させる。第４工程Ｓ４のパージガスは、第２工程Ｓ２のパージガスと同じでありうる。
第４工程Ｓ４を実施した後、前記チャンバに前記第２ソース物質（第２前駆体）を供給する（Ｓ５）。
次いで、パージガス供給工程Ｓ６、反応ガス供給工程Ｓ７及びパージガス供給工程Ｓ８を順次に実施する。第６ないし第８工程Ｓ６〜Ｓ８は、それぞれ第２ないし第４工程Ｓ２〜Ｓ４と同一に実施しうる。
第８工程Ｓ８を実施した後、前記チャンバに第３ソース物質（第３前駆体）を供給する（Ｓ９）。
次いで、パージガス供給工程Ｓ１０、反応ガス供給工程Ｓ１１及びパージガス供給工程Ｓ１２を順次に実施する。第１０ないし第１２工程Ｓ１０〜Ｓ１２は、それぞれ第２ないし第４工程Ｓ２〜Ｓ４と同一に実施しうる。
次いで、第１ないし第１２工程Ｓ１〜Ｓ１２を１周期として、相変化層６６が所望の厚さに積層されるまで第１ないし第１２工程Ｓ１〜Ｓ１２を反復実施する（Ｓ１３）。
一方、原子層堆積法を利用する前記相変化層の形成工程で、前記第１ないし第３ソース物質（第１ないし第３前駆体）は、それぞれ異なる時間に供給されるが、それと同時に供給されることもある。
例えば、第１工程Ｓ１で第１及び第２ソース物質（第１及び第２前駆体）をチャンバに同時に供給しうる。または第５工程Ｓ５で第２及び第３ソース物質（第２及び第３前駆体）を前記チャンバに同時に供給しうる。または前記第１ないし第３ソース物質（第１ないし第３前駆体）を何れも第１工程Ｓ１で同時に供給することもある。
また、このようなソース物質供給方式は、毎周期別に異ならせることもある。例えば、ある一周期では、第１ないし第１２工程Ｓ１〜Ｓ１２によってソース物質を供給し、次の周期では、第１及び第２ソース物質、第２及び第３ソース物質、第１及び第３ソース物質または第１ないし第３ソース物質を一工程で同時に供給しうる。
また、毎回ソース物質供給後に実施されるパージガス供給工程／反応ガス供給工程／パージガス供給工程で二番目のパージガス供給工程は、省略することもある。
本発明者は、前記原子層堆積法を利用して、相変化層６６としてＧＳＴ層を形成する実験を実施した。この実験で、基板４０の温度は、２５０℃に維持し、第１ないし第１２工程Ｓ１〜Ｓ１２を一周期とする原子層積層を３００回実施した。
図１４は、本発明者の実験結果を示す。
図１４を参照すれば、第２層間絶縁層６２上に均一な厚さの相変化層１００が形成されたことが見られる。
図１５は、前記実験で得た相変化層１００の組成分析結果を示す。前記実験で得た相変化層１００の組成分析は、ＴＥＭ−ＥＤＸ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ−Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ-ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を利用して実施した。
図１５を参照すれば、得た相変化層１００にＧｅ、Ｓｂ、Ｔｅが何れも存在することが分かる。このような結果を通じて図１４で見られる均一な厚さの相変化層１００は、正常的なＧＳＴ層であるということが分かる。
一方、図３に示されたＰＲＡＭで、相変化層６６は、ＢＥＣ層６４の上面を覆うように第２層間絶縁層６２上に形成されているので、本発明の実施例による相変化メモリ素子の製造方法で、相変化層６６の形成位置または形成領域が変わるにつれて、リセット電流が変わる。
例えば、図１６に示したように、第２層間絶縁層６２の上面だけでなく、図３のＢＥＣ層６４の位置にも相変化層６６を充填する場合及び、図１７に示したように、図３のＢＥＣ層６４の位置にのみ相変化層６６を形成した場合、ＰＲＡＭのリセット電流は、従来の方式で形成した同じ構造のＰＲＡＭのリセット電流より５０％以上減少させうる。
前述したように、本発明の相変化メモリ素子の製造方法は、相変化層を形成する前に、相変化層の形成される下部膜の表面を試薬を利用して処理する。すなわち、前記試薬を前記下部膜の表面に薄く、望ましくは、一原子層にコーティングする。このような表面処理を通じて、前記下部膜の表面は、アルキル系ラジカルと容易に反応できる化学構造を有する。
したがって、本発明の製造方法を利用すれば、原子層堆積法を利用した相変化層を形成する過程で、アルキル基を有する相変化物質のソース物質を下部膜に容易に付着させうる。そして、原子層堆積法は、積層される膜の厚さの制御が容易である。
これにより、相変化層を均一な厚さに形成しうる。このような相変化層の厚さ均一性は、下部膜の構造と関係ないところ、相変化層の良好な段差被覆性も得られる。
また、原子層堆積法の特性によって相変化層６６をナノメートルサイズを有する限定された領域、例えば、図１６及び図１７に示したように、ビアホールｈ２に蒸着しうるところ、局部的な発熱による相変化も可能である。
図１６及び図１７に示したように、相変化層６６をビアホールｈ２を充填するように形成した場合、シミュレーションの結果は、リセット電流が５０％以上減少することが分かった。
前記説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施例の例示として解釈されねばならない。例えば、当業者ならば、相変化層の位置が図３、図１６及び図１７に示したものと異なる場合にも、本願発明の技術的思想を適用できるであろう。また、ＢＥＣ６４を下部電極６０を経ずに第１不純物領域Ａ１に直接接触させうる。したがって、本発明の範囲は、説明された実施例によって決定されず、特許請求の範囲に記載された技術的思想によって決定されねばならない。
本発明は、半導体メモリ素子関連の技術分野に適用可能である。
４０ 基板
４２ ゲート絶縁膜
４４ ゲート電極
４６ 第１層間絶縁層
５０ 導電性プラグ
６０ 下部電極
６２ 第２層間絶縁層
６４ ＢＥＣ層
Ｈ１ コンタクトホール
Ｈ２ ビアホール
Ａ１ 第１不純物領域
Ａ２ 第２不純物領域
４２ ゲート絶縁膜
４４ ゲート電極
４６ 第１層間絶縁層
５０ 導電性プラグ
６０ 下部電極
６２ 第２層間絶縁層
６４ ＢＥＣ層
Ｈ１ コンタクトホール
Ｈ２ ビアホール
Ａ１ 第１不純物領域
Ａ２ 第２不純物領域
Claims (12)
- 相変化層の表面処理工程を含む相変化メモリ素子の製造方法において、
前記相変化層を形成する前に前記相変化層が形成される下部膜の表面にコーティング膜を形成する工程を含み、
前記コーティング膜は、前記下部膜の表面にアルキル系ラジカルの付着を容易にする化学構造を有し、
前記コーティング膜は、（ａｌｋｙｌ） ｘ （ＯＲ） ｙ （Ｃｌ） ｚ Ｓｉ（ｘ＋ｙ＋ｚ＝４,ｙ≧１，ＯＲはアルコキシ基）で表現される物質群から選択された何れか一つの試薬で形成することを特徴とする相変化メモリ素子の製造方法。 - 前記相変化層を形成する工程は、原子層堆積法を利用することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
- 前記コーティング膜は、ディップコーティング方式及びスピンコーティング方式のうち何れか一つを利用して形成することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
- 前記コーティング膜は、原子層堆積法で形成することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
- 前記試薬は、ジエチルジエトキシシラン、ジイソプロピルジメトキシシラン及びジイソブチルジメトキシシランのうち何れか一つであることを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
- 前記コーティング膜は、一層の原子層で形成することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。
- 前記相変化層を形成する工程は、
前記相変化層のソース物質のうち少なくとも一つを供給する工程と、
第１パージガスを供給する工程と、
反応ガスを供給する工程と、
第２パージガスを供給する工程と、を含むことを特徴とする請求項２に記載の相変化メモリ素子の製造方法。 - 前記反応ガスは、水素ガスまたはプラズマであることを特徴とする請求項７に記載の相変化メモリ素子の製造方法。
- 前記ソース物質は、ゲルマニウムとアリル基とを含む前駆体、アンチモンとアルキル基とを含む前駆体及び、テルルとアルキル基とを含む前駆体を含むことを特徴とする請求項７に記載の相変化メモリ素子の製造方法。
- 前記コーティング膜を形成する前に、
前記下部膜にビアホールを形成する工程と、
前記ビアホールに導電性プラグを充填する工程と、を実施することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。 - 前記コーティング膜を形成する前に、
前記下部膜にビアホールを形成し、
前記コーティング膜を形成した後、
前記コーティング膜で覆われた前記下部膜上に前記ビアホールを充填する前記相変化層を形成することを特徴とする請求項１に記載の相変化メモリ素子の製造方法。 - 前記下部膜の上面に形成された前記相変化層を除去する工程をさらに含むことを特徴とする請求項１１に記載の相変化メモリ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2006-0100009 | 2006-10-13 | ||
| KR1020060100009A KR101169395B1 (ko) | 2006-10-13 | 2006-10-13 | 상변화층의 표면처리공정을 포함하는 상변화 메모리 소자의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008098645A JP2008098645A (ja) | 2008-04-24 |
| JP5334400B2 true JP5334400B2 (ja) | 2013-11-06 |
Family
ID=39297633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007267039A Active JP5334400B2 (ja) | 2006-10-13 | 2007-10-12 | 相変化層の表面処理工程を含む相変化メモリ素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7754586B2 (ja) |
| JP (1) | JP5334400B2 (ja) |
| KR (1) | KR101169395B1 (ja) |
| CN (1) | CN101162758B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2107798B1 (en) | 2008-04-04 | 2010-12-08 | Sony Corporation | Imaging apparatus, image processing apparatus, and exposure control method |
| KR101515544B1 (ko) * | 2008-04-18 | 2015-04-30 | 주식회사 원익아이피에스 | 칼코제나이드 박막 형성방법 |
| KR20100107345A (ko) | 2009-03-25 | 2010-10-05 | 삼성전자주식회사 | 반도체 메모리 장치 |
| KR101559912B1 (ko) | 2009-03-31 | 2015-10-13 | 삼성전자주식회사 | 상변화 메모리 소자의 형성방법 |
| JP5299260B2 (ja) * | 2009-12-24 | 2013-09-25 | 信越化学工業株式会社 | 固体材料の表面処理方法 |
| US8148197B2 (en) | 2010-07-27 | 2012-04-03 | Micron Technology, Inc. | Methods of forming germanium-antimony-tellurium materials and a method of forming a semiconductor device structure including the same |
| KR101907972B1 (ko) | 2011-10-31 | 2018-10-17 | 주식회사 원익아이피에스 | 기판처리장치 및 방법 |
| CN111564553A (zh) * | 2020-04-08 | 2020-08-21 | 中国科学院上海微系统与信息技术研究所 | 钽-锑-碲相变材料的沉积方法及存储器单元的制备方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261574A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| JP4031619B2 (ja) * | 2001-03-30 | 2008-01-09 | セイコーエプソン株式会社 | 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
| US6770531B2 (en) | 2001-06-30 | 2004-08-03 | Intel Corporation | Adhesive material for programmable device |
| US6861267B2 (en) * | 2001-09-17 | 2005-03-01 | Intel Corporation | Reducing shunts in memories with phase-change material |
| US6885021B2 (en) | 2001-12-31 | 2005-04-26 | Ovonyx, Inc. | Adhesion layer for a polymer memory device and method therefor |
| US6512241B1 (en) * | 2001-12-31 | 2003-01-28 | Intel Corporation | Phase change material memory device |
| KR20040097179A (ko) | 2002-03-26 | 2004-11-17 | 티디케이가부시기가이샤 | 복합 하드코트층 부여 물체 및 복합 하드코트층의 형성 방법 |
| JP2003282829A (ja) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | 強誘電体メモリ素子、その製造方法およびその製造装置 |
| WO2004040564A1 (ja) * | 2002-10-30 | 2004-05-13 | Tdk Corporation | 光情報媒体の評価方法及び光情報媒体 |
| JP2005086147A (ja) * | 2003-09-11 | 2005-03-31 | Sony Corp | 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法 |
| KR100652378B1 (ko) * | 2004-09-08 | 2006-12-01 | 삼성전자주식회사 | 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법 |
| KR100585175B1 (ko) * | 2005-01-31 | 2006-05-30 | 삼성전자주식회사 | 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법 |
| JP4932268B2 (ja) * | 2005-02-10 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5153058B2 (ja) * | 2005-02-25 | 2013-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2006257551A (ja) * | 2005-03-15 | 2006-09-28 | Asm Internatl Nv | Ａｌｄによる貴金属の促進された堆積 |
| CN100411220C (zh) * | 2005-03-17 | 2008-08-13 | 复旦大学 | 表面嫁接有机共轭分子的半导体材料及其制备方法 |
| KR100669851B1 (ko) * | 2005-07-12 | 2007-01-16 | 삼성전자주식회사 | 상변화 메모리 장치의 제조 방법 |
| DE102006038885B4 (de) * | 2005-08-24 | 2013-10-10 | Wonik Ips Co., Ltd. | Verfahren zum Abscheiden einer Ge-Sb-Te-Dünnschicht |
| US7642539B2 (en) | 2005-12-13 | 2010-01-05 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation pad and manufacturing method |
| KR100717286B1 (ko) * | 2006-04-21 | 2007-05-15 | 삼성전자주식회사 | 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 |
-
2006
- 2006-10-13 KR KR1020060100009A patent/KR101169395B1/ko active IP Right Grant
-
2007
- 2007-04-13 CN CN2007100960843A patent/CN101162758B/zh active Active
- 2007-10-12 US US11/907,472 patent/US7754586B2/en active Active
- 2007-10-12 JP JP2007267039A patent/JP5334400B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080090326A1 (en) | 2008-04-17 |
| CN101162758A (zh) | 2008-04-16 |
| JP2008098645A (ja) | 2008-04-24 |
| KR101169395B1 (ko) | 2012-07-30 |
| KR20080033815A (ko) | 2008-04-17 |
| CN101162758B (zh) | 2011-09-14 |
| US7754586B2 (en) | 2010-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5334400B2 (ja) | 相変化層の表面処理工程を含む相変化メモリ素子の製造方法 | |
| KR100791477B1 (ko) | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 | |
| KR101275799B1 (ko) | 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법 | |
| KR100695168B1 (ko) | 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법 | |
| US7807497B2 (en) | Phase-change material layers, methods of forming the same, phase-change memory devices having the same, and methods of forming phase-change memory devices | |
| TW202325889A (zh) | 沈積方法 | |
| KR101622327B1 (ko) | 상변화 메모리 소자들에서 전극들의 기상 제조 방법들 | |
| US8192592B2 (en) | Methods of forming a phase-change material layer including tellurium and methods of manufacturing a phase-change memory device using the same | |
| KR100829602B1 (ko) | 상변화 물질층 형성 방법 및 상변화 메모리 장치의 제조방법 | |
| JP2008103731A (ja) | 相変化メモリ素子の製造方法及びこれに適用された相変化層の形成方法 | |
| JP2020522130A (ja) | ３ｄ−ｎａｎｄデバイスでのワードライン分離のための方法 | |
| KR20120031095A (ko) | 유전체-충전된 중공 ｇｓｔ 구조 | |
| US20080194106A1 (en) | Method of forming a titanium aluminum nitride layer and method of manufacturing a phase-change memory device using the same | |
| US8802536B2 (en) | Phase-change memory device and method of fabricating the same | |
| CN111009546A (zh) | 可变电阻存储器装置及其制造方法 | |
| KR20140083560A (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
| TW202133233A (zh) | 包括碳化矽材料之電子裝置及相關之方法及系統 | |
| TW202129048A (zh) | 氮化鈦平滑層及其形成方法 | |
| TWI825674B (zh) | 半導體元件的製備方法 | |
| US20120149146A1 (en) | Confined resistance variable memory cell structures and methods | |
| US11842925B2 (en) | Method for fabricating conductive feature and semiconductor device | |
| US11676861B1 (en) | Method for fabricating semiconductor device | |
| KR102590436B1 (ko) | 선택적 및 자기-제한적 텅스텐 에칭 프로세스 | |
| KR20090110405A (ko) | Ｇｅ-Ｓｂ-Ｔｅ 화합물 박막 형성방법 | |
| KR20060097870A (ko) | 상변화 기억소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130116 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130730 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5334400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |