CN111009546A - 可变电阻存储器装置及其制造方法 - Google Patents

可变电阻存储器装置及其制造方法 Download PDF

Info

Publication number
CN111009546A
CN111009546A CN201910949959.2A CN201910949959A CN111009546A CN 111009546 A CN111009546 A CN 111009546A CN 201910949959 A CN201910949959 A CN 201910949959A CN 111009546 A CN111009546 A CN 111009546A
Authority
CN
China
Prior art keywords
supplying
silicon source
insulating layer
variable resistance
process cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910949959.2A
Other languages
English (en)
Inventor
金秉柱
高永珉
金钟旭
郑载琥
崔铜成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111009546A publication Critical patent/CN111009546A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供了一种可变电阻存储器装置及其制造方法，所述方法包括：在衬底上形成存储器单元的阵列，其中，各个存储器单元包括可变电阻结构和开关元件；以及形成覆盖开关元件的侧壁的侧壁绝缘层。形成侧壁绝缘层的步骤包括：向开关元件的暴露的侧壁供应硅源的预备步骤；以及执行工艺循环多次的主步骤，工艺循环包括供应硅源和供应反应气体。在预备步骤中供应硅源的持续时间长于在主步骤中的工艺循环中供应硅源的持续时间。

Description

可变电阻存储器装置及其制造方法
相关申请的交叉引用
本申请要求2018年10月5日提交于韩国知识产权局的韩国专利申请No.10-2018-0119096的优先权，该申请的公开内容整体以引用方式并入本文中。
技术领域
本发明构思的实施例涉及半导体装置，更具体地，涉及一种可变电阻存储器装置及其制造方法。
背景技术
半导体装置可被归类为存储器装置和逻辑装置中的任一种。存储器装置可存储逻辑数据。通常，半导体存储器装置可被分类为易失性存储器装置和非易失性存储器装置。易失性存储器装置在其供电中断时会丢失其存储的数据。例如，易失性存储器装置可包括动态随机存取存储器(DRAM)装置和静态随机存取存储器(SRAM)装置。相反，非易失性存储器装置即使在其供电中断时也可保持其存储的数据。例如，非易失性存储器装置可包括可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)和闪速存储器装置。
已开发出诸如铁电随机存取存储器(FRAM)装置、磁随机存取存储器(MRAM)装置和相变随机存取存储器(PRAM)装置的下一代半导体存储器装置以提供高性能和低功耗半导体存储器装置。这些下一代半导体存储器装置的材料可具有可根据所施加的电流或电压而变化的电阻值，并且即使当电流或电压中断时也可保持其电阻值。
发明内容
本发明构思的实施例可提供一种能够改进可变电阻存储器装置的电特性并简化工艺的制造方法以及由此制造的可变电阻存储器装置。
根据示例实施例的一方面，提供了一种制造可变电阻存储器装置的方法，其可包括：在衬底上形成存储器单元的阵列，各个存储器单元包括可变电阻结构和开关元件；以及形成覆盖开关元件的侧壁的侧壁绝缘层。形成侧壁绝缘层的步骤包括：向开关元件的暴露的侧壁供应硅源的预备步骤；以及执行工艺循环多次的主步骤，工艺循环包括供应硅源和供应反应气体，在预备步骤中供应硅源的持续时间长于在主步骤中的工艺循环中供应硅源的持续时间。
根据示例实施例的一方面，提供一种制造可变电阻存储器装置的方法，其可包括：在衬底上形成存储器单元的阵列，其中，所述存储器单元的每一个包括可变电阻结构和开关元件；以及形成覆盖开关元件的侧壁的侧壁绝缘层。形成侧壁绝缘层的步骤可包括执行沉积工艺，在沉积工艺中，工艺循环被执行多次，所述工艺循环包括供应硅源。在工艺循环被执行多次的情况下，在初始工艺循环中供应硅源的持续时间长于在后续工艺循环中供应硅源的持续时间。
根据示例实施例的一方面，提供一种可变电阻存储器装置，其可包括：第一导电线路，其在第一方向上延伸；第二导电线路，其在与第一方向交叉的第二方向上延伸；开关元件，其设置在第一导电线路与第二导电线路交叉的位置处；可变电阻结构，其设置在开关元件与第一导电线路之间；钝化层，其形成在开关元件的侧壁上；以及主绝缘层，其形成在钝化层上。钝化层的硅比率可大于主绝缘层的硅比率。
附图说明
鉴于附图以及示例实施例的所附详细描述，本发明构思将变得更显而易见。
图1是示出根据一些实施例的可变电阻存储器装置的概念图。
图2是示出图1的存储器单元堆叠件的电路图。
图3是示出根据一些实施例的可变电阻存储器装置的平面图。
图4是沿图3的线I-I’和II-II’截取的截面图。
图5至图7是图4的区域“A”的放大图
图8至图12是沿图3的线I-I’和II-II’截取的截面图，以示出根据一些实施例的可变电阻存储器装置的制造方法。
图13和图14是形成侧壁绝缘层的工艺的工艺概念图。
图15是沿图3的线I-I’截取的截面图，以示出根据一些实施例的可变电阻存储器装置。
具体实施方式
图1是示出根据一些实施例的可变电阻存储器装置的概念图。参照图1，根据一些实施例的可变电阻存储器装置可包括顺序地堆叠在衬底100上的多个存储器单元堆叠件MCA。各个存储器单元堆叠件MCA可包括二维布置的多个可变电阻存储器单元。根据一些实施例的可变电阻存储器装置可包括设置在存储器单元堆叠件MCA之间并用于写入、读取和擦除存储器单元的导电线路。图1示出五个存储器单元堆叠件MCA。然而，本发明构思的实施例不限于此。
图2是示出图1的存储器单元堆叠件的电路图。图2中示出一个存储器单元堆叠件MCA1。第一存储器单元堆叠件MCA1可包括分别设置在第一导电线路CL1和第二导电线路CL2的交叉点处的存储器单元MC。尽管图2中未示出，但第二存储器单元堆叠件可设置在第一存储器单元堆叠件MCA1上。与第一存储器单元堆叠件MCA1类似，第二存储器单元堆叠件可包括分别设置在第三导电线路和第四导电线路的交叉点处的存储器单元。例如，第三导电线路可以是与第二导电线路CL2竖直地间隔开的单独导电线路。另选地，第二存储器单元堆叠件可与第一存储器单元堆叠件MCA1共享第二导电线路CL2。在这种情况下，第三导电线路可对应于第二导电线路CL2。
第一存储器单元堆叠件MCA1的存储器单元MC可按照阵列形式二维地(但不是必须)布置在衬底上，以构成各行和各列。各个存储器单元MC可包括开关元件和可变电阻结构。当第一导电线路CL1设置在衬底和第二导电线路CL2之间时，开关元件可设置在衬底和可变电阻结构之间。另选地，可变电阻结构可设置在衬底和开关元件之间。开关元件可设置在第一导电线路CL1和第二导电线路CL2的各个交叉点处，并且可与设置在与其相邻的其它交叉点处的其它开关元件物理地分离。可变电阻结构可设置在第一导电线路CL1和第二导电线路CL2的各个交叉点处，并且可与设置在与其相邻的其它交叉点处的其它可变电阻结构物理地分离。另选地，一个可变电阻结构可由多个存储器单元MC共享。例如，当在平面图中看时，可变电阻结构可具有在第一导电线路CL1或第二导电线路CL2的延伸方向延伸的线形状。
图3是示出根据一些实施例的可变电阻存储器装置的平面图。图4分别是沿图3的线I-I’和II-II’截取的截面图。图5是图4的区域“A”的放大图
参照图3至图5，存储器单元堆叠件可设置在衬底100上。例如，存储器单元堆叠件可与参照图1描述的存储器单元堆叠件MCA之一对应。存储器单元堆叠件可设置在衬底100上设置的第一导电线路CL1和第二导电线路CL2之间。第二导电线路CL2可设置在第一导电线路CL1上。第一导电线路CL1可在与衬底100的顶表面基本上平行的第一方向D1上延伸，并且第二导电线路CL2可在与第一方向D1交叉的第二方向D2上延伸，并且可与衬底100的顶表面基本上平行。第一导电线路CL1和第二导电线路CL2可包括诸如铜或铝的导电材料。第一导电线路CL1和第二导电线路CL2还可包括诸如TiN或WN的导电金属氮化物。
存储器单元MC可分别设置在第一导电线路CL1和第二导电线路CL2的交叉点处。各个存储器单元MC可包括可变电阻结构CR和开关元件SW。各个存储器单元MC还可包括可变电阻结构CR和开关元件SW之间的中间电极ME。可变电阻结构CR可设置在开关元件SW和衬底100之间。另选地，开关元件SW可设置在可变电阻结构CR和衬底100之间。以下，为了说明容易和方便，将描述可变电阻结构CR设置在第一导电线路CL1和开关元件SW之间的实施例。然而，本发明构思的实施例不限于此。
第一导电线路CL1可设置在下层间绝缘层107中。可变电阻结构CR可设置在第一导电线路CL1上的第一层间绝缘层至第三层间绝缘层111、113和115中所形成的凹陷区域RS中。例如，第一层间绝缘层至第三层间绝缘层111、113和115可包括氮化硅或氮氧化硅。凹陷区域RS可分别设置在第一导电线路CL1和第二导电线路CL2的交叉点处，因此当在平面图中看时，凹陷区域RS可二维地布置。另选地，可变电阻结构CR可具有在第一方向D1或第二方向D2上延伸的线形状。
可变电阻结构CR可由具有能够存储逻辑数据的性质的材料中的至少一种形成。当根据一些实施例的可变电阻存储器装置是相变存储器装置时，可变电阻结构CR可包括其相态可通过温度在结晶相和非晶相之间可逆地改变的材料。例如，可变电阻结构CR的结晶相和非晶相之间的相变的相变温度可在约250摄氏度至约350摄氏度的范围内。可变电阻结构CR可由包括Te和Se(即，硫族元素)中的至少一种以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、In、Ti、Ga、P、O和C中的至少一种的化合物形成。例如，可变电阻结构CR可包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和InSbTe中的至少一种。在某些实施例中，可变电阻结构CR可具有包括Ge的层和不包括Ge的层重复地且交替地堆叠的超晶格结构。例如，可变电阻结构CR可具有GeTe层和SbTe层重复地且交替地堆叠的结构。
在某些实施例中，可变电阻结构CR可包括至少一种钙钛矿化合物或至少一种导电金属氧化物。例如，可变电阻结构CR可包括氧化铌、氧化钛、氧化镍、氧化锆、氧化钒、(Pr,Ca)MnO3(PCMO)、氧化锶钛、氧化钡锶钛、氧化锶锆、氧化钡锆和氧化钡锶锆中的至少一种。当可变电阻结构CR包括过渡金属氧化物时，可变电阻结构CR的介电常数可大于氧化硅的介电常数。
加热器电极HE可设置在第一导电线路CL1和可变电阻结构CR之间。各个加热器电极HE可将在第一方向D1上彼此相邻的一对可变电阻结构CR连接到第一导电线路CL1。例如，各个加热器电极HE可包括连接到第一导电线路CL1的水平部分以及分别从水平部分的两个端部延伸到一对可变电阻结构CR的一对竖直部分。另选地，加热器电极HE可分别设置在第一导电线路CL1和第二导电线路CL2的交叉点处，因此，加热器电极HE可二维地布置。
加热器电极HE可加热可变电阻结构CR以改变可变电阻结构CR的相态。加热器电极HE可由电阻率大于第一导电线路CL1的电阻率的材料形成。例如，加热器电极HE可包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的至少一种。
间隔件图案127可设置在各个加热器电极HE和第二层间绝缘层113之间。间隔件图案127可沿着加热器电极HE的水平部分和竖直部分延伸。例如，间隔件图案127可包括氧化硅和/或氮氧化硅。
凹陷区域RS的下部可由可变电阻结构CR占据，凹陷区域RS的上部可由中间电极ME占据。中间电极ME可将可变电阻结构CR和开关元件SW电连接，并且可防止可变电阻结构CR与开关元件SW直接接触。例如，中间电极ME可包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的至少一种。第一层间绝缘层至第三层间绝缘层111、113和115的顶表面可与中间电极ME的顶表面基本上共面。另选地，中间电极ME可设置在第一层间绝缘层至第三层间绝缘层111、113和115上。
各个开关元件SW可包括具有双向特性的双向阈值开关(OTS)元件。例如，开关元件SW可以是基于具有非线性I-V曲线(例如，S形I-V曲线)的阈值开关现象的元件。开关元件SW可具有介于结晶相和非晶相之间的相变温度，其高于可变电阻结构CR的相变温度。例如，开关元件SW的相变温度可在约350摄氏度至约450摄氏度的范围内。因此，当根据实施例的可变电阻存储器装置操作时，可变电阻结构CR的相态可通过操作电压(例如，编程电压)在结晶相和非晶相之间可逆地改变，但开关元件SW即使施加有操作电压也可维持在基本上非晶态而没有相变。在本说明书中，术语“基本上非晶态”可包括非晶态，并且也可包括在组件的一部分中局部地存在晶界或结晶部分的情况。
开关元件SW可由包括Te和Se(即，硫族元素)中的至少一种以及Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的至少一种的化合物形成。除了该化合物之外，开关元件SW还可包括热稳定元素。热稳定元素可包括C、N和O中的至少一种。例如，开关元件SW可包括AsTe、AsSe、GeTe、SnTe、GeSe、SnTe、SnSe、ZnTe、AsTeSe、AsTeGe、AsSeGe、AsTeGeSe、AsSeGeSi、AsSeGeC、AsTeGeSi、AsTeGeS、AsTeGeSiIn、AsTeGeSiP、AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、AsTeGeSiSeNS、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe和GeAsBiSe中的至少一种。
底碳电极图案142可设置在开关元件SW和中间电极ME之间。例如，底碳电极图案142可包括含碳的导电材料。
顶电极TE可设置在开关元件SW和第二导电线路CL2之间。各个顶电极TE可分别设置在开关元件SW上，并且可彼此分离。换言之，顶电极TE可沿着行和列二维地布置。另选地，各个顶电极TE可共同连接到布置在第二方向D2上的开关元件SW。
第二导电线路CL2可设置在顶电极TE上。第二导电线路CL2可通过第四层间绝缘层117在第一方向D1上彼此间隔开。例如，第四层间绝缘层117可包括氧化硅或氮氧化硅。
可提供填充绝缘层161以填充开关元件SW之间的空间。填充绝缘层161可包括氮化硅。例如，填充绝缘层161可包括Si3N4层。在某些实施例中，填充绝缘层161可包括低k介电层。例如，填充绝缘层161可包括碳氧化硅、碳氮氧化硅和碳氮化硅中的至少一种。当在平面图中看时，填充绝缘层161可具有网格或网形状。填充绝缘层161的底表面可高于可变电阻结构CR的顶表面。
侧壁绝缘层SS可设置在填充绝缘层161和开关元件SW之间。侧壁绝缘层SS可在填充绝缘层161的底表面下方延伸。例如，侧壁绝缘层SS可在填充绝缘层161与第一层间绝缘层至第三层间绝缘层111、113和115之间延伸。侧壁绝缘层SS可延伸到顶电极TE的侧壁上。例如，侧壁绝缘层SS的最顶表面可与顶电极TE的顶表面基本上共面。
侧壁绝缘层SS可包括填充绝缘层161和开关元件SW之间的主绝缘层147以及主绝缘层147和开关元件SW之间的钝化层146。钝化层146可覆盖顶电极TE的侧壁。钝化层146和主绝缘层147二者可包括硅元素和氮元素。除了不期望的杂质之外，侧壁绝缘层SS可不包括氧。例如，钝化层146和主绝缘层147中的每一个可包括氮化硅。
钝化层146可以是富硅层。换言之，钝化层146的硅比率可大于主绝缘层147的硅比率。本文所使用的硅比率意指硅原子的比率。例如，钝化层146的硅比率可在主绝缘层147的硅比率的约1.1倍至约2倍的范围内。例如，主绝缘层147可包括具有化学计量比的Si3N4层，并且钝化层146可包括SixN4层，其中“x”大于3。当填充绝缘层161包括硅氮化物时，钝化层146的硅比率可大于填充绝缘层161的硅比率。
钝化层146可比主绝缘层147薄。例如，钝化层146的厚度可在主绝缘层147的厚度的约1/50至约1/20的范围内。例如，钝化层146的厚度可为约
Figure BDA0002225450660000081
钝化层146的密度可低于主绝缘层147的密度。例如，钝化层146的密度可在主绝缘层147的密度的约70％至约90％的范围内。
钝化层146可防止开关元件SW中的元素通过在制造工艺中生成的热或者在其制造完成之后在操作可变电阻存储器装置时生成的热而挥发。另外，钝化层146可防止开关元件SW中的元素与氢和/或氧结合以使电特性劣化。钝化层146的氮比率可小于主绝缘层147的氮比率，因此，可抑制或防止开关元件SW中的元素与氮原子结合以使电特性劣化。
以下，将更详细地描述顶电极TE。
如图5所示，顶电极TE可包括顺序地堆叠的第一碳电极图案152、金属图案154和第二碳电极图案156。第一碳电极图案152和第二碳电极图案156可包括含碳的导电材料。金属图案154可包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的至少一种。在一些实施例中，第一碳电极图案152可比第二碳电极图案156厚。
参照图6，顶电极TE可包括碳电极图案152以及在碳电极图案152上的金属图案154。在本实施例中，可不提供第二碳电极图案。金属图案154可与第二导电线路CL2接触。参照图7，顶电极TE可包括碳电极图案152。碳电极图案152的顶表面可与第二导电线路CL2接触。碳电极图案152的底表面可与开关元件SW的顶表面接触。
图8至图12分别是沿图3的线I-I’和II-II’截取的截面图，以示出根据一些实施例的可变电阻存储器装置的制造方法。
参照图3以及图8，可将第一导电线路CL1设置在衬底100上。第一导电线路CL1可设置在下层间绝缘层107中。可在第一导电线路CL1上形成第一层间绝缘层111，然后，可在第一层间绝缘层111中形成在第二方向D2上延伸的沟槽TC。各个沟槽TC可与第一导电线路CL1交叉。例如，第一层间绝缘层111可由氮化硅或氮氧化硅形成。
可在具有沟槽TC的第一层间绝缘层111中形成加热器电极HE和间隔件图案127。例如，加热器电极HE和间隔件图案127的形成可包括沿着沟槽TC的形状(或轮廓)适形地形成电极层和间隔件层，并对间隔件层、电极层和第一层间绝缘层111进行构图以形成与沟槽TC交叉的开口区域OP。例如，电极层可包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的至少一种。间隔件层可包括氧化硅和/或氮氧化硅。在形成开口区域OP之前，可在间隔件层上形成填充沟槽TC的第二层间绝缘层113。例如，第二层间绝缘层113可由与第一层间绝缘层111相同的材料形成。此后，可形成第三层间绝缘层115以填充开口区域OP。第三层间绝缘层115的形成可包括执行平坦化工艺。例如，第三层间绝缘层115可由与第一层间绝缘层111相同的材料形成。
可形成凹陷区域RS以暴露加热器电极HE。凹陷区域RS的形成可包括蚀刻间隔件图案127的上部并蚀刻加热器电极HE的上部。可通过湿法蚀刻工艺来蚀刻间隔件图案127和加热器电极HE。此后，可执行各向同性湿法蚀刻工艺以扩展通过蚀刻加热器电极HE的上部和间隔件图案127的上部而形成的空的空间。例如，可使用包括磷酸的蚀刻剂来执行各向同性湿法蚀刻工艺。
可在各个凹陷区域RS中顺序地形成可变电阻结构CR和中间电极ME。在一些实施例中，可形成可变电阻层以填充凹陷区域RS，然后，可蚀刻可变电阻层的上部以形成可变电阻结构CR。例如，可变电阻层可包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe和InSbTe中的至少一种。可变电阻层可通过物理气相沉积(PVD)方法或化学气相沉积(CVD)方法来形成。
可在凹陷区域RS的上部中形成中间电极ME。在一些实施例中，可在具有可变电阻结构CR的所得结构上形成电极层，然后，可对电极层执行平坦化工艺以形成中间电极ME。另选地，形成中间电极ME的工艺可被省略。例如，中间电极ME可包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的至少一种。
参照图3以及图9，可在具有中间电极ME的所得结构上顺序地形成底碳电极层141、开关层143以及顶电极层151、153和155。可在顶电极层151、153和155上形成掩模层157。顶电极层151、153和155可包括第一碳电极层151、金属层153和第二碳电极层155。第一碳电极层151和第二碳电极层155可由含碳的导电材料形成。金属层153可由W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的至少一种形成。另选地，如参照图6或图7所述，金属层153和/或第一碳电极层151和第二碳电极层155之一可被省略。例如，开关层143可由包括Te和Se(即，硫族元素)中的至少一种以及Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的至少一种的化合物形成。除了该化合物之外，开关层143还可包括热稳定元素。
参照图3以及图10，可从掩模层157形成掩模图案158，然后，可使用掩模图案158作为蚀刻掩模来顺序地蚀刻顶电极层151、153和155、开关层143以及底碳电极层141。结果，可形成各自包括底碳电极图案142、开关元件SW和顶电极TE的上部结构US。顶电极TE可包括第一碳电极图案152、金属图案154和第二碳电极图案156。上部结构US可在第一方向D1和第二方向D2上彼此间隔开，并且可二维地布置。
可形成钝化层146以覆盖上部结构US。钝化层146可覆盖开关元件SW的侧壁。例如，钝化层146可与开关元件SW的侧壁直接接触。钝化层146可沿着上部结构US的侧壁和顶表面适形地形成。例如，钝化层146可覆盖顶电极TE的侧壁。钝化层146可覆盖上部结构US之间暴露的第一层间绝缘层至第三层间绝缘层111、113和115的顶表面。钝化层146可以是富硅层。形成钝化层146的方法将稍后参照图13和图14更详细地描述。
参照图3和图11，可在钝化层146上形成主绝缘层147。主绝缘层147可通过钝化层146与开关元件SW间隔开。主绝缘层147可沿着钝化层146适形地形成。主绝缘层147可比钝化层146厚。
钝化层146和主绝缘层147可构成侧壁绝缘层SS。除了不期望的杂质之外，侧壁绝缘层SS可不包括氧。例如，钝化层146和主绝缘层147中的每一个可包括氮化硅。
图13和图14是形成侧壁绝缘层SS的工艺的工艺概念图。以下，形成侧壁绝缘层SS的工艺将参照图13和图14更详细地描述。
侧壁绝缘层SS的形成可包括沉积工艺，其中包括供应硅源的工艺循环被执行多次。例如，侧壁绝缘层SS的形成可包括执行工艺循环CL多次的主步骤ML，该工艺循环CL包括供应硅源(SR)和供应反应气体(NR)。例如，侧壁绝缘层SS的形成可包括等离子体增强原子层沉积(PE-ALD)工艺。然而，本发明构思的实施例不限于此。
硅源可包括SiI2H2、二异丙基氨基硅烷(DIPAS)、SiH4、Si2H6、DCS、六氯乙硅烷(HCD)、四氯硅烷(TCS)和三甲硅烷基胺(TSA)中的至少一种。反应气体可以是含氮的气体，例如N2和/或NH3。
在主步骤ML中，可在工艺循环CL之间执行使用惰性气体的吹扫工艺P。另外，可在各个工艺循环CL中在供应硅源和供应反应气体之间执行吹扫(purging)工艺P。可使用包括惰性气体(例如，氩)的吹扫气体执行吹扫工艺P。
在主步骤ML中，当在工艺室中装载的晶圆(即，衬底100)上执行硅源的供应时，硅源的材料可被吸附在上部结构US上(更具体地，在开关元件SW的暴露的侧壁上)。此后，可通过吹扫工艺P吹扫未吸附的硅源。当开始供应反应气体时，反应气体的材料可与吸附的硅源反应，以形成覆盖开关元件SW的暴露的侧壁的侧壁绝缘层。可在施加用于形成等离子体的射频(RF)功率的状态下执行反应气体的供应。可在开始供应反应气体之后施加用于形成等离子体的RF功率，并且RF功率的施加可随反应气体的供应的结束而完成。在硅源的供应和吹扫工艺P中可不施加用于形成等离子体的RF功率。可通过RF功率从反应气体形成氮等离子体。氮等离子体可与吸附在上部结构US的侧壁上的硅源反应，从而形成氮化硅。例如，可通过本主步骤ML形成主绝缘层147。
一个工艺循环CL的持续时间C1可在约30秒至约90秒的范围内。在一个工艺循环CL中，可在第二持续时间t2内执行硅源的供应，并且可在第三持续时间t3内执行反应气体的供应。第二持续时间t2可等于或长于第三持续时间t3。例如，第二持续时间t2和第三持续时间t3中的每一个可在约1秒至约9秒的范围内。吹扫工艺P的持续时间P1可长于第二持续时间t2和第三持续时间t3中的每一个。例如，吹扫工艺P的持续时间P1可在约7秒至约20秒的范围内。工艺循环CL中的第二持续时间t2可彼此相等，并且工艺循环CL中的第三持续时间t3可彼此相等。然而，本发明构思的实施例不限于此。
侧壁绝缘层SS的形成可包括预备步骤PL，其包括在开始主步骤ML之前向开关元件SW的暴露的侧壁上供应硅源。可在同一工艺室中原位执行主步骤ML和预备步骤PL。在预备步骤PL中硅源的供应可被执行第一持续时间t1。第一持续时间t1可长于一个工艺循环CL的持续时间C1。第一持续时间t1可短于五个工艺循环CL的持续时间。例如，第一持续时间t1可在约90秒至约150秒的范围内。第一时间t1可在第二持续时间t2的约10倍至约50倍的范围内。
在预备步骤PL中，硅源的供应可执行一次。在预备步骤PL中执行一次的供应中供应的硅源的量可在一个工艺循环CL中供应的硅源的量的约10倍至约50倍的范围内。在预备步骤PL中硅源的供应的流速可基本上等于在主步骤ML中硅源的供应的流速。另选地，在预备步骤PL中硅源的供应的流速可大于在主步骤ML中硅源的供应的流速。
如图13所示，在预备步骤PL期间可不执行反应气体的供应。在预备步骤PL中硅源的供应完成之后，可执行吹扫工艺P。在预备步骤PL中吹扫工艺P的持续时间P2可等于在主步骤ML中吹扫工艺P的持续时间P1。然而，本发明构思的实施例不限于此。
如图14所示，预备步骤PL可包括在供应硅源之后供应反应气体。在预备步骤PL中反应气体的供应的持续时间t4可基本上等于主步骤ML的反应气体的供应的第三持续时间t3。
可在等于或低于主步骤ML的工艺压力下执行预备步骤PL。例如，预备步骤PL中的工艺压力可在主步骤ML的工艺压力的约50％至约100％的范围内。可在与主步骤ML相同的工艺温度下执行预备步骤PL。例如，工艺温度可在约120摄氏度至约280摄氏度的范围内。
可通过预备步骤PL形成钝化层146。在用于形成上部结构US的蚀刻工艺中，由于蚀刻损坏，在开关元件SW的侧壁处晶格缺陷(例如，悬空键)的比率可增加。晶格缺陷(具体地，包括具有高挥发性的材料的层的晶格缺陷)可通过等离子体与反应性高于硅原子或氮自由基的氮原子结合，从而形成氮化合物。氮化合物可使存储器单元(具体地，开关元件SW)的电特性劣化，并且还可使晶圆中的电特性的分散劣化。另外，开关元件SW的暴露的侧壁可另外由于氮原子或氮自由基而损坏。
然而，根据实施例，可通过预备步骤PL(更具体地，相对长时间地供应硅源)在开关元件SW的损坏的侧壁上形成钝化层146。钝化层146可抑制或防止存储器单元由于在此后执行的主步骤ML中供应的反应气体而劣化。另外，预备步骤PL和主步骤ML可原位执行，并且可使用相同的源，因此工艺可简化并且存储器单元的特性和分散可改进。
参照图3和图，可在上部结构US之间形成填充绝缘层161。可使用ALD工艺或化学气相沉积(CVD)工艺来形成填充绝缘层161。例如，填充绝缘层161可包括氮化硅、碳化硅或碳氮化硅。可在比形成侧壁绝缘层SS的工艺更高的温度下执行形成填充绝缘层161的工艺。例如，形成填充绝缘层161的工艺可在约220摄氏度至约300摄氏度的温度下执行。用于形成填充绝缘层161的硅源可不同于用于形成侧壁绝缘层SS的硅源。在某些实施例中，可使用可流动CVD方法来形成填充绝缘层161。
在填充绝缘层161的形成完成之后，可执行平坦化工艺。可在平坦化工艺中移除掩模图案158。另外，还可移除第二碳电极图案156的一部分和侧壁绝缘层SS的一部分。
再参照图3和图4，可在顶电极TE上形成第二导电线路CL2。第二导电线路CL2的形成可包括在顶电极TE上形成导电层，并对导电层进行构图。此后，可形成第四层间绝缘层117以填充第二导电线路CL2之间的空间。例如，第四层间绝缘层117可包括氧化硅层和/或氮氧化硅层。
根据实施例，可防止存储器单元由于反应气体而劣化。
图15是沿图3的线I-I’截取的截面图，以示出根据一些实施例的可变电阻存储器装置。以下，为了说明容易和方便，与上述实施例中相同的组件的描述将被省略。
参照图3和图15，根据本实施例的侧壁绝缘层SS可从开关元件SW的侧壁延伸到可变电阻结构CR的侧壁上。侧壁绝缘层SS的底表面可低于加热器电极HE的顶表面。开关元件SW和可变电阻结构CR的位置可彼此交换。
根据本实施例，钝化层146可保护通过蚀刻工艺而损坏的开关元件SW的侧壁和可变电阻结构CR的侧壁，因此，可防止存储器单元由于在此后执行的主步骤ML中供应的反应气体而劣化。
根据实施例，可防止存储器单元由于反应气体而劣化。根据实施例，可容易地形成能够防止存储器单元的劣化的钝化层。
尽管参照示例实施例描述了本发明构思，但对于本领域技术人员而言将显而易见的是，在不脱离精神和范围的情况下，可进行各种改变和修改。因此，应该理解，上述实施例并非限制，而是例示性的。因此，范围将由以下权利要求及其等同物的最宽允许解释来确定，不应由以上描述限制。

Claims (25)

1.一种制造可变电阻存储器装置的方法，该方法包括：
在衬底上形成存储器单元的阵列，其中，所述存储器单元中的每一个包括可变电阻结构和开关元件；以及
形成覆盖所述开关元件的侧壁的侧壁绝缘层，
其中，形成所述侧壁绝缘层的步骤包括：
向所述开关元件的暴露的侧壁供应硅源的预备步骤；以及
执行工艺循环多次的主步骤，所述工艺循环包括供应硅源和供应反应气体，
其中，在所述预备步骤中供应硅源的持续时间长于在所述主步骤中的工艺循环中供应硅源的持续时间。
2.根据权利要求1所述的方法，其中，在所述预备步骤中供应硅源的持续时间短于在所述主步骤中执行所述工艺循环五次的持续时间。
3.根据权利要求1所述的方法，其中，在所述预备步骤中供应硅源的持续时间是所述主步骤中的所述工艺循环中供应硅源的持续时间的10倍。
4.根据权利要求1所述的方法，其中，在所述预备步骤期间所述硅源被供应一次。
5.根据权利要求4所述的方法，其中，在所述预备步骤期间不供应所述反应气体。
6.根据权利要求4所述的方法，其中，所述预备步骤还包括在供应硅源之后供应所述反应气体。
7.根据权利要求1所述的方法，其中，所述预备步骤和所述主步骤被原位执行。
8.根据权利要求1所述的方法，其中，所述预备步骤包括在开始所述主步骤之前吹扫未吸附在所述开关元件的暴露的侧壁上的硅源的至少一部分的吹扫步骤。
9.根据权利要求1所述的方法，其中，在比所述主步骤低的压力下执行所述预备步骤。
10.根据权利要求1所述的方法，其中，所述反应气体包括氮原子。
11.根据权利要求10所述的方法，其中，在所述供应反应气体期间施加射频功率。
12.根据权利要求1所述的方法，其中，形成所述侧壁绝缘层包括等离子体增强原子层沉积工艺。
13.根据权利要求1所述的方法，其中，通过向其上吸附硅源的所述开关元件的侧壁施加等离子体来执行所述供应反应气体，其中所述硅源通过至少在所述预备步骤中的所述供应硅源而被吸附在所述开关元件的侧壁上，并且
其中，在所述预备步骤中不通过施加所述等离子体来执行所述供应硅源。
14.根据权利要求1所述的方法，还包括在形成所述侧壁绝缘层之后，形成填充所述存储器单元之间的空间的填充绝缘层，
其中，在比所述填充绝缘层低的温度下形成所述侧壁绝缘层。
15.根据权利要求14所述的方法，其中，用于形成所述侧壁绝缘层的所述预备步骤和所述主步骤生成不同于所述填充绝缘层的两个不同的含硅层。
16.根据权利要求14所述的方法，其中，通过向其上吸附硅源的所述开关元件的侧壁施加等离子体来执行所述供应反应气体，其中由于所述硅源通过所述供应硅源而被吸附在所述开关元件的侧壁上，并且
其中，在所述预备步骤的所述供应硅源不包括施加等离子体。
17.一种制造可变电阻存储器装置的方法，该方法包括：
在衬底上形成存储器单元的阵列，其中，所述存储器单元中的每一个包括可变电阻结构和开关元件；以及
形成覆盖所述开关元件的侧壁的侧壁绝缘层，
其中，形成所述侧壁绝缘层包括执行沉积工艺，在所述沉积工艺中工艺循环被执行多次，所述工艺循环包括供应硅源，并且
其中，在所述工艺循环被执行多次的情况下，在初始工艺循环中供应硅源的持续时间长于在后续工艺循环中供应硅源的持续时间。
18.根据权利要求17所述的方法，其中，在所述初始工艺循环之后执行的所述后续工艺循环还包括供应反应气体。
19.根据权利要求18所述的方法，其中，所述初始工艺循环不包括供应所述反应气体。
20.根据权利要求19所述的方法，其中，在所述初始工艺循环中供应硅源的持续时间长于所述后续工艺循环的持续时间。
21.根据权利要求18所述的方法，其中，所述初始工艺循环和所述后续工艺循环中的每一个均包括供应所述反应气体。
22.根据权利要求19所述的方法，其中，在供应所述反应气体期间施加射频功率，并且在供应硅源时不施加所述射频功率。
23.一种可变电阻存储器装置，包括：
在第一方向上延伸的第一导电线路；
在与所述第一方向交叉的第二方向上延伸的第二导电线路；
设置在所述第一导电线路与所述第二导电线路交叉的位置处的开关元件；
设置在所述开关元件和所述第一导电线路之间的可变电阻结构；
形成在所述开关元件的侧壁上的钝化层；以及
形成在所述钝化层上的主绝缘层，
其中，所述钝化层的硅比率大于所述主绝缘层的硅比率。
24.根据权利要求23所述的可变电阻存储器装置，还包括在所述主绝缘层上的填充绝缘层，以使得所述主绝缘层设置在所述填充绝缘层和所述钝化层之间。
25.根据权利要求23所述的可变电阻存储器装置，其中，所述钝化层和所述主绝缘层中的每一个包括氮化硅。
CN201910949959.2A 2018-10-05 2019-10-08 可变电阻存储器装置及其制造方法 Pending CN111009546A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180119096A KR102607181B1 (ko) 2018-10-05 2018-10-05 가변 저항 메모리 소자 및 이의 제조 방법
KR10-2018-0119096 2018-10-05

Publications (1)

Publication Number Publication Date
CN111009546A true CN111009546A (zh) 2020-04-14

Family

ID=70051483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910949959.2A Pending CN111009546A (zh) 2018-10-05 2019-10-08 可变电阻存储器装置及其制造方法

Country Status (3)

Country Link
US (1) US10930848B2 (zh)
KR (1) KR102607181B1 (zh)
CN (1) CN111009546A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171177B2 (en) * 2019-01-09 2021-11-09 Intel Corporation Phase change memory devices with enhanced vias
KR102675158B1 (ko) 2020-08-24 2024-06-12 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4935684B2 (ja) * 2008-01-12 2012-05-23 東京エレクトロン株式会社 成膜方法及び成膜装置
TWI520177B (zh) * 2010-10-26 2016-02-01 Hitachi Int Electric Inc 基板處理裝置、半導體裝置之製造方法及電腦可讀取的記錄媒體
US9397143B2 (en) 2013-12-20 2016-07-19 Intel Corporation Liner for phase change memory (PCM) array and associated techniques and configurations
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US10249819B2 (en) * 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US20170107614A1 (en) 2015-10-16 2017-04-20 Veeco Ald Inc. Multi-Step Atomic Layer Deposition Process for Silicon Nitride Film Formation
KR102483704B1 (ko) * 2016-03-30 2023-01-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
KR102607117B1 (ko) 2018-08-24 2023-11-29 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20200039885A (ko) 2020-04-17
US10930848B2 (en) 2021-02-23
KR102607181B1 (ko) 2023-11-29
US20200111957A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
KR100695168B1 (ko) 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
KR100791477B1 (ko) 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US20110001110A1 (en) Resistance change element and manufacturing method thereof
US20070054475A1 (en) Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device
US11456414B2 (en) Variable resistance memory device and method of manufacturing the same
CN110858623B (zh) 可变电阻存储器件及其制造方法
KR20240056467A (ko) 막 형성 방법, 및 이를 이용한 가변 저항 메모리 소자의 제조방법
US11037988B2 (en) Semiconductor device
KR101525588B1 (ko) 반도체 소자의 제조방법
US10930848B2 (en) Variable resistance memory device and method of manufacturing the same
US11723221B2 (en) Three-dimensional semiconductor memory devices
US11502130B2 (en) Variable resistance memory device and method of fabricating the same
CN110993637B (zh) 可变电阻存储器件
US11411179B2 (en) Variable resistance memory device and method of fabricating the same
US11177320B2 (en) Variable resistance memory device and method of fabricating the same
KR102720133B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination