KR101525588B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR101525588B1
KR101525588B1 KR1020080095936A KR20080095936A KR101525588B1 KR 101525588 B1 KR101525588 B1 KR 101525588B1 KR 1020080095936 A KR1020080095936 A KR 1020080095936A KR 20080095936 A KR20080095936 A KR 20080095936A KR 101525588 B1 KR101525588 B1 KR 101525588B1
Authority
KR
South Korea
Prior art keywords
phase change
change material
insulating layer
forming
material pattern
Prior art date
Application number
KR1020080095936A
Other languages
English (en)
Other versions
KR20100036622A (ko
Inventor
히데키 호리이
박정희
김영국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080095936A priority Critical patent/KR101525588B1/ko
Priority to US12/584,321 priority patent/US7767491B2/en
Publication of KR20100036622A publication Critical patent/KR20100036622A/ko
Application granted granted Critical
Publication of KR101525588B1 publication Critical patent/KR101525588B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 제조방법이 개시된다. 상기 방법은 개구부를 갖는 절연층의 상부면 및 상기 개구부 내에 상변화 물질 패턴을 형성하는 단계와 상기 상변화 물질 패턴 상에 상기 상변화 물질 패턴을 압축하는 압축막을 형성하는 단계를 포함한다.
압축막, 상변화 물질, 상부 전극, 하부 전극, 보이드

Description

반도체 소자의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 우수한 신뢰성을 갖는 반도체 소자를 제조할 수 있는 반도체 소자의 제조방법에 관한 것이다.
전자 산업이 발전함에 따라, 향상된 성능을 갖는 이동 통신 장치 및 컴퓨터 등이 요구된다. 이러한 요구를 충족시키기 위해, 빠른 동작(읽기/쓰기) 속도, 비휘발성 특성 및 낮은 동작 전압을 갖는 반도체 소자가 요구되고 있다.
현재 널리 사용되는 디램의 단위 셀은 하나의 커패시터 및 커패시터를 제어하는 하나의 트랜지스터를 포함한다. 따라서, 스트링 구조의 낸드 플래시 메모리에 비해 디램은 상대적으로 큰 단위 셀 면적을 필요로 한다. 또한, 디램은 전원 공급이 중단되는 경우 저장된 데이터를 잃게 되는 휘발성 메모리 장치이다. 반면, 플래시 메모리는 전원 공급이 중단되더라도 저장된 데이타를 읽지 않는 비휘발성 메모리 장치이나, 터널링 현상에 기초하기 때문에 동작 속도가 느리다.
이에 따라, 동작 속도가 빠르면서도 비휘발성 특성을 갖는 차세대 메모리로, 상변화 메모리 소자에 대한 연구가 증대되고 있다. 상변화 메모리 소자의 단위 셀은 데이터를 저장하는 요소로서 상변화 물질을 포함할 수 있다. 상변화 물질은 서로 다른 저항값들을 갖는 상태들을 가질 수 있다. 예를 들면, 결정상태의 상변화 물질은 비정질 상태의 상변화 물질에 비하여 낮은 저항값을 가질 수 있다. 상변화 물질의 결정 상태는 용융 및 냉각 과정의 조건을 통해 제어될 수 있다.
상변화 메모리 소자의 물질적인 문제 및 구조적인 문제와 관련하여, 상변화 메모리 소자의 제조 공정 개발이 요구된다.
본 발명의 기술적 과제는 단순한 공정에 의하면서도 우수한 신뢰성을 갖는 반도체 소자의 제조방법을 제공하는 것이다.
본 발명의 실시예에 따른 반도체 소자의 제조방법은 하부 전극을 노출하는 개구부를 갖는 절연층을 형성하는 단계, 상기 개구부를 일부 채우는 하부 영역, 및 상기 하부 영역으로부터 상기 절연층 상으로(upward) 돌출되어 상기 절연층 상(on)으로 연장되는 상부 영역을 갖는 상변화 물질 패턴을 형성하는 단계, 상기 상변화 물질 패턴 상에 상부 전극을 적층하는 단계, 상기 상변화 물질 패턴과 상기 상부 전극의 노출된 표면 상에 압축막(compressive layer)을 형성하는 단계 및 상기 상변화 물질 패턴을 압축하도록 상기 압축막을 수축시키는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 압축막을 수축시키는 단계는 상기 압축막에 상기 압축막을 형성하는 단계보다 높은 온도에서 열을 제공하는 단계를 포함할 수 있다.
삭제
또 다른 실시예에 따르면, 상기 압축막을 형성하는 단계는 상기 상변화 물질 패턴을 구성하는 상변화 물질의 기화 온도보다 낮은 온도에서 수행될 수 있다.
또 다른 실시예에 따르면, 상기 압축막을 수축시키는 단계는 상기 상변화 물질 패턴을 구성하는 상변화 물질의 녹는점보다 낮은 온도에서 수행될 수 있다.
또 다른 실시예에 따르면, 상기 상변화 물질 패턴을 형성하는 단계 및 상기 상변화 물질 패턴 상에 상부 전극을 적층하는 단계는 상기 개구부를 포함한 상기 절연층 상에 상변화 물질막을 형성하는 단계, 상기 상변화 물질막 상에 도전막을 형성하는 단계 및 상기 절연층을 노출하도록 상기 도전막 및 상기 상변화 물질막을 패터닝하는 단계를 포함하되, 상기 상부 전극은 상기 상 변화 물질 패턴과 동일한 측벽에 얼라인될 수 있다.
또 다른 실시예에 따르면, 상기 압축막을 수축시키는 단계는 상기 개구부 내의 보이드를 제거하는 단계를 포함할 수 있다.
삭제
삭제
또 다른 실시예에 따르면, 상기 압축막은 상기 상부 전극 및 상기 상변화 물질 패턴의 표면으로부터 상기 절연층 상으로 연장할 수 있다.
본 발명의 실시예에 따르면, 상변화 물질 패턴 상에 압축막이 형성될 수 있다. 상변화 물질 패턴의 일부는 좁은 홀 내에 배치되고, 상기 홀 외부의 상변화 물질 패턴 상에 상기 압축막이 형성된 후, 열공정이 수행된다. 이로써, 상기 압축막이 수축될 수 있다. 따라서, 비록 상기 홀 내에 상기 상변화 물질 패턴으로 채우지 못하는 보이드가 존재하더라도, 상기 압축막에 의해 상기 상변화 물질 패턴이 압축되어 상기 보이드가 상변화 물질로 채워질 수 있다. 이로써, 우수한 신뢰성을 갖고 작동할 수 있는 상변화 메모리 소자가 제공될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예에 대해 설명한다. 본 발명의 목적(들), 특징(들) 및 장점(들)은 첨부된 도면과 관련된 이하의 실시 예들을 통해서 쉽게 이해될 것이다. 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에서 동일한 기능을 갖는 구성 요소에 대해서는 동일한 참조 번호를 병기하였다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판상에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또, 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 부분, 물질 등을 기술하기 위해서 사용되었지만, 이들 부분이 같은 용어들에 의해서 한정되어서는 안 된다. 또한 이들 용어들은 단지 어느 소정 부분을 다른 부분과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제 1 부분으로 언급된 것이 다른 실시예에서는 제 2 부분으로 언급될 수도 있다.
본 명세서에서 '및/또는'이라는 용어는 이 용어 앞뒤에 열거된 구성들 중 어느 하나 또는 모두를 가리키는 것으로 이해되어야 한다.
도 1 내지 6을 참조하여, 본 발명의 제1 실시예에 따른 반도체 소자의 제조방법이 설명된다.
도 1을 참조하면, 기판(110) 상에 제1 층간 절연막(120)이 형성될 수 있다. 상기 제1 층간 절연막(120) 상에 하부 전극(135)이 형성될 수 있다. 상기 하부 전극(135)은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 몰리브덴 질화물(MoN), 니오븀 질화물(NbN), 티타늄 실리콘 질화물(TiSiN), 티타늄 알루미늄 질화물(TiAlN), 티타늄 보론 질화물(TiBN), 지르코늄 실리콘 질화물(ZrSiN), 텅스텐(W), 텅스텐 보론 질화물 (WN), 도전성 카본(Graphite), 탄소 질화물(CN), 텅스텐 실리콘 질화물(WSiN), 텅스텐 보론 질화물(WBN), 지르코늄 알루미늄 질화물(ZrAlN), 몰리브덴 실리콘 질화물(MoSiN), 몰리브덴 알루미늄 질화물(MoAlN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 알루미늄 질화물(TaAlN), 티타늄 산질화물(TiON), 티타늄 알루미늄 산질화물(TiAlON), 텅스텐 산질화물(WON), 및 탄탈륨 산질화물(TaON) 중 적어도 어느 하나를 포함할 수 있다. 상기 하부전극(135)은 물리적 기상 증착 방법(Physical Vapor Deposition:PVD), 화학적 기상 증착 방법(Chemical Vapor Depositioin:CVD) 또는 원자층 적층 방식(Atomic Layer Deposition:ALD)에 의한 적층 및 패터닝 공정에 의해 형성될 수 있다.
상기 하부 전극(135) 상에 제2 층간 절연막(125)이 형성될 수 있다. 상기 제2 층간 절연막(125)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물 및/또는 티타늄 산화물을 포함할 수 있다. 상기 제2 층간 절연막(125)에 대해 패터닝 공정을 수행하여, 상기 제2 층간 절연막(125) 내에 상기 하부 전극(135)의 상부면을 일부 노출하는 홀(128)이 형성될 수 있다. 상기 홀(128)의 종횡비는 약 1 내지 10일 수 있다.
도 2를 참조하면, 상기 제2 층간 절연막(125) 상에 상 변화 물질막(140)이 형성될 수 있다. 상기 상 변화 물질막(140)은 칼코게나이드(chalcogenide) 화합물을 포함하는 것으로서, 텔레륨(Te), 셀렌(Se), 게르마늄(Ge), 안티몬(Sb), 비스무스(Bi), 납(Pb), 주석(Sn), 비소(As), 황(S), 실리콘(Si), 인(P), 산소(O), 탄소(C), 붕소(B), 갈륨(Ga), 인듐(In), 알루미늄(Al), 아연(Zn), 디스프로슘(Dy), 니켈(Ni), 및 백금(Pt) 중 적어도 어느 하나를 포함할 수 있다. 상기 상 변화 물질막(140)은 스퍼터링 방식, 화학적 기상 증착 방법(Chemical Vapor Deposition:CVD) 또는 원자층 적층 방식(Atomic Layer Deposition:ALD)에 의해 형성될 수 있다. 상기 상 변화 물질막(140)은 상기 홀(128) 내부 및 상기 제2 층간 절연막(125) 상에 형성될 수 있다. 이때, 상기 홀(128)은 상기 상 변화 물질막(140)으로 전부 채워지는 것이 바람직하나, 전부 채워지지 못하고 보이드(142)를 가질 수 있다.
상기 상 변화 물질막(140) 상에 도전막(150)이 형성될 수 있다. 상기 도전막은(150)은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 몰리브덴 질화물(MoN), 니오븀 질화물(NbN), 티타늄 실리콘 질화물(TiSiN), 티타늄 알루미늄 질화물(TiAlN), 티타늄 보론 질화물(TiBN), 지르코늄 실리콘 질화물(ZrSiN), 텅스텐(W), 텅스텐 보론 질화물 (WN), 도전성 카본(Graphite), 탄소 질화물(CN), 텅스텐 실리콘 질화물(WSiN), 텅스텐 보론 질화물(WBN), 지르코늄 알루미늄 질화물(ZrAlN), 몰리브덴 실리콘 질화물(MoSiN), 몰리브덴 알루미늄 질화물(MoAlN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 알루미늄 질화물(TaAlN), 티타늄 산질화물(TiON), 티타늄 알루미늄 산질화물(TiAlON), 텅스텐 산질화물(WON), 및 탄탈륨 산질화물(TaON) 중 적어도 어느 하나를 포함할 수 있다. 상기 도전막(150)은 상기 하부 전극(135)과 동일 또는 다른 물질을 포함할 수 있다. 상기 도전막(150) 상에 마스크패턴(165)이 형성될 수 있다.
도 3을 참조하면, 상기 마스크패턴(165)을 이용하여, 상기 제2 층간 절연막(125)을 노출하도록, 상기 도전막(150) 및 상기 상 변화 물질막(140)이 패터닝될 수 있다. 상기 마스크패턴(165)은 상기 패터닝 공정 동안 제거되거나, 패터닝 후 제거될 수 있다. 이로써, 상기 제2 층간 절연막(125) 상에 순차적으로 적층된 상 변화 물질 패턴(145) 및 상부 전극(155)이 형성될 수 있다. 상기 상 변화 물질 패턴(145)은 상기 홀(128) 내에 배치되는 하부 영역, 및 상기 제2 층간 절연막(125) 상으로(upward) 돌출되어 상기 절연층 상(on)으로 연장되는 상부 영역을 가질 수 있다. 이때, 상기 상부 영역의 폭은 상기 하부 영역의 폭보다 넓을 수 있다. 상기 상부 영역의 측벽과 상기 상부 전극(155)의 측벽은 동일한 면에 배열될 수 있다.
도 4를 참조하면, 도 3의 결과물 상에 압축막(170)이 형성될 수 있다. 상기 압축막(170)은 상기 상변화 물질 패턴(145)과 상기 상부 전극(155)의 노출된 표면 상에 형성될 수 있다. 즉, 상기 압축막(170)은 상기 상변화 물질 패턴(145)과 상기 상부 전극(155)의 표면으로부터 상기 제2 층간 절연막(125) 상으로 연장될 수 있다. 이때, 상기 제2 층간 절연막(125)으로부터 상기 상부 전극(155) 상의 상기 압축막(170)의 높이는 T1 이고, 상기 제2 층간 절연막(125)으로부터 상기 상 변화 물질 패턴(145)의 높이는 T2 이라고 표현될 수 있다.
상기 압축막(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 알루미늄 질화물, 티타늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 하프늄 질화물 및/또는 USG(Undoped Silicon Glass)을 포함할 수 있다. 상기 압축막(170)은 원자층 적층 방식(ALD), 화학적 기상 증착 방식(예를 들면, CVD, MOCVD, PECVD, HDP CVD), 또는 물리적 기상 증착 방식(PVD)에 의해 형성될 수 있다. 이때, 상기 압축막(170)은 상기 상 변화 물질 패턴(145)을 구성하는 물질들을 기화시키지 않는 조건에서 형성될 수 있다. 즉, 상기 압축막(170)은 상기 상변화 물질 패턴(145)을 구성하는 물질들의 기화 온도보다 낮은 온도에서 형성될 수 있다. 또한, 상기 압축막(170)은 상기 상변화 물질 패턴(145)을 구성하는 물질들의 기화 압력보다 높은 온도에서 형성될 수 있다. 따라서, 상기 압축막(170)이 형성되는 동안, 기화에 의한 상기 상 변화 물질 패턴(145)의 조성변화가 예방될 수 있다.
도 5를 참조하면, 상기 압축막(170)은 수축될 수 있다. 예를 들면, 상기 압축막(170)을 수축시키도록, 상기 압축막(170)에 열공정이 수행될 수 있다. 상기 열공정은 상기 압축막(170)을 형성하는 단계보다 높은 온도에서 수행될 수 있다. 또한, 상기 열공정은 상기 상변화 물질 패턴(145)을 구성하는 상변화 물질의 녹는점보다 낮은 온도에서 수행될 수 있다.
상기 열 공정은 진공, 저압 또는 상압에서 수행될 수 있다. 또한, 상기 열 공정은 급속 열공정(Rapid Thermal Process:RTP), 또는 급속 열질화 공정(Rapid Thermal Nitridation Process:RTN)일 수 있다. 또는, 상기 열공정은 상기 압축막(170)이 형성된 증착 챔버 또는 퍼니스 내에서 수행될 수 있다.
상기 제2 층간 절연막(125)으로부터 상기 상부 전극(155) 상의 상기 압축막(170)의 높이는 T1보다 작은 t1으로, 상기 제2 층간 절연막(125)으로부터 상기 상 변화 물질 패턴(145)의 높이는 T2보다 작은 t2 로 감소될 수 있다. 즉, 상기 압축막(170)이 수축하여, 상기 상 변화 물질 패턴(145)이 압축될 수 있다. 상기 압축막(170)이 수축하면, 상기 상 변화 물질 패턴(145)의 상부 영역 상하 방향 뿐만 아니라, 측 방향으로 압축력이 가해질 수 있다. 따라서, 상기 감소된 높이의 차이만큼, 상기 홀(128) 내의 상기 보이드(142)는 상기 상 변화 물질로 채워질 수 있다.
이로써, 상기 상 변화 물질 패턴(145)에 압축력이 가해져, 상기 상 변화 물질 패턴(145)이 압축될 수 있다. 상기 상 변화 물질 패턴(145)에 가해지는 압축력(Ppore)은 다음과 같이 표현될 수 있다.
Ppore = P(Acell/Apore)
상기 식에 있어서, P는 상기 압축막(170)에 의한 외부 압력이고, Acell 은 상기 셀의 단위면적, 즉, 상기 상부 전극(155)의 단면적(또는 상기 상 변화 물질 패턴(145)의 상부 영역의 단면적)이고, Apore 는 상기 홀(128)의 단면적이다.
도 6을 참조하면, 상기 도 5의 결과물 상에 제3 층간 절연막(180)이 형성될 수 있다. 상기 제3 층간 절연막(180)에 대해 패터닝 공정이 수행된 후, 상기 상부 전극(155)과 전기적으로 접촉하는 배선 플러그(185)가 형성될 수 있다. 기타, 후속의 배선 공정이 수행될 수 있다.
도 6에 따른 본 발명의 실시예의 반도체 소자의 특성이 비교설명된다.
하부 전극(135)에 프로그램 전압이 제공되면, 상기 하부 전극(135)과 접한 상기 상 변화 물질 패턴(145)의 표면에 줄열(joule heating)이 제공될 수 있다. 이로써, 상기 상 변화 물질 패턴(145)을 구성하는 상 변화물질이 용융할 수 있다. 이때, 도 6의 반도체 소자는 상 변화 물질 패턴(145) 내에 보이드가 존재하지 않으므로, 상기 상 변화 물질 패턴(145)의 상 변화 물질이 기화하더라도 외부로 빠져나가지 못한다. 따라서, 도 6의 상 변화 물질 패턴(145)은 상기 상 변화 물질 패턴(145)을 구성하는 상 변화 물질의 조성비를 유지할 수 있다.
반면, 반도체 소자의 상 변화 물질 패턴 내에 보이드가 존재하면, 상 변화 물질 패턴의 상 변화 물질이 기화하여 상 변화 물질 패턴의 상변화 물질 조성비가 변할 수 있다. 조성비의 변화는 반도체 소자의 특성 변화를 초래하여, 반도체 소자의 신뢰성이 저하될 수 있다.
도 7 내지 9를 참조하여, 본 발명의 제2 실시예에 따른 반도체 소자의 제조방법이 설명된다. 앞서 설명된 내용과 동일한 내용은 생략 또는 간략하게 설명될 수 있다.
도 7을 참조하면, 기판(110) 상에 제1 층간 절연막(120)이 형성될 수 있다. 상기 제1 층간 절연막(120) 상에 하부 전극(135)이 형성될 수 있다. 상기 하부 전극(135)은 제1 실시예의 하부 전극과 동일한 물질을 포함할 수 있다. 상기 하부전극(135)은 물리적 기상 증착 방법(Physical Vapor Deposition:PVD), 화학적 기상 증착 방법(Chemical Vapor Depositioin:CVD) 또는 원자층 적층 방식(Atomic Layer Deposition:ALD)에 의한 적층 및 패터닝 공정에 의해 형성될 수 있다.
상기 하부 전극(135) 상에 제2 층간 절연막(125)이 형성될 수 있다. 상기 제2 층간 절연막(125)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물 및/또는 티타늄 산화물을 포함할 수 있다. 상기 제2 층간 절연막(125)에 대해 패터닝 공정을 수행하여 상기 제2 층간 절연막(125) 내에 홀(129)이 형성될 수 있다. 이때, 상기 홀(129)의 측벽에 상기 하부 전극(135)이 노출될 수 있다. 상기 제2 층간 절연막(125)과 상기 하부 전극(135)은 상기 제1 층간 절연막(120)을 노출하도록 식각될 수 있다. 또는, 상기 제2 층간 절연막(125)과 상기 하부 전극(135)을 식각하여 노출된 상기 제1 층간 절연막(120)이 리세스될 수 있다. 이로써, 상기 홀(129)은 상기 하부 전극(135)을 관통할 수도 있다(A). 상기 홀(129)의 종횡비는 약 1 내지 10일 수 있다.
도 8을 참조하면, 제1 실시예와 같은 방법으로, 상기 제2 층간 절연막(125) 상에 순차적으로 적층된 상 변화 물질 패턴(145) 및 상부 전극(155)이 형성될 수 있다. 상기 상 변화 물질 패턴(145)은 상기 홀(129) 내에 배치되는 하부 영역, 및 상기 제2 층간 절연막(125) 상으로(upward) 돌출되어 상기 절연층 상(on)으로 연장되는 상부 영역을 가질 수 있다. 이때, 상기 홀(129)은 상기 상 변화 물질 패턴(145)으로 전부 채워지는 것이 바람직하나, 전부 채워지지 못하고 보이드(142)를 가질 수 있다. 상기 상부 영역의 폭은 상기 하부 영역의 폭보다 넓을 수 있다. 상기 상부 영역의 측벽과 상기 상부 전극(155)의 측벽은 동일한 면에 배열될 수 있다.
상기 상변화 물질 패턴(145)과 상기 상부 전극(155)의 노출된 표면 상에 압축막(170)이 형성될 수 있다. 상기 압축막(170)은 상기 상변화 물질 패턴(145)과 상기 상부 전극(155)의 표면으로부터 상기 제2 층간 절연막(125) 상으로 연장될 수 있다. 이때, 상기 제2 층간 절연막(125)으로부터 상기 상부 전극(155) 상의 상기 압축막(170)의 높이는 T1 이고, 상기 제2 층간 절연막(125)으로부터 상기 상 변화 물질 패턴(145)의 높이는 T2 이라고 표현될 수 있다. 상기 압축막(170)은 제1 실시예의 그것과 동일한 조건으로 형성될 수 있다.
도 9를 참조하면, 상기 압축막(170)은 수축될 수 있다. 예를 들면, 상기 압축막(170)을 수축시키도록, 상기 압축막(170)에 열공정이 수행될 수 있다. 상기 열공정은 제1 실시예와 동일한 공정일 수 있다.
상기 제2 층간 절연막(125)으로부터 상기 상부 전극(155) 상의 상기 압축막(170)의 높이는 T1보다 작은 t1으로, 상기 제2 층간 절연막(125)으로부터 상기 상 변화 물질 패턴(145)의 높이는 T2보다 작은 t2 로 감소될 수 있다. 즉, 상기 압축막(170)이 수축하여, 상기 상 변화 물질 패턴(145)이 압축될 수 있다. 상기 압축막(170)이 수축하면, 상기 상 변화 물질 패턴(145)의 상부 영역 상하 방향 뿐만 아니라, 측 방향으로 압축력이 가해질 수 있다. 따라서, 상기 감소된 높이의 차이만큼, 상기 홀(129) 내의 상기 보이드(142)는 상기 상 변화 물질로 채워질 수 있다.
이로써, 상기 상 변화 물질 패턴(145)에 압축력이 가해져, 상기 상 변화 물질 패턴(145)이 압축될 수 있다. 상기 상 변화 물질 패턴(145)에 가해지는 압축력(Ppore)은 다음과 같이 표현될 수 있다.
Ppore = P(Acell/Apore)
상기 식에 있어서, P는 상기 압축막(170)에 의한 외부 압력이고, Acell 은 상기 셀의 단위면적, 즉, 상기 상부 전극(155)의 단면적(또는 상기 상 변화 물질 패턴(145)의 상부 영역의 단면적)이고, Apore 는 상기 홀(129)의 단면적이다.
상기 압축막(170) 상에 제3 층간 절연막(180)이 형성될 수 있다. 상기 제3 층간 절연막(180)에 대해 패터닝 공정이 수행된 후, 상기 상부 전극(155)과 전기적으로 접촉하는 배선 플러그(185)가 형성될 수 있다. 기타, 후속의 배선 공정이 수행될 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
도 1 내지 6은 본 발명의 제1 실시예에 따른 반도체 소자의 제조방법을 나타낸 단면도들이다.
도 7 내지 9는 본 발명의 제2 실시예에 따른 반도체 소자의 제조방법을 나타낸 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
128 : 홀 135 : 하부전극
125 : 제2 층간 절연막 145 : 상 변화 물질 패턴
155 : 상부 전극 170 : 압축막

Claims (13)

  1. 하부 전극을 노출하는 개구부를 갖는 절연층을 형성하는 단계;
    상기 개구부를 일부 채우는 하부 영역, 및 상기 하부 영역으로부터 상기 절연층 상으로(upward) 돌출되어 상기 절연층 상(on)으로 연장되는 상부 영역을 갖는 상변화 물질 패턴을 형성하는 단계;
    상기 상변화 물질 패턴의 노출된 표면 상에 압축막(compressive layer)을 형성하는 단계; 및
    상기 상변화 물질 패턴을 압축하도록 상기 압축막을 수축시키는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 압축막을 수축시키는 단계는:
    상기 압축막에 상기 압축막을 형성하는 단계보다 높은 온도에서 열을 제공하는 단계를 포함하는 반도체 소자의 제조방법.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 압축막을 형성하는 단계는 상기 상변화 물질 패턴을 구성하는 상변화 물질의 기화 온도보다 낮은 온도에서 수행되는 반도체 소자의 제조방법.
  5. 제 2 항에 있어서,
    상기 압축막을 수축시키는 단계는 상기 상변화 물질 패턴을 구성하는 상변화 물질의 녹는점보다 낮은 온도에서 수행되는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 압축막을 수축시키는 단계는:
    상기 개구부 내의 보이드를 제거하는 단계를 포함하는 반도체 소자의 제조방법.
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 압축막을 형성하는 단계 전에,
    상기 상변화 물질 패턴 상에 상부 전극을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 상변화 물질 패턴을 형성하는 단계 및 상기 상변화 물질 패턴 상에 상기 상부 전극을 형성하는 단계는:
    상기 개구부를 포함한 상기 절연층 상에 상변화 물질막을 형성하는 단계;
    상기 상변화 물질막 상에 도전막을 형성하는 단계; 및
    상기 절연층을 노출하도록 상기 도전막 및 상기 상변화 물질막을 패터닝하는 단계를 포함하되,
    상기 상부 전극은 상기 상 변화 물질 패턴과 동일한 측벽에 얼라인 되는 반도체 소자의 제조방법.
  11. 제 9 항에 있어서,
    상기 압축막은 상기 상부 전극 및 상기 상변화 물질 패턴의 표면으로부터 상기 절연층 상으로 연장하는 반도체 소자의 제조방법.
  12. 제 1 항에 있어서,
    상기 하부 전극을 노출하는 상기 개구부를 갖는 상기 절연층을 형성하는 단계는:
    하부 절연층의 일부 영역 상에 상기 하부 전극을 형성하는 단계;
    상기 하부 전극 및 상기 하부 절연층을 덮는 상기 절연층을 형성하는 단계; 및
    상기 하부 전극의 상부면을 노출하도록 상기 절연층을 선택적으로 식각하는 단계를 포함하는 반도체 소자의 제조방법.
  13. 제 1 항에 있어서,
    상기 하부 전극을 노출하는 상기 개구부를 갖는 상기 절연층을 형성하는 단계는:
    하부 절연층의 일부 영역 상에 상기 하부 전극을 형성하는 단계;
    상기 하부 전극 및 상기 하부 절연층을 덮는 상기 절연층을 형성하는 단계; 및
    상기 절연층 및 상기 하부 전극을 식각하여, 상기 개구부의 측벽에서 상기 하부 전극이 노출되도록 상기 절연층 및 상기 하부 전극을 관통하는 상기 개구부를 형성하는 단계를 포함하는 반도체 소자의 제조방법.
KR1020080095936A 2008-09-30 2008-09-30 반도체 소자의 제조방법 KR101525588B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080095936A KR101525588B1 (ko) 2008-09-30 2008-09-30 반도체 소자의 제조방법
US12/584,321 US7767491B2 (en) 2008-09-30 2009-09-03 Methods of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095936A KR101525588B1 (ko) 2008-09-30 2008-09-30 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20100036622A KR20100036622A (ko) 2010-04-08
KR101525588B1 true KR101525588B1 (ko) 2015-06-03

Family

ID=42057906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095936A KR101525588B1 (ko) 2008-09-30 2008-09-30 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US7767491B2 (ko)
KR (1) KR101525588B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107252B2 (ja) * 2006-10-24 2012-12-26 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
WO2011146913A2 (en) * 2010-05-21 2011-11-24 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
US20130001499A1 (en) * 2011-06-28 2013-01-03 International Business Machines Corporation Compressive Structure for Enhancing Contact of Phase Change Material Memory Cells
KR101823500B1 (ko) 2011-07-11 2018-01-31 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
US10930849B2 (en) * 2019-06-28 2021-02-23 Micron Technology, Inc. Techniques for forming memory structures
KR20220014144A (ko) 2020-07-28 2022-02-04 삼성전자주식회사 저항성 메모리 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355554B1 (en) * 1995-07-20 2002-03-12 Samsung Electronics Co., Ltd. Methods of forming filled interconnections in microelectronic devices
US20030082356A1 (en) * 2001-09-20 2003-05-01 Fujikura Ltd. Metal filling method and member with filled metal sections
KR20050009352A (ko) * 2003-07-16 2005-01-25 주식회사 하이닉스반도체 알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법
KR20060012182A (ko) * 2004-08-02 2006-02-07 삼성전자주식회사 상변화 기억 소자의 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481866B1 (ko) 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
KR20070058054A (ko) 2005-12-01 2007-06-07 삼성전자주식회사 상변화 메모리 장치의 제조 방법
KR20090013419A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
TW200926356A (en) * 2007-12-11 2009-06-16 Ind Tech Res Inst Method for fabricating phase-change memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355554B1 (en) * 1995-07-20 2002-03-12 Samsung Electronics Co., Ltd. Methods of forming filled interconnections in microelectronic devices
US20030082356A1 (en) * 2001-09-20 2003-05-01 Fujikura Ltd. Metal filling method and member with filled metal sections
KR20050009352A (ko) * 2003-07-16 2005-01-25 주식회사 하이닉스반도체 알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법
KR20060012182A (ko) * 2004-08-02 2006-02-07 삼성전자주식회사 상변화 기억 소자의 형성 방법

Also Published As

Publication number Publication date
US7767491B2 (en) 2010-08-03
US20100081263A1 (en) 2010-04-01
KR20100036622A (ko) 2010-04-08

Similar Documents

Publication Publication Date Title
KR100766504B1 (ko) 반도체 소자 및 그 제조 방법
US7521706B2 (en) Phase change memory devices with contact surface area to a phase changeable material defined by a sidewall of an electrode hole and methods of forming the same
US8192592B2 (en) Methods of forming a phase-change material layer including tellurium and methods of manufacturing a phase-change memory device using the same
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
KR100896180B1 (ko) 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
US7718990B2 (en) Active material devices with containment layer
US7485559B2 (en) Semiconductor device and method of fabricating the same
KR101525588B1 (ko) 반도체 소자의 제조방법
US7838326B2 (en) Methods of fabricating semiconductor device including phase change layer
US20100072453A1 (en) Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein
CN102104055A (zh) 可变电阻存储器
US8518790B2 (en) Method of forming memory device
CN103137863B (zh) 相变随机存取存储器件及其制造方法
CN110858623B (zh) 可变电阻存储器件及其制造方法
US20080173860A1 (en) Phase change memory device and method of fabricating the same
KR20030081900A (ko) 상변화 메모리 소자의 제조방법
KR100721017B1 (ko) 불휘발성 메모리 소자 및 그의 형성 방법
KR101435001B1 (ko) 상변화 메모리 및 그 제조 방법
US10930848B2 (en) Variable resistance memory device and method of manufacturing the same
KR20120066310A (ko) 저항변화 메모리 소자의 제조 방법
KR101490053B1 (ko) 상변화 메모리 셀 및 이의 제조방법
US20240099168A1 (en) Phase change memory cell
US20240099164A1 (en) Phase change memory cell
TW202301354A (zh) 記憶胞及具有其之3d記憶體裝置
KR20090084218A (ko) 가변 저항 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5