KR20050009352A - 알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법 - Google Patents

알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법 Download PDF

Info

Publication number
KR20050009352A
KR20050009352A KR1020030048592A KR20030048592A KR20050009352A KR 20050009352 A KR20050009352 A KR 20050009352A KR 1020030048592 A KR1020030048592 A KR 1020030048592A KR 20030048592 A KR20030048592 A KR 20030048592A KR 20050009352 A KR20050009352 A KR 20050009352A
Authority
KR
South Korea
Prior art keywords
film
forming
contact hole
aluminum
semiconductor device
Prior art date
Application number
KR1020030048592A
Other languages
English (en)
Inventor
김준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030048592A priority Critical patent/KR20050009352A/ko
Publication of KR20050009352A publication Critical patent/KR20050009352A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 알루미늄 플러그 공정시 웨팅층과 알루미늄막이 직접 접촉함에 따른 화합물 형성으로 인해 초래되는 저항 증가를 억제하면서 콘택홀의 갭필특성을 개선하는데 적합한 반도체 소자의 콘택플러그 형성 방법을 제공하기 위한 것으로, 본 발명의 반도체 소자의 콘택플러그 형성 방법은 하부 전도층 상에 층간절연막을 형성하는 단계, 상기 층간절연막을 식각하여 상기 하부 전도층 표면을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀의 바닥 및 측벽에 균일하게 증착되도록 상기 층간절연막의 평판지역 상에 웨팅층을 형성하는 단계, 상기 층간절연막의 평판지역에만 형성되도록 상기 웨팅층 상에 배리어막을 형성하는 단계, 및 상기 콘택홀을 채우도록 상기 배리어막 상에 알루미늄막을 형성하는 단계를 포함하므로써, 콘택홀 지역에서는 웨팅층이 존재하도록 하여 알루미늄막의 연속성효과로 콘택홀 갭필을 향상시키고, 콘택홀을 제외한 평판지역에서는 웨팅층과 알루미늄막의 반응을 억제하므로써 알루미늄막 자체의 낮은 비저항특성을 유지할 수 있는 효과가 있다.

Description

알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그 형성 방법{METHOD FOR FORMING CONTACT PLUG OF SEMICONDUCTOR DEVICE USING ALUMINIUM PLUG PROCESS}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 콘택플러그 형성 방법에 관한 것이다.
반도체 제조 공정중 하부의 전도층과 상부의 전도층의 연결을 위해 콘택홀을 형성하고 두 층간의 전류흐름을 담당할 콘택 물질을 채워야 한다. 이때, 콘택 물질이 가져야 하는 기본적인 특성은 저항이 낮고, 콘택홀 갭필 능력이 우수하여야 한다는 점인데, 이러한 조건을 모두 만족시키는 공정으로 화학기상증착법(Chemical Vapor Depsition)에 의한 텅스텐(W) 공정(이하 'CVD W 공정'이라고 약칭함)이 있다. 여기서, CVD W 공정은 단차피복성이 우수하여 종횡비 20 이상의 콘택홀에서도 갭필능력이 우수한 것으로 알려져 있다.
그러나, 텅스텐은 상대적으로 저항이 높아 전도선으로 가장 많이 사용되는 알루미늄의 비저항 3μΩ-cm에 비해 4배 정도인 12μΩ-cm의 비저항을 갖는 것이 문제점으로 지적되고 있다. 이러한 문제점을 극복하기 위해 CVD W 공정후 에치백이나 화학적기계적연마(CMP) 공정을 진행하여 콘택홀내에만 텅스텐플러그를 남기고 그 위에 저항이 낮은 알루미늄을 다시 증착하여 전도선으로 사용하는 방법이 가장 널리 사용되고 있다.
도 1은 종래 기술에 따른 텅스텐 플러그 공정을 도시한 도면이다.
도 1에 도시된 바와 같이, 하부 전도층(11) 상에 층간절연막(12)을 증착한후, 층간절연막(12)을 식각하여 하부 전도층(11) 표면을 노출시키는 콘택홀(13)을 형성한다.
그리고 나서, 콘택홀(13)의 바닥 및 측벽에서도 균일하게 막이 증착되도록 층간절연막(12) 상에 배리어메탈(14)을 증착한 후, 콘택홀을 채울때까지 배리어메탈 상에 CVD W 공정을 진행하여 텅스텐막을 증착한다. 다음으로, 에치백 또는 화학적기계적연마를 진행하여 텅스텐플러그(15)를 형성하고, 알루미늄을 증착 및 패터닝하여 상부 전도층(16)을 형성한다.
그러나, 도1의 텅스텐플러그 공정시, 콘택홀 크기가 감소함에 따라 콘택홀내에 증착되는 텅스텐막의 형상이 나빠진다. 즉, 콘택홀 크기가 감소할수록 텅스텐막의 단차피복성이 악화되고, 이로써 콘택홀내에 증착된 텅스텐막의 두께가 얇아진다.
이처럼 두께가 얇아지면 전자(electron)가 박막의 표면에서 스캐터링(Scattering)되는 이유로 비저항이 증가하는 특징이 있으며, 두께가 얇을수록 증가하는 정도가 급격해진다.
결국, 도 1과 같이, 화학기상증착법에 의해 텅스텐막으로 콘택홀을 갭필할 경우 콘택홀의 측벽에서 텅스텐막이 성장하기 때문에 콘택홀내 텅스텐막은 콘택홀의 반지름 정도의 두께를 갖는 매우 얇은 박막이 된다. 이로 인해 콘택홀내에 증착된 텅스텐막의 비저항은 앞에서 언급한 12μΩ-cm보다 훨씬 높은 비저항을 보여 콘택홀의 크기가 작아질수록 콘택저항의 증가는 심각해진다.
이를 해결하기 위해 도입된 기술이 알루미늄 플러그 공정이다.
도 2a 및 도 2b는 종래 기술에 따른 알루미늄 플러그 공정을 도시한 도면이다.
도 2a에 도시된 바와 같이, 하부 전도층(21) 상에 층간절연막(22)을 증착한 후, 층간절연막(22)을 식각하여 하부 전도층(21) 표면을 노출시키는 콘택홀(23)을 형성한다.
그리고 나서, 콘택홀(23)의 바닥 및 측벽에서도 균일하게 막이 증착되도록 층간절연막(22) 상에 웨팅층(wetting layer) 역할을 하는 티타늄막(24)을 증착한 후, 티타늄막(24) 상에 단차피복성이 우수한 증착법으로 알루미늄막(25)을 일부 증착한다. 이때, 증착법으로는 CVD법이나 저온 PVD법을 이용한다.
도 2b에 도시된 바와 같이, 고온, 저속으로 PVD법을 이용하여 알루미늄막을 콘택홀(23)을 채울때까지 증착한 후 패터닝하여 상부 전도층(26)을 형성한다. 이때, 티타늄막이 알루미늄과 반응하여 두꺼운 TiAl막(27)을 형성하고, 콘택홀(23)을 제외한 나머지 지역, 즉 평판에서는 티타늄막의 두께가 두꺼워 TiAl막(27)의 두께가 더 두껍다.
도 2a 및 도 2b는 알루미늄 플로잉(Al flowing)에 의한 알루미늄 플러그 공정을 도시한 것으로, 도 1의 텅스텐 플러그 공정에 비해 콘택홀 갭필능력이 부족한 단점이 있으나, 알루미늄막 자체의 비저항이 텅스텐막보다 훨씬 낮으며, 콘택홀내에 형성되는 알루미늄막이 단결정(single crystal)으로 형성되어 있어 전체적인 콘택저항이 낮아지는 장점이 있다.
또한, 알루미늄 플로잉 공정의 갭필 능력을 보완하고자 CVD Al을 시드층으로활용하는 공정이 개발되어 콘택홀 갭필능력이 많이 개선되었다.
위와 같이 알루미늄 플로잉 현상은 알루미늄이 표면에너지를 낮추기 위해 뭉치는 현상을 이용한 것으로서 알루미늄을 증착할 때 또는 증착후의 진공도와 함께 증착속도, 증착온도가 중요한 역할을 하며, 알루미늄막 하부층의 종류에 따라서도 영향을 많이 받는다.
알루미늄 아래의 하부층으로서 TiN을 사용하는 경우보다 Ti, Si 등을 사용하는 것이 알루미늄 플로잉 측면에서 유리한 것으로 알려져 있는데, 이들 물질들 위에 증착된 알루미늄의 웨팅앵글(wetting angel)이 작은 특징이 있다. 이들 물질위에 증착된 알루미늄은 후속의 고온 공정동안 연속적인 막을 지속적으로 형성하여 알루미늄 플로잉 현상에 의해 이동하는 알루미늄 원자를 콘택홀의 아래에 원활하게 공급할 수 있게 하기 때문에 콘택홀 갭필 특성이 개선되는 것이다.
도 3a 및 도 3b는 하부층과 알루미늄간 웨팅성(wettability)이 좋고 나쁨에 따른 플로잉 과정 결과를 도시한 도면이다.
예컨대, 알루미늄 플로잉 진행시 하부층과 알루미늄막의 웨팅성이 좋지 않을때는 플로잉 과정중 콘택홀 하부에서 알루미늄의 연속성 파괴로 알루미늄이 갭필되지 않고(도 3a), 하부층과 알루미늄막의 웨팅성이 좋을 때는 플로잉 과정중 콘택홀 하부에서 알루미늄의 연속성 유지로 갭필이 우수하다(도 3b).
그러나, 이들 물질은 알루미늄과 반응하여 화합물(TiAl3, TiAl 등)을 이루거나 알루미늄에 고용되어 알루미늄의 저항을 높이는 악영향을 미치게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 알루미늄 플러그 공정시 웨팅층과 알루미늄막이 직접 접촉함에 따른 화합물 형성으로 인해 초래되는 저항 증가를 억제하면서 콘택홀의 갭필특성을 개선하는데 적합한 반도체 소자의 콘택플러그 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 텅스텐 플러그 공정을 도시한 도면,
도 2a 및 도 2b는 종래 기술에 따른 알루미늄 플러그 공정을 도시한 도면,
도 3a 및 도 3b는 하부층과 알루미늄간 웨팅성(wettability)이 좋고 나쁨에 따른 플로잉 과정 결과를 도시한 도면,
도 4a 내지 도 4d는 본 발명의 제1실시예에 따른 반도체 소자의 콘택플러그 형성 방법을 도시한 공정 단면도,
도 5a 내지 도 5d는 본 발명의 제2실시예에 따른 반도체 소자의 콘택플러그 형성 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 하부 전도층 32 : 층간절연막
33 : 콘택홀 34 : 티타늄막
35 : 티타늄나이트라이드막 36 : 저온 알루미늄막
37 : 고온 알루미늄막
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택플러그 형성 방법은 하부 전도층 상에 층간절연막을 형성하는 단계, 상기 층간절연막을 식각하여 상기 하부 전도층 표면을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀의 바닥 및 측벽에 균일하게 증착되도록 상기 층간절연막의 평판지역 상에 웨팅층을 형성하는 단계, 상기 층간절연막의 평판지역에만 형성되도록 상기 웨팅층 상에 배리어막을 형성하는 단계, 및 상기 콘택홀을 채우도록 상기 배리어막 상에 알루미늄막을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 알루미늄막을 형성하는 단계는 상기 배리어막 상에 균일한 막 두께로 저온 알루미늄막을 얇게 증착하는 단계, 및 상기 콘택홀을 채울때까지 상기 저온 알루미늄막 상에 고온 알루미늄막을 증착하는 단계를 포함하는 것을 특징으로 하고, 상기 알루미늄막을 형성하는 단계는 상기 배리어막 상에 저온 알루미늄막을 증착하는 단계, 및 상기 저온 알루미늄막이 상기 콘택홀에 채워지도록 고온에서 열처리하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
반도체 소자 제조 공정중 전도층의 증착방법에는 화학기상증착법(CVD)과 물리기상증착법(PVD)이 있는데, 화학기상증착법이 물리기상증착법에 비해 단차피복성(step coverage) 특성이 우수하다. 그리고, 물리기상증착법도 단차피복성 특성의 향상을 위한 새로운 공정들이 개발되었는데, 타겟과 웨이퍼 사이에 콜리메이터(Collimator)를 설치하거나, 웨이퍼와 타겟의 거리를 멀리 떨어뜨려 타겟에서 여러 방향으로 방출되는 전도물질중 가능하면 웨이퍼에 수직인 것들만 웨이퍼에 도착하도록 하여 단차피복성을 개선하는 방법과 타겟에서 방출되는 전도물질을 이온화시키고 웨이퍼 방향으로 가속시키므로써 이온들이 웨이퍼에 수직에 가깝게 들어오도록 하는 방법[이하 'IMP(Ionized Metal Process)법'이라고 약칭함)이 그것이다.
후술하는 본 발명에서는 콘택홀내에 웨팅층으로서 티타늄막을 증착함에 있어서 위에서 언급된 단차피복성이 우수한 방법을 사용하여 콘택홀의 측벽에 충분한 두께의 티타늄막을 증착하고, 그 위에 단차피복성이 우수하지 않은 기존의 스퍼터링법에 의해 TiN을 증착하여 알루미늄배선이 형성될 평판에만 TiN을 배치한 후 알루미늄 증착 및 플로잉 공정을 진행하므로써 콘택홀에서는 티타늄 웨팅층의 존재로 인한 알루미늄막의 연속성 효과로 콘택홀 갭필을 개선시키고, 평판에서는 증착한 알루미늄이 원래의 저항특성을 나타냄으로서 낮은 저항을 확보할 수 있도록 한다.
도 4a 내지 도 4d는 본 발명의 제1실시예에 따른 반도체 소자의 콘택플러그 형성 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 하부 전도층(31) 상에 층간절연막(32)을 증착한 후, 층간절연막(32)을 식각하여 하부 전도층(31) 표면을 노출시키는 콘택홀(33)을 형성한다. 여기서, 하부 전도층(31)은 전도성을 갖도록 불순물이 도핑된 실리콘기판, 게이트전극, 금속배선일 수 있고, 금속배선인 경우 텅스텐막 또는 알루미늄막일 수 있다.
다음으로, 콘택홀(33)의 바닥 및 측벽에서도 균일하게 막이 증착되도록 층간절연막(32) 상에 단차피복성이 우수한 증착법으로 웨팅층 역할을 하는 티타늄막(34)을 증착한다. 이때, 티타늄막은 화학기상증착법 또는 IMP법을 이용하며, 티타늄막(34) 외에 실리콘막(Si), 게르마늄막(Ge) 또는 팔라듐막(Pd)을 이용한다.
도 4b에 도시된 바와 같이, 티타늄막(34) 상에 단차피복성이 열악한 증착법을 이용하여 배리어막 역할을 하는 티타늄나이트라이드막(35)을 증착한다. 이때, 단차피복성이 열악한 증착법을 이용하므로 티타늄나이트라이드막(35)은 콘택홀(33)의 바닥 및 측벽에서는 증착되지 않는다. 즉, 티타늄막(34) 중에서 콘택홀(33)을 제외한 층간절연막(33) 상부에 형성된 평판지역에만 증착되고, 콘택홀(33)의 측벽 상부에 일부가 증착될 수도 있다.
여기서, 티타늄나이트라이드막(35)은 후속 공정에서 증착되는 알루미늄막과의 반응성이 좋지 않은 막이며, 더욱이 콘택홀(33)을 제외한 평판지역에서 알루미늄막과 티타늄막이 반응하여 TiAl 화합물을 형성하는 것을 방지하기 위한 배리어막이다. 이와 같은 티타늄나이트라이드막(35)을 콘택홀(33)을 제외한 층간절연막(33) 상부에 형성된 평판지역에만 증착하기 위해서 통상적으로 이용되는 물리기상증착법을 이용한다.
한편, 티타늄나이트라이드막(35)과 같이 알루미늄과의 반응이 좋지 않은 막으로는 탄탈륨나이트라이드(TaN) 또는 티타늄텅스텐(TiW)을 이용한다.
도 4c에 도시된 바와 같이, 콘택홀(33)의 측벽 및 바닥에서도 균일하게 막이 증착되도록 티타늄나이트라이드막(35) 상에 저온 공정을 통해 알루미늄막(36)을 얇게 증착한다(이하 '저온 알루미늄막'이라고 약칭함). 이때, 저온 알루미늄막(36)은 단차피복성이 우수한 증착법을 이용하여 얇게 증착한다. 예컨대, 화학기상증착법이나 저온 물리기상증착법을 이용한다.
여기서, 저온 공정이라 함은 -100℃∼100℃의 온도에서 알루미늄막을 증착하는 공정을 의미하며, 알루미늄막 전체 두께의 1/2 수준으로 증착한다. 예컨대, 알루미늄의 전체 두께가 3500Å∼10000Å이라고 가정하면, 저온 공정시 증착되는 알루미늄막의 두께는 1700Å∼5000Å 수준이다.
도 4d에 도시된 바와 같이, 콘택홀(33)을 채울때까지 저온 알루미늄막(36) 상에 추가로 고온 알루미늄막(37)을 두껍게 증착하므로써 알루미늄 플로잉 현상을 유도한다. 이때, 고온 알루미늄막(37)은 하부에 저온 알루미늄막(36)이 존재하므로 300℃∼550℃의 온도에서 저속으로 알루미늄막을 증착하는 물리기상증착법을 이용하여 형성한다.
위와 같은 고온 알루미늄막(37) 증착완료후에 알루미늄 플로잉 현상에 의해 콘택홀(33)의 측벽 및 바닥에서에서는 티타늄막(34)과 저온 알루미늄막(36)이 직접 접촉하고 있으므로 TiAl(38)의 화합물이 형성되지만, 평판에서는 티타늄나이트라이드막(35)이 티타늄막(34)과 저온 알루미늄막(36)간 반응을 억제하므로 TiAl의 형성이 억제된다. 즉, 콘택홀(33)을 제외한 평판지역에서는 저온 알루미늄막(36)의 소모가 적어지므로 알루미늄막 자체가 갖는 낮은 비저항을 확보할 수 있는 것이다.
도 5a 내지 도 5d는 본 발명의 제2실시예에 따른 반도체 소자의 콘택플러그 형성 방법을 도시한 공정 단면도이다.
도 5a에 도시된 바와 같이, 하부 전도층(41) 상에 층간절연막(42)을 증착한 후, 층간절연막(42)을 식각하여 하부 전도층(41) 표면을 노출시키는 콘택홀(43)을 형성한다. 여기서, 하부 전도층(41)은 전도성을 갖도록 불순물이 도핑된 실리콘기판, 게이트전극, 금속배선일 수 있고, 금속배선인 경우 텅스텐막 또는 알루미늄막일 수 있다.
다음으로, 콘택홀(43)의 바닥 및 측벽에서도 균일하게 막이 증착되도록 층간절연막(42) 상에 단차피복성이 우수한 증착법으로 웨팅층 역할을 하는 티타늄막(44)을 증착한다. 이때, 티타늄막(44)은 화학기상증착법 또는 IMP법을 이용하며, 티타늄막(44) 외에 실리콘막(Si), 게르마늄막(Ge) 또는 팔라듐막(Pd)을 이용한다.
도 5b에 도시된 바와 같이, 티타늄막(44) 상에 단차피복성이 열악한 증착법을 이용하여 배리어막 역할을 하는 티타늄나이트라이드막(45)을 증착한다. 이때,단차피복성이 열악한 증착법을 이용하므로 티타늄나이트라이드막(45)은 콘택홀(43)의 바닥 및 측벽에서는 증착되지 않는다. 즉, 콘택홀(43)을 제외한 층간절연막(43) 상부에 형성된 평판지역의 티타늄막(44) 상에만 증착되고, 콘택홀(43)의 바닥 및 측벽에 형성된 티타늄막(44) 상에는 티타늄나이트라이드막(45)이 증착되지 않는다.
여기서, 티타늄나이트라이드막(45)은 후속 공정에서 증착되는 알루미늄막과의 반응성이 좋지 않은 막이며, 더욱이 콘택홀(43)을 제외한 평판지역에서 알루미늄막과 티타늄막이 반응하여 화합물을 형성하는 것을 방지하기 위한 배리어막이다. 이와 같은 티타늄나이트라이드막(45)을 콘택홀(43)을 제외한 층간절연막(43) 상부에 형성된 평판지역에만 증착하기 위해서 통상적으로 이용되는 물리기상증착법을 이용한다.
한편, 티타늄나이트라이드막(45)과 같이 알루미늄과의 반응이 좋지 않은 막으로는 탄탈륨나이트라이드(TaN) 또는 티타늄텅스텐(TiW)을 이용한다.
도 5c에 도시된 바와 같이, 콘택홀(43)의 측벽 및 바닥에서도 균일하게 막이 증착되도록 티타늄나이트라이드막(45) 상에 저온 공정을 통해 알루미늄막(46)을 두껍게 증착한다. 이때, 알루미늄막(46)은 단차피복성이 우수한 증착법을 이용한다. 예컨대, 화학기상증착법이나 저온 물리기상증착법을 이용한다.
여기서, 저온 공정이라 함은 -100℃∼100℃의 온도에서 알루미늄막을 증착하는 공정을 의미하며, 요구되는 저항을 만족시키는 알루미늄막의 전체 두께 3500Å∼10000Å 수준이 되도록 증착한다.
다음으로, 고온 열처리 공정을 진행하여 증착된 알루미늄막(46)이콘택홀(43)로 흘러들어가도록 한다. 이때, 고온 열처리 공정은 알루미늄막(46)의 플로잉이 발생될 수 있도록 400℃∼600℃의 온도에서 30초∼180초동안 실시하되, 알루미늄막(46) 증착공정후에 진공파괴없이 인시튜(In-situ)로 진행한다.
고온 열처리 공정후, 도 5d에 도시된 바와 같이, 고온 열처리 공정을 통해 콘택홀(43)에 알루미늄막(46a)이 채워지고, 고온 열처리 공정의 고온에 의해 콘택홀(43)의 측벽 및 바닥에서에서는 티타늄막(44)과 알루미늄막(46a)이 반응하여 TiAlx(47)의 화합물이 형성되지만, 평판에서는 티타늄나이트라이드막(45)이 티타늄막(44)과 알루미늄막(46a)간 반응을 억제하므로 TiAl의 형성이 억제된다.
즉, 콘택홀(43)을 제외한 평판지역에서는 알루미늄막(46a)의 소모가 적어지므로 알루미늄막 자체가 갖는 낮은 비저항을 확보할 수 있는 것이다.
전술한 제1실시예는 알루미늄 플로잉 공정을 이용한 것이고, 제2실시예는 저온 알루미늄막을 두껍게 증착할 때 플로잉이 발생하고, 고온 열처리시 다시 플로잉이 발생하므로 알루미늄 리플로잉(reflowing) 공정이라고 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 콘택홀 지역에서는 웨팅층이 존재하도록 하여 알루미늄막의 연속성효과로 콘택홀 갭필을 향상시키고, 콘택홀을 제외한 평판지역에서는 웨팅층과 알루미늄막의 반응을 억제하므로써 알루미늄막 자체의 낮은 비저항특성을 유지하할 수 있는 효과가 있다.

Claims (9)

  1. 하부 전도층 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 하부 전도층 표면을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀의 바닥 및 측벽에 균일하게 증착되도록 상기 층간절연막의 평판지역 상에 웨팅층을 형성하는 단계;
    상기 층간절연막의 평판지역에만 형성되도록 상기 웨팅층 상에 배리어막을 형성하는 단계; 및
    상기 콘택홀을 채우도록 상기 배리어막 상에 알루미늄막을 형성하는 단계
    를 포함하는 반도체 소자의 콘택플러그 형성 방법.
  2. 제1항에 있어서,
    상기 알루미늄막을 형성하는 단계는,
    상기 배리어막 상에 균일한 막 두께로 저온 알루미늄막을 얇게 증착하는 단계; 및
    상기 콘택홀을 채울때까지 상기 저온 알루미늄막 상에 고온 알루미늄막을 증착하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성 방법.
  3. 제2항에 있어서,
    상기 저온 알루미늄막을 증착하는 단계는,
    -100℃∼100℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성 방법.
  4. 제2항에 있어서,
    상기 고온 알루미늄막을 증착하는 단계는,
    300℃∼550℃의 온도에서 저속으로 진행하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성 방법.
  5. 제1항에 있어서,
    상기 알루미늄막을 형성하는 단계는,
    상기 배리어막 상에 저온 알루미늄막을 증착하는 단계; 및
    상기 저온 알루미늄막이 상기 콘택홀에 채워지도록 고온에서 열처리하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성 방법.
  6. 제5항에 있어서,
    상기 저온 알루미늄막을 증착하는 단계는,
    -100℃∼100℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성 방법.
  7. 제5항에 있어서,
    상기 고온에서 열처리하는 단계는,
    400℃∼600℃의 온도에서 30초∼180초동안 실시하되, 상기 저온 알루미늄막 증착후에 진공파괴없이 인시튜로 진행하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성 방법.
  8. 제1항에 있어서,
    상기 웨팅층은,
    티타늄막, 실리콘막(Si), 게르마늄막(Ge) 또는 팔라듐막(Pd)으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성 방법.
  9. 제1항에 있어서,
    상기 배리어막은,
    티타늄나이트라이드막, 탄탈륨나이트라이드(TaN) 또는 티타늄텅스텐(TiW)으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성 방법.
KR1020030048592A 2003-07-16 2003-07-16 알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법 KR20050009352A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030048592A KR20050009352A (ko) 2003-07-16 2003-07-16 알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030048592A KR20050009352A (ko) 2003-07-16 2003-07-16 알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법

Publications (1)

Publication Number Publication Date
KR20050009352A true KR20050009352A (ko) 2005-01-25

Family

ID=37222097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030048592A KR20050009352A (ko) 2003-07-16 2003-07-16 알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법

Country Status (1)

Country Link
KR (1) KR20050009352A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771549B1 (ko) * 2006-06-30 2007-10-31 주식회사 하이닉스반도체 반도체 소자의 금속컨택 형성방법
WO2009134328A2 (en) * 2008-05-01 2009-11-05 Ovonyx, Inc. Methods for forming electrodes in phase change memory devices
US7807571B2 (en) 2006-09-05 2010-10-05 Samsung Electronics Co., Ltd. Semiconductor device and methods of forming the same
US7816255B2 (en) 2007-05-03 2010-10-19 Samsung Electronics Co., Ltd. Methods of forming a semiconductor device including a diffusion barrier film
KR101525588B1 (ko) * 2008-09-30 2015-06-03 삼성전자주식회사 반도체 소자의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771549B1 (ko) * 2006-06-30 2007-10-31 주식회사 하이닉스반도체 반도체 소자의 금속컨택 형성방법
US7608535B2 (en) 2006-06-30 2009-10-27 Hynix Semiconductor Inc. Method for forming metal contact in semiconductor device
US7807571B2 (en) 2006-09-05 2010-10-05 Samsung Electronics Co., Ltd. Semiconductor device and methods of forming the same
US7816255B2 (en) 2007-05-03 2010-10-19 Samsung Electronics Co., Ltd. Methods of forming a semiconductor device including a diffusion barrier film
WO2009134328A2 (en) * 2008-05-01 2009-11-05 Ovonyx, Inc. Methods for forming electrodes in phase change memory devices
WO2009134328A3 (en) * 2008-05-01 2010-01-28 Ovonyx, Inc. Methods for forming electrodes in phase change memory devices
KR101525588B1 (ko) * 2008-09-30 2015-06-03 삼성전자주식회사 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
US6447933B1 (en) Formation of alloy material using alternating depositions of alloy doping element and bulk material
KR100198678B1 (ko) 금속 배선 구조 및 형성방법
KR20020059516A (ko) 반도체 집적 회로의 제조 방법
WO1997030479A1 (en) Deposition of a conductor in a via hole or trench
US6359160B1 (en) MOCVD molybdenum nitride diffusion barrier for CU metallization
US7723227B1 (en) Methods of forming copper-comprising conductive lines in the fabrication of integrated circuitry
US20030203615A1 (en) Method for depositing barrier layers in an opening
KR20050009352A (ko) 알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법
US20070152334A1 (en) Semiconductor device and manufacturing method
US20030102565A1 (en) Semiconductor integrated circuit device and a method of manufacturing the same
KR100559030B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
KR100440261B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7608535B2 (en) Method for forming metal contact in semiconductor device
KR20070066426A (ko) 반도체 소자의 금속배선 형성방법
US9754879B2 (en) Integrated circuitry
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
JP2000124310A (ja) 半導体装置およびその製造方法
KR100313417B1 (ko) 반도체 소자에서 금속 배선 형성 방법
KR20020048720A (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100538632B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100215830B1 (ko) 배선형성방법
KR20050090206A (ko) 반도체 소자의 콘택플러그 형성 방법
KR20030090872A (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination