KR100721017B1 - 불휘발성 메모리 소자 및 그의 형성 방법 - Google Patents
불휘발성 메모리 소자 및 그의 형성 방법 Download PDFInfo
- Publication number
- KR100721017B1 KR100721017B1 KR1020050131856A KR20050131856A KR100721017B1 KR 100721017 B1 KR100721017 B1 KR 100721017B1 KR 1020050131856 A KR1020050131856 A KR 1020050131856A KR 20050131856 A KR20050131856 A KR 20050131856A KR 100721017 B1 KR100721017 B1 KR 100721017B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- forming
- change material
- phase change
- material pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 57
- 238000010438 heat treatment Methods 0.000 claims abstract description 97
- 230000008859 change Effects 0.000 claims abstract description 78
- 229910010037 TiAlN Inorganic materials 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000012782 phase change material Substances 0.000 claims description 73
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000002441 X-ray diffraction Methods 0.000 claims description 4
- 238000004458 analytical method Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 44
- 230000007423 decrease Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 229910052714 tellurium Inorganic materials 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000011669 selenium Substances 0.000 description 4
- 229910000314 transition metal oxide Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 불휘발성 메모리 소자를 제공한다. 이 소자는 반도체 기판상에 형성된 하부 절연막과, 상기 하부 절연막 상에 형성된 저항 변화 물질 패턴과, 상기 저항 변화 물질 패턴에 접촉된 전극을 포함한다. 상기 전극은 온도에 대한 비저항의 변화율이 낮은 물질로 형성된다. 상기 전극은 TiAlN이며, Cl 함량이 1% 이하이다.
불휘발성 메모리, 상 변화, PRAM, 가열 전극, 비저항, 변화
Description
도 1은 본 발명의 일 실시예에 의한 상 변화 메모리 소자를 보여주는 단면도이다.
도 2는 본 발명에 따라 TiAlN 막을 형성하는 방법을 도시한다.
도 3a 및 도 3b는 TiAlN 막의 온도에 대한 비저항 특성을 도시한다.
도 4는 NH3 유량 변화에 대한 TiAlN 막의 Cl 함량 변화를 보여준다.
도 5는 증착 온도에 따른 TiAlN 막의 Cl 및 Al 함량 변화를 보여준다.
도 6a 및 도 6b는 각각 상 변화 메모리 소자의 RESET 전류 특성과, SET 및 RESET 상태에서의 저항을 도시한다.
도 7은 본 발명에 따라 형성된 TiAlN 막의 SEM 이미지를 도시한다.
도 8은 본 발명에 따라 형성된 TiAlN 막의 XRD 분석 결과를 도시한다.
도 9는 본 발명의 다른 실시예에 의한 상 변화 메모리 소자의 단면도이다.
도 10은 본 발명의 또 다른 실시예에 의한 상 변화 메모리 소자의 단면도이다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 의한 상 변화 메모리 소자의 형성 방법을 도시한다.
도 12a 및 도 12b는 본 발명의 다른 실시예에 의한 상 변화 메모리 소자의 형성 방법을 도시한다.
도 13a 및 도 13b는 본 발명의 또 다른 실시예에 의한 상 변화 메모리 소자의 형성 방법을 도시한다.
본 발명은 반도체 소자 및 그의 형성 방법에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 소자 및 그의 형성 방법에 관한 것이다.
메모리 반도체 소자는 저장된 정보를 유지하기 위해 전원 공급이 필요한가에 따라 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분된다. 디램 및 에스램 등과 같은 휘발성 메모리 장치는 빠른 동작 속도를 갖지만, 정보를 유지하기 위해 전원 공급이 필요하다는 제한을 갖는다. 플래시 메모리와 같은 비휘발성 메모리 장치는 전원 공급과 관련된 제한은 없지만, 쓰기 속도가 느리다는 단점을 갖는다. 이에 따라, 최근에는 빠른 읽기/쓰기 동작이 가능하며, 비휘발성을 갖고, 동작 전압이 낮은 메모리 장치에 대한 연구가 진행되고 있다. 예를 들면, 상 변화 메모리 소자(phase random access memory; PRAM), 산화물 저항 메모리 소자(Metal Oxide Resistive RAM; RRAM) 등이 있다.
상 변화 메모리 소자(PRAM)는 가변 저항체인 상 변화 물질을 데이터를 저장 하는 요소로 사용하는 메모리 소자이다. 통상적으로, PRAM은 디램 커패시터의 유전막을 상기 상 변화 물질로 대체한 형태일 수 있다. 상기 상 변화 물질은 그것의 상태(phase)에 따라 서로 다른 저항값을 갖는다. 즉, 비정질(amorphous) 상태에서는 결정(crystalline) 상태에 비하여 높은 비저항을 갖는다. 이러한 비저항 차이에 따른 전압 변화 및 전류량의 변화를 감지하여 상기 상 변화 물질에 기록된 데이터가 논리 "1" 인지 논리 "0" 인지를 판별할 수 있다. 상기 상 변화 물질로 대표적인 것은 게르마늄(Ge), 텔루리움(tellurium; Te) 및 스티비움(stibium; Sb)을 함유하는 화합물(이하, GST 이라 함)이다.
상기 상 변화 물질은 공급되는 열에 따라 비정질 상태 또는 결정 상태로 변환될 수 있다. 구체적으로, 상기 상 변화 물질에 용융 온도보다 높은 온도의 열을 제 1 시간 동안 공급함으로써, 상기 상 변화 물질을 비정질 상태(RESET 상태)로 변환시킬 수 있다. 더불어, 상기 상 변화 물질에 용융 온도보다 낮은 온도의 열을 상기 제 1 시간에 비하여 긴 제 2 시간 동안 공급함으로써, 상기 상 변화 물질을 결정 상태(SET 상태)로 변환시킬 수 있다.
통상적으로, 상 변화 메모리 소자는 상기 상 변화 물질의 프로그램을 위하여 공급되는 열로서 주울 열(Joule's heat)을 사용한다. 즉, 상기 상 변화 물질의 하부면에 콘택 플러그 형태의 히터(heater)를 형성하고, 상기 히터를 통하여 프로그램 전류를 공급함으로써, 주울 열이 발생하여 상기 상 변화 물질을 비정질 상태 또는 결정 상태로 변환시킬 수 있다. 상기 히터는 반도체 기판에 형성된 스위칭 소자인 모스 트랜지스터의 소오스/드레인 영역에 접속될 수 있다.
하지만, 상기 상 변화 물질의 상태를 변환시키기 위한 열은 통상적으로 매우 높다. 예컨대, 상기 GST의 경우 대략 700℃ 이상의 고온을 요구한다. 이러한 높은 온도의 열을 공급하기 위하여, 상기 히터를 통하여 공급되는 프로그램 전류량이 매우 증가될 수 있다. 이러한 많은 프로그램 전류량에 의하여 상 변화 메모리 소자의 소비전력이 증가될 수 있다.
한편, 산화물 저항 메모리 소자(Metal Oxide Resistive RAM; RRAM)는 디램 셀 커패시터의 유전막을 전이금속 산화물로 대체한 형태일 수 있다. 전이금속 산화물은 그 양단의 상부전극 및 하부전극에 인가되는 프로그램 전압에 따라 저항이 변화된다. 프로그램 전압의 크기에 따라 전이금속 산화물의 비저항이 100배 이상 변하게 되며, 전압이 인가되지 않아도 변화된 상태의 비저항을 그대로 유지한다. 이러한 비저항 차이에 따른 전압 변화 및 전류량의 변화를 감지하여 상기 전이금속 산화물에 기록된 데이터가 논리 "1" 인지 논리 "0" 인지를 판별할 수 있다.
산화물 저항 메모리 소자(RRAM)는 이와 같은 장점에도 불구하고, 저저항 상태에서의 동작 전류가 수 mA로 비교적 높아 소비전력이 큰 문제가 있다. 특히, 메모리 소자의 장시간의 사용에 따른 온도 상승에 기인하는 전극 저항의 급격한 감소 또는 증가는 메모리 소자의 구동에 문제가 될 수 있다. 이를 해결하기 위해서는 산화물 저항 메모리 소자에 사용되는 전극을 온도 변화에 안정한 물질로 구성할 필요가 있다.
본 발명은 상술한 제반적인 문제점들을 해결하기 위하여 고안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 프로그램에 사용되는 전류량을 감소시킬 수 있는 불휘발성 메모리 소자 및 그 형성 방법을 제공하는 데 있다.
상술한 기술적 과제를 해결하기 위하여, 본 발명은 불휘발성 메모리 소자를 제공한다. 이 소자는 반도체 기판상에 형성된 하부 절연막과, 상기 하부 절연막 상에 형성된 저항 변화 물질 패턴과, 상기 저항 변화 물질 패턴에 접촉된 전극을 포함하여 구성된다. 상기 전극은 0 내지 500℃ 범위의 온도에 대한 비저항의 변화율이 70% 이하인 물질로 형성된다.
상기 전극은 0 내지 500℃ 범위의 온도에 대한 비저항의 변화율이 5% 이하일 수 있다. 이때, 상기 전극은 TiAlN일 수 있으며, Cl 함량이 1% 이하인 것이 바람직하다. 또한, Al 함량은 0.13 이상 0.20 이하일 수 있다. 상기 TiAlN에 대한 X-선 회절(XRD) 분석의 최대 반치 폭(full-width half maximum)이 0.7°이하일 수 있다.
상기 저항 변화 물질은 상 변화 물질이고, 상기 전극은 상기 상 변화 물질의 상(phase)을 변화하기 위한 가열 전극(heater)일 수 있다.
상기 가열 전극이 상 변화 물질 패턴에 접촉되는 구조는 후술하는 바와 같이, 다양하게 변경될 수 있다.
상기 가열 전극은 상기 상 변화 물질 패턴 아래의 상기 하부 절연막을 관통하는 콘택홀에 채워져 상기 상 변화 물질 패턴의 하부면 일부에 접촉할 수 있다.
상기 가열 전극은 상기 상 변화 물질 패턴과 상기 하부 절연막 사이에 개재 되어 상기 상 변화 물질 패턴의 하부면 전체와 접촉할 수 있다.
또한, 본 발명은 불휘발성 메모리 소자의 형성 방법을 제공한다. 이 방법은 반도체 기판상에 하부 절연막을 형성하고, 상기 하부 절연막 상의 저항 변화 물질 패턴과 상기 저항 변화 물질 패턴에 접촉하는 전극을 형성하는 것을 포함한다. 상기 전극은 0 내지 500℃ 범위의 온도에 대한 비저항의 변화율이 70% 이하인 물질로 형성된다.
상기 전극은, TiCl4 소스와 TMA(TriMethyl Aluminum) 소스를 교번적으로 공급하되, 상기 소스들의 교번적 공급 간격 중 적어도 하나에서 NH3 가스를 추가로 공급하는 것에 의하여 형성될 수 있다. 이러한 방법으로 TiAlN 박막이 형성된다. 상기 전극을 형성하는 반응 온도는 450℃ 이상일 수 있다. 상기 TiAlN은 Cl 함량이 1% 이하로 형성될 수 있다. Al 함량은 0.13 이상 0.20 이하로 형성될 수 있다.
상기 저항 변화 물질은 상 변화 물질이고, 상기 전극은 상기 상 변화 물질의 상(phase)을 변화하기 위한 가열 전극(heater)일 수 있다.
상기 가열 전극이 후술하는 바와 같이, 다양한 방법으로 형성될 수 있다.
상기 상 변화 물질 패턴과 상기 가열 전극을 형성하는 것은, 상기 하부 절연막에 콘택홀을 형성하고, 상기 콘택홀을 채우는 상기 가열 전극을 형성하고, 상기 하부 절연막 상에 상기 가열 전극과 접촉하는 상 변화 물질 패턴을 형성하는 것을 포함할 수 있다.
상기 상 변화 물질 패턴과 상기 가열 전극을 형성하는 것은, 상기 하부 절 연막에 콘택홀을 형성하고, 상기 콘택홀의 일부를 채우는 도전성 물질을 형성하고, 상기 도전성 물질 상의 상기 콘택홀을 채우도록 상기 가열 전극을 형성하고, 상기 하부 절연막 상에 상기 가열 전극과 접촉하는 상기 상 변화 물질 패턴을 형성하는 것을 포함할 수 있다.
상기 상 변화 물질 패턴과 상기 가열 전극을 형성하는 것은, 상기 하부 절연막에 콘택홀을 형성하고, 상기 콘택홀을 채우는 도전성 물질을 형성하고, 상기 하부 절연막 상에 차례로 적층된 상기 가열 전극 및 상기 상 변화 물질 패턴을 형성하는 것을 포함할 수 있다. 상기 가열 전극은 상기 도전성 물질의 상부면 및 상기 상 변화 물질 패턴의 하부면 전체와 접촉할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
상 변화 메모리 소자의 예를 들어 본 발명이 설명된다.
도 1은 본 발명의 일 실시예에 따른 상 변화 메모리 소자를 보여주는 단면도 이다.
도 1을 참조하면, 반도체 기판(100) 상에 하부 절연막(102)이 배치된다. 상기 하부 절연막(102)은 예들 들면, 실리콘 산화막으로 형성될 수 있다. 상기 하부 절연막(102) 상에 상 변화 물질 패턴(115) 및 전극(119)이 차례로 배치된다. 상기 상 변화 물질 패턴(115) 및 전극(119)은 서로 정렬된 측벽들을 갖는다. 상기 전극(119)은 상기 상 변화 물질 패턴(115)의 상부면 전체와 접촉된다. 상기 상 변화 물질 패턴(115)은 칼코게나이드(chalcogenide) 원소인 텔루리움(Te) 및 셀레니움(Se) 중에 선택된 적어도 하나와, 게르마늄(Ge), 스티비움(Sb), 비스무트(Bi), 납(Pb), 주석(Sn), 은(Ag), 아세닉(As), 황(S), 실리콘(Si), 인(P), 산소(O), 질소(N) 중에서 선택된 적어도 하나가 조합된 화합물로 형성된다. 예컨대, 상기 상 변화 물질 패턴(115)은 Ge-Sb-Te, As-Sb-Te, As-Ge-Sb-Te, Sn-Sb-Te, Ag-In-Sb-Te, In-Sb-Te, 5A족 원소-Sb-Te, 6A족 원소-Sb-Te, 5A족 원소-Sb-Se 또는 6A족 원소-Sb-Se으로 형성될 수 있다. 상기 전극(119)은 질화티타늄(TiN), 질화탄탈늄(TaN) 또는 질화텅스텐(WN) 등의 도전성 물질일 수 있다.
상기 하부 절연막(102)을 관통하는 제 1 콘택홀(105) 내에 가열 전극(113a)이 배치된다. 가열 전극(113a)은 상기 상 변화 물질 패턴(115)의 하부면의 소정영역과 접촉한다. 상기 가열 전극(113a)의 하부면은 상기 기판(100)에 형성된 모스 트랜지스터(미도시)의 소오스/드레인 영역(미도시)에 전기적으로 접속될 수 있다. 상기 상 변화 물질 패턴(115)은 상기 가열 전극(113a)의 상부면에 비하여 넓은 하부면을 갖는 것이 바람직하다. 이로써, 상기 가열 전극(113a)은 상기 상 변화 물질 패턴(115)의 일측, 예컨대 하부면의 일부에 접촉한다. 상기 가열 전극(113a)은 도시된 바와 같이 상기 제 1 콘택홀(105)을 완전히 채울 수 있다.
상부 절연막(122)이 상기 기판(100) 전면을 덮는다. 상기 상부 절연막(122)을 관통하여 상기 전극(119)을 노출하는 제2 콘택홀(125) 내에 플러그(127)가 채워진다. 상기 상부 절연막(122) 상에 배선(129)이 배치된다. 상기 배선(129)은 상기 플러그(127)와 접속한다. 상기 배선(129)은 텅스텐, 알루미늄 또는 구리 등을 포함할 수 있다. 상기 플러그(127)는 질화티타늄, 질화탄탈늄 또는 질화텅스텐 등과 같은 도전성 물질일 수 있다. 이와는 다르게, 상기 플러그(127)가 상기 배선(129)의 일부분인 경우, 상기 플러그(127)는 텅스텐, 알루미늄 또는 구리 등을 포함할 수 있다.
본 발명에 따른 가열 전극(113a)에 대하여 설명한다.
(가열 전극의 형성 방법 및 전기적 특성)
본 발명에 따른 가열 전극(113a)은 TiAlN이다. 도 2는 TiAlN을 형성하는 방법을 도시한다. 도 2를 참조하면, TiAlN은 Ti 소스와 Al 소스 물질을 교번적으로 공급(feeding)하고, 상기 소스들의 교번적 공급 사이의 적어도 하나에서 NH3 가스를 공급하는 원자층 증착(Atomic Layer Deposition; ALD) 공정으로 형성될 수 있다. 상기 Ti 소스와 상기 Al 소스는 각각 TiCl4 과 TMA(TriMethyl Aluminum)일 수 있다. 상기 TiCl4 과 상기 TMA를 공급하는 시간은 각각 1초 동안이고, 상기 NH3 가스를 공급하는 시간은 2초 동안일 수 있다. 한편, 상기 TiCl4, TMA 및 NH3 가스를 교번적으 로 공급하는 사이에는 퍼지 가스가 공급된다. 상기 버퍼 가스의 공급은 ALD 공정 동안 계속 지속될 수도 있다. 퍼지 가스는 Ar, N2, He 등의 가스일 수 있다. 이러한 연속적인(sequentail) 가스들의 공급이 ALD 공정의 한 주기를 구성한다. 공정 압력은 약 1 Torr일 수 있다.
상기 가열 전극(113a)은 상기 상 변화 물질을 비정질 상태(RESET 상태)를 위한 고온(상기 상 변화 물질의 용융 온도보다 높은 온도로 700 내지 800℃)에서도 높은 비저항을 유지하는 것이 바람직하다. 소비전력의 감소를 위해서이다. 그러나 반도체 소자에서 적합하게(compatible) 사용될 수 있는 일반적인 도전성 물질들은 온도의 증가에 따라 비저항이 감소하는 경향을 보이므로, 가열 전극으로 사용되기에 불편함이 있다. 따라서, 적어도, 상기 가열 전극은 온도 변화에 따른 비저항의 변화율이 낮은 것이 바람직하다.
이러한 상기 가열 전극(113a)의 온도 대 저항의 특성을 도 3a 및 도 3b를 참조하여 보다 구체적으로 설명한다. 도 3a 및 도 3b는 각각 제 1 및 제 2의 방법으로 형성된 TiAlN의 온도 변화에 따른 비저항의 변화를 도시한다.(표 1 참조) TiCl4 과 TMA의 공급량은 TiCl4 과 TMA를 저장하는 버블러에 공급되는 Ar 가스의 유량으로 조절된다. 측정이 500℃ 정도로 한정된 것은 전극으로 사용된 백금과의 접촉 불량에 기인한다.
| 증착 온도 (℃) | 유량 (sccm) | |||
| TiCl4 | TMA | NH3 | ||
| 제 1 방법 | 450 | 고정 | 고정 | 450 |
| 제 2 방법 | 450 | 고정 | 고정 | 725 |
도 3a를 참조하면, 측정 온도가 상승함에 따라 비저항이 급격하게 낮아지는 경향을 보인다. 상온에서 500℃까지의 온도 변화에 따라 비저항이 약 75% 이상 감소한다. 이는 히터(heater)로서의 기능 저하를 초래한다. 상기 상 변화 물질의 상태를 변환시키기 위한 열은 통상적으로 매우 높아 GST의 경우 대략 400 내지 800℃의 고온을 요구한다. 고온에서 히터의 기능이 저하되면, 공급되는 프로그램 전류량이 더욱 증가하여야 한다. 이러한 많은 프로그램 전류량은 상 변화 메모리 소자의 소비전력이 증가로 귀결되어, 효율이 저하된다.
도 3b를 참조하면, 상온에서 500℃까지의 온도 변화에 따른 비저항의 변화율이 5% 이하로 감소하여, 약 4.1% 정도를 보인다. 도 3a의 경우와 비교하여, 거의 변화되지 않음을 알 수 있다. 또한, 미도시된 다른 방법의 측정 결과에 의하면 약 800℃까지도 안정적인 저항 특성을 보임이 관찰되었다.
도 4는 NH3 유량에 따른 TiAlN의 Cl 함량 변화를 보여준다. Cl 분석 방법으로는 XPS(X-ray Photon Spectroscopy)가 사용되었다. 도 4를 참조하면, NH3 유량을 증가시킴에 따라, TiAlN에 함유된 불순물인 Cl 함량이 감소한다. 상세하게는, 약 700sccm 이상에서 1% 이하로 감소한다. 도 5는 증착 온도에 따른 TiAlN의 Cl 함량 및 Al 함량 변화를 보여준다. 증착 온도 450℃ 이상에서 Cl 함량이 1% 이하로 감소하며, Al 함량은 15% 이상으로 증가하였다. Al 함량이 증가하면, 히터로서의 성능은 향상되는 장점이 있으나, 상 변화에 많은 시간이 소요될 뿐만 아니라 웨이퍼 상의 TiAlN의 특성 분포가 나빠지는 문제가 있다. 따라서, Al 함량은 약 20% 이하로 유지됨이 바람직하다. 또한 Al 함량이 13% 이하로 감소하면 히터로서의 특성이 저하되는 문제가 있다.
도 3a에 도시된 온도에 따른 비저항의 급격한 감소는 TiAlN의 Cl 함량 변화에 기인한다. 도 3a, 도 3b, 도 4 및 도 5를 참조하면, NH3의 유량이 적거나 증착 온도가 낮으면, TiAlN 내부의 Cl 함량이 증가된다. 온도가 상승함에 따라, TiAlN에 과다 함유된 Cl이 빠져나간다. 이에 따라 비저항이 감소하는 경향을 보인다. 반면, NH3의 유량이 충분하거나 증착 온도가 적절하면, TiAlN 내부의 Cl 함량이 감소하여,온도가 상승하더라도 Cl 함량 변화가 거의 발생하지 않는다. 이에 따라, 비저항의 변화가 감소한다. 따라서, TiAlN 특성의 온도 의존성이 감소할 수 있다.
도 6a 및 도 6b는 종래에 일반적인 가열 전극으로 사용되는 TiN, 상기 제 1 및 제 2의 방법으로 형성된 TiAlN의 전기적 특성들을 도시한다. 도 6a 및 도 6b는 각각 상 변화 메모리 소자의 RESET 전류 특성과, SET 및 RESET 상태에서의 저항을 도시한다. 도 6a를 참조하면, 상기 제 2 방법으로 형성된 TiAlN를 가열 전극으로 응용한 상 변화 메모리 소자에서는 RESET 상태의 전류는 약 0.8㎃이다. 반면, 종래의 TiN 및 상기 제 1 방법으로 형성된 TiAlN의 경우, 각각 20mA 및 1.5㎃이다. 상기 제 2 방법으로 형성된 TiAlN는 종래의 TiN 및 상기 제 1 방법으로 형성된 TiAlN에 비하여 반 정도로 감소한 RESET 전류 특성을 보인다. 도 6b를 참조하면, 상기 제 2 방법으로 형성된 TiAlN는 종래의 TiN 및 상기 제 1 방법으로 형성된 TiAlN에 비하여, SET 및 RESET 상태에서의 저항이 급격히 증가되는 것을 보인다. 따라서, 본 발명에 따르면, 프로그램 전류량을 저감하여 상 변화 메모리 소자의 소비전력이 감소될 수 있다. 즉, 상기 상 변화 메모리 소자의 프로그램 전류량을 감소시켜 저소비전력 및 고집적화된 상 변화 메모리 소자를 구현할 수 있다.
(가열 전극의 결정성)
도 7은 상기 제 2 방법으로 형성된 TiAlN 박막의 SEM 이미지(Scanning Electron Microscopy)를 도시한다. 스텝 커버리지(step coverage)가 우수할 뿐만 아니라 결정성 또한 우수한 결과가 보인다.
도 8은 제 1 및 제 2 방법으로 형성된 TiAlN 박막의 XRD(X-ray diffraction) 분석 결과를 도시한다. 2θ= 43°근처의 피크(peak)는 TiAlN의 (200)면을 나타낸다. 제 1 방법으로 형성된 TiAlN 박막의 2θ= 43°근처 피크(peak)의 최대 반치 폭(full-width half maximum: FWHM)은 1°이상으로 넓은 것에 반하여, 제 2 방법의 경우에는 0.7°이하 즉, 약 0.65°로 좁은 결과를 보인다. 즉, 제 2 방법으로 형성된 TiAlN 박막의 결정성이 보다 우수하다.
표 2는 제 1 및 제 2 방법 외에 이들을 변형한 다양한 방법으로 형성된 TiAlN 박막의 조성비 및 FWHM을 도시한다. 샘플 10 및 4는 각각 상기 제 1 및 제 2 방법으로 형성된 것이다. 각 샘플들의 형성을 위해 TiCl4의 유량을 고정한 상태에서, NH3 유량, 공정 온도, TMA 유량을 변경하였다. TMA의 유량은 임의적인 것으로, 단지 숫자가 커짐에 따라 TMA 유량이 증가하는 방향임을 표시할 뿐이지, 상대적인 비율이 아님에 주의해야 한다.
| NH3 (sccm) | TMA (임의유량) | 온도 (℃) | 조성비(%) | FWHM(°) | |||
| Ti | Al | N | |||||
| 1 | 725 | 2 | 500 | 34.2 | 18.0 | 47.7 | 0.5886 |
| 2 | 725 | 2 | 400 | 39.8 | 12.1 | 48.2 | 0.7223 |
| 3 | 725 | 1 | 450 | 35.9 | 12.2 | 48.5 | 0.6209 |
| 4 | 725 | 2 | 450 | 39.9 | 16.1 | 48.1 | 0.6542 |
| 5 | 725 | 3 | 450 | 33.5 | 19.0 | 47.5 | 0.6176 |
| 6 | 725 | 4 | 450 | 31.3 | 21.3 | 47.1 | 0.6587 |
| 7 | 725 | 5 | 450 | 22.7 | 31.3 | 46.1 | 1.0838 |
| 8 | 450 | 2 | 500 | 32.2 | 20.4 | 47.4 | 0.7157 |
| 9 | 450 | 2 | 400 | 38.9 | 12.8 | 48.4 | 1.3401 |
| 10 | 450 | 2 | 450 | 34.4 | 17.7 | 48.0 | 1.0112 |
표 2를 참조하면, NH3 유량이 낮거나 TMA 유량이 과도하게 높거나 온도가 낮으면, Al의 조성비가 13% 내지 20%의 범위를 벗어나고, FWHM이 0.7°이상으로 증가하는 경향을 보인다. 즉, NH3와 TMA의 유량 비가 적절하지 않은 경우(둘 중의 어느 하나가 과도하거나 과소한 경우), 온도가 450℃보다 낮은 경우에는 FWHM이 급격하게 증가되어 TiAlN의 결정성이 저하되고, Al 조성비도 과도 또는 과소한 결과를 보인다. 본 발명의 실험에 따르면, FWHM은 약 0.7°이하인 것이 바람직하다. 이에 상응하는 Al의 조성비는 대략 13% 이상 20% 이하인 것이 바람직하다.
한편, 본 발명의 일 실시예에 의하면, 상기 가열 전극(113a)은 상기 제1 콘택홀(105)을 완전히 채우는 형태일 수 있다. 이와는 다르게, 가열 전극은 다른 형태일 수도 있다. 이를 후술하는 도면들을 참조하여 설명한다. 후술하는 실시예들에서 상술한 구성요소들과 동일한 구성요소들은 동일한 참조부호를 사용하였다.
도 9는 본 발명의 다른 실시예에 따른 상 변화 메모리 소자의 단면도이다.
도 9를 참조하면, 상 변화 물질 패턴(115) 아래의 하부 절연막(102)을 관통하는 제1 콘택홀(105)이 배치된다. 상기 제1 콘택홀(105) 내에 상기 상 변화 물질 패턴(115)과 접촉하는 가열 전극(113b)이 배치된다. 상기 가열 전극(113b) 아래의 상기 제1 콘택홀(105) 내에 보조 전극(107)이 배치된다. 즉, 상기 제1 콘택홀(105)의 아랫부분(lower portion)은 상기 보조 전극(107)에 의해 채워지고, 상기 제1 콘택홀(105)의 윗부분(upper portion)은 상기 가열 전극(113b)에 의해 채워진다. 바람직하게는, 상기 보조 전극(107)이 상기 가열 전극(113b)에 비하여 두꺼워 상기 제1 콘택홀(105)의 대부분을 채워 콘택 플러그를 형성하고, 상기 가열 전극(113b)이 상기 제1 콘택홀(105)의 일부를 채운다. 상기 가열 전극(113b)은 수 옹스트롬 내지 수십 나노미터로 얇은 두께를 가질 수 있다. 상기 보조 전극(107)의 상부면은 상기 가열 전극(113b)의 하부면 전체와 접촉한다.
상기 가열 전극(113b)은 도 1의 가열 전극(113a)과 동일한 물질로 형성된다. 상기 보조 전극(107)은 질화티타늄, 질화탄탈늄 또는 질화텅스텐 등의 도전성 물질일 수 있다. 상술한 구조의 가열 전극(113b)을 갖는 상 변화 메모리 소자는 도 1 내지 도 8을 참조하여 설명한 효과들을 획득할 수 있다. 이에 더하여, 상기 가열 전극(113b)은 얇은 두께로 형성됨으로써, 상기 가열 전극(113b)의 저항값을 최소화된다. 즉, 전선의 길이가 짧아짐에 따라 전선의 저항이 감소하는 것과 같이, 상기 가열 전극(113b)의 두께가 얇아짐으로써, 상기 가열 전극(113b)의 저항값은 최소화된다. 이에 따라, 상기 가열 전극(113b)을 갖는 상 변화 메모리 소자의 읽기 동작은 더욱 원활하게 이루어질 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 상 변화 메모리 소자의 단면도이다.
도 10을 참조하면, 상 변화 물질 패턴(115)과 하부 절연막(102) 사이에 가열 전극(113c)이 배치된다. 상기 가열 전극(113c)은 도 1의 가열 전극(113a)과 동일한 물질로 형성된다. 상기 가열 전극(113c)은 상기 상 변화 물질 패턴(115)의 하부면 전체와 접촉한다. 상기 가열 전극(113c), 상기 상 변화 물질 패턴(115) 및 전극(119)은 서로 정렬된 측벽을 갖는다. 상기 가열 전극(113c)의 두께는 수 옹스트롬 내지 수십 나노미터 정도로 매우 얇은 것이 바람직하다. 특히, 상기 가열 전극(113c)은 상기 전극(119)에 비하여 얇을 수 있다.
보조 전극(107)이 상기 상 변화 물질 패턴(115) 아래의 상기 하부 절연막(102)에 형성된 제1 콘택홀(105)을 완전히 채워 콘택 플러그를 형성한다. 상기 보조 전극(107)은 상기 가열 전극(113c)의 하부면의 일부에 접촉한다. 상기 보조 전극(107)은 도 9의 보조 전극(107)과 동일한 물질로 형성될 수 있다.
상술한 구조의 상 변화 메모리 소자에 따르면, 상기 가열 전극(113c)에 의하여 도 1을 참조하여 설명한 효과를 얻을 수 있다. 또한, 상기 가열 전극(113c)은 얇은 두께를 가짐으로써, 도 9를 참조하여 설명한 효과를 얻을 수 있다.
상술한 구조의 상 변화 메모리 소자의 형성 방법을 설명한다.
먼저, 본 발명의 일 실시예에 의한 상 변화 메모리 소자의 형성 방법을 도 11a 내지 도 11c를 참조하여 설명한다.
도 11a를 참조하면, 기판(100) 상에 하부 절연막(102)을 형성하고, 상기 하부 절연막(102)을 패터닝하여 상기 기판(100)을 노출하는 제1 콘택홀(105)을 형성한다.
도 11b를 참조하면, 상기 기판(100) 전면에 상기 제1 콘택홀(105)을 채우는 가열 전극막(113)을 형성한다. 상기 가열 전극막(113)은 적어도 온도의 증가에 따라 비저항의 변화가 거의 없는 물질막으로 형성된다. 전술한 Cl 함량이 1% 이하로 적은 TiAlN 박막이 사용된다.
도 11c를 참조하면, 상기 가열 전극막(113)을 상기 하부 절연막(102)이 노출될 때까지 평탄화하여, 상기 제1 콘택홀(105)을 채우는 가열 전극(113a)을 형성한다. 상기 가열 전극(113a)을 갖는 기판(100) 전면 상에 상 변화 물질막 및 전극막을 차례로 형성하고, 상기 전극막 및 상 변화 물질막을 연속적으로 패터닝하여 차례로 적층된 상 변화 물질 패턴(115) 및 전극(119)을 형성한다. 상기 상 변화 물질 패턴(115)의 일측, 예컨대 하부면은 상기 가열 전극(113a)의 상부면과 접촉한다. 상기 상 변화 물질 패턴(115)의 하부면은 상기 가열 전극(113a)의 상부면에 비하여 넓게 형성하는 것이 바람직하다. 상기 상 변화 물질 패턴(115) 및 전극(119)을 형성하는 물질들은 도 1을 참조한 상세한 설명에 이미 기재하였다.
상기 기판(100) 전면 상에 상부 절연막(122)을 형성하고, 상기 상부 절연막(122)을 패터닝하여 상기 전극(119)의 소정영역을 노출하는 제2 콘택홀(125)을 형성한다. 이어서, 상기 제2 콘택홀(125)을 채우는 도 1의 플러그(127) 및 상기 상부 절연막(122) 상에 배치되어 상기 플러그(127)와 접촉하는 도 1의 배선(129)을 형성하여 도 1의 상 변화 메모리 소자를 구현할 수 있다.
본 발명의 다른 실시예에 의한 상 변화 메모리 소자의 형성 방법을 도 12a 및 도 12b를 참조하여 설명한다.
도 12a를 참조하면, 기판(100) 상에 하부 절연막(102)을 형성하고, 상기 하부 절연막(102)을 패터닝하여 상기 기판(100)을 노출하는 제1 콘택홀(105)을 형성한다. 상기 제1 콘택홀(105)을 채우는 보조 전극막을 기판(100) 전면에 형성한다. 상기 보조 전극막을 상기 하부 절연막(102)이 노출될 때까지 평탄화시키고, 상기 제1 콘택홀(105)을 채우는 상기 평탄화된 보조 전극막의 상부면을 상기 하부 절연막(102)의 상부면에 비하여 낮게 리세스하여 보조 전극(107)을 형성한다.
상기 보조 전극(107) 위의 상기 제1 콘택홀(105)을 채우는 가열 전극막(113)을 기판(100) 전면 상에 형성한다. 상기 가열 전극막(113)은 도 11b의 가열 전극막(113)과 동일한 물질로 형성된다.
도 12b를 참조하면, 상기 가열 전극막(113)을 상기 하부 절연막(105)이 노출될 때까지 평탄화하여, 상기 보조 전극(107) 상의 상기 제1 콘택홀(105)을 채우는 가열 전극(113b)을 형성한다.
상기 가열 전극(113b)을 갖는 기판(100) 전면에 상 변화 물질막 및 전극막을 차례로 형성하고, 상기 전극막 및 상 변화 물질막을 연속적으로 패터닝하여 차례로 적층된 상 변화 물질 패턴(115) 및 전극(119)을 형성한다. 상기 상 변화 물질 패턴(115)은 상기 가열 전극(113b)을 덮으며, 상기 가열 전극(113b)의 상부면과 접촉한다. 상기 상 변화 물질 패턴의 하부면은 상기 가열 전극(113b)의 상부면에 비하여 넓게 형성된다. 상기 상 변화 물질 패턴(115) 및 전극(119)을 형성하는 물질들은 도 1을 참조한 상세한 설명에 이미 기재하였다.
상기 기판(100) 상에 상부 절연막(122)을 형성하고, 상기 상부 절연막(122)을 패터닝하여 상기 전극(119)의 소정영역을 노출하는 제2 콘택홀(125)을 형성한다. 이어서, 상기 제2 콘택홀(125)을 채우는 도 3의 플러그(127) 및 상기 상부 절연막(122) 상에 배치되어 상기 플러그(127)와 접속하는 도 3의 배선(129)을 형성하여 도 9의 상 변화 메모리 소자를 구현할 수 있다.
본 발명의 또 다른 실시예에 의한 상 변화 메모리 소자의 형성 방법을 도 13a 및 도 13b를 참조하여 설명한다.
도 13a를 참조하면, 기판(100) 상에 하부 절연막(102)을 형성하고, 상기 하부 절연막(102)을 패터닝하여 상기 기판(100)을 노출하는 제1 콘택홀(105)을 형성한다. 상기 제1 콘택홀(105)을 채우는 보조 전극막을 기판(100) 전면 상에 형성하고, 상기 보조 전극막을 상기 하부 절연막(102)이 노출될 때까지 평탄화시키어 상기 제1 콘택홀(105)을 채우는 보조 전극(107)을 형성한다.
상기 기판(100) 전면 상에 가열 전극막(113), 상 변화 물질막(115') 및 전극막(119')을 차례로 형성한다. 상기 가열 전극막(113)은 도 11b의 가열 전극막(113)과 동일한 물질로 형성한다.
도 13b를 참조하면, 상기 전극막(119'), 상 변화 물질막(115') 및 가열 전극막(113)을 연속적으로 패터닝하여 차례로 적층된 가열 전극(113c), 상 변화 물질 패턴(115) 및 전극(119)을 형성한다. 상기 가열 전극(113c)은 상기 보조 전극(107)을 덮으며, 상기 보조 전극(107)의 상부면과 접촉한다. 상기 가열 전극(113c)은 상기 상 변화 물질 패턴(115)의 하부면 전체와 접촉하고, 상기 보조 전극(107)은 상기 가열 전극(113c)의 하부면의 일부와 접촉한다. 상기 상 변화 물질 패턴(115) 및 전극(119)을 형성하는 물질들은 도 1을 참조한 상세한 설명에 이미 기재하였다.
이어서, 상기 기판(100) 전면 상에 상부 절연막(122)을 형성하고, 상기 상부 절연막(122)을 패터닝하여 상기 전극(119)을 노출하는 콘택홀(125)을 형성한다. 이어서, 플러그(127) 및 배선(129)을 형성하여, 도 10의 상 변화 메모리 소자를 구현할 수 있다.
이상에서는, 상 변화 메모리 소자의 가열 전극을 예를 들어 설명하였으나, 반드시 이에 한정되지는 않고 산화물 저항 메모리 소자 등의 접촉 전극에도 응용될 수 있다.
본 발명에 의하면, 상 변화 메모리 소자, 산화물 저항 메모리 소자 등의 불휘발성 메모리 소자에 사용되는 가열 전극 또는 접촉 전극을 온도 변화에 안정한 물질로 구성할 수 있다. 이에 따라, 전극의 비저항 변화를 감소시켜, 프로그램에 사용되는 전류량을 감소시킬 수 있고, 불휘발성 메모리 소자의 소비전력을 저감할 수 있다.
Claims (20)
- 반도체 기판상에 형성된 하부 절연막;상기 하부 절연막 상에 형성된 저항 변화 물질 패턴; 및상기 저항 변화 물질 패턴의 일측에 접촉된 전극을 포함하되, 상기 전극은 0 내지 500℃ 범위의 온도에 대한 비저항의 변화율이 0% 이상 70% 이하인 물질로 형성된 불휘발성 메모리 소자.
- 청구항 1에 있어서,상기 전극은 0 내지 500℃ 범위의 온도에 대한 비저항의 변화율이 0% 이상 5% 이하인 불휘발성 메모리 소자.
- 청구항 2에 있어서,상기 전극은 Cl 함량이 0% 이상 1% 이하인 TiAlN으로 구성된 불휘발성 메모리 소자.
- 청구항 2에 있어서,상기 전극은 TiAlN이고, Al 함량은 0.13% 이상 0.20% 이하인 불휘발성 메모리 소자.
- 청구항 2에 있어서,상기 전극은 TiAlN이고, 상기 TiAlN에 대한 X-선 회절(XRD) 분석의 최대 반치 폭(full-width half maximum)이 0°이상 0.7°이하인 불휘발성 메모리 소자.
- 청구항 2에 있어서,상기 저항 변화 물질 및 상기 전극은 각각 상 변화 물질 및 가열 전극인 불휘발성 메모리 소자.
- 청구항 6에 있어서,상기 가열 전극은 상기 상 변화 물질 패턴 아래의 상기 하부 절연막을 관통하는 콘택홀에 채워져 상기 상 변화 물질 패턴의 하부면 일부에 접촉하는 불휘발성 메모리 소자.
- 청구항 7에 있어서,상기 가열 전극은 보조 전극을 개재하여, 상기 반도체 기판에 연결되는 불휘발성 메모리 소자.
- 청구항 6에 있어서,상기 가열 전극은 상기 상 변화 물질 패턴과 상기 하부 절연막 사이에 개재되어 상기 상 변화 물질 패턴의 하부면 전체와 접촉하는 불휘발성 메모리 소자.
- 반도체 기판상에 형성된 하부 절연막;상기 하부 절연막 상에 형성된 저항 변화 물질 패턴; 및상기 저항 변화 물질 패턴의 일측에 접촉된 전극을 포함하되, 상기 전극은 Cl 함량이 0% 이상 1% 이하인 TiAlN으로 구성된 불휘발성 메모리 소자.
- 반도체 기판상에 하부 절연막을 형성하고; 그리고상기 하부 절연막 상의 저항 변화 물질 패턴과, 상기 저항 변화 물질 패턴의 일측에 접촉하는 전극을 형성하는 것을 포함하되,상기 전극은 0 내지 500℃ 범위의 온도에 대한 비저항의 변화율이 0% 이상 70% 이하인 물질로 형성된 불휘발성 메모리 소자의 형성 방법.
- 청구항 11에 있어서,상기 전극을 형성하는 것은,TiCl4 소스와 TMA(TriMethyl Aluminum) 소스를 교번적으로 공급하되, 상기 소스들의 교번적 공급 간격 중 적어도 하나에서 NH3 가스를 추가로 공급하는 불휘발성 메모리 소자의 형성 방법.
- 청구항 12에 있어서,상기 전극을 형성하는 반응 온도는 450℃ 이상 500℃ 이하인 불휘발성 메모리 소자의 형성 방법.
- 청구항 12에 있어서,상기 전극은 TiAlN이고, Cl 함량이 0% 이상 1% 이하로 형성되는 불휘발성 메모리 소자의 형성 방법.
- 청구항 12에 있어서,상기 전극은 TiAlN이고, Al 함량은 0.13% 이상 0.20% 이하로 형성되는 불휘발성 메모리 소자의 형성 방법.
- 청구항 11에 있어서,상기 저항 변화 물질 및 상기 전극은 각각 상 변화 물질 및 가열 전극인 불휘발성 메모리 소자의 형성 방법.
- 청구항 16에 있어서,상기 상 변화 물질 패턴과 상기 가열 전극을 형성하는 것은,상기 하부 절연막에 콘택홀을 형성하고;상기 콘택홀을 채우는 상기 가열 전극을 형성하고; 그리고상기 하부 절연막 상에 상기 가열 전극과 접촉하는 상 변화 물질 패턴을 형성하는 것을 포함하는 불휘발성 메모리 소자의 형성 방법.
- 청구항 17에 있어서,상기 가열 전극을 형성하는 것은,상기 콘택홀의 일부를 채우는 도전성 물질을 형성하고; 그리고상기 도전성 물질 상의 상기 콘택홀을 채우도록 상기 가열 전극을 형성하는 것을 포함하는 불휘발성 메모리 소자의 형성 방법.
- 청구항 16에 있어서,상기 상 변화 물질 패턴과 상기 가열 전극을 형성하는 것은,상기 하부 절연막에 콘택홀을 형성하고;상기 콘택홀을 채우는 도전성 물질을 형성하고; 그리고상기 하부 절연막 상에 차례로 적층된 상기 가열 전극 및 상기 상 변화 물질 패턴을 형성하는 것을 포함하되,상기 가열 전극은 상기 도전성 물질의 상부면 및 상기 상 변화 물질 패턴의 하부면 전체와 접촉하는 불휘발성 메모리 소자의 형성 방법.
- 반도체 기판상에 하부 절연막을 형성하고; 그리고상기 하부 절연막 상의 저항 변화 물질 패턴과, 상기 저항 변화 물질 패턴의 일측에 접촉하는 TiAlN 전극을 형성하는 것을 포함하되, 상기 전극은 Cl 함량이 0% 이상 1% 이하로 형성되는 불휘발성 메모리 소자의 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131856A KR100721017B1 (ko) | 2005-12-28 | 2005-12-28 | 불휘발성 메모리 소자 및 그의 형성 방법 |
| US11/512,658 US20070148933A1 (en) | 2005-12-28 | 2006-08-30 | Nonvolatile memory device and method of fabricating the same |
| CNA200610172410XA CN1996570A (zh) | 2005-12-28 | 2006-12-26 | 非易失性存储器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131856A KR100721017B1 (ko) | 2005-12-28 | 2005-12-28 | 불휘발성 메모리 소자 및 그의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100721017B1 true KR100721017B1 (ko) | 2007-05-22 |
Family
ID=38194407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050131856A KR100721017B1 (ko) | 2005-12-28 | 2005-12-28 | 불휘발성 메모리 소자 및 그의 형성 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070148933A1 (ko) |
| KR (1) | KR100721017B1 (ko) |
| CN (1) | CN1996570A (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4691454B2 (ja) * | 2006-02-25 | 2011-06-01 | エルピーダメモリ株式会社 | 相変化メモリ装置およびその製造方法 |
| US7940552B2 (en) * | 2007-04-30 | 2011-05-10 | Samsung Electronics Co., Ltd. | Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices |
| KR100914267B1 (ko) * | 2007-06-20 | 2009-08-27 | 삼성전자주식회사 | 가변저항 메모리 장치 및 그것의 형성방법 |
| KR101308549B1 (ko) * | 2007-07-12 | 2013-09-13 | 삼성전자주식회사 | 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법 |
| JP5384291B2 (ja) | 2008-11-26 | 2014-01-08 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| US8243506B2 (en) * | 2010-08-26 | 2012-08-14 | Micron Technology, Inc. | Phase change memory structures and methods |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050031160A (ko) * | 2003-09-29 | 2005-04-06 | 삼성전자주식회사 | 상변환 기억 소자 및 그 형성 방법 |
| US20050104231A1 (en) | 2002-12-13 | 2005-05-19 | Chien Chiang | Forming phase change memories |
| KR20060079952A (ko) * | 2005-01-04 | 2006-07-07 | 삼성전자주식회사 | 원자층 증착법에 의한 티탄 알루미늄 질화막 형성방법 및이를 이용하여 제조된 발열 전극을 갖는 상변화 메모리 소자 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385946B1 (ko) * | 1999-12-08 | 2003-06-02 | 삼성전자주식회사 | 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자 |
| KR100332313B1 (ko) * | 2000-06-24 | 2002-04-12 | 서성기 | Ａｌｄ 박막증착장치 및 증착방법 |
| US7164165B2 (en) * | 2002-05-16 | 2007-01-16 | Micron Technology, Inc. | MIS capacitor |
| KR100498609B1 (ko) * | 2002-05-18 | 2005-07-01 | 주식회사 하이닉스반도체 | 배치형 원자층 증착 장치 |
| US7311942B2 (en) * | 2002-08-29 | 2007-12-25 | Micron Technology, Inc. | Method for binding halide-based contaminants during formation of a titanium-based film |
| US7223693B2 (en) * | 2003-12-12 | 2007-05-29 | Samsung Electronics Co., Ltd. | Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same |
| US7323400B2 (en) * | 2004-08-30 | 2008-01-29 | Micron Technology, Inc. | Plasma processing, deposition and ALD methods |
-
2005
- 2005-12-28 KR KR1020050131856A patent/KR100721017B1/ko not_active IP Right Cessation
-
2006
- 2006-08-30 US US11/512,658 patent/US20070148933A1/en not_active Abandoned
- 2006-12-26 CN CNA200610172410XA patent/CN1996570A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050104231A1 (en) | 2002-12-13 | 2005-05-19 | Chien Chiang | Forming phase change memories |
| KR20050084240A (ko) * | 2002-12-13 | 2005-08-26 | 오보닉스, 아이엔씨. | 상 변화 메모리 형성 방법 |
| KR20050031160A (ko) * | 2003-09-29 | 2005-04-06 | 삼성전자주식회사 | 상변환 기억 소자 및 그 형성 방법 |
| KR20060079952A (ko) * | 2005-01-04 | 2006-07-07 | 삼성전자주식회사 | 원자층 증착법에 의한 티탄 알루미늄 질화막 형성방법 및이를 이용하여 제조된 발열 전극을 갖는 상변화 메모리 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070148933A1 (en) | 2007-06-28 |
| CN1996570A (zh) | 2007-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100695888B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| KR100873878B1 (ko) | 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법 | |
| US7476917B2 (en) | Phase-changeable memory devices including nitrogen and/or silicon dopants | |
| US7696503B2 (en) | Multi-level memory cell having phase change element and asymmetrical thermal boundary | |
| US7037749B2 (en) | Methods for forming phase changeable memory devices | |
| US7825396B2 (en) | Self-align planerized bottom electrode phase change memory and manufacturing method | |
| US7573058B2 (en) | Phase change materials, phase change random access memories having the same and methods of operating phase change random access memories | |
| US20080210923A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7727884B2 (en) | Methods of forming a semiconductor device including a phase change material layer | |
| US7777212B2 (en) | Phase change memory devices including carbon-containing adhesive pattern | |
| US8192592B2 (en) | Methods of forming a phase-change material layer including tellurium and methods of manufacturing a phase-change memory device using the same | |
| US7667998B2 (en) | Phase change memory device and method of forming the same | |
| US20070111429A1 (en) | Method of manufacturing a pipe shaped phase change memory | |
| US20080258126A1 (en) | Memory Cell Sidewall Contacting Side Electrode | |
| KR100721017B1 (ko) | 불휘발성 메모리 소자 및 그의 형성 방법 | |
| US8178379B2 (en) | Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit | |
| US7732888B2 (en) | Integrated circuit, method for manufacturing an integrated circuit, memory cell array, memory module, and device | |
| US7767491B2 (en) | Methods of manufacturing semiconductor device | |
| KR100650752B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| CN108630809B (zh) | 形成层的方法及使用该层制造可变电阻存储器件的方法 | |
| CN111009546A (zh) | 可变电阻存储器装置及其制造方法 | |
| US20220407000A1 (en) | Memory with laminated cell | |
| US11037991B2 (en) | Variable resistance memory device | |
| JP2021190574A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |