KR20090015716A - 증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법 - Google Patents
증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090015716A KR20090015716A KR1020070080278A KR20070080278A KR20090015716A KR 20090015716 A KR20090015716 A KR 20090015716A KR 1020070080278 A KR1020070080278 A KR 1020070080278A KR 20070080278 A KR20070080278 A KR 20070080278A KR 20090015716 A KR20090015716 A KR 20090015716A
- Authority
- KR
- South Korea
- Prior art keywords
- upper plate
- plate electrode
- phase change
- layer
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000001301 oxygen Substances 0.000 claims description 28
- 229910052760 oxygen Inorganic materials 0.000 claims description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 27
- 238000000231 atomic layer deposition Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 58
- 239000011229 interlayer Substances 0.000 abstract description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- -1 chalcogenide compound Chemical class 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 125000001309 chloro group Chemical group Cl* 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910000763 AgInSbTe Inorganic materials 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 2
- 229910005872 GeSb Inorganic materials 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 229910005898 GeSn Inorganic materials 0.000 description 2
- 229910005900 GeTe Inorganic materials 0.000 description 2
- 229910017629 Sb2Te3 Inorganic materials 0.000 description 2
- 229910018321 SbTe Inorganic materials 0.000 description 2
- 229910006905 SnSb2Te4 Inorganic materials 0.000 description 2
- 229910004284 Te81Ge15Sb2S2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화 메모리 장치, 및 그 제조방법을 개시한다. 개시된 본 발명의 상변화 메모리 장치는, 반도체 기판, 상기 반도체 기판상에 형성된 하부 전극, 상기 하부 전극과 콘택되도록 형성되는 상변화막, 상기 상변화막 상부에 형성되는 상부 플레이트 전극, 및 상기 상부 플레이트 전극 상에 형성되는 비저항 제공층을 포함한다. 여기서, 상기 비저항 제공층은 상기 상부 플레이트 전극을 구성하는 물질 및 산소 물질을 포함할 수 있다.
플레이트 전극, 비저항, 산화막
Description
본 발명은 상변화 메모리 장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 상변화 메모리 장치에서, 상변화막을 가열하는 상부 전극, 즉 상부 플레이트 전극 및 그 제조방법에 관한 것이다.
IT 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보 통신 시스템 및 기기의 개발에 적합한 초고속 및 대용량등의 특성을 갖는 차세대 메모리 장치가 요구되고 있다. 차세대 반도체 메모리 장치는 일반적인 플래쉬 메모리 장치의 비휘발성, SRAM(Static Random Access Memory)의 고속 동작, 및 DRAM(Dynamic RAM)의 고집적성등을 포함하면서, 더 낮은 소비 전력이 요구된다. 이와 같은 차세대 반도체 메모리 장치로는 일반적인 메모리 장치에 비해 전력, 데이터의 유지 및 기입/독취 특성이 우수한 FRAM(Ferroelectric RAM), MRAM(Magnetic RAM), PRAM(Phase-change RAM) 또는 NFGM(Nano Floating Gate Memory)등의 소자가 연구되고 있다. 그 중 PRAM(이하, 상변화 메모리 장치)은 단순한 구조를 가지면서 저렴한 비용으로 제조될 수 있으며, 고속 동작이 가능하므로 차세대 반도체 메모리 장치로 활발히 연구되고 있다.
상변화 메모리 장치는 인가되는 전류로부터 발생되는 열에 따라 그 결정 상태가 변화되는 상변화막을 갖는다. 현재 상변화 메모리 장치에 적용되는 상변화막으로는 게르마늄(Ge), 안티몬(Sb) 및 텔루트(Te)로 구성된 칼코게나이드 화합물(Ge-Sb-Te:GST)이 주로 이용되고 있다. 이러한 상변화막은 비정질 상태에서 높은 비저항을 갖는 반면, 결정 상태에서는 낮은 비저항을 가지므로, 메모리 장치의 데이터 저장 매체로 사용될 수 있다.
여기서, 상변화막의 상태 변경은 그것의 상,하부에 형성되는 전극에 의해 달성된다. 알려진 바와 같이 상변화 메모리 장치는 하부 전극(혹은 하부 전극 콘택), 상변화막 및 상부 플레이트 전극으로 구성되는 적층 구조물을 포함한다.
상부 플레이트 전극은 외부로부터 가해지는 전압에 의해 열을 발생하고, 이를 상변화막에 전달하므로써, 상변화막의 상태를 변경시킨다. 이러한 상부 플레이트 전극으로는 TiN막(티타늄 질화막)이 주로 이용되고 있으며, TiN막은 예를 들어 TiCl4 또는 TEMATi와 같은 티타늄(Ti) 소스 및 NH3 가스와 같은 질소(N2) 소스의 반응으로 형성된다. 한편, 상부 플레이트 전극내에, 상기 티타늄 소스로부터 발생되는 염소기(Cl-) 및/또는 탄소기(C-)의 불순물양을 줄이기 위해, 현재 상부 플레이트 전극은 저온 예컨데 200℃ 주변에서 원자층 증착 방식으로 형성되고 있다.
이와 같은 상변화 메모리 장치의 상부 플레이트 전극은 상변화막의 상태를 보다 신속하게 변경하기 위하여, 보다 많은 양의 열이 발생될 것이 요구된다. 그런데, 상기한 바와 같이 저온에서 원자층 증착 방식으로 형성되는 TiN 물질로 된 상부 플레이트 전극은 내부에 불순물 양이 현격히 적고, 막 자체의 특성으로 인하여, 상부 플레이트 전극에 인가되는 전압에 대해 상변화막의 상태를 변경시킬 만큼의 열을 발생시키지 못한다. 즉, 종래의 상부 플레이트 전극은 충분한 열을 발생시키기 위한 비저항을 갖지 못한다. 그러므로, 상변화막의 보다 신속한 상태 변경을 위하여, 상기 상부 플레이트 전극에 보다 높은 전압이 인가되어야 한다. 이로 인해 상변화 메모리 장치의 전력 소모량이 증대된다.
따라서, 본 발명의 해결하고자 하는 과제는 상변화막에 충분한 양의 열을 전달하여 상변화막의 상태를 쉽게 변경할 수 있는 상변화 메모리 장치를 제공하는 것이다.
또한, 본 발명의 다른 과제는 상변화막에 충분한 양의 열을 전달하기 위한 상변화 메모리 장치의 제조방법을 제공하는 것이다.
상기한 본 발명의 과제를 달성하기 위한 본 발명의 상변화 메모리 장치는, 반도체 기판, 상기 반도체 기판상에 형성된 하부 전극, 상기 하부 전극과 콘택되도록 형성되는 상변화막, 상기 상변화막 상부에 형성되는 상부 플레이트 전극, 및 상기 상부 플레이트 전극 상에 형성되는 비저항 제공층을 포함한다. 여기서, 상기 비저항 제공층은 상기 상부 플레이트 전극을 구성하는 물질 및 산소 물질을 포함할 수 있다.
또한, 본 발명의 다른 과제를 달성하기 위한 본 발명에 따른 상변화 메모리 장치의 제조방법은 다음과 같다. 하부 전극이 형성된 반도체 기판을 준비한다음, 상기 반도체 기판 상부에 상변화막을 형성한다. 상기 상변화막 상부에 상부 플레이트 전극을 형성한다음, 상기 상부 플레이트 전극 상부에 비저항 제공층을 형성한다.
상기 상부 플레이트 전극을 형성하는 단계는, 원자층 증착 장치의 챔버내에 산소 분위기를 조성하는 단계, 및 상기 산소 분위기가 조성된 챔버 내부에서 상기 상부 플레이트 전극을 형성하는 단계로 구성될 수 있다. 이와 같은 경우, 상기 상부 플레이트 전극의 형성과 동시에, 상기 챔버 내부의 산소 성분과 상기 상부 플레이트 전극의 반응에 의해 상기 비저항 제공층이 형성된다.
본 발명에 의하면, 상부 플레이트 전극에 상기 상부 플레이트 전극의 성분을 포함하는 산화막으로 된 비저항 제공층을 형성한다. 이에 따라, 상부 플레이트 전극의 전체 유효 비저항을 증대시킨다. 비저항의 증대에 따라, 상부 플레이트 전극은 종래와 동일한 전압이 인가되더라도 보다 많은 열을 발생시킨다. 그러므로, 상부 플레이트 전극에 제공되는 전압을 증대시키지 않고도, 다량의 열을 상변화막에 제공할 수 있어, 전력 소모량을 감소시킬 수 있다.
또한, 원자층 증착 장치의 챔버 내부를 산소 분위기로 조성하여 비저항 제공층을 형성하는 경우, 상부 플레이트 전극층의 증착과 동시에 비저항 제공층을 형성할 수 있으므로, 공정을 단순화시킬 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 1을 참조하면, 본 실시예의 상변화 메모리 장치는 하부 전극(또는 하부 전극 콘택, 115)이 형성된 반도체 기판(100)을 포함한다. 하부 전극(115)은 반도체 기판(100) 상에 다수 개 형성될 수 있으며, 이들은 층간 절연막(110)에 의해 절연 되어 있다. 도면에는 도시되지 않았지만, 반도체 기판(100)과 하부 전극(115) 사이에 스위칭 소자가 더 포함되어 있을 수 있다.
하부 전극(115)과 콘택되도록 층간 절연막(110) 상부에 상변화막(120)이 형성된다. 상변화막(120)은 GaSb, InSb, InSe, Sb2Te3, GeTe와 같은 2원소 화합물; GeSbTe, GaSbTe, InSbTe, SnSb2Te4, InSbTe와 같은 3원소 화합물; 및 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2와 같은 4원소 화합물 중 선택되는 하나가 이용될 수 있으며, 본 실시예에서는 Ge, Sb 및/또는 Te 성분을 포함하는 GeSbTe막으로 형성하였다. 상변화막(120) 상부에, 상변화막(120)에 열을 전달하기 위한 상부 플레이트 전극(130)이 형성되어 있다. 상부 플레이트 전극(130)은 예를 들어 TiN막으로 형성될 수 있다. 상부 플레이트 전극(130) 상부에 비저항 제공층(135)이 형성되어 있다. 비저항 제공층(135)은 상부 플레이트 전극(130)의 비저항을 증대시키기는 층으로서, 상기 상부 플레이트 전극 물질과 산소 물질을 모두 포함한다. 예를 들어, 상기 상부 플레이트 전극(130)이 TiN막인 경우, 상기 비저항 제공층(135)은 TiON일 수 있다.
이러한 비저항 제공층(135)은 상부 플레이트 전극(130)의 유효 비저항을 증대시켜, 상기 상부 플레이트 전극(130)에 소정 전압 인가시, 상기 상부 플레이트 전극(130)에서 보다 많은 열이 발열되도록 한다.
이와 같은 구성을 갖는 상변화 메모리 장치의 제조방법에 대해 자세히 설명한다.
도 2를 참조하면, 액티브 영역이 한정된 반도체 기판(200)이 준비된다. 반도 체 기판(200) 상부에 게이트 절연막(205), 게이트 도전층(210), 하드 마스크층(215)을 순차적으로 형성한다음, 이들을 소정 부분 패터닝한다. 그후, 패터닝된 게이트 절연막(205), 게이트 도전층(210) 및 하드 마스크층(215) 측벽에 스페이서(220)를 형성하여, 게이트 전극 구조체(225)를 형성한다. 게이트 전극 구조체(225) 양측에 불순물을 주입하여, 소오스/드레인 영역(230)을 형성하므로써, 스위칭 소자를 형성한다.
그 다음, 스위칭 소자가 형성된 반도체 기판(200) 상부에 제 1 층간 절연막(235)을 형성한다. 도면에는 도시되지 않았지만, 반도체 기판(200) 결과물과 제 1 층간 절연막(235) 사이에 에치 스톱퍼가 더 개재될 수 있다. 그 후, 소오스/드레인 영역(230)이 노출되도록 층간 절연막(235)을 형성하여, 콘택홀(도시되지 않음)을 형성한다. 노출된 소오스/드레인 영역(230)과 콘택되도록 콘택홀 내에 하부 전극(240)을 형성한다. 이때, 하부 전극(240)은 셀프 얼라인 콘택(SAC:self align contact) 형태로 형성될 수 있다.
도 3을 참조하면, 하부 전극(240)이 형성된 제 1 층간 절연막(235) 상부에 제 2 층간 절연막(245)을 형성한다. 선택된 하부 전극(240)이 노출되도록 제 2 층간 절연막(245)을 식각하여, 비어홀(도시되지 않음)을 형성한다. 다음, 비어홀내에 도전물을 충진하여, 하부 전극 콘택(Bottom electrode contact, BEC,250)을 형성한다. 예컨대, 하부 전극 콘택(250)은 TiN 물질로 형성될 수 있다. 하부 전극 콘택(250)이 형성된 제 2 층간 절연막(245) 상부에 상변화막(255)을 형성한다. 상변화막(255)은 GaSb, InSb, InSe, Sb2Te3, GeTe와 같은 2원소 화합물; GeSbTe, GaSbTe, InSbTe, SnSb2Te4, InSbTe와 같은 3원소 화합물; 및 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2와 같은 4원소 화합물 중 선택되는 하나가 이용될 수 있다.
다음, 상변화막(255) 상에 비저항 제공층(270)을 포함하는 상부 플레이트 전극층(260)을 형성한다. 상부 플레이트 전극층(260)은 예를 들어, TiN막으로 형성될 수 있으며, 상기 TiN막은 TiCl4 또는 TEMATi와 같은 티타늄 소스 및 NH3와 같은 질소 소스의 반응으로 형성된다.
본 실시예에서는 TiN막내에 염소기 및/또는 탄소기와 같은 불순물이 잔류되지 않도록 도 5에 도시된 바와 같은 원자층 증착 장치(300)에서 형성될 수 있다. 원자층 증착 방식에 의한 TiN막 증착은 예컨대 150 내지 250℃의 온도에서 진행될 수 있다. 이렇게 저온의 원자층 증착 방식으로 TiN막을 형성하면, 원자층 증착중 퍼지 공정에 의해 불필요한 염소기 및 탄소기가 모두 제거되므로써, 증착되는 TiN막내에는 염소기 및 탄소기와 같은 불순물이 잔류하지 않게 된다.
이때, 본 실시예에서는 상부 플레이트 전극(260)의 증착과 동시에, 상부 플레이트 전극(260) 표면에 비저항 제공층(270)이 형성될 수 있도록, 상부 플레이트 전극(260)이 증착될 원자층 증착 장치(300)의 챔버(305) 내부를 산소(O2) 분위기로 조성한다. 산소 분위기 조성은 원자층 증착 장치(300)의 챔버(305) 내부에 O2 또는 O3와 같은 산소 포함 가스를 공급함으로써 달성된다. 이러한 산소 포함 가스는 챔버(305) 내부로 연장된 가스 노즐(320)에 의해 공급될 수 있다. 아울러, 산소의 반응성을 증대시키기 위하여, 산소 가스 공급후, 300 내지 500℃의 온도로 챔버 내부 를 추가로 가열할 수 있다. 도 5의 미설명 도면 부호 310은 상부 플레이트 전극이 형성되어질 반도체 기판을 수용하는 웨이퍼 보트이고, 330은 가스 공급원일 수 있다.
이렇게 산소 분위기가 조성된 원자층 증착 장치(300)내에서 상부 플레이트 전극층(260)을 형성하면, 상부 플레이트 전극층(260)과 챔버(305) 내부에 존재하는 산소 성분들이 상부 플레이트 전극층(260)과 반응하여, 상부 플레이트 전극층(260) 상부에 금속 산화막, 즉, 비저항 제공층(270)이 형성된다. 이때, 상기 챔버(305) 내부가 산소 분위기로 조성되어 있는 상태에서 상기 상부 플레이트 전극층(260)이 형성되므로, 증착 중간에 퍼지 공정을 수행한다 하더라도 상기 상부 플레이트 전극층(260)의 내부에 산소 성분이 잔류할 수 있다. 그러므로, 상부 플레이트 전극층(260) 자체의 비저항도 소정치 만큼 증대된다.
그후, 도 4에 도시된 바와 같이, 비저항 제공층(270)을 포함하는 상부 플레이트 전극층(260) 및 상변화막(255)을 패터닝하여, 상부 플레이트 전극(260a)을 형성한다. 도면의 270a는 상부 플레이트 전극(260a)의 형태로 패터닝된 비저항 제공층을 지시하고, 255a는 상부 플레이트 전극(260a)의 형태로 패터닝된 상변화막을 지시한다.
또한, 비저항 제공층(275)은 도 6에 도시된 바와 같이 이온 주입 방식으로 형성할 수도 있다. 즉, 상부 플레이트 전극층(260)을 원자층 증착 방식으로 형성한다음, 상기 상부 플레이트 전극층(260) 표면에 산소 포함 이온, 예컨대 O2 또는 O3를 주입하고 이를 활성화시켜 비저항 제공층(275)을 형성할 수도 있다. 이렇게 이 온 주입 방식으로 비저항 제공층(275)을 형성하는 경우, 원자층 증착 장치(300)의 챔버(305) 내부를 산소 분위기로 조성할 필요가 없다.
이와 같이, 본 발명에 의하면, 상부 플레이트 전극(265a)에 상기 상부 플레이트 전극(265a)의 성분을 포함하는 산화막으로 된 비저항 제공층(275)을 형성하므로써, 상부 플레이트 전극(265a)의 전체 유효 비저항을 증대시킨다. 이와 같이 상부 플레이트 전극(265a)의 유효 비저항의 증대에 따라, 종래와 동일한 전압을 상기 상부 플레이트 전극(265a)에 인가하더라도, 상기 상부 플레이트 전극(265a)은 종래보다 많은 양의 열을 발생시킨다. 이에 따라, 상부 플레이트 전극(265a)에 제공되는 전압을 증대시키지 않고도 다량의 열을 상변화막(255)에 제공할 수 있어, 전력 소모량을 감소시킬 수 있다.
또한, 원자층 증착 장치(300)의 챔버(305) 내부를 산소 분위기로 조성하여 비저항 제공층(275)을 형성하는 경우, 상부 플레이트 전극층(260)의 증착과 동시에 비저항 제공층(275)을 형성할 수 있으므로, 공정을 단순화시킬 수 있다.
본 발명은 상기한 실시예에만 한정되는 것은 아니다. 예컨대, 본 실시예의 상부 플레이트 전극은 원자층 증착 장치에서 형성되었지만, 여기에 한정되지 않고 화학 기상 증착 장치 및 물리적 기상 증착 장치로도 모두 형성할 수 있다. 아울러, 상기 상부 플레이트 전극 형성시, 상기 화학 기상 증착 장치 및 물리적 기상 증착 장치의 챔버 내부를 산소 분위기로 조성한 후 상부 플레이트 전극을 형성할 수 있음은 물론이다.
본 실시예에 따르면, 상부 플레이트 전극의 유효 비저항을 증대시키므로써, 동일한 전압에 대해 종래에 비해 보다 많은 양을 열을 상변화막에 제공할 수 있다. 이에 따라, 상변화막은 종래와 동일한 전압에 대해 보다 빠른 속도로 상태가 변경될 수 있으므로, 상변화 메모리 장치의 전력 소모량을 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 상변화 메모리 장치를 개략적으로 나타낸 단면도,
도 2 내지 도 4는 본 발명의 실시예에 따른 상변화 메모리 장치의 제조방법을 설명하기 위한 각 공정별 단면도,
도 5는 본 발명의 실시예에 따른 상부 플레이트 전극이 형성될 원자층 증착 장치의 챔버를 개략적으로 보여주는 단면도, 및
도 6은 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 제조방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
255 : 상변화막 260 : 상부 플레이트 전극층
270,275 : 비저항 제공층
Claims (9)
- 반도체 기판;상기 반도체 기판상에 형성된 하부 전극;상기 하부 전극과 콘택되도록 형성되는 상변화막;상기 상변화막 상부에 형성되는 상부 플레이트 전극; 및상기 상부 플레이트 전극 상에 형성되는 비저항 제공층을 포함하는 상변화 메모리 장치.
- 제 1 항에 있어서,상기 비저항 제공층은 상기 상부 플레이트 전극을 구성하는 물질 및 산소 물질을 포함하는 상변화 메모리 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 상부 플레이트 전극은 그 내부에 산소 물질을 더 포함하는 상변화 메모리 장치.
- 하부 전극이 형성된 반도체 기판을 제공하는 단계;상기 반도체 기판 상부에 상변화막을 형성하는 단계;상기 상변화막 상부에 상부 플레이트 전극을 형성하는 단계; 및상기 상부 플레이트 전극 상부에 비저항 제공층을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조방법.
- 제 4 항에 있어서,상기 상부 플레이트 전극을 형성하는 단계는,원자층 증착 장치의 챔버내에 산소 분위기를 조성하는 단계; 및상기 산소 분위기가 조성된 챔버 내부에서 상기 상부 플레이트 전극을 형성하는 단계를 포함하며,상기 상부 플레이트 전극의 형성과 동시에, 상기 챔버내부의 산소 성분과 상기 상부 플레이트 전극의 반응에 의해 상기 비저항 제공층이 형성되는 반도체 메모리 장치의 제조방법.
- 제 5 항에 있어서,상기 산소 분위기를 조성하는 단계는,상기 챔버내에 산소 포함 가스를 공급하는 단계를 포함하는 반도체 메모리 장치의 제조방법.
- 제 6 항에 있어서,상기 산소 분위기가 조성된 챔버를 300 내지 500℃ 온도로 가열하는 단계를 더 포함하는 반도체 메모리 장치의 제조방법.
- 제 4 항에 있어서,상기 비저항 제공층을 형성하는 단계는,상기 상부 플레이트 전극에 산소 포함 이온을 주입하고, 상기 주입된 이온을 활성화하여, 비저항 제공층을 형성하는 반도체 메모리 장치의 제조방법.
- 제 4 항에 있어서,상기 상부 플레이트 전극은 150 내지 250℃의 온도에서 형성하는 반도체 메모리 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070080278A KR20090015716A (ko) | 2007-08-09 | 2007-08-09 | 증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070080278A KR20090015716A (ko) | 2007-08-09 | 2007-08-09 | 증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090015716A true KR20090015716A (ko) | 2009-02-12 |
Family
ID=40685240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070080278A KR20090015716A (ko) | 2007-08-09 | 2007-08-09 | 증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090015716A (ko) |
-
2007
- 2007-08-09 KR KR1020070080278A patent/KR20090015716A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100585175B1 (ko) | 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법 | |
| US7449710B2 (en) | Vacuum jacket for phase change memory element | |
| US8796101B2 (en) | Memory device | |
| KR100560659B1 (ko) | 상변화 기억 소자 및 그 제조 방법 | |
| KR100818498B1 (ko) | 불휘발성 메모리 소자 및 그 제조 방법 | |
| US7507986B2 (en) | Thermal isolation for an active-sidewall phase change memory cell | |
| US7838860B2 (en) | Integrated circuit including vertical diode | |
| US7692272B2 (en) | Electrically rewritable non-volatile memory element and method of manufacturing the same | |
| US7973301B2 (en) | Low power phase change memory cell with large read signal | |
| US7879645B2 (en) | Fill-in etching free pore device | |
| TW201737519A (zh) | 記憶體裝置、其製造方法以及包含上述的電子設備 | |
| CN101258598A (zh) | 使用锑-硒金属合金的相变存储装置及其制作方法 | |
| JP2009010337A (ja) | スペーサ材料層を有する集積回路 | |
| US7956344B2 (en) | Memory cell with memory element contacting ring-shaped upper end of bottom electrode | |
| KR20200027602A (ko) | 스위칭 소자, 가변 저항 메모리 장치 및 그의 제조방법 | |
| US7745812B2 (en) | Integrated circuit including vertical diode | |
| KR20200031193A (ko) | 스위칭 소자, 가변 저항 메모리 장치 및 그의 제조방법 | |
| KR100857466B1 (ko) | 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법 | |
| US20120007033A1 (en) | Phase-change memory device and method of manufacturing the same | |
| US8802536B2 (en) | Phase-change memory device and method of fabricating the same | |
| US20090101885A1 (en) | Method of producing phase change memory device | |
| US7985693B2 (en) | Method of producing phase change memory device | |
| US20080315171A1 (en) | Integrated circuit including vertical diode | |
| KR20090015716A (ko) | 증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법 | |
| KR20090015718A (ko) | 베리어층을 갖는 상변화 메모리 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |