KR101480292B1 - 상변화막을 포함하는 반도체 소자의 형성 방법 - Google Patents

상변화막을 포함하는 반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR101480292B1
KR101480292B1 KR20080024523A KR20080024523A KR101480292B1 KR 101480292 B1 KR101480292 B1 KR 101480292B1 KR 20080024523 A KR20080024523 A KR 20080024523A KR 20080024523 A KR20080024523 A KR 20080024523A KR 101480292 B1 KR101480292 B1 KR 101480292B1
Authority
KR
South Korea
Prior art keywords
phase change
opening
change film
film
heat treatment
Prior art date
Application number
KR20080024523A
Other languages
English (en)
Other versions
KR20090099340A (ko
Inventor
이진일
조성래
김익수
박혜영
김도형
임동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080024523A priority Critical patent/KR101480292B1/ko
Priority to US12/405,408 priority patent/US7838326B2/en
Priority to JP2009064419A priority patent/JP2009224787A/ja
Publication of KR20090099340A publication Critical patent/KR20090099340A/ko
Application granted granted Critical
Publication of KR101480292B1 publication Critical patent/KR101480292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화막을 포함하는 반도체 소자의 형성 방법을 제공한다. 이 방법은 개구부를 갖는 기판 상에 상변화막을 증착하는 단계 및 열 처리 공정에 의하여 개구부 외부에 위치한 상변화막의 일부가 개구부내로 이동되는 단계를 포함한다. 이때, 상변화막은 열 처리 공정의 공정 온도를 상변화막의 용융점 보다 낮추는 특정 원소를 포함한다.

Description

상변화막을 포함하는 반도체 소자의 형성 방법{METHODS OF FORMING A SEMICONDUCTOR DEVICE INCLUDING A PHASE CHANGE LAYER}
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히, 상변화막을 포함하는 반도체 소자의 형성 방법에 관한 것이다.
최근에, 상변화 물질이 채택된 반도체 소자들이 제안되고 있다. 예컨대, 상변화 기억 소자의 단위 셀은 데이터를 저장하기 위한 상변화 물질을 포함한다. 상변화 물질은 그것의 상태에 따라 비저항이 달라진다. 즉, 결정 상태의 상변화 물질은 비정질 상태의 상변화 물질에 비하여 낮은 비저항을 가질 수 있다. 이러한 상변화 물질의 특성을 이용하여 상변화 기억 셀은 데이터를 저장하고 판독될 수 있다.
상변화 물질의 상태는 공급되는 열의 온도 및/또는 열의 공급시간등에 의하여 변화될 수 있다. 예컨대, 용융점 부근의 열이 짧은 시간동안 상변화 물질에 공급되는 경우에, 상변화 물질은 비정질 상태로 변환될 수 있다. 이와는 다르게, 결정화온도 부근의 열이 긴 시간 동안 상변화 물질에 공급되는 경우에, 상변화 물질은 결정 상태로 변환될 수 있다.
통상적으로, 상변화 물질의 상태를 변환시키기 위한 열은 주울 열을 이용한 다. 이로써, 상변화 기억 소자는 높은 열을 발생시키기 위하여 많은 전류량이 요구될 수 있다. 그 결과, 상변화 기억 소자의 소비전력이 증가되거나 상변화 기억 소자의 고집적화가 어려워질 수 있다. 반도체 산업이 고도로 발전함에 따라, 상변화 기억 소자를 포함하는 반도체 소자의 고집적화 및/또는 저소비전력화에 대한 요구가 증가되고 있다.
본 발명은 상술한 문제점들을 해결하기 위하여 고안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 고집적화에 최적화된 상변화막을 포함하는 반도체 소자의 형성 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 소비전력이 최소화되는 상변화막을 포함하는 반도체 소자의 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 반도체 소자의 형성 방법을 제공한다. 이 방법은 기판 상에 개구부를 갖는 절연막을 형성하는 단계; 상기 개구부를 갖는 기판 상에 상변화막을 증착하는 단계; 및 열 처리 공정에 의하여 상기 개구부 외부에 위치한 상기 상변화막의 일부가 상기 개구부내로 이동되는 단계를 포함한다. 이때, 상기 상변화막은 상기 열 처리 공정의 공정 온도를 상기 상변화막의 용융점 보다 낮추는 특정 원소를 포함한다.
구체적으로, 상기 특정 원소의 용융점은 상기 상변화막의 용융점보다 낮은 것이 바람직하다. 이 경우에, 상기 열 처리 공정의 공정온도는 상기 특정 원소의 용융점과 같거나 높은 것이 바람직하다. 상기 특정 원소는 금속일 수 있다. 상기 상변화막내에서 상기 특정 원소의 조성비율은 1 at.% 내지 22 at.%일 수 있다. 상기 특정 원소는 액체상태에서의 밀도가 고체상태에서의 밀도보다 높을 수 있다.
일 실시예에 따르면, 상기 방법은 상기 상변화막을 증착하기 전에, 상기 개구부를 갖는 기판 상에 웨팅층(wetting layer)을 콘포말하게 형성하는 단계를 더 포함할 수 있다.
일 실시예에 따르면, 상기 방법은 상기 상변화막을 증착하기 전에 상기 웨팅층을 플라즈마로 처리하는 단계를 더 포함할 수 있다. 이때, 적어도 상기 절연막의 상부면 상에 위치한 상기 웨팅층은 상기 플라즈마로 처리되고, 적어도 상기 개구부의 아랫측벽 상에 형성된 상기 웨팅층은 상기 플라즈마로 미처리(untreated)된다. 이 경우에, 상기 상변화막은 화학기상증착법으로 형성될 수 있다. 이때, 상기 플라즈마로 미처리된 웨팅층 상에서 상기 상변화막의 증착율은 상기 플라즈마로 처리된 웨팅층 상에서 상기 상변화막의 증착율에 비하여 높다. 상기 웨팅층은 수소 플라즈마로 처리될 수 있다.
일 실시예에 따르면, 상기 방법은 상기 상변화막을 증착하기 전에 상기 웨팅층을 이방성 식각하여 상기 개구부의 측벽에 웨팅 스페이서를 형성하는 단계를 더 포함할 수 있다.
일 실시예에 따르면, 상기 웨팅층은 니오브 산화물 및 지르코늄 산화물 중에서 적어도 하나를 포함할 수 있다. 이 경우에, 상기 웨팅층은 전하들이 터널링될 수 있는 얇은 두께로 형성될 수 있다.
일 실시예에 따르면, 상기 웨팅층은 도전물질로 형성될 수 있다.
일 실시예에 따르면, 상기 상변화막을 증착하는 단계 및 열 처리 공정에 의하여 상기 개구부 외부에 위치한 상기 상변화막의 일부가 상기 개구부내로 이동하는 단계는 하나의 공정 챔버내에서 인시츄(in-situ)로 수행될 수 있다.
일 실시예에 따르면, 상기 상변화막을 증착하는 단계는, 상기 개구부를 갖는 기판 상에 화학기상증착법으로 제1 상변화막을 증착하는 단계; 및 상기 제1 상변화막 상에 물리기상증착법으로 제2 상변화막을 증착하는 단계를 포함할 수 있다. 이 경우에, 상기 열 처리 공정으로 상기 개구부 외부에 위치한 상변화막의 일부를 상기 개구부내로 이동시키는 단계는, 제1 열 처리 공정으로 상기 개구부 외부에 위치한 상기 제1 상변화막의 일부를 상기 개구부내로 이동시키는 단계; 및 제2 열 처리 공정으로 상기 개구부 외부에 위치한 상기 제2 상변화막의 일부를 상기 개구부내로 이동시키는 단계를 포함할 수 있다. 상기 제1 상변화막을 증착하는 단계 및 상기 제1 열 처리 공정으로 상기 개구부 외부에 위치한 상기 제1 상변화막의 일부를 상기 개구부내로 이동시키는 단계는 하나의 공정챔버내에서 인시츄로 수행될 수 있다. 상기 제2 상변화막을 증착하는 단계 및 상기 제2 열 처리 공정으로 상기 개구부 외부에 위치한 상기 제2 상변화막의 일부를 상기 개구부내로 이동시키는 단계는 하나의 공정챔버내에서 인시츄로 수행될 수 있다.
본 발명에 따르면, 열 처리 공정에 의하여 개구부 외부의 상변화막이 개구부 내로 이동된다. 이때, 상변화막은 상기 열 처리 공정의 공정온도를 상기 상변화막의 용융점보다 낮추는 특정 원소를 갖는다. 이에 따라, 상기 상변화막은 용융점보다 낮은 온도의 열 처리 공정에 의하여 상기 개구부를 보이드(void) 및/또는 심(seam) 없이 채울 수 있다. 그 결과, 상기 상변화막의 프로그램 영역(즉, 상태가 변환되는 부분)을 상기 개구부내에 한정적으로 형성함으로써, 프로그램 동작을 위한 프로그램 전류량을 감소시킬 수 있다. 이로써, 고집적화 및/또는 저소비전력화된 상변화막을 포함하는 반도체 소자를 구현할 수 있다. 또한, 용융점보다 낮은 온도에서 상기 상변화막을 이동(migration)시켜 상기 개구부를 채움으로써, 상기 상변화막의 특성열화를 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
(제1 실시예)
도 1 내지 도 3은 본 발명의 일 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(100) 상에 제1 층간 절연막(102)을 형성하고, 상기 제1 층간 절연막(102)을 패터닝하여 개구부(104)를 형성한다. 상기 기판(100)은 다이오드 또는 트랜지스터등과 같은 스위칭 소자를 포함할 수 있다. 상기 개구부(104)는 상기 스위칭 소자의 일단자를 노출시킬 수 있다. 상기 제1 층간 절연막(102)은 단일층 또는 다층일 수 있다. 상기 제1 층간 절연막(102)은 산화막, 질화막 및 산화질화막등에서 선택된 적어도 하나를 포함할 수 있다.
상기 개구부(104)의 아랫부분내에 히터 전극(106)을 형성할 수 있다. 구체적으로, 상기 개구부(104)를 채우는 히터전극막을 기판(100) 전면 상에 형성하고, 상기 히터 전극막을 상기 제1 층간 절연막(102)이 노출될때까지 평탄화시키고, 상기 평탄화된 히터 전극막을 상기 제1 층간 절연막(102)의 상부면 보다 낮게 리세스(recess)하여 상기 히터 전극(106)을 형성할 수 있다. 상기 히터 전극(106)은 상기 스위칭 소자의 일단자와 전기적으로 접속될 수 있다. 상기 히터 전극(106)은 도전성 질화물로 형성될 수 있다. 예컨대, 상기 히터 전극(106)은 티타늄 질화물, 하프늄 질화물, 바나듐 질화물(vanadium nitride), 니오븀 질화물, 탄탈늄 질화물, 텅스텐 질화물, 몰리브덴 질화물, 티타늄-알루미늄 질화물, 티타늄-실리콘 질화물, 티타늄-탄소 질화물, 탄탈늄-탄소 질화물, 탄탈늄-실리콘 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈늄-알루미늄 질화물, 티타늄 산화질화물, 티타늄-알루미늄 산화질화물, 텅스텐 산화질화물 및 탄탈늄 산화질화물 등에서 선택된 적어도 하나로 형성될 수 있다.
이와는 달리, 상기 히터 전극(106)은 상기 제1 층간 절연막(102)을 형성하기 전에 상기 기판(100) 상에 형성될 수 있다. 이 경우에, 상기 개구부(104)는 상기 히터 전극(106)을 노출시킬 수 있다.
이어서, 상기 기판(100) 전면 상에 상변화막(110)을 증착한다. 상기 상변화막(110)은 서로 다른 비저항을 갖는 복수의 상태들로 변환 가능한 물질로 형성되는 것이 바람직하다. 예컨대, 상기 상변화막(110)은 칼코겐(chalcogen)인 셀레늄(selenium) 및 텔루르(tellurium) 중에서 선택된 적어도 하나를 포함하는 화합물로 형성될 수 있다. 이에 더하여, 상기 상변화막(110)은 특정 원소(specific elements)를 더 포함한다. 즉, 상기 상변화막(110)은 셀레늄 및 텔루르 중에서 적어도 하나와, 상기 특정 원소를 포함하는 화합물을 포함할 수 있다.
상기 상변화막(110)은 물리기상증착법 또는 화학기상증착법으로 형성될 수 있다. 상기 개구부(104)의 상부모서리에는 상기 상변화막(110)에 의한 오버행(overhang)이 생성될 수 있다. 상기 개구부(104) 내에 보이드(void) 및/또는 심(seam)이 발생될 수 있다.
도 2를 참조하면, 상기 상변화막(110)에 열 처리 공정을 수행한다. 이로써, 상기 개구부(104) 외부에 위치한 상기 상변화막(110)이 상기 개구부(104)내로 이동 된다. 그 결과, 상기 열 처리 공정이 수행된 상변화막(110')은 상기 개구부(104)를 보이드(void) 및/또는 심(seam) 없이 채울 수 있다. 이때, 상기 상변화막(110)에 포함된 상기 특정 원소로 인하여 상기 열 처리 공정의 공정온도는 상기 상변화막(110)의 용융점 보다 낮아진다. 다시 말해서, 상기 특정 원소로 인하여 상기 상변화막(110)은 용융점 보다 낮은 온도에서 상기 개구부(104)의 외부에서 내부로 이동될 수 있는 점도를 가질 수 있다. 상기 특정 원소의 용융점은 상기 상변화막(110)의 용융점 보다 낮은 것이 바람직하다. 특히, 상기 특정 원소는 상기 상변화막(110)의 용융점 보다 낮은 용융점을 갖는 금속인 것이 바람직하다. 상기 열 처리 공정의 공정온도는 상기 특정 원소의 용융점과 같거나 높은 것이 바람직하다. 따라서, 상기 열 처리 공정의 공정온도는 상기 특정 원소의 용융점과 같거나 높고, 상기 상변화막(110)의 용융점 보다 낮은 것이 바람직하다. 상기 열 처리 공정의 공정온도는 실질적으로 상기 증착된 상변화막(110)에 공급되는 열의 온도에 해당할 수 있다. 예컨대, 상기 특정 원소는 비스무트(bismuth) 또는 인듐(indium)등에서 선택된 적어도 하나일 수 있다. 이에 더하여, 상기 특정 원소는 액체 상태의 밀도가 고체 상태의 밀도보다 높을 수 있다. 이 경우에, 상기 열 처리 공정에 의한 상기 상변화막(110)의 이동성이 더욱 향상될 수 있다. 예컨대, 비스무트는 액체 상태의 밀도가 고체 상태의 밀도보다 높은 금속중에 하나이다. 상기 상변화막(110)의 이동성은 상기 열 처리 공정에 의하여 상기 개구부(104) 외부의 상변화막(110)이 상기 개구부(104) 내로 이동되는 정도를 의미한다.
예컨대, 상기 상변화막(110)은 비스무트-게르마늄-텔루르 화합물, 비스무트- 게르마늄-주석-텔루르 화합물, 비스무트-게르마늄-안티몬-텔루르 화합물, 비스무트-게르마늄-납-텔루르 화합물, 비스무트-셀레늄-안티몬 화합물, 인듐-셀레늄-안티몬 화합물,인듐-안티몬-텔루르 화합물, 인듐-은-안티몬-텔루르 화합물 및 인듐-게르마늄-안티몬-텔루르 화합물 등에서 적어도 하나로 형성될 수 있다. 본 발명에 여기에 한정되지 않는다. 즉, 상기 상변화막(110)은 셀레늄 및 텔루르 중에서 적어도 하나와, 상기 특정원소를 포함하는 다른 상변화물질을 포함할 수도 있다.
예컨대, 비스무트-게르마늄-텔루르 화합물의 용융점은 약 550℃ 이며, 비스무트의 용융점은 약 271.5℃이다. 따라서, 상기 상변화막(110)이 비스무트-게르마늄-텔루르 화합물로 형성되는 경우에, 상기 열 처리 공정의 공정온도는 약 271.5℃와 같거나 높고, 약 550℃보다 작은 것이 바람직하다.
상기 상변화막(110)내에서 상기 특정 원소의 조성비율은 1 at.% 내지 22 at.%인 것이 바람직하다. 상기 특정 원소의 조성비율이 1 at.% 보다 적은 경우에, 상기 열 처리 공정에 의한 상기 상변화막(110)의 이동성이 급격히 감소될 수 있다. 상기 특정 원소의 조성비율이 22 at.% 보다 많은 경우에, 상기 상변화막(110)은 상변화 특성을 잃어버릴 수 있다. 상기 상변화막(110)의 상변화 특성이란 상태변화에 따른 비저항의 변화를 의미한다. 구체적으로, 상기 특정 원소의 조성 비율이 22 at.%보다 많은 경우에, 상기 상변화막(110)에 프로그램 동작을 수행할지라도 상기 상변화막(110)의 상태는 변화되지 않을 수 있다.(ex, 비정질 상태에서 결정 상태로 변화 또는 결정 상태에서 비정질상태로 변화) 특히, 상기 특정 원소가 금속이고 조성 비율이 22 at.% 보다 많은 경우에, 상기 상변화막(110)은 금속화되어 상변화 특 성을 잃어버릴 수 있다. 따라서, 본 발명의 일 실시예에 따르면, 상기 상변화막(110)내에서 상기 특정 원소의 조성비율을 1 at.% 내지 22 at.% 으로 제어함으로써, 상기 상변화막(110)의 이동성을 충분히 확보함과 더불어 상기 상변화막(110)의 특성 열화를 최소화할 수 있다.
계속해서, 상기 상변화막(110)을 증착하는 공정 및 상기 상변화막(110)에 상기 열 처리 공정을 수행하는 공정은 하나의 공정 챔버내에서 인시츄(in-situ)로 수행될 수 있다. 이 경우에, 상기 상변화막(110)을 증착하는 공정 및 상기 열처리 공정은 순차적으로 수행될 수 있다. 이와는 달리, 상기 상변화막(110)의 증착 공정 및 상기 열 처리 공정은 동시에 수행될 수도 있다. 즉, 상기 개구부(104)를 갖는 기판(100)을 상기 열 처리 공정의 공정 온도로 가열한 상태에서, 상기 상변화막(110)을 증착할 수 있다. 이 경우에, 상기 개구부(104) 외부에 증착되는 상변화막(110)의 일부는 상기 열 처리 공정에 의해 가열된 상기 기판(100)으로부터 열을 공급받아 상기 개구부(104)내로 이동된다. 본 발명의 일 실시예에 따르면, 상기 상변화막(110)을 증착하는 공정 및 상기 열 처리 공정은 서로 다른 공정챔버들에서 익시츄(ex-situ)로 수행될 수도 있다.
상술한 바와 같이, 상기 상변화막(110)은 물리기상증착법으로 증착될 수 있다. 이 경우에, 공정 챔버내에 상기 특정 원소를 포함하는 상변화물질로 이루어진 타겟(target)을 이용할 수 있다. 이와는 다르게, 상기 상변화막(110)은 화학기상증착법으로 증착될 수 있다. 상기 상변화막(110)을 화학기상증착법으로 형성하는 경우에, 공정 가스는 셀레늄 및 텔루르 중에서 적어도 하나를 포함하는 제1 소스 가 스 및 상기 특정 원소를 포함하는 제2 소스 가스를 포함한다. 예컨대, 상기 특정 원소가 비스무트인 경우에, 상기 제2 소스 가스는 Bi[CH(CH3)2]3, Bi(t-Bu)3, Bi(i-Bu)3, Bi(i-Propene)3, Bi(NMe2)3, Bi(NEt2)3, Bi(NSiMe3Me)Me2 중에서 적어도 하나를 포함할 수 있다.
계속해서, 도 2를 참조하면, 이어서, 상기 기판(100) 전면 상에 캐핑막(115)을 형성한다. 상기 캐핑막(115)은 상기 열 처리 공정이 수행된 상변화막(110') 상에 형성될 수 있다.
이와는 달리, 상기 캐핑막(115)은 상기 증착된 상변화막(110) 상에 형성되고, 상기 캐핑막(115)을 형성한 후에 상기 열 처리 공정을 수행할 수도 있다. 이 경우에, 상기 캐핑막(115)은 상기 개구부(104)의 내부에는 형성되지 않는 것이 바람직하다. 예컨대, 상기 캐핑막(115)이 상기 증착된 상변화막(110) 상에 형성되는 경우에, 상기 개구부(104)내에는 닫힌 보이드(closed void)가 형성될 수 있다. 이로써, 상기 캐핑막(115)은 상기 개구부(104)내에 형성되지 않을 수 있다. 상기 캐핑막(115)이 상기 증착된 상변화막(110) 상에 형성되는 경우에, 상기 열 처리 공정에 의해 발생될 수 있는 상기 상변화막(110)의 표면 증발을 방지할 수 있다.
상기 캐핑막(115)은 상기 상변화막(110')과의 내반응성이 우수한 도전성 금속질화물로 형성될 수 있다. 예컨대, 상기 캐핑막(115)은 티타늄 질화물, 하프늄 질화물, 바나듐 질화물, 니오븀 질화물, 탄탈늄 질화물, 텅스텐 질화물, 몰리브덴 질화물, 티타늄-알루미늄 질화물, 티타늄-실리콘 질화물, 티타늄-탄소 질화물, 탄 탈늄-탄소 질화물, 탄탈늄-실리콘 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈늄-알루미늄 질화물, 티타늄 산화질화물, 티타늄-알루미늄 산화질화물, 텅스텐 산화질화물 및 탄탈늄 산화질화물 등에서 선택된 적어도 하나로 형성될 수 있다.
도 3을 참조하면, 상기 캐핑막(115) 및 상변화막(110')을 연속적으로 패터닝하여 차례로 적층된 상변화 패턴(110p) 및 캐핑 전극(115a)을 형성할 수 있다. 상기 상변화 패턴(110p)의 일부는 상기 히터 전극(106) 위의 상기 개구부(104)를 채우고, 상기 상변화 패턴(110p)의 다른 일부는 상기 제1 층간 절연막(102) 상에 배치될 수 있다. 상기 히터 전극(106)이 상기 제1 층간 절연막(102) 아래에 형성되는 경우에, 상기 상변화 패턴(110p)의 일부는 상기 개구부(104)의 전체를 채울 수 있다.
상기 기판(100) 전면을 덮는 제2 층간 절연막(117)을 형성하고, 상기 제2 층간 절연막(117)을 관통하여 상기 캐핑 전극(115a)과 접속되는 배선 플러그(119)를 형성한다. 상기 제2 층간 절연막(117) 상에 상기 배선 플러그(119)와 접속되는 배선(121)을 형성한다. 상기 제2 층간 절연막(117)은 산화막, 질화막 및 산화질화막등에서 선택된 적어도 하나로 형성될 수 있다. 상기 배선 플러그(119) 및 배선(121)은 도전 물질로 형성된다.
한편, 상변화 패턴은 다른 방법으로 형성될 수도 있다. 구체적으로, 도 2의 캐핑막(115) 및 상변화막(110')을 상기 제1 층간 절연막(102)이 노출될때까지 평탄 화시킬 수도 있다. 이 경우에, 상변화 패턴(110p)은 상기 개구부(104)내에 한정적으로 형성된다. 상기 캐핑막(115) 및 상변화막(110')이 평탄화되는 경우에, 상기 캐핑막(115)은 상술한 도전 물질 또는 절연 물질(ex, 산화막, 질화막, 산화질화막, 탄화막등)로 형성될 수도 있다. 상기 상변화 패턴(110p)의 전체가 상기 개구부(104) 내에 형성되는 경우에, 상기 배선 플러그(119)는 생략되고, 상기 배선(121)은 상기 제1 층간 절연막(102) 상에 형성되어 상기 상변화 패턴(110p)과 접속될 수 있다. 이 경우에, 상기 배선(121)은 상기 히터 전극(106)에 비하여 비저항이 낮은 도전 물질로 형성될 수 있다. 이로써, 상기 상변화 패턴(110p)의 상태가 변화되는 영역을 상기 히터 전극(106)에 인접한 부분으로 한정될 수 있다.
상술한 반도체 소자의 형성 방법에 따르면, 상기 상변화 패턴(110p)은 상기 개구부(104) 내에 형성된다. 이에 따라, 상기 상변화 패턴(110p)의 상태가 변화되는 영역(예컨대, 프로그램 영역)을 상기 개구부(104)내에 한정적으로 형성할 수 있다. 즉, 상기 상변화 패턴(110p)의 상태가 변화되는 영역을 작게 형성할 수 있다. 이로써, 상기 상변화 패턴(110p)의 비저항을 변화시키는데 요구되는 전류량을 감소시킬 수 있다. 그 결과, 고집적화 및/또는 저소비전력화된 반도체 소자를 구현할 수 있다.
또한, 상기 상변화막(110)은 상기 특정 원소를 포함한다. 이에 따라, 상기 열 처리 공정의 공정 온도를 상기 상변화막(110)의 용융점 보다 낮출 수 있다. 즉, 상기 상변화막(110)의 용융점 보다 낮은 공정 온도에서 상기 개구부(104) 외부에 위치한 상변화막(110)의 일부가 상기 개구부(104)내로 이동되어 상기 개구부(104) 를 채울 수 있다. 그 결과, 상기 상변화막(110')의 특성 열화를 방지함과 더불어 상기 개구부(104)내의 보이드 및/또는 심을 방지할 수 있다.
만약, 상기 열 처리 공정의 공정온도가 상기 상변화막(110)의 용융점과 같거나 높은 경우에, 상기 상변화막(110')내 일부 원소들이 증발되거나 상기 상변화막(110')의 막 특성이 변형될 수 있다. 이로써, 상기 상변화막(110')은 상변화 특성이 열화될 수 있다. 본 발명에 따르면, 상기 상변화막(110)이 상기 특정 원소를 포함함으로써, 상기 열 처리 공정의 공정 온도를 상기 상변화막(110)의 용융점 보다 낮출 수 있다. 이로써, 본 발명에 따른 반도체 소자는 상변화막(110')의 특성 열화를 방지함과 더불어 상기 개구부(104)내의 보이드 및/또는 심을 제거할 수 있다.
한편, 상술한 히터 전극(106)은 필라 형태(pillar-shaped)로 형성된다. 이와는 달리, 히터 전극은 다른 형태를 가질수도 있다. 이를 도 4에 도시하였다.
도 4는 본 발명의 일 실시예에 따른 에 따른 반도체 소자에 포함된 히터 전극의 다른 형태를 설명하기 위한 단면도이다.
도 4를 참조하면, 히터 전극(106')은 개구부(104)의 아랫부분내에 배치된다. 상기 히터 전극(106')은 실린더 형태를 가질 수 있다. 즉, 상기 히터 전극(106')은 상기 개구부(104)의 아랫측벽 및 바닥면을 따라 콘포말하게 배치될 수 있다. 상기 개구부(104)의 아랫부분내에 희생 절연 패턴(107)이 배치될 수 있다. 상기 희생 절연 패턴(107)은 상기 히터 전극(106')에 의해 둘러싸인 형태일 수 있다. 상변화 패턴(110p)은 상기 희생 절연 패턴(107)의 상부면 및 상기 히터 전극(106')의 최상면 과 접촉될 수 있다.
상기 히터 전극(106')을 형성하는 방법을 설명한다. 상기 개구부(104)를 갖는 기판(100) 상에 히터 전극막을 콘포말하게 형성하고, 상기 히터 전극막 상에 상기 개구부(104)를 채우는 희생 절연막을 형성한다. 상기 희생 절연막 및 히터 전극막을 상기 제1 층간 절연막(102)이 노출될때까지 평탄화시킨다. 이어서, 상기 평탄화된 희생 절연막 및 히터 전극을 상기 제1 층간 절연막(102)의 상부면 보다 낮게 리세스시킨다. 이에 따라, 상기 희생 절연 패턴(107) 및 히터 전극(106')이 형성된다. 이 후에, 도 1 내지 도 3을 참조하여 설명한 상변화막의 증착 공정 및 열 처리 공정을 포함한 후속 공정들을 수행할 수 있다.
(제2 실시예)
본 실시예는 상변화막을 복수번 증착하는 방법을 개시한다. 본 실시예에서, 상기 제1 실시예와 동일한 구성들은 동일한 참조부호를 사용한다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 개구부(104)를 갖는 기판(100) 상에 화학기상증착법으로 제1 상변화막(108a)을 증착한다. 상기 제1 상변화막(108a)은 셀레늄 및 텔루르 중에 적어도 하나와, 특정 원소를 포함한다. 상기 화학기상증착법에 사용되는 공정 가스는 상기 셀레늄 및 텔루르 중에서 적어도 하나를 포함하는 제1 소스 가스 및 상기 특정 원소를 포함하는 제2 소스 가스를 포함할 수 있다. 이에 더하여, 상기 공정 가스는 다른 원소를 포함하는 제3 소스 가스를 더 포함할 수 있다. 상기 특정 원소는 상기 제1 실시예에서 설명한 것과 동일하다. 상기 제1 상변화막(108a)은 상술한 제1 실시예의 상변화막(110)과 동일한 물질로 형성될 수 있다.
도 6을 참조하면, 상기 제1 상변화막(108a)에 제1 열 처리 공정을 수행할 수 있다. 상기 제1 열 처리 공정에 의하여 상기 개구부(104) 외부에 위치한 상기 제1 상변화막(108a)의 일부가 상기 개구부(104)내로 이동된다. 상기 제1 열 처리 공정이 수행된 제1 상변화막(108a')은 상기 개구부(104)의 일부만을 채울 수 있다. 즉, 상기 제1 열 처리 공정 후에, 상기 제1 개구부(104)내의 다른 일부는 비어 있을 수 있다. 상기 제1 열 처리 공정은 상술한 제1 실시예의 열 처리 공정과 동일할 수 있다. 즉, 상기 제1 상변화막(108a)내 상기 특정 원소로 인하여, 상기 제1 열 처리 공정의 공정 온도는 상기 제1 상변화막(108a)의 용융점 보다 낮다. 또한, 상기 제1 열 처리 공정의 공정 온도는 상기 제1 상변화막(108a)내에 포함된 상기 특정 원소의 용융점과 같거나 높다.
상기 제1 상변화막(108a)을 증착하는 공정 및 상기 제1 열 처리 공정은 하나의 공정 챔버내에서 인시츄(in-situ)로 수행될 수 있다. 이와는 달리, 상기 제1 상변화막(108a)의 증착 공정 및 상기 제1 열 처리 공정은 서로 다른 공정 챔버들내에서 익시츄(ex-situ)로 수행될 수도 있다.
이어서, 상기 기판(100) 전면 상에 물리기상증착법으로 제2 상변화막(109a)을 증착한다. 상기 제2 상변화막(109a)은 셀레늄 및 텔루르 중에서 적어도 하나와, 상기 특정 원소를 포함한다. 상기 제2 상변화막(109a)은 상기 제1 상변화막(108a) 과 동일한 물질로 형성될 수 있다. 상기 제2 상변화막(109a)을 증착한 후에, 상기 개구부(104)내에 보이드 및/또는 심이 발생될 수 있다.
도 7을 참조하면, 상기 제2 상변화막(109a)을 갖는 기판(100)에 제2 열 처리 공정을 수행한다. 이에 따라, 상기 개구부(104) 외부에 위치한 상기 제2 상변화막(109a)이 상기 개구부(104)내로 이동된다. 그 결과, 상기 제2 열 처리 공정이 수행된 제2 상변화막(109a')은 상기 개구부(104)를 채운다. 상기 제2 열 처리 공정은 상술한 제1 실시예의 열 처리 공정과 동일할 수 있다. 즉, 상기 제2 상변화막(109a)내 상기 특정 원소로 인하여 상기 제2 열 처리 공정은 공정온도는 상기 제2 상변화막(109a)의 용융점 보다 낮다. 또한, 상기 제2 열 처리 공정의 공정온도는 상기 제2 상변화막(109a)내 특정 원소의 용융점과 같거나 높다. 상기 제2 상변화막(109a)의 증착 공정 및 상기 제2 열 처리 공정은 인시츄 또는 익시츄로 수행될 수 있다. 상기 제1 및 제2 상변화막들(108a,108b)을 포함하는 상변화막(110a)은 히터 전극(106) 위의 상기 개구부(104)를 채운다. 상기 히터 전극(106)은 도 4의 히터 전극(106')으로 대체될 수 있다.
상술한 방법에 따르면, 상기 제1 열 처리 공정된 제1 상변화막(108a')에 의하여 상기 개구부(104)내 공간의 종횡비를 감소시킨 후에, 상기 제2 상변화막(109a)의 증착 공정 및 제2 열 처리 공정으로 상기 개구부(104)를 완전히 채운다. 이로써, 상변화막(110a)은 상기 개구부(104)를 보다 용이하게 채울 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 열 처리 공정이 생략될 수 있다. 즉, 화학기상증착법으로 상기 제1 상변화막(108a)을 증착하고, 이어서, 물리기상증착법으로 상기 제2 상변화막(109a)을 증착한 후에, 한번의 열 처리 공정을 수행할 수 있다. 이 경우에, 상대적으로 단차 도포성이 우수한 상기 제1 상변화막(108a)을 증착하고 상기 제2 상변화막(109a)을 증착함으로써, 상기 개구부(104)내 보이드 및/또는 심의 크기를 감소시킬 수 있다. 그 결과, 상변화막(110a)은 상기 개구부(104)를 보다 용이하게 채울 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 열 처리 공정이 생략될 수도 있다. 즉, 화학기상증착법으로 상기 제1 상변화막(108a)을 증착하고, 상기 제1 열 처리 공정을 수행한 후에, 물리기상증착법으로 상기 제2 상변화막(109a)을 증착할 수 있다. 이 경우에, 상기 개구부(104)는 상기 제1 열 처리 공정이 수행된 상기 제1 상변화막(108a')에 의하여 채워지는 것이 바람직하다.
상기 기판(100) 전면 상에 캐핑막(115)을 형성한다. 상기 캐핑막(115)은 상기 제2 열 처리 공정을 수행된 제2 상변화막(109a') 상에 형성될 수 있다. 이와는 다르게, 상기 제2 열 처리 공정을 수행하기 전에 상기 캐핑막(115)은 상기 증착된 제2 상변화막(109a) 상에 형성될 수도 있다.
상기 캐핑막(115) 및 상변화막(110a)을 연속적으로 패터닝하여 도 3의 상변화 패턴(110p) 및 캐핑 전극(115a)을 형성할 수 있다. 이와는 달리, 상기 캐핑막(115) 및 상변화막(110a)을 제1 층간 절연막(102)이 노출될때까지 평탄화시키어 상변화 패턴을 상기 개구부(104)내에 한정적으로 형성할 수도 있다.
(제3 실시예)
본 실시예는 상변화막의 이동성을 보다 촉진시킬 수 있는 반도체 소자의 형성 방법을 개시한다. 본 실시예에서도 상술한 제1 및 제2 실시예들과 동일한 구성은 동일한 참조부호를 사용한다.
도 8 내지 도 10은 본 발명의 또 다른 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 8을 참조하면, 개구부(104)의 아랫부분내에 히터 전극(106)을 형성할 수 있다. 상기 히터 전극(106)은 도 4에 도시된 히터 전극(106')으로 대체될 수 있다. 상기 개구부(104)를 갖는 기판(100) 전면 상에 웨팅층(150, wetting layer)을 콘포말(conformal)하게 형성한다. 상기 웨팅층(150)은 상기 개구부(104)의 상부면 및 측벽 상에 실질적으로 균일한 두께로 형성될 수 있다. 상기 웨티층(150) 상에 상변화막(110)을 증착한다. 상기 상변화막(110)은 상술한 제1 실시예와 동일한 물질로 형성된다. 즉, 상기 상변화막(110)은 셀레늄 및 텔루르 중에서 적어도 하나와, 특정 원소를 포함한다.
상기 웨팅층(150)은 상기 상변화막(110)의 젖음성(wettability)을 향상시킬 수 있는 물질로 형성하는 것이 바람직하다. 상기 젖음성이란 상기 상변화막(110)이 상기 웨팅층(150) 상에서 퍼지는 정도를 말한다. 상기 웨팅층(150)은 도전물질로 형성될 수 있다. 예컨대, 상기 웨팅층(150)은 티티늄, 티타늄 함유 물질, 탄탈늄, 도전성 금속질화물(ex, 질화티타늄, 질화탄탈늄 또는 질화텅스텐등)등에서 선택된 적어도 하나로 형성될 수 있다. 이와는 달리, 상기 웨팅층(150)은 절연물질로 형성 될 수도 있다. 예컨대, 상기 웨팅층(150)은 니오브 산화물(niobium oxide) 및 지르코늄 산화물(zirconium) 중에서 선택된 적어도 하나로 형성될 수 있다. 상기 웨팅층(150)이 절연물질로 형성되는 경우에, 상기 웨팅층(150)은 전하들이 터널링될 수 있는 충분히 얇은 두께로 형성될 수 있다.
도 9를 참조하면, 상기 상변화막(110)에 열 처리 공정을 수행한다. 상기 열 처리 공정은 상술한 제1 실시예와 동일할 수 있다. 이로써, 상기 개구부(104) 외부에 위치한 상변화막(110)의 일부가 상기 개구부(104)내로 이동된다. 상기 상변화막(110)내 특정 원소로 인하여 상기 열 처리 공정의 공정 온도는 상기 상변화막(110)의 용융점 보다 낮다. 이에 더하여, 상기 웨팅층(150)으로 인하여, 상기 상변화막(110)의 이동성은 더욱 향상될 수 있다.
상기 기판(100) 상에 캐핑막(115)을 형성한다. 상술한 제1 실시예와 같이, 상기 캐핑막(115)은 상기 증착된 상변화막(110) 상 또는 상기 열 처리 공정이 수행된 상변화막(110') 상에 형성될 수 있다.
상기 캐핑막(115), 상변화막(110') 및 웨팅층(150)을 연속적으로 패터닝하여 차례로 적층된 웨팅 패턴(150a), 상변화 패턴(110p) 및 캐핑 전극(115)을 형성할 수 있다. 제2 층간 절연막(117)을 기판(100) 전면 상에 형성하고, 상기 제2 층간 절연막(117)을 관통하여 상기 캐핑 전극(115)에 접속된 배선 플러그(119)를 형성하고, 상기 제2 층간 절연막(117) 상에 상기 배선 플러그(119)와 접속되는 배선(121)을 형성한다.
물론, 상기 캐핑막(115), 상변화막(110') 및 웨팅층(150)을 제1 층간 절연막(102)이 노출될때까지 평탄화시킬 수도 있다. 이 경우에, 상변화 패턴(110p) 및 웨팅 패턴(150a)은 상기 개구부(104)내에 형성된다.
한편, 상기 웨팅층(150)은 상술한 제2 실시예에도 적용될 수 있다. 즉, 도 5에서, 개구부(104)를 갖는 기판(100) 상에 상기 웨팅층(150)을 형성하고, 상기 웨팅층(150) 상에 화학기상증착법으로 제1 상변화막(108a)을 증착할 수 있다. 이 후의 후속 공정들은 도 6 및 도 7을 참조하여 설명한 것과 동일하게 수행할 수 있다.
상기 웨팅 패턴(150a)은 상기 히터 전극(106)의 상부면과 상기 개구부(104)내 상변화 패턴(110p)의 하부면 사이에 개재된다. 이와는 다르게, 상기 히터 전극(106)의 상부면과 상기 개구부내 상변화 패턴(110p)의 하부면은 접촉될 수도 있다. 이를 도 11을 참조하여 설명한다.
도 11은 본 발명의 또 따른 실시예에 따른 반도체 소자의 형성 방법에서 웨팅층의 변형예를 설명하기 위한 단면도이다.
도 11을 참조하면, 상변화막(110)을 증착하기 전에, 웨팅층(150)을 이방성 식각하여 상기 히터 전극(106) 및 제1 층간 절연막(102)의 상부면을 노출시킨다. 이로써, 상기 개구부(105)의 측벽 상에 웨팅 스페이서(150b)가 형성된다. 이어서, 도 8 및 도 9에서 설명한 상변화막(110)의 증착 공정, 열 처리 공정 및 캐핑막(115)의 형성 공정을 수행한다. 결과적으로, 상기 열 처리 공정이 수행된 상변화막(110')은 상기 히터 전극(106)과 접촉하고, 상기 상변화막(110')과 상기 개구부(104)의 측벽 사이에 상기 웨팅 스페이서(150b)가 배치될 수 있다.
(제4 실시예)
도 12 내지 도 15는 본 발명의 또 다른 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 12를 참조하면, 개구부(104)를 갖는 기판(100) 전면 상에 웨팅층을 형성한다. 상기 웨팅층은 상술한 제3 실시예의 웨팅층(150)과 동일한 물질로 형성될 수 있다. 상기 웨팅층을 갖는 기판(100)을 플라즈마로 처리한다. 상기 플라즈마 처리가 수행된 웨팅층(150')은 상기 개구부(104)내에 배치된 제1 부분(151) 및 제1 층간 절연막(102)의 상부면 상에 배치된 제2 부분(152)을 포함한다. 이때, 상기 웨팅층(150')의 제2 부분(152)은 상기 플라즈마로 처리되고, 상기 웨팅층(150')의 제1 부분(151)의 적어도 일부는 상기 플라즈마로 미처리(untreated)된다. 특히, 상기 개구부(104)의 아랫측벽 상에 형성된 상기 웨팅층(150')의 제1 부분(151)이 상기 플라즈마로 미처리되는 것이 바람직하다. 상기 플라즈마 처리는 수소 플라즈마 처리인 것이 바람직하다.
상기 플라즈마 처리 공정은 이방성으로 수행될 수 있다. 이 경우에, 상기 웨팅층(150')의 제1 부분(151) 중에서 상기 히터 전극(106)의 상부면 상에 배치된 부분은 상기 플라즈마로 처리될 수 있다. 상기 플라즈마 처리 공정을 이방성으로 수행할지라도, 백바이어스 전압을 낮게 조절하여, 상기 웨팅층(150')의 제2 부분(152)만을 플라즈마 처리할 수도 있다.
이와는 달리, 상기 플라즈마 처리 공정은 등방성으로 수행할 수 있다. 이 경우에, 상기 플라즈마의 밀도를 낮게 조절하여, 상기 개구부(104) 외부의 제2 부분(152)만이 플라즈마 처리되도록 조절할 수 있다.
상기 웨팅층(150')을 갖는 기판(100) 상에 화학기상증착법으로 제1 상변화막(108b)을 증착한다. 이때, 상기 웨팅층(150')의 플라즈마 미처리된 부분 상에서 상기 제1 상변화막(108b)의 증착율은 상기 웨팅층(150')의 플라즈마로 처리된 부분 상에서 상기 제1 상변화막(108b)의 증착율 보다 높다. 즉, 상기 웨팅층(150')의 플라즈마 처리된 부분은 상기 제1 상변화막(108b)의 성장을 억제한다. 이에 따라, 상기 제1 상변화막(108b)은 상기 개구부(104)의 외부(즉, 제2 부분(152) 상) 보다 상기 개구부(104)의 내부(특히, 개구부(104)의 아랫측벽 상에 형성된 제1 부분(151) 상)에서 더 빠르게 증착된다. 그 결과, 상기 제1 상변화막(108b)을 증착할때, 상기 개구부(104)의 오버행(overhang)이 최소화된다. 또한, 상기 제1 개구부(104)내에 상기 제1 상변화막(108b)이 증착되는 량이 증가된다. 상기 제1 상변화막(108b)은 상술한 제2 실시예의 제1 상변화막(108a)과 동일한 물질로 형성될 수 있다. 즉, 상기 제1 상변화막(108b)은 셀레늄 및 텔루르 중에서 적어도 하나와, 특정 원소를 포함한다. 상기 특정 원소는 상술한 제1 실시예에서 설명한 것과 동일하다.
도 13을 참조하면, 상기 제1 상변화막(108b)에 제1 열 처리 공정을 수행할 수 있다. 이로써, 상기 개구부(104) 외부에 위치한 상기 제1 상변화막(108b)의 일부가 상기 개구부(104)내로 이동된다. 상기 제1 열 처리 공정이 수행된 제1 상변화막(108b')은 상기 개구부(104)내에 입구폭이 하부폭보다 큰 형태의 공간을 형성할 수 있다. 상기 제1 상변화막(108b)의 증착 공정 및 상기 제1 열 처리 공정은 인시 츄(in-situ) 방식 또는 익시츄(ex-situ) 방식으로 수행될 수 있다.
상기 제1 열 처리 공정은 상술한 제2 실시예의 제1 열 처리 공정과 동일할 수 있다. 이어서, 물리기상증착법으로 제2 상변화막(109b)을 증착할 수 있다. 상기 제2 상변화막(109b)은 상술한 제2 실시예의 제2 상변화막(109a)과 동일한 물질로 형성될 수 있다. 즉, 상기 제2 상변화막(109b)은 셀레늄 및 텔루르 중에서 적어도 하나와, 상기 특정 원소를 포함하는 화합물로 형성될 수 있다. 상기 제2 상변화막(109b)은 상기 제1 상변화막(108b)과 동일한 물질로 형성될 수 있다. 상기 제2 상변화막(109b) 형성시, 상기 개구부(104)내에는 보이드등이 생성될 수 있다.
도 14를 참조하면, 상기 제2 상변화막(109b)에 제2 열 처리 공정을 수행될 수 있다. 이로써, 상기 개구부(104) 외부에 위치한 상기 제2 상변화막(109b)을 상기 개구부(104)내로 이동된다. 상기 제2 열 처리 공정이 수행된 제2 상변화막(109b')은 상기 개구부(104)내의 보이드등을 채운다. 상기 제2 열 처리 공정은 상술한 제2 실시예의 제2 열 처리 공정과 동일하게 수행할 수 있다. 상기 제2 상변화막(109b)의 증착 공정 및 상기 제2 열 처리 공정은 인시츄(in-situ) 방식 또는 익시츄(ex-situ) 방식으로 수행될 수 있다. 상기 제1 및 제2 상변화막들(108b',109b')을 포함하는 상변화막(110b)은 보이드 및/또는 심(seam) 없이 상기 개구부(104)를 채운다.
본 발명의 일 실시예에 따르면, 상기 제1 열 처리 공정이 생략될 수 있다. 즉, 상기 제1 상변화막(108b) 및 상기 제2 상변화막(109b)을 차례로 증착하고, 상기 제2 열 처리 공정을 수행할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 상변화막(109b)의 증착 공정 및 제2 열 처리 공정이 생략될 수 있다. 즉, 상기 제1 상변화막(108b)을 충분한 두께로 증착하고, 상기 제1 열 처리 공정을 수행한다. 이때, 상기 제1 열 처리 공정이 수행된 제1 상변화막(108b')이 상기 개구부(104)를 채울 수 있다.
기판(100) 상에 캐핑막(115)을 형성할 수 있다. 상기 캐핑막(115)은 상기 개구부(104) 외부에 형성되는 것이 바람직하다. 즉, 상기 개구부(104) 내에는 상기 캐핑막(115)이 형성되지 않는 것이 바람직하다. 상기 캐핑막(115)은 상기 제2 열 처리 공정이 수행된 제2 상변화막(109b') 상에 형성될 수 있다. 이와는 달리, 상기 캐핑막(115)은 상기 제2 열 처리 공정이 수행되기 전에 상기 제2 상변화막(109b) 상에 형성될 수도 있다. 이때, 상기 캐핑막(115)은 상기 개구부(104) 외부에 형성되는 것이 바람직하다.
상기 제2 상변화막(109b)의 증착 공정 및 상기 제2 열 처리 공정이 생략되는 경우에, 상기 캐핑막(115)은 상기 제1 열 처리 공정의 전후의 제1 상변화막(108b) 또는 제1 상변화막(108b') 상에 형성될 수 있다.
도 15를 참조하면, 상기 캐핑막(115), 상변화막(110b') 및 웨팅층(150')의 제2 부분(152)을 연속적으로 패터닝하여 차례로 적층된 상변화 패턴(110p) 및 캐핑 전극(115a)을 형성할 수 있다. 상기 제1 층간 절연막(102)과 상변화 패턴(110p) 사이에는 웨팅층(150')의 제2 부분 패턴(152a)가 존재할 수 있다. 상기 상변화 패턴(110p)의 일부는 상기 히터 전극(106) 위의 상기 개구부(104)를 채우고, 상기 상변화 패턴(110p)의 다른 일부는 상기 제1 층간 절연막(102) 상에 배치될 수 있다. 상기 히터 전극(106)이 상기 제1 층간 절연막(102) 아래에 형성되는 경우에, 상기 상변화 패턴(110p)의 일부는 상기 개구부(104)의 전체를 채울 수 있다.
상술한 반도체 소자의 형성 방법에 따르면, 상기 제1 상변화막(108b)은 상기 특정 원소를 포함함으로써, 상기 개구부(104) 외부의 제1 상변화막(108b)의 일부를 상기 개구부(104)내로 이동시키는 열 처리 공정은 상기 제1 상변화막(108b)의 용융점 보다 낮다. 또한, 상기 제1 층간 절연막(102)의 상부면 상에 형성된 웨팅층(150')의 제2 부분(152)은 상기 제1 상변화막(108b)의 성장이 억제되도록 플라즈마로 처리된다. 이와는 달리, 상기 개구부(104)내의 웨팅층(150')의 제1 부분(151)의 적어도 일부는 상기 플라즈마로 처리하지 않음으로써, 상기 개구부(104)내에서 상기 제1 상변화막(108b)의 증착을 촉진시킨다. 이에 따라, 상기 개구부(104)의 오버행을 최소화할 수 있다. 결과적으로, 상기 제1 상변화막(108b)의 용융점 보다 낮은 공정온도의 열 처리 공정(제1 및/또는 제2 열 처리 공정)에 의하여, 제1 상변화막(108b')을 포함하는 상변화막(110b)을 상기 개구부(104)를 보다 쉽게 채울 수 있다.
상술한 본 발명에 따른 반도체 소자는 가변 저항체를 포함하는 모든 반도체 소자일 수 있다. 예컨대, 본 발명에 따른 반도체 소자는 상변화 기억 소자일 수 있다. 즉, 상기 상변화 패턴들은 상변화 기억 소자의 단위 셀에 포함될 수 있다. 이와는 달리, 본 발명에 따른 반도체 소자는 가변 저항체를 포함하는 논리 소자. 가변 저항체를 포함하는 기억 소자 및/또는 가변저항체를 포함하는 하이브리드 소자일 수 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들.
도 4는 본 발명의 일 실시예에 따른 에 따른 반도체 소자에 포함된 히터 전극의 다른 형태를 설명하기 위한 단면도.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들.
도 8 내지 도 10은 본 발명의 또 다른 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들.
도 11은 본 발명의 또 따른 실시예에 따른 반도체 소자의 형성 방법에서 웨팅층의 변형예를 설명하기 위한 단면도.
도 12 내지 도 15는 본 발명의 또 다른 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들.

Claims (19)

  1. 기판 상에 개구부를 갖는 절연막을 형성하는 단계;
    상기 개구부를 갖는 기판 상에 상변화막을 증착하는 단계;
    열 처리 공정에 의하여 상기 개구부 외부에 위치한 상기 상변화막의 일부가 상기 개구부 내로 이동하는 단계; 및
    상기 상변화막을 증착하기 전에,
    상기 개구부를 갖는 기판 상에 웨팅층(wetting layer)을 콘포말하게 형성하는 단계를 포함하되, 상기 상변화막은 상기 열 처리 공정의 공정 온도를 상기 상변화막의 용융점 보다 낮추는 특정 원소를 포함하는 상변화 기억 소자의 형성 방법.
  2. 청구항 1에 있어서,
    상기 특정 원소의 용융점은 상기 상변화막의 용융점보다 낮은 반도체 소자의 형성 방법.
  3. 청구항 2에 있어서,
    상기 열 처리 공정의 공정 온도는 상기 특정 원소의 용융점과 같거나 높은 반도체 소자의 형성 방법.
  4. 삭제
  5. 삭제
  6. 청구항 1에 있어서,
    상기 특정 원소는 액체상태에서의 밀도가 고체상태에서의 밀도보다 높은 반도체 소자의 형성 방법.
  7. 삭제
  8. 청구항 1에 있어서,
    상기 상변화막을 증착하기 전에,
    상기 웨팅층을 플라즈마로 처리하는 단계를 더 포함하되, 적어도 상기 절연막의 상부면 상에 위치한 상기 웨팅층은 상기 플라즈마로 처리되고, 적어도 상기 개구부의 아랫측벽 상에 형성된 상기 웨팅층은 상기 플라즈마로 미처리(untreated)되는 반도체 소자의 형성 방법.
  9. 삭제
  10. 삭제
  11. 청구항 1에 있어서,
    상기 상변화막을 증착하기 전에,
    상기 웨팅층을 이방성 식각하여 상기 개구부의 측벽에 웨팅 스페이서를 형성하는 단계를 더 포함하는 반도체 소자의 형성 방법.
  12. 삭제
  13. 청구항 1에 있어서,
    상기 웨팅층은 전하들이 터널링될 수 있는 얇은 두께로 형성되는 반도체 소자의 형성 방법.
  14. 삭제
  15. 삭제
  16. 청구항 1에 있어서,
    상기 상변화막을 증착하는 단계는,
    상기 개구부를 갖는 기판 상에 화학기상증착법으로 제1 상변화막을 증착하는 단계; 및
    상기 제1 상변화막 상에 물리기상증착법으로 제2 상변화막을 증착하는 단계를 포함하는 반도체 소자의 형성 방법.
  17. 청구항 16에 있어서,
    상기 열 처리 공정으로 상기 개구부 외부에 위치한 상변화막의 일부를 상기 개구부 내로 이동시키는 단계는,
    제1 열 처리 공정으로 상기 개구부 외부에 위치한 상기 제1 상변화막의 일부를 상기 개구부 내로 이동시키는 단계; 및
    제2 열 처리 공정으로 상기 개구부 외부에 위치한 상기 제2 상변화막의 일부를 상기 개구부 내로 이동시키는 단계를 포함하는 반도체 소자의 형성 방법.
  18. 삭제
  19. 삭제
KR20080024523A 2008-03-17 2008-03-17 상변화막을 포함하는 반도체 소자의 형성 방법 KR101480292B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20080024523A KR101480292B1 (ko) 2008-03-17 2008-03-17 상변화막을 포함하는 반도체 소자의 형성 방법
US12/405,408 US7838326B2 (en) 2008-03-17 2009-03-17 Methods of fabricating semiconductor device including phase change layer
JP2009064419A JP2009224787A (ja) 2008-03-17 2009-03-17 相変化膜を含む半導体素子の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080024523A KR101480292B1 (ko) 2008-03-17 2008-03-17 상변화막을 포함하는 반도체 소자의 형성 방법

Publications (2)

Publication Number Publication Date
KR20090099340A KR20090099340A (ko) 2009-09-22
KR101480292B1 true KR101480292B1 (ko) 2015-01-12

Family

ID=41063494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080024523A KR101480292B1 (ko) 2008-03-17 2008-03-17 상변화막을 포함하는 반도체 소자의 형성 방법

Country Status (3)

Country Link
US (1) US7838326B2 (ko)
JP (1) JP2009224787A (ko)
KR (1) KR101480292B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697486B2 (en) 2009-04-15 2014-04-15 Micro Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
KR20110035783A (ko) * 2009-09-30 2011-04-06 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
KR20110058031A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 가변저항 메모리 장치의 제조 방법
KR101781621B1 (ko) * 2010-12-14 2017-09-26 삼성전자주식회사 저항변화 메모리 소자의 제조 방법
CN102683584B (zh) * 2011-03-18 2014-04-02 中国科学院微电子研究所 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法
CN102760832B (zh) * 2011-04-29 2015-06-03 中芯国际集成电路制造(上海)有限公司 相变半导体器件的制造方法以及相变半导体器件
JP2013055258A (ja) * 2011-09-05 2013-03-21 Ulvac Japan Ltd 相変化メモリの形成方法、及び相変化メモリの形成装置
KR101907972B1 (ko) * 2011-10-31 2018-10-17 주식회사 원익아이피에스 기판처리장치 및 방법
CN104051619B (zh) * 2013-03-13 2017-07-04 旺宏电子股份有限公司 具有相变元件的存储器单元及其形成方法
US10566530B2 (en) 2018-03-15 2020-02-18 Samsung Electronics Co., Ltd. Method of fabricating semiconductor devices
EP3876274A1 (en) 2020-03-05 2021-09-08 Infineon Technologies AG Integrated circuit, method for manufcaturing an integrated circuit, wafer and method for manufacturing a wafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445583A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
US6083597A (en) * 1997-07-29 2000-07-04 Victor Company Of Japan, Ltd. Information recording carrier and manufacturing method thereof
KR100653701B1 (ko) * 2004-08-20 2006-12-04 삼성전자주식회사 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
US7701760B2 (en) 2005-08-01 2010-04-20 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69812425T2 (de) 1997-12-04 2004-01-15 Axon Technologies Corp Programmierbare metallisierungsstruktur mit oberflächennaher verfestigung undherstellungsverfahren dafür
KR100279300B1 (ko) * 1998-05-11 2001-02-01 윤종용 금속 배선 연결 방법
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
WO2003036736A2 (en) 2001-10-26 2003-05-01 Axon Technologies Corp. Tunable cantilever apparatus and method for making same
CN100514695C (zh) 2002-03-15 2009-07-15 阿克松技术公司 微电子可编程构件
JP4509622B2 (ja) * 2003-03-26 2010-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100568109B1 (ko) 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
DE102004026003B3 (de) 2004-05-27 2006-01-19 Infineon Technologies Ag Resistive Speicherzellen-Anordnung
KR100669854B1 (ko) 2005-07-05 2007-01-16 삼성전자주식회사 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법
US7257013B2 (en) 2005-09-08 2007-08-14 Infineon Technologies Ag Method for writing data into a memory cell of a conductive bridging random access memory, memory circuit and CBRAM memory circuit
KR100745761B1 (ko) 2006-02-07 2007-08-02 삼성전자주식회사 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445583A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
US6083597A (en) * 1997-07-29 2000-07-04 Victor Company Of Japan, Ltd. Information recording carrier and manufacturing method thereof
KR100653701B1 (ko) * 2004-08-20 2006-12-04 삼성전자주식회사 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
US7701760B2 (en) 2005-08-01 2010-04-20 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication

Also Published As

Publication number Publication date
US7838326B2 (en) 2010-11-23
KR20090099340A (ko) 2009-09-22
US20090233421A1 (en) 2009-09-17
JP2009224787A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
KR101480292B1 (ko) 상변화막을 포함하는 반도체 소자의 형성 방법
KR101620396B1 (ko) 상변화 메모리 소자들에서 전극들의 제조 방법들
CN101383397B (zh) 相变化存储器元件及其制造方法
KR100791477B1 (ko) 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7166533B2 (en) Phase change memory cell defined by a pattern shrink material process
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US20120282752A1 (en) Fabricating current-confining structures in phase change memory switch cells
KR20090013419A (ko) 상변화 기억 소자 및 그 형성 방법
KR102577244B1 (ko) 스위칭 소자, 가변 저항 메모리 장치 및 그의 제조방법
CN110858623B (zh) 可变电阻存储器件及其制造方法
US11211427B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
KR101525588B1 (ko) 반도체 소자의 제조방법
KR102607181B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법
KR101435001B1 (ko) 상변화 메모리 및 그 제조 방법
US10714686B2 (en) Variable resistance memory devices and methods of forming the same
US11411179B2 (en) Variable resistance memory device and method of fabricating the same
US11177320B2 (en) Variable resistance memory device and method of fabricating the same
CN105206745B (zh) 相变化存储装置的制造方法
CN116325094A (zh) 改进的填充受限单元pcm器件
KR20100002792A (ko) 상변화 메모리 소자 보호막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 6