DE102004026003B3 - Resistive Speicherzellen-Anordnung - Google Patents

Resistive Speicherzellen-Anordnung Download PDF

Info

Publication number
DE102004026003B3
DE102004026003B3 DE102004026003A DE102004026003A DE102004026003B3 DE 102004026003 B3 DE102004026003 B3 DE 102004026003B3 DE 102004026003 A DE102004026003 A DE 102004026003A DE 102004026003 A DE102004026003 A DE 102004026003A DE 102004026003 B3 DE102004026003 B3 DE 102004026003B3
Authority
DE
Germany
Prior art keywords
memory cell
resistance
arrangement according
transistor
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004026003A
Other languages
English (en)
Inventor
Thomas Dr. Happ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004026003A priority Critical patent/DE102004026003B3/de
Priority to PCT/DE2005/000928 priority patent/WO2005117026A1/de
Application granted granted Critical
Publication of DE102004026003B3 publication Critical patent/DE102004026003B3/de
Priority to US11/604,397 priority patent/US20070121369A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung betrifft eine Speicherzellen-Anordnung mit einer Mehrzahl von Wort- (WL) und Bitleitungen (BL) und wenigstens einer mit einer der Bitleitungen elektrisch leitend verbundenen Kette (8) von in Serie geschalteten Speicherelementen (6), welche Speicherelemente (6) jeweils aus einer resistiven Speicherzelle (1), die zwischen einem niedrigohmigen AN-Zustand und einem hochohmigen AUS-Zustand geschaltet werden kann, und einem mit der resistiven Speicherzelle (1) in Parallelschaltung elektrisch leitend verbundenen Transistor (4) aufgebaut sind, wobei der AN-Widerstand des in Durchlass geschalteten Transistors (4) eines Speicherelements (6) kleiner ist als der AN-Widerstand der in ihren niedrigohmigen AN-Zustand geschalteten Speicherzelle (1), und wobei jeder Transistor (4) einer jeweiligen Kette (8) mit einer der Wortleitungen elektrisch leitend verbunden ist.

Description

  • Die Erfindung betrifft nach ihrer Gattung eine Anordnung von resistiven Speicherzellen, welche von einer Mehrzahl von Wort- und Bitleitungen elektrisch leitend kontaktiert sind.
  • Heutzutage werden in modernen elektronischen Systemen als nichtflüchtige Speicher häufig Flash-Speicher eingesetzt. Obgleich insbesondere die Flash-Speichertechnologie in den letzten Jahren eine Skalierung in den Bereich unterhalb von 100 nm erfahren hat, konnten die Nachteile langer Schreib/Löschzeiten, die typischerweise im Bereich von Millisekunden liegen, einer hohen Schreibspannung, die typischerweise im Bereich von 10 bis 13 V liegt, und einer demzufolge hohen Programmierungsenergie bislang nicht gelöst werden, was jedoch dem Wunsch nach einer weiteren Miniaturisierung im Wege steht. Ferner ist das Herstellungsverfahren der Flash-Speicherzellen aufwändig und vergleichsweise komplex.
  • Demgegenüber stellen Speicherbausteine auf der Basis von resistiven Speicherzellen, insbesondere sog. CBRAM (Conductive Bridging RAM)-Speicherzellen eine neue und Erfolg versprechende Technologie für halbleiterbasierte Speicherbausteine dar (siehe z. B. R. Symanczyk et al., "Electrical characterization of solid state ionic memory elements", NVMTS'03, San Diego, 2003). Bei dieser Art von Speicherbausteinen kann eine resistive Speicherzelle mittels elektrischer Pulse zwischen einem hochohmigen Zustand ("AUS"-Zustand) und einem niedrigohmigen Zustand ("AN"-Zustand) geschaltet werden, wodurch eine Informationsmenge (1 Bit) gespeichert werden kann.
  • Eine resistive CBRAM-Speicherzelle ist konkret aus einer inerten Elektrode, einer reaktiven Elektrode, sowie einem hoch resistiven, jedoch für Ionen leitfähigen Trägermaterial (Festkörperelektrolyt), das zwischen diesen beiden Elektroden angeordnet ist, aufgebaut. Die beiden Elektroden bilden gemeinsam mit dem Festkörperelektrolyten ein Redoxsystem, in welchem oberhalb einer definierten Schwellspannung eine Redoxreaktion abläuft. Die Redoxreaktion kann, je nach Polung einer an die beiden Elektroden angelegten Spannung, die jedoch größer als die Schwellspannung sein muss, in der einen oder der anderen Reaktionsrichtung ablaufen, wobei Metallionen erzeugt oder entladen werden. An der reaktiven Elektrode erzeugte Metallionen werden im Festkörperelektrolyten reduziert und bilden metallische Ausscheidungen, die in ihrer Zahl und Größe zunehmen, bis sich schließlich ein die beiden Elektroden überbrückender niedrigohmiger Strompfad ausbildet. In diesem Zustand ist der elektrische Widerstand des Festkörperelektrolyten gegenüber dem Zustand ohne einen niedrigohmigen Strompfad wesentlich, etwa um mehrere Größenordnungen verringert, wodurch, gegenüber dem AUS-Zustand ohne niedrigohmigen Strompfad, der AN-Zustand der CBRAM-Speicherzelle definiert ist. CBRAM-Speicherzellen beruhen somit auf einem perkolativen Schalteffekt.
  • Hierbei sind insbesondere Chalcogenide bezüglich ihrer Tauglichkeit als Trägermaterial untersucht worden. Siehe hierzu z. B. M. N. Kozicki, M. Yun, L. Hilt, A. Singh, Electrochemical Society Proceedings, Vol. 99-13, 298, 1999; M. N. Kozicki, M. Yun, S. J. Yang, J. P. Aberouette, J. P. Bird, Superlattices and Microstructures, Volume 27, Nr. 5/6, 485–488, 2000; M. N. Kozicki, et al., "Nanoscale phase separation in Ag-Ge-Se glasses", Microelectron. Eng. 63, 155/2002; M. N. Kozicki, M. Mitkova, J. Zhu, M. Park, C. Gopalan, "Can Solid State Electrochemistry Eliminate the Memory Scaling Quandry", Pro ceedings VLSI, 2002; R. Neale, "Micron to look again at nonvolatile amorphous memory", Electronic Engineering Design, 2002. Derzeit existiert jedoch noch kein im Handel erhältliches Produkt auf der Basis von CBRAM-Speicherzellen.
  • In der Literatur finden sich im Wesentlichen zwei verschiedene Schaltungsvarianten für den Aufbau hochintegrierter Speicher aus resistiven Speicherzellen.
  • So ist beispielsweise in R. G. Neale, D. L. Nelson, G. Moore, "Nonvolatile and reprogrammable, the read mostly memory is here", Electronics 28 (9), 56, 1970 ein so genannter "Cross-Point"-Schaltungsaufbau mit Diodenisolation beschrieben. Die typische Cross-Point-Speicherzellenarchitektur mit Diodenisolation ist in 1 gezeigt. An den Kreuzungspunkten einer Bitleitung BL und einer Wortleitung WL ist eine resistive Speicherzelle 1 mit einer in Serie geschalteten Diode 2 jeweils mit der zu dem Kreuzungspunkt gehörenden Bitleitung und einer Wortleitung verbunden. Wird beispielsweise an die Bitleitung BLn eine Spannung von +1/2 V angelegt, während an die Wortleitung WLn eine Spannung von –1/2 V angelegt wird, so kann die am Kreuzungspunkt der Bitleitung BLn und Wortleitung WLn angeordnete resistive Speicherzelle 1 beispielsweise von ihrem AUS-Zustand in ihren EIN-Zustand geschaltet werden, falls die zum Schalten der resistiven Speicherzelle erforderliche Schwellspannung weniger als 1 V beträgt.
  • Ein solcher, wie in 1 gezeigter, Aufbau erlaubt vorteilhaft eine sehr kompakte Speicherzellenfeldarchitektur mit einem minimalen Flächenbedarf von 4 F2 pro Speicherzelle, wobei F den lithografisch erreichbaren minimalen Strukturabstand (derzeit ca. 100 nm) bezeichnet. Jedoch hat dieser Aufbau den wesentlichen Nachteil, dass Störspannungen beim Schreiben/Löschen einzelner Speicherzellen an den Nachbarzel len der gleichen Bit- bzw. Wortleitung auftreten. Falls die der Wortleitung WLn angrenzenden Wortleitungen beispielsweise auf einem Potenzial von 0 V gehalten werden, führen die Störspannungen dazu, dass über die mit der Bitleitung BLn verbundenen Speicherzellen beispielsweise eine Spannung von +1/2 V abfällt. Dies kann jedoch aufgrund der im Allgemeinen statistischen Verteilung der Schwellspannung von resistiven Speicherzellen bereits zu einem unerwünschten Schalten von Speicherzellen führen. Die mit den resistiven Speicherzellen in Serie geschalteten Dioden können solche unerwünschten Schalteffekte in ihrer Sperrrichtung, jedoch nicht in ihrer Durchlassrichtung verhindern.
  • Alternativ zu der in 1 gezeigten Cross-Point-Zell-Architektur mit Diodenisolation wurde auch eine 1-Transistor-1-Resistor (1T1R)-Anordnung an den Kreuzungspunkten von Bitleitungen und Wortleitungen vorgeschlagen (siehe Manzur Gill, Tyler Lowres and John Park "Ovonic Unified Memory – A High-Performance Nonvolatile Memory Technology for Stand-Alone Memory and Embedded Applications", Intel Corporation, Santa Clara CA).
  • Die Europäische Patentanmeldung EP 1 326 258 A2 beschreibt ebenso eine solche 1T1R-Anordnung an den Kreuzungspunkten von Bit- und Wortleitungen.
  • In 2 ist ein typischer Aufbau einer solchen 1T1R-Speicherzellenanordnung gezeigt. Hierbei ist jede resistive Speicherzelle 1 einerseits mit einer Bitleitung (BL) verbunden, während sie über einen Bipolartransistor 3 mit Erde verbunden ist. Der Steueranschluss des bipolaren Transistors 3 ist zudem mit einer Wortleitung WL verbunden. Ersichtlich kann die resistive Speicherzelle nur dann geschaltet werden, falls der bipolare Transistor 3 durch die Wortleitung auf Durchlass geschaltet wird.
  • Ein solcher, wie in 2 gezeigter, Aufbau bietet zwar eine verbesserte Isolation der einzelnen Speicherzellen, kann jedoch nicht verhindern, dass zumindest an dem mit der Bitleitung verbundenen Ende einer Speicherzelle insbesondere durch kapazitive Kopplungen verursachte Störspannungen anliegen. Dies wirkt sich insbesondere bei Speicherkonzepten mit einer vergleichsweise geringen Betriebsspannung, wie beispielsweise bei CBRAM-Speicherzellen mit einer Betriebsspannung von beispielsweise ca. 0,3 V, sehr ungünstig aus, da in diesem Fall wahrscheinlich ist, dass Speicherzellen versehentlich geschaltet werden. Zudem lässt sich dieser Schaltungsaufbau lediglich mit einem Flächenbedarf von wenigstens 6 F2 pro Speicherzelle realisieren, was einer weiteren Miniaturisierung des Schaltungsaufbaus im Wege steht.
    •
  • Demgegenüber besteht die Aufgabe der vorliegenden Erfindung darin, eine Anordnung von resistiven Speicherzellen anzugeben, durch welche die Nachteile der eingangs geschilderten, im Stand der Technik bekannten, Speicherzellen-Anordnungen vermieden werden können. So soll eine solche Anordnung insbesondere ein isoliertes Schreiben/Löschen einzelner Speicherzellen ermöglichen und gleichzeitig unbeabsichtigte Schreib/Löschvorgänge an Speicherzellen durch parasitäre Störspannungen vermeiden. Zudem soll ein solcher Schaltungsaufbau einer weiteren Miniaturisierung von Speicherbausteinen nicht im Wege stehen.
  • Diese Aufgabe wird nach dem Vorschlag der Erfindung durch eine Speicherzellen-Anordnung mit den Merkmalen des unabhängigen Anspruchs gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind durch die Merkmale der Unteransprüche angegeben.
  • Erfindungsgemäß ist eine Speicherzellen-Anordnung mit einer Mehrzahl von Wort- und Bitleitungen gezeigt, welche wenigstens eine mit einer der Bitleitungen elektrisch leitend verbundene Kette von in Serie geschalteten Speicherelementen umfasst. Jedes Speicherelement einer Kette ist jeweils aus einer resistiven Speicherzelle und einem mit dieser in Parallelschaltung elektrisch leitend verbundenen Transistor aufgebaut. Die resistive Speicherzelle kann zwischen einem niedrigohmigen AN-Zustand und einem hochohmigen AUS-Zustand geschaltet werden. Der elektrische Widerstand der resistiven Speicherzelle in ihrem hochohmigen AUS-Zustand ist im Allgemeinen mehrere Größenordnungen größer als der elektrische Widerstand in ihrem niedrigohmigen AN-Zustand. Wesentlich jedoch ist, dass der AN-Widerstand eines Transistors, d. h. der Widerstand des in Durchlass geschalteten Transistors, eines Speicherelements kleiner ist als der AN-Widerstand, d. h. der Widerstand des niedrigohmigen Zustands, der resistiven Speicherzelle des Speicherelements, so dass die resistive Speicherzelle bei in Durchlass geschaltetem Transistor durch diesen im Wesentlichen kurzgeschlossen wird.
  • Ferner ist jeder Transistor eines Speichelements einer Kette aus seriengeschalteten Speicherelementen mit einer der Wortleitungen elektrisch leitend verbunden. Im Allgemeinen ist dabei jeder Transistor einer Kette mit einer von den Wortleitungen der anderen Transistoren der Kette verschiedenen Wortleitung elektrisch leitend verbunden, wobei in diesem Fall im Allgemeinen eine einzelne Wortleitung jeweils einen einzelnen Transistor verschiedener Ketten von seriengeschalteten Speicherelementen elektrisch leitend verbindet.
  • Bei dem Transistor eines Speicherelements kann es sich um einen Feldeffekttransistor oder einen bipolaren Transistor handeln. Ist der Transistor ein Feldeffekttransistor, so ist die zum Feldeffekttransistor parallel geschaltete resistive Speicherzelle mit Source und Drain des Feldeffekttransistors elektrisch leitend verbunden. Die dann mit dem Feldeffekttransistor verbundene Wortleitung ist mit dem Gate des Feldeffekttransistors elektrisch leitend verbunden. Ist der Tran sistor ein bipolarer Transistor, so ist die zu dem bipolaren Transistor parallel geschaltete Speicherzelle mit Emitter und Kollektor des Bipolartransistors elektrisch leitend verbunden. Die dann mit dem Bipolartransistor verbundene Wortleitung ist mit der Basis des Bipolartransistors elektrisch leitend verbunden.
  • Im Allgemeinen sind in der erfindungsgemäßen resistiven Speicherzellen-Anordnung mehrere Ketten von in Serie geschalteten Speicherelementen mit einer einzelnen Bitleitung elektrisch leitend verbunden, wobei jede Kette von in Serie geschalteten Speicherelementen über ein Auswahlmittel mit der Bitleitung elektrisch leitend verbunden ist. Ein solches Auswahlmittel, bei welchem es sich insbesondere um einen Auswahltransistor handeln kann, dient dazu, eine mit einer Bitleitung verbundene Kette von Speicherelementen aus der Mehrzahl von mit dieser Bitleitung verbundenen Ketten von Speicherelementen auszuwählen. Bei dem Auswahltransistor kann es sich um einen Feldeffekttransistor oder ein Bipolartransistor handeln. Ist der Auswahltransistor ein Feldeffekttransistor, so ist vorteilhaft eine Wortleitung mit dem Gate des Feldeffekttransistors verbunden, um so den Feldeffekttransistor zu schalten. Ist der Auswahltransistor ein Bipolartransistor, so ist vorteilhaft die Basis des Bipolartransistors mit einer Wortleitung verbunden, um so den Bipolartransistor in Durchlass zu schalten.
  • Wie bereits weiter oben ausgeführt wurde, soll der auf Durchlass geschaltene Transistor die resistive Speicherzelle im Wesentlichen kurzschließen, zu welchem Zweck der AN-Widerstand des Transistors kleiner sein muss als der AN-Widerstand der resistiven Speicherzelle. Durch den Ausdruck "im Wesentlichen kurzschließen" ist gemeint, dass bei im AN-Zustand befindlichen Transistor und im AN-Zustand (oder AUS- Zustand) befindlicher resistiver Speicherzelle bei angelegter Spannung an das Speicherelement der elektrische Strom im Wesentlichen durch den Transistor fließt. Bei einer besonders vorteilhaften Ausgestaltung von resistiver Speicherzelle und Transistor beträgt der AN-Widerstand der resistiven Speicherzelle das ca. 10-fache bis ca. 1000-fache des AN-Widerstands des Transistors. Auf diese Weise kann der parasitäre Strom durch die kurzgeschlossene resistive Speicherzelle auf maximal ca. 10 % bis maximal ca. 1 so des Stroms durch den auf Durchlass geschalteten Transistor beschränkt werden.
  • Da sich die Transistorwiderstände der in Serie geschalteten Transistoren einer Kette von Speicherelementen addieren, stellen diese einen parasitären Zusatzwiderstand zu einem selektierten Speicherwiderstand einer resistiven Speicherzelle dar. Um die Speicherzelle in einfacher Weise mit einem hinreichend rauschfreien elektrischen Signal schreiben und lesen zu können, darf der parasitäre Zusatzwiderstand der Transistoren einer Kette von Speicherelementen nicht zu groß werden. Genauer hängt die Anzahl der in einer einzelnen Kette seriell verschaltbaren Transistoren von der relativen Größe dieses parasitären Zusatzwiderstands zu dem Speicherzellenwiderstand einer einzelnen resistiven Speicherzelle ab. Geht man von einem Transistorwiderstand von beispielsweise ca. 1 kOhm aus, so ist der parasitäre Zusatzwiderstand der Transistoren bei beispielsweise 8 Speicherelementen pro Kette gegenüber dem AN-Widerstand beispielsweise einer CBRAM-Speicherzelle von beispielsweise 104–105 Ohm vernachlässigbar gering. In der erfindungsgemäßen resistiven Speicherzellen-Anordnung sind vorteilhaft maximal 104 Transistoren, stärker bevorzugt jedoch nur 10 bis 100 Transistoren jeweils in einer Kette von Speicherelementen in Serie verschaltet.
  • Wie bereits ausgeführt wurde, sind die Ketten mit den in Serie verschalteten Speicherelementen vorteilhaft über ein Auswahlmittel jeweils mit einer Bitleitung elektrisch leitend verbunden. Das jeweilige andere Ende der Ketten von in Serie verschalteten Speicherelementen ist dabei auf ein festes Potenzial gelegt, welches beispielsweise Erde oder das Potenzial einer Spannungsquelle sein kann. Alternativ kann das Ende einer Kette auch mit dem Ausgang einer Stromquelle oder dem Eingang eines Sense-Verstärkers bzw. einer ähnlichen Bewertungsschaltung verbunden sein.
  • Die erfindungsgemäße Speicherzellenanordnung kann sehr kompakt ausgeführt werden. Insbesondere kann bei Einsatz selbst justierter Kontakte zu Source-/Draingebieten eine Speicherzellen-Anordnung mit einem Platzbedarf von (4+x)F2 pro Speicherzelle trotz vollständiger Isolation der einzelnen Speicherwiderstände realisiert werden. Der Überschuss von (+x) ergibt sich aus dem effektiven Anteil des pro Kette aus Speicherelementen benötigten Auswahlmittels, insbesondere Auswahltransistors, wie auch aus gegebenenfalls zusätzlich benötigten Justiertoleranzen für die Strukturierung von Gatestack, Kontakten bzw. Speicherwiderständen. Erfindungsgemäß ist ein maximaler Adressleitungsabstand, d. h. Bitleitungsabstand bzw. Wortleitungsabstand, von 2 F bevorzugt, wobei, wie bereits eingangs ausgeführt wurde, F den mit lithografischen Methoden erreichbaren minimalen Abstand bezeichnet.
  • Bei den resistiven Speicherzellen der erfindungsgemäßen Speicherzellen-Anordnung handelt es sich vorteilhaft um CBRAM-Speicherzellen (Festkörperelektrolytspeicherzellen). Als Festkörperelektrolyt ist vorteilhaft ein Glas, insbesondere ein halbleitendes Material, gewählt. Besonders bevorzugt umfasst der Festkörperelektrolyt wenigstens eine Legierung, die wenigstens ein Chalcogen, d. h. ein Element der VI.
  • Hauptgruppe des Periodensystems der Elemente, wie O, S, Se, Te enthält. Bei einer glasartigen Chalcogenid-Legierung kann es sich beispielsweise um Ge-S, Ge-Se, Ni-S, Cr-S oder Co-S handeln. Bei dem Festkörperelektrolyten kann es sich auch um ein poröses Metalloxid, wie WOx, Al2O3, VOx oder TiOx, handeln. Das Material der reaktiven Elektrode kann ein Metall sein, welches beispielsweise aus Cu, Ag, Au, Ni, Cr, V, Ti oder Zn gewählt ist. Die inerte Elektrode kann aus einem Material bestehen, welches beispielsweise aus W, Ti, Ta, TiN, dotiertes Si und Pt gewählt ist. Ferner ist bevorzugt, dass die Schwellspannung zur Aktivierung des Redoxsystems, d. h. zum Starten der Redoxreaktion zum Erzeugen von Metallionen an der anodischen Elektrode, maximal 5 V beträgt. Stärker bevorzugt ist es wenn die Schwellspannung maximal 2 V beträgt und am meisten bevorzugt ist es, dass die Schwellspannung unterhalb von 1 V liegt, wobei diese typischerweise im Bereich von 200 bis 500 mV liegen kann. Die beiden Elektroden können einen Abstand voneinander aufweisen, welcher im Bereich von 10 nm bis 250 nm liegt, und beispielsweise 50 nm beträgt.
  • Bei den resistiven Speicherzellen der erfindungsgemäßen Speicherzellen-Anordnung kann es sich auch um eine Phasenwechselspeicherzelle handeln. Bei einer Phasenwechselspeicherzelle kann das Phasenwechselmaterial zwischen zwei Zuständen mit einem unterschiedlichen elektrischen Widerstand geschaltet werden. Diese beiden Zustände mit unterschiedlichem elektrischen Widerstand können dabei im Allgemeinen verschiedenen strukturellen Phasenzuständen, wie einem allgemein amorphen Phasenzustand oder einem allgemein kristallinen Phasenzustand, zugeordnet werden, so dass ein Schalten zwischen den Zuständen mit einem unterschiedlichen elektrischen Widerstand mit einer Änderung des Phasenzustands einhergeht. Die amorphen bzw. kristallinen Phasenzustände entsprechen dabei gemeinhin Zuständen mit einer verschiedenen Fernordnung. Gleichermaßen ist es jedoch auch möglich, dass die wenigstens zwei Zustände mit einem unterschiedlichen elektrischen Widerstand innerhalb eines einzigen, beispielsweise vollständig amorphen oder vollständig kristallinen, Phasenzustands unterschieden werden können.
  • Typische Materialien, die als Phasenwechselmaterial geeignet sind, sind Legierungen, die wenigstens ein Chalcogen enthalten. Phasenwechselspeicher sind beispielsweise in N. Takaura et al., "A Ge2Sb2Te5 phase-change memory cell featuring a tungsten heater electrode for low power, highly stable, and short-read-cycle operations", IEDM, 2003 beschrieben.
  • Ferner kommen als resistive Speicherzellen auch Perovskit-Speicherzellen in Frage. Bei solchen Perovskit-Speicherzellen wird durch eine Ladungsträgerinjektion ein Strukturübergang zwischen einem hoch- und einem niedrigohmigen Zustand verursacht. Perovskit-Speicherzellen sind beispielsweise in S. Q. Liu et al., Appl. Phys. Lett. 76, 2749, 2000 und W. W. Zhuang et al., IEDM 2002 beschrieben.
  • Ferner sind als resistive Speicherzellen amorphe Si:H-Speicherzellen verwendbar. Bei solchen Speicherzellen lässt sich amorphes Si zwischen zwei Metallelektroden nach einem Formierschritt durch elektrische Pulse zwischen einem hochohmigen und einem niedrigohmigen Zustand schalten. Amorphes Si:H-Speicherzellen sind beispielsweise in S. Gangophadhyay et al., Jpn. J. Appl. Phys. 24, 1363, 1985 und A. E. Owen et al., Proceedings of the 5th International Conference on Solid State and Integrated Circuit Technology, 830, 1998 beschrieben.
  • Weiterhin kommen für die resistiven Speicherzellen Polymer-/organische Speicher beispielsweise auf der Basis von Charge-Transferkomplexen in Frage, die ebenfalls zwischen einem hoch- und einem niedrigohmigen Zustand geschaltet werden können. Solche Polymer-/organische Speicherzellen sind beispielsweise in R. Sezi et al. "Organic Materials for High-Density Non-Volatile Memory Applications", IEDM, 2003 beschrieben.
  • Die resistiven Speicherzellen weisen je nach ihrer spezifischen Ausführung verschiedene AN-Widerstände auf. Erfindungsgemäß ist es jedoch bevorzugt, wenn das resistive Schaltelement einen AN-Widerstand im Bereich von ca. 10 kOhm bis ca. 100 kOhm aufweist. Ein solcher AN-Widerstand ist beispielsweise in Phasenwechsel-Speicherzellen (siehe N. Takaura et al., "A Ge2Sb2Te5 phase-change memory cell feature a tungsten heater electrode for low Power, highly stable and short-read-cycle operations", IEDM, 2003) und CBRAM-Speicherzellen (siehe z. B. R. Symanczyk et al., "Electrical characterization of solid state ionic memory elements", NVMTS'03, San Diego, 2003) realisiert.
  • Durch die erfindungsgemäße Speicherzellen-Anordnung lässt sich in äußerst vorteilhafter Weise eine sehr kompakte Speicherzellenfeldarchitektur mit einem minimalen Adressleitungsabstand von 2 F realisieren. Im Gegensatz zu den eingangs beschriebenen, im Stand der Technik bekannten, Speicherzellen-Anordnungen lassen sich Störspannungen beim Schreiben bzw. Löschen einzelner Speicherzellen, die sich auf andere benachbarte Speicherzellen auswirken, durch die über die jeweiligen Transistoren eines Speicherelements kurzgeschlossenen Speicherzellen vermeiden. Die Ansteuerung der einzelnen Speicherzellen erfolgt über Bitleitungen und die Wortleitungen, welche über die Transistorgates bzw. Transistorbasen die einzelnen Transistoren auf Durchlass schalten und damit den dazu gehörigen Speicherwiderstand kurzschließen. Die so überbrück ten resistiven Speicherzellen sind für Schreib- bzw. Löschvorgänge transparent, da der Strom jeweils nur über den Bypass-Transistor fließt, und tragen somit bei Lesevorgängen nicht zum Lesesignal bei. Erst wenn der zur Speicherzelle gehörende Transistor eines Speicherelements ausgeschaltet wird, kann diese Speicherzelle gelesen bzw. geschrieben oder gelöscht werden. Bei Aktivierung einer resistiven Speicherzelle innerhalb einer Kette wird somit der zugehörige Transistor abgeschaltet, so dass ein an die Kette angelegtes Spannungssignal vollständig über die so selektierte Speicherzelle abfällt bzw. ein Stromsignal den Weg über die nicht selektierten Bypass-Transistoren, sowie den einen ausgewählten Speicherwiderstand nimmt. Über das Auswahlmittel, insbesondere den Auswahltransistor, wird dabei unter den vielen an einer Bitleitung hängenden Einzelketten die gewünschte Bitleitung ausgewählt.
    •
  • Die Erfindung wird nun anhand von Ausführungsbeispielen näher erläutert, wobei Bezug auf die beigefügten Zeichnungen genommen wird.
  • 1 zeigt eine herkömmliche so genannte Cross-Point-Zell-Architektur von resistiven Speicherzellen mit Diodenisolation;
  • 2 zeigt eine herkömmliche so genannte 1-Transistor-1-Resistor-Anordnung von Speicherzellen;
  • 3 zeigt eine Ausführungsform der erfindungsgemäßen Speicherzellen-Anordnung;
  • 4A zeigt die Kette von Speicherelementen von 3 der erfindungsgemäßen Speicherzellen-Anordnung, bei welcher keine Speicherzelle ausgewählt ist;
  • 4B zeigt die Kette von Speicherelementen von 3 der erfindungsgemäßen Speicherzellen-Anordnung, bei welcher eine Speicherzelle ausgewählt ist;
  • 5 zeigt beispielhaft ein Layout für die erfindungsgemäße Speicherzellen-Anordnung.
  • 1 und 2 zeigen jeweils eine im Stand der Technik bekannte resistive Speicherzellen-Anordnung, welche bereits eingangs beschrieben wurden und deshalb hier nicht mehr näher erläutert werden müssen.
  • 3 zeigt beispielhaft eine Ketten-Architektur für eine resistive Speicherzellen-Anordnung gemäß vorliegender Erfindung. Demnach ist eine Kette von (hier sechs dargestellten) Speicherelementen 6, die in Serie verschaltet sind, über einen Auswahltransistor 7 mit einer elektrischen Verbindungsleitung 5, die ihrerseits mit einer Bitleitung BL elektrisch leitend verbunden ist, elektrisch leitend verbunden. Jedes Speicherelement 6 ist aus einem Transistor 4 in Form eines Feldeffekttransistors mit einer hierzu parallel geschalteten resistiven Speicherzelle 1 zusammengesetzt. Die Gates der Feldeffekttransistoren 4 sind jeweils mit einer separaten Wortleitung WL elektrisch leitend verbunden. Jede Kette 8 ist mit ihrem Ende, welches dem mit einer Bitleitung BL elektrisch leitend verbundenen Ende entgegengesetzt ist, mit Erde 9 verbunden. Zudem sind alle resistiven Speicherzellen 1 miteinander elektrisch leitend verbunden. Obgleich in 3 lediglich sechs Speicherelemente 6 zeichnerisch dargestellt sind, wird durch die Wiederholungspunkte angedeutet, dass weitere Speicherelemente an der Kette 8 angehängt sein können. Die Anzahl der Speicherelemente 6, welche innerhalb der Kette 8 in Serie verschaltet sind, ergibt sich hierbei aus dem Verhältnis des AN-Widerstands eines Feldeffekttransistors 4 zu dem AN-Widerstand einer resistiven Speicherzelle 1, d. h. aus einem für die praktische Messung geeigneten Verhältnis der parasitären Transistorwiderstände zu dem AN-Widerstand einer resistiven Speicherzelle 1.
  • Die 4A und 4B veranschaulichen den Vorgang der Auswahl einer resistiven Speicherzelle 1 innerhalb der in 3 gezeigten Kette von Speicherelementen. 4A zeigt hierbei einen Zustand, in welchem keine resistive Speicherzelle 1 der Kette 8 aktiviert ist. In diesem Zustand sind alle Feldeffekttransistoren 4, mit Ausnahme des Auswahltransistors 7, eingeschaltet (liegen auf hohem Potential hi), d. h. die Feldeffekttransistoren 4 sind in Durchlass geschaltet. Auf diese Weise werden alle resistiven Speicherzellen 1 durch die Feldeffekttransistoren 4 kurzgeschlossen, so dass ein Stromsignal den Weg über die Feldeffekttransistoren 4 nimmt.
  • In den 4A und 4B sind alle Feldeffekttransistoren vom Anreicherungstyp, so dass zum Anschalten eines Feldeffekttransistors dessen Gate mit einem hohen Potenzial hi beaufschlagt werden muss. Gleichermaßen ist es jedoch auch möglich, dass die Feldeffekttransistoren vom Verarmungstyp (normally on) sind, wobei in diesem Fall lediglich die Wortleitungsansteuerungspegel invertiert werden müssen.
  • Da die Kette 8 in 4A nicht ausgewählt ist, ist das Gate des Auswahltransistors 7 mit Potenzial 0 beaufschlagt. Ebenso liegt in diesem Zustand, da keine Speicherzelle aktiviert ist, an der Bitleitung BL das Potenzial 0 an.
  • 4B zeigt einen Zustand, in welchem eine Wortleitung mit Potenzial 0 beaufschlagt wird, so dass der zugehörige Feldeffekttransistor 4 gesperrt ist. Zudem ist das Gate des Auswahltransistors 7 mit einem hohen Potenzial (hi) beaufschlagt, so dass der Auswahltransistor 7 in Durchlass geschaltet ist und die Kette 8 ausgewählt ist. An der Bitleitung BL liegt ebenso ein hohes Potenzial (hi) an.
  • Durch das Sperren des Feldeffekttransistors 4 in dem Speicherelement 10 wird bewirkt, dass das an die Kette 8 über die Bitleitung BL angelegte hohe Potenzial hi vollständig über die so selektierte Speicherzelle 1 abfällt bzw. ein Stromsignal den Weg über die nicht selektierten Bypass-Transistoren, sowie die eine ausgewählte resistive Speicherzelle 1 nimmt. Die auf diese Weise ausgewählte resistive Speicherzelle 1 kann nun geschrieben bzw. gelöscht und gelesen werden, wobei alle anderen resistiven Speicherzellen 1 der Kette 8 über ihre jeweiligen Ansteuertransistoren 4 kurzgeschlossen sind, was zuverlässig Potenzialfluktuationen und ähnliche Signale verhindert.
  • 5 zeigt ein mögliches Layout mit einer Zellengröße von (4 + x)F2. 5 zeigt den Schnitt durch ein Halbleitersubstrat 11 entlang einer Bitleitung BL. In dem Halbleitersubstrat 11 sind die Anschlusszonen 12, d. h. Source oder Drain, der Feldeffekttransistoren ausgeformt. In der Umgebung der Anschlusszonen 12, oberhalb einer zwischen den Anschlusszonen 12 angeordneten Kanalzone, befinden sich die Gates der Feldeffekttransistoren, welche den Wortleitungen WL entsprechen. Oberhalb der Wortleitungen WL befinden sich resistive Speicherzellen 13, wobei jeweils zwei Speicherzellen über einen elektrischen Kontakt 14 miteinander verbunden sind. Die resistiven Speicherzellen 13 sind in Form von CBRAM-Speicherzellen mit zwei Elektroden und einem zwischen den beiden Elektroden angeordneten Festkörperelektrolyten ausgebildet. Die Elektroden der resistiven Speicherzellen 13 sind über elektrische Kontakte 15 miteinander verbunden, so dass die Speicherelemente, die jeweils aus einer resistiven Spei cherzelle und einem Feldeffekttransistor aufgebaut sind, in Serie verschaltet sind. Wie in 5 gezeigt ist, beträgt der minimale Abstand zwischen angrenzenden elektrischen Kontakten 15 2 F. Ebenso beträgt der Abstand zwischen angrenzenden Wortleitungen WL und angrenzenden Bitleitungen BL 2 F.

Claims (15)

  1. Speicherzellen-Anordnung mit einer Mehrzahl von Wort- (WL) und Bitleitungen (BL) und wenigstens einer mit einer der Bitleitungen elektrisch leitend verbundenen Kette (8) von in Serie geschalteten Speicherelementen (6), welche Speicherelemente (6) jeweils aus einer resistiven Speicherzelle (1), die zwischen einem niedrigohmigen AN-Zustand und einem hochohmigen AUS-Zustand geschaltet werden kann, und einem mit der resistiven Speicherzelle (1) in Parallelschaltung elektrisch leitend verbundenen Transistor (4) aufgebaut sind, wobei der AN-Widerstand des in Durchlass geschalteten Transistors (4) eines Speicherelements (6) kleiner ist als der AN-Widerstand der in ihren niedrigohmigen AN-Zustand geschalteten Speicherzelle (1), und wobei jeder Transistor (4) einer jeweiligen Kette (8) mit einer der Wortleitungen elektrisch leitend verbunden ist.
  2. Speicherzellen-Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass jede Kette (8) über ein Auswahlmittel, insbesondere Auswahltransistor (7), mit der Bitleitung verbunden ist.
  3. Speicherzellen-Anordnung nach Anspruch 1 oder 2, bei welcher der AN-Widerstand der resistiven Speicherzelle (1) eines Speicherelements das ca. 10-fache bis ca. 1000-fache des AN-Widerstands des Transistors (4) des Speicherelements beträgt.
  4. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche, bei welcher eine Kette mit Erde elektrisch leitend verbunden ist.
  5. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche 1 bis 3, bei welcher eine Kette (8) mit einem Ele ment aus der Gruppe bestehend aus einem Pol einer Stromquelle, einem Pol einer Spannungsquelle und dem Eingang eines Sense-Verstärkers elektrisch leitend verbunden ist.
  6. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche, bei welcher die Transistoren Feldeffekttransistoren sind.
  7. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche, bei welcher maximal 104 Transistoren, insbesondere 10 bis 100 Transistoren, jeweils in einer Kette in Serie verschaltet sind.
  8. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen maximalen Adressleitungsabstand von 2 F.
  9. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die resistive Speicherzelle eine Festkörperelektrolytspeicherzelle ist.
  10. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die resistive Speicherzelle eine Phasenwechselspeicherzelle ist.
  11. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die resistive Speicherzelle eine Perovskit-Speicherzelle ist.
  12. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die resistive Speicherzelle eine amorphe Si:H-Speicherzelle ist.
  13. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die resistive Speicherzelle eine Polymer-organische Speicherzelle ist.
  14. Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die resistive Speicherzelle einen AN-Widerstand im Bereich von ca. 10 kOhm bis ca. 100 kOhm aufweist.
  15. Halbleiterspeicher, umfassend eine Speicherzellen-Anordnung nach einem der vorhergehenden Ansprüche.
DE102004026003A 2004-05-27 2004-05-27 Resistive Speicherzellen-Anordnung Expired - Fee Related DE102004026003B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004026003A DE102004026003B3 (de) 2004-05-27 2004-05-27 Resistive Speicherzellen-Anordnung
PCT/DE2005/000928 WO2005117026A1 (de) 2004-05-27 2005-05-20 Resistive speicherzellen-anordnung
US11/604,397 US20070121369A1 (en) 2004-05-27 2006-11-27 Resistive memory cell arrangement and a semiconductor memory including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004026003A DE102004026003B3 (de) 2004-05-27 2004-05-27 Resistive Speicherzellen-Anordnung

Publications (1)

Publication Number Publication Date
DE102004026003B3 true DE102004026003B3 (de) 2006-01-19

Family

ID=34970363

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004026003A Expired - Fee Related DE102004026003B3 (de) 2004-05-27 2004-05-27 Resistive Speicherzellen-Anordnung

Country Status (3)

Country Link
US (1) US20070121369A1 (de)
DE (1) DE102004026003B3 (de)
WO (1) WO2005117026A1 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
DE602005005676T2 (de) * 2005-09-26 2009-04-23 Qimonda Ag Mikroelektronische Vorrichtung mit Speicherelementen und Verfahren zu ihrer Herstellung
US7423281B2 (en) 2005-09-26 2008-09-09 Infineon Technologies Ag Microelectronic device with a plurality of storage elements in serial connection and method of producing the same
EP1986246B1 (de) * 2006-02-09 2013-10-09 NEC Corporation Schalteinrichtung, umschreibbare integrierte logikschaltung und speicheranordnung
US7474555B2 (en) * 2006-03-17 2009-01-06 Thomas Nirschl Integrated circuit including resistivity changing material element
US7560723B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7436695B2 (en) 2006-11-21 2008-10-14 Infineon Technologies Ag Resistive memory including bipolar transistor access devices
US7876597B2 (en) 2007-09-19 2011-01-25 Micron Technology, Inc. NAND-structured series variable-resistance material memories, processes of forming same, and methods of using same
US9129845B2 (en) 2007-09-19 2015-09-08 Micron Technology, Inc. Buried low-resistance metal word lines for cross-point variable-resistance material memories
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
KR20090090563A (ko) * 2008-02-21 2009-08-26 삼성전자주식회사 저항 기억 요소를 포함하는 반도체 소자
KR101480292B1 (ko) * 2008-03-17 2015-01-12 삼성전자주식회사 상변화막을 포함하는 반도체 소자의 형성 방법
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
KR101481401B1 (ko) * 2008-05-19 2015-01-14 삼성전자주식회사 비휘발성 기억 장치
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US7830693B2 (en) * 2008-11-12 2010-11-09 Seagate Technology Llc NAND based resistive sense memory cell architecture
JP5462490B2 (ja) * 2009-01-19 2014-04-02 株式会社日立製作所 半導体記憶装置
US8320178B2 (en) 2009-07-02 2012-11-27 Actel Corporation Push-pull programmable logic device cell
US8222704B2 (en) * 2009-12-31 2012-07-17 Nantero, Inc. Compact electrical switching devices with nanotube elements, and methods of making same
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8947913B1 (en) 2010-05-24 2015-02-03 Adesto Technologies Corporation Circuits and methods having programmable impedance elements
US8331127B2 (en) 2010-05-24 2012-12-11 Macronix International Co., Ltd. Nonvolatile memory device having a transistor connected in parallel with a resistance switching device
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
TWI482155B (zh) * 2010-07-05 2015-04-21 Macronix Int Co Ltd 記憶體裝置、讀取記憶胞方法與程式化記憶體陣列方法
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9806736B2 (en) 2014-04-26 2017-10-31 Hewlett Packard Enterprise Development Lp Switched memristor analog-to-digital conversion
US9728721B2 (en) * 2014-07-25 2017-08-08 Globalfoundries Singapore Pte. Ltd. Resistive memory device
US9647037B2 (en) 2015-08-25 2017-05-09 Qualcomm Incorporated Resistive random access memory device with resistance-based storage element and method of fabricating same
US10270451B2 (en) 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
US9953705B2 (en) 2016-04-26 2018-04-24 Western Digital Technologies, Inc. Planar memory cell architectures in resistive memory devices
US10147485B2 (en) 2016-09-29 2018-12-04 Microsemi Soc Corp. Circuits and methods for preventing over-programming of ReRAM-based memory cells
WO2018106450A1 (en) * 2016-12-09 2018-06-14 Microsemi Soc Corp. Resistive random access memory cell
US10522224B2 (en) 2017-08-11 2019-12-31 Microsemi Soc Corp. Circuitry and methods for programming resistive random access memory devices
WO2021120136A1 (zh) * 2019-12-19 2021-06-24 浙江大学 存储计算阵列及模组、数据计算方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1326258A2 (de) * 2001-12-27 2003-07-09 STMicroelectronics S.r.l. Nichtflüchtiger Phasenänderungsspeicher mit nur einer Speisespannung, Kaskoden-Spaltenauswahl und gleichzeitigen Wortlese- und -schreiboperationen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2959066B2 (ja) * 1990-07-11 1999-10-06 日本電気株式会社 不揮発性半導体記憶装置およびその駆動方法
US5936880A (en) * 1997-11-13 1999-08-10 Vlsi Technology, Inc. Bi-layer programmable resistor memory
CN1225024C (zh) * 2000-07-25 2005-10-26 松下电器产业株式会社 半导体存储装置及其驱动方法
US6490194B2 (en) * 2001-01-24 2002-12-03 Infineon Technologies Ag Serial MRAM device
DE10103313A1 (de) * 2001-01-25 2002-08-22 Infineon Technologies Ag MRAM-Anordnung
EP1324345A1 (de) * 2001-12-27 2003-07-02 STMicroelectronics S.r.l. Nichtflüchtige Speicheranordnung mit einziger Speisespannung mit Kaskode-Spaltendekodiererung
US6791867B2 (en) * 2002-11-18 2004-09-14 Hewlett-Packard Development Company, L.P. Selection of memory cells in data storage devices
DE102004041330B3 (de) * 2004-08-26 2006-03-16 Infineon Technologies Ag Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
US7423281B2 (en) * 2005-09-26 2008-09-09 Infineon Technologies Ag Microelectronic device with a plurality of storage elements in serial connection and method of producing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1326258A2 (de) * 2001-12-27 2003-07-09 STMicroelectronics S.r.l. Nichtflüchtiger Phasenänderungsspeicher mit nur einer Speisespannung, Kaskoden-Spaltenauswahl und gleichzeitigen Wortlese- und -schreiboperationen

Also Published As

Publication number Publication date
WO2005117026A1 (de) 2005-12-08
US20070121369A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
DE102004026003B3 (de) Resistive Speicherzellen-Anordnung
DE102004041330B3 (de) Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
DE102004020575B3 (de) Halbleiterspeicherbauelement in Cross-Point-Architektur
DE602004007173T2 (de) Nichtflüchtiger Halbleiterspeicher
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
US9013911B2 (en) Memory array architecture with two-terminal memory cells
DE102006038899B4 (de) Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
DE102008030418B4 (de) Quasi-Differenzielle Leseoperation
DE112011101999T5 (de) Schreib- und Löschmethode für eine resistive Speichervorrichtung
DE102004047666B4 (de) Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
DE102018125815A1 (de) Resistive Direktzugriffsspeichervorrichtung
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE102008026432A1 (de) Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
DE102004045219B4 (de) Anordnung und Verfahren zum Auslesen von Widerstandsspeicherzellen
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
EP1835509A1 (de) Speicherzelle, Speicher mit einer Speicherzelle und Verfahren zum Einschreiben von Daten in eine Speicherzelle
DE102004051152B4 (de) NOR-Speicheranordnung von resistiven Speicherelementen
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE102006010531A1 (de) Speichervorrichtung und Verfahren zum Betreiben einer solchen Speichervorrichtung
DE102005003025B4 (de) PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung
DE102004059642B4 (de) Verfahren zum Schalten eines resistiven Speicherelements
DE102020106721A1 (de) Speicherzelle mit eingebauter verstärkungsfunktion, speichervorrichtung und verfahren zu deren verwendung
DE102009023153A1 (de) Speicherelement, Speichermatrix und Verfahren zum Betreiben
DE102004037152A1 (de) Speicherzelle, Speichereinrichtung sowie Verfahren zu deren Betrieb
DE602005005676T2 (de) Mikroelektronische Vorrichtung mit Speicherelementen und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee