CN1225024C - 半导体存储装置及其驱动方法 - Google Patents
半导体存储装置及其驱动方法 Download PDFInfo
- Publication number
- CN1225024C CN1225024C CNB011200413A CN01120041A CN1225024C CN 1225024 C CN1225024 C CN 1225024C CN B011200413 A CNB011200413 A CN B011200413A CN 01120041 A CN01120041 A CN 01120041A CN 1225024 C CN1225024 C CN 1225024C
- Authority
- CN
- China
- Prior art keywords
- ferro
- electric materials
- voltage
- transistor
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
Abstract
一种半导体存储装置,存储单元包括利用强电介质膜的极化偏位来储存数据的强电介质电容器30,和与该强电介质电容器30并联连接的选择晶体管20。在沿位线方向连续连接多个强电介质电容器30的串联电路的一端侧上,连接通过检测所选择的强电介质电容器30的强电介质膜极化偏位来读出数据的读出晶体管10,利用多个强电介质电容器30、多个选择晶体管20以及1个读出晶体管10来构成存储单元部分。能提高半导体存储装置的保持特性。
Description
技术领域
本发明涉及一种具有强电介质电容器的半导体存储装置及其驱动方法。
背景技术
如图6所示,作为具有强电介质电容器的半导体存储装置,众所周知的是:包括具有漏极区域1a、源极区域1b以及栅极1c的场效应型晶体管(以下称作FET)1,和具有上电极2a、下电极2b以及强电介质膜2c的强电介质电容器2,并在FET1的栅极1c上连接强电介质电容器2的下电极2b,并且将强电介质电容器2用于FET1栅极电位控制的非破坏性读出方式的半导体存储装置。而且,在图6中,3表示衬底。
当把数据存入该半导体存储装置中时,要在作为控制电极的强电介质电容器2的上电极2a和衬底3之间外加存入电压。
例如,如果通过对衬底3外加正电压(控制电压)来把数据存入上电极2a,则在强电介质电容器2的强电介质膜2c上产生向下的极化。而后,即使将上电极2a接地,在FET1的栅极1c上仍然残留有正电荷,所以栅极1c的电位为正。
如果栅极1c的电位超过FET1的阈值电压,则FET1为“导通”状态,所以若把电位差加到漏极区域1a和源极区域1b之间,则电流就会在漏极区域1a和源极区域1b之间流动。象这样,把这种电流在漏极区域1a和源极区域1b之间流动的强电介质存储器的逻辑状态例如定义为“1”。
另一方面,如果把相对于衬底3为负的电压外加到强电介质电容器2的上电极2a上,则在强电介质电容器2的强电介质膜2c上产生向上的极化。而后,即使将上电极2a接地,因为在FET1的栅极1c上残留有负电荷,所以栅极1c的电位为负。此时,栅极1c的电位通常比FET1的阈值电压要小,所以FET1为“截止”状态,因此即使把电位差加到漏极区域1a和源极区域1b之间,在漏极区域1a和源极区域1b之间也不会有电流流动。象这样,把这种在漏极区域1a和源极区域1b之间没有电流流动的强电介质存储器的逻辑状态例如定义为“0”。
即使切断向强电介质电容器2提供的电源,即,即使不将电压外加到强电介质电容器2的上电极2a上,也能保存所述各逻辑状态,所以能实现非易失性存储装置。即,在某期间内切断供给电源之后,如果再次供给电源,把电压加到漏极区域1a和源极区域1b之间,则当强电介质存储器的逻辑状态为“1”时,在漏极区域1a和源极区域1b之间有电流流动,所以能读出数据“1”;另一方面,当强电介质存储器的逻辑状态为“0”时,在漏极区域1a和源极区域1b之间没有电流流动,所以能读出数据“0”。
即使在切断电源期间,为了正确地保存数据(象这样,把保存数据的特性称为保持特性),即使在切断电源期间,当数据为“1”时,有必要把FET1的栅极1c的电位经常维持在高于FET1阈值电压的水平上,而且当数据为“0”时,有必要把FET1的栅极1c的电位经常维持在负电压的水平上。
但是,在切断电源期间,强电介质电容器2的上电极2a以及衬底3成为接地电位,所以栅极1c的电位处于孤立状态。因此,理想的情况是如图7所示的那样,将数据存入强电介质电容器2时的滞后回线4和偏置电压为0V时的FET1栅极电容性负载线5之间的第1交点c的电位变为栅极1c对应数据“1”的电位,同时滞后回线4和栅极电容性负载线5之间的第2交点d的电位变为栅极1c对应数据“0”的电位。而且,在图7中,纵轴表示出现在上电极2a(或栅极1c)上的电荷Q,横轴表示电压V。
但是,实际上强电介质电容器2并非理想的绝缘体而是具有电阻成分,所以通过该电阻成分后,栅极1c的电位会下降。该电位下降呈指数函数性质,具有用FET1栅极电容和强电介质电容器2电容的并联总电容乘以强电介质电容器2的电阻成分后所得的时间常数,该时间常数至多为104秒。因此,栅极1c的电位经过数小时后就会下降为原来的一半。
如图7所示,栅极1c的电位在第1交点c处为1V,所以如果该电位下降为原来的一半,则栅极1c的电位变为0.5V,低于FET1的阈值电压(一般为0.7V),所以本应为“导通”状态的FET1在很短的时间内就变为“截止”状态。
这样一来,将强电介质电容器2用于控制FET1栅极电位方式的强电介质存储器,虽然具有在读出数据之后不需要再进行存入工作这一优点,但却存在着以下问题。即,虽然在存入数据之后,在FET栅极1c上产生电位,并由保持该栅极电位的能力来决定保持特性,但由于强电介质电容器2的电阻成分使强电介质电容器2到达放电的时间常数很短,所以数据保持能力很低,即存在着保持特性不良这一问题。
而且,伴随着半导体集成电路装置的高集成化以及细微化,要求减小搭载在半导体集成电路装置上的半导体存储装置的面积,但是在以往的半导体存储装置中,各存储单元具有:强电介质电容器2,和用于读出储存在该强电介质电容器2中数据的FET1,所以还存在着不能充分地减小各存储单元以及半导体存储装置的面积这一问题。
发明内容
鉴于所存在的问题,本发明的第1目的在于:提高具有利用强电介质膜极化偏位来存储数据的强电介质电容器的半导体存储装置的保持特性;本发明的第2目的在于:减小具有所述构成的半导体存储装置的面积。
本发明的半导体存储装置包括:存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、栅极与多个强电介质电容器的一端侧相连接并且通过检测从多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;置位线,其与连续连接的多个强电介质电容器另一端侧相连接;位线,其一端侧与读出晶体管漏极连接;复位线,其一端侧与读出晶体管源极连接,在存入时外加存入电压,而在读出时外加接地电位;多条字线,其与多个强电介质电容器的每一个对应设置,并从多个强电介质电容器中选择进行数据存入或读出的强电介质电容器。
如果根据本发明的半导体存储装置,则因为检测所选择的强电介质电容器的强电介质膜极化偏位的读出晶体管的栅极与在位线方向上连续连接的多个强电介质电容器的一端侧相连接,所以不需要在每一个存储单元上设置读出晶体管,所以能减小存储单元以及半导体存储装置的面积。
而且,因为垂直于位线而设置的多条字线从多个强电介质电容器中选择进行数据存入或数据读出的强电介质电容器,所以即使把1个读出晶体管连接到多个强电介质电容器上,也能准确地对所选择的强电介质电容器进行数据的存入或读出。
而且,当读出数据时,因为能利用读出晶体管具有的放大功能,所以能提高检测所选择的强电介质电容器的强电介质膜极化偏位的灵敏度。
本发明的半导体存储装置最好包括:分别与各强电介质电容器并联连接,并且各栅极分别连接各条字线的多个选择晶体管。
这样一来,通过控制外加在字线上的电压来使选择晶体管导通或截止,就能选择进行数据存入或数据读出的强电介质电容器。而且,因为使选择晶体管为导通状态能消除在强电介质电容器上电极和下电极之间感应出来电位差,因此能抑制由强电介质电容器的电阻成分所造成的电位下降,所以能提高保持特性。
在本发明的半导体存储装置中,在读出晶体管的栅极上感应出按照强电介质电容器的电容值和读出晶体管栅极电容值的比,来对外加在置位线上的读出电压进行了分压的第1分压,最好将读出电压的大小设定为能使不等式VR>VT>VS(其中,VT是读出晶体管的阈值电压;VS是当在所选择的强电介质电容器上存入数据时,在读出晶体管的栅极上感应出的第1分压;VR是当所选择的强电介质电容器不存入数据时,在读出晶体管的栅极上感应出的第1分压的关系成立。
象这样,如果将读出电压的大小设定为能使不等式VR>VT>VS的关系成立,则即使消除了在强电介质电容器上电极和下电极之间感应出来电位差,也能毫无妨碍地读出保存在强电介质电容器中的数据。
在本发明的半导体存储装置中,在强电介质电容器的上电极和下电极之间,感应出按照强电介质电容器的电容值和读出晶体管栅极电容值的比,对外加在置位线上的读出电压进行了分压的第2分压,最好将读出电压的大小设定为:使第2分压不超过强电介质电容器的矫顽电压。
象这样,如果将读出电压的大小设定为使外加在强电介质电容器的上电极和下电极之间的第2分压不超过强电介质电容器矫顽电压,则当消除外加在置位线上的读出电压时,能使强电介质膜的极化偏位准确地返回到数据读出之前的偏位上。
本发明的半导体存储装置最好具有:一端侧连接位线的另一端侧的电阻性负载。
这样一来,就能检测当在置位线上外加读出电压时,由于流动在读出晶体管的漏极和源极之间的电流,即流动在位线中的电流而在电阻性负载两端产生的电压变化,所以能检测储存在所选择的强电介质电容器中的数据。而且,由于电阻性负载而产生的电压变化,与由于电容性负载而产生的电压变化不同,在外加读出电压期间的任何时候都能进行检测,所以使检测电压的变化变得比较容易。
当本发明的半导体存储装置具有电阻性负载时,该电阻性负载最好是MOS型晶体管。
这样一来,就能有效地驱动电阻性负载。
本发明的半导体存储装置最好具有:当具有电阻性负载时,在该电阻性负载的另一端上外加电源电压,根据所选择的强电介质电容器的强电介质膜极化偏位,来比较由于不同的读出晶体管漏极和源极之间流动的电流而在电阻性负载两端产生的电压变化和基准电压的比较部件。
这样一来,当在置位线上外加读出电压时,通过比较由于流动在读出晶体管的漏极和源极之间的电流,即流动在位线中的电流而在电阻性负载两端产生的电压变化和基准电压,就能简单而可靠地检测储存在所选择的强电介质电容器中的数据。
本发明的半导体存储装置包括:具有与存储单元部分同样的构成,并且设在存储单元部分字线方向上的其他的存储单元部分;一端侧连接构成其他存储单元部分的其他的读出晶体管漏极的其他的位线;一端侧连接位线的另一端,并且另一端侧连接电源电压的一个电阻性负载;一端侧连接其他位线的另一端,并且另一端侧连接电源电压的其他的电阻性负载;置位线还连接构成其他存储单元部分的多个强电介质电容器的另一端侧,复位线还连接构成其他存储单元部分的其他读出晶体管的源极;最好还具有:当在置位线上外加读出电压时,比较由于流动在读出晶体管的漏极和源极之间的电流而在一个电阻性负载两端产生的第1电压变化,和由于流动在其他读出晶体管的漏极和源极之间的电流而在其他的电阻性负载两端产生的第2电压变化的比较部件。
这样一来,通过比较由于流动在构成读出数据的存储单元部分的读出晶体管的漏极和源极之间的电流而在一个电阻性负载两端产生的第1电压变化,和由于流动在构成不读出数据的其他存储单元部分的其他读出晶体管的漏极和源极之间的电流而在其他的电阻性负载两端产生的第2电压变化,就能可靠地检测存入构成读出数据的存储单元部分的所选择的强电介质电容器中的数据。
本发明的第1半导体存储装置的驱动方法,所驱动的半导体存储装置包括:存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与多个强电介质电容器的一端侧相连接并且通过检测从多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;置位线,其与连续连接的多个强电介质电容器另一端侧相连接;位线,其一端侧与读出晶体管漏极连接;复位线,其一端侧与读出晶体管源极连接;多条字线,其与所述多个强电介质电容器的每一个对应并且与位线互相垂直地设置,并选择所选择的强电介质电容器;当选择所选择的强电介质电容器时或将数据存入所选择的强电介质电容器时,外加到置位线、复位线以及字线上的电压为电源电压以及接地电压中的任意一个电压。
如果根据第1半导体存储装置的驱动方法,则当选择强电介质电容器时或将数据存入所选择的强电介质电容器时,外加到置位线、复位线以及字线上的电压为电源电压以及接地电压中的任意一个电压,所以不需要用来使强电介质电容器的强电介质膜极化偏位翻转的负电压发生电路。而且,因为在强电介质电容器的上电极以及下电极之间外加反向偏置电压时,不需要使外加在读出晶体管第1阱区域上的电位不同于外加在与读出晶体管第1阱区域不同的第2阱区域上的电位,所以不再需要分离第1阱区域和第2阱区域。
因此,能够减小半导体存储装置的面积。
本发明的第2半导体存储装置的驱动方法,所驱动的半导体存储装置包括:存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与多个强电介质电容器的一端侧相连接并且通过检测从多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;置位线,其与连续连接的多个强电介质电容器另一端侧相连接;位线,其一端侧与读出晶体管漏极连接;复位线,其一端侧与读出晶体管源极连接;多条字线,其与所述多个强电介质电容器的每一个对应并且与位线互相垂直地设置,并选择所选择的强电介质电容器;在读出数据时,当不选择构成存储单元部分的多个强电介质电容器中的任何一个时,使构成存储单元部分的读出晶体管处于截止状态。
如果根据第2半导体存储装置的驱动方法,则在读出数据时,当不选择构成该存储单元部分的多个强电介质电容器中的任何一个时,使构成该存储单元部分的读出晶体管处于截止状态,所以在位线和复位线之间没有电流流动。因此,在读出构成其他存储单元部分的其他强电介质电容器中的数据时,即使在构成该存储单元部分的强电介质电容器的上电极和下电极之间施加电压,也不妨碍读出构成其他存储单元部分的强电介质电容器中的数据。
因此,因为读出数据时的动作余地变大,所以能够实现稳定的工作。
本发明的第3半导体存储装置的驱动方法,所驱动的半导体存储装置包括:存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与多个强电介质电容器的一端侧相连接并且通过检测从多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;置位线,其与连续连接的多个强电介质电容器另一端侧相连接;位线,其一端侧与读出晶体管漏极连接;复位线,其一端侧与读出晶体管源极连接;多条字线,其与所述多个强电介质电容器的每一个对应并且与位线互相垂直地设置,并选择所选择的强电介质电容器;将数据存入到所选择的强电介质电容器中的工序包括:在将电源电压外加到置位线上的同时,将接地电压外加到复位线上,通过在所选择的强电介质电容器的上电极和下电极之间施加从电源电压中减去接地电压之后的电位差,使所选择的强电介质电容器的强电介质膜的极化方向面向电位差电位梯度方向的工序;此后,通过在置位线上外加接地电压,来消除外加在所选择的强电介质电容器的上电极和下电极之间的电位差的工序。
如果根据第3半导体存储装置的驱动方法,则在将数据存入到所选择的强电介质电容器中时,因为在所选择的强电介质电容器的上电极和下电极之间施加电位差,并存入了数据之后,消除了外加在所选择的强电介质电容器的上电极和下电极之间的电位差,所以能够抑制由强电介质电容器的电阻成分所造成的电位下降,从而使保持特性得以提高。
本发明的第4半导体存储装置的驱动方法,所驱动的半导体存储装置包括:存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与多个强电介质电容器的一端侧相连接并且通过检测从多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;置位线,其与连续连接的多个强电介质电容器另一端侧相连接;位线,其一端侧与读出晶体管漏极连接;复位线,其一端侧与读出晶体管源极连接;多条字线,其与所述多个强电介质电容器的每一个对应并且与位线互相垂直地设置,并选择所选择的强电介质电容器;消除储存在所选择的强电介质电容器中的数据的工序包括:在将接地电压外加到位线上的同时,将电源电压外加到复位线上,通过在所选择的强电介质电容器的上电极和下电极之间施加从电源电压中减去接地电压之后的电位差,使所选择的强电介质电容器的强电介质膜的极化方向面向电位差电位梯度方向的工序;此后,通过在复位线上外加接地电压,来消除外加在所选择的强电介质电容器的上电极和下电极之间的电位差的工序。
如果根据第4半导体存储装置的驱动方法,则在消除储存在所选择的强电介质电容器中的数据时,因为在所选择的强电介质电容器的上电极和下电极之间施加与存入数据时相反的电位差,并消除了数据之后,消除了外加在所选择的强电介质电容器的上电极和下电极之间的电位差,所以能够抑制由强电介质电容器的电阻成分所造成的电位下降,从而使保持特性得以提高。
本发明的第5半导体存储装置的驱动方法,所驱动的半导体存储装置包括:存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与多个强电介质电容器的一端侧相连接并且通过检测从多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;置位线,其与连续连接的多个强电介质电容器另一端侧相连接;位线,其一端侧与读出晶体管漏极连接;复位线,其一端侧与读出晶体管源极连接;多条字线,其与所述多个强电介质电容器的每一个对应并且与位线互相垂直地设置,并选择所选择的强电介质电容器;从所选择的强电介质电容器中读出数据的工序包括:在将电源电压外加到位线上并且将接地电压外加到复位线上,或者将接地电压外加到位线上并且将电源电压外加到复位线上的同时,还将读出电压外加到位线上时,检测在位线上产生的电压变化的工序;此后,通过在位线上外加接地电压,来消除外加在所选择的强电介质电容器的上电极和下电极之间的电位差的工序。
如果根据第5半导体存储装置的驱动方法,则在从所选择的强电介质电容器中读出数据时,因为在将读出电压外加到置位线上并读出数据之后,消除了外加在所选择的强电介质电容器的上电极和下电极之间的电位差,所以能够抑制由强电介质电容器的电阻成分所造成的电位下降,从而使保持特性得以提高。
本发明的第5半导体存储装置的驱动方法最好还包括:在消除电位差的工序之后,使读出晶体管成为截止状态的工序。
象这样,在读出数据之后,如果使读出晶体管成为截止状态,则因为在位线和复位线之间没有电流流动,所以与第2半导体存储装置的驱动方法一样,读出构成其他存储器单元部分的强电介质电容器的数据的工作不受影响,故此读出数据时的动作余地增大,所以能够实现稳定的工作。
本发明的第6半导体存储装置的驱动方法,所驱动的半导体存储装置包括:存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与多个强电介质电容器的一端侧相连接并且通过检测从多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;置位线,其与连续连接的多个强电介质电容器另一端侧相连接;位线,其一端侧与读出晶体管漏极连接;复位线,其一端侧与读出晶体管源极连接;多条字线,其与所述多个强电介质电容器的每一个对应并且与位线互相垂直地设置,并选择所选择的强电介质电容器;从所选择的强电介质电容器中读出数据的工序包括:在将电源电压外加到电阻性负载的另一端并且将接地电压外加到复位线上,或者将接地电压外加到电阻性负载的另一端并且将接地电压外加到复位线上的同时,还将读出电压外加到置位线上时,比较由于读出晶体管的漏极和源极之间流动的电流而在电阻性负载两端产生的电压变化和基准电压的工序;此后,通过在置位线上外加接地电压,来消除外加在所选择的强电介质电容器的上电极和下电极之间的电位差的工序。
如果根据第6半导体存储装置的驱动方法,则在从所选择的强电介质电容器中读出数据时,因为在将读出电压外加到置位线上时,比较连接在位线上的电阻性负载两端产生的电压变化和基准电压,所以能可靠地读出储存在所选择的强电介质电容器中的数据。而且,因为在从所选择的强电介质电容器中读出数据之后,消除了外加在所选择的强电介质电容器的上电极和下电极之间的电位差,所以能够抑制由强电介质电容器的电阻成分所造成的电位下降,从而使保持特性得以提高。
本发明的第6半导体存储装置的驱动方法最好还包括:在消除电位差的工序之后,使读出晶体管成为截止状态的工序。
象这样,在读出数据之后,如果使读出晶体管成为截止状态,则因为在位线和复位线之间没有电流流动,所以与第2半导体存储装置的驱动方法一样,读出构成其他存储器单元部分的强电介质电容器的数据的工作不受影响,故此读出数据时的动作余地增大,所以能够实现稳定的工作。
在本发明的第6半导体存储装置的驱动方法中,半导体存储装置包括:具有与存储单元部分同样的构成,并且设在存储单元部分字线方向上的其他的存储单元部分;一端侧连接构成其他存储单元部分的其他的读出晶体管漏极,并且另一端侧连接其他的电阻性负载的一端侧的其他位线;置位线还连接构成其他存储单元部分的多个强电介质电容器的另一端侧,同时复位线还连接构成其他存储单元部分的其他读出晶体管的源极;基准电压最好是在将电源电压外加到其他电阻性负载的另一端并且将接地电压外加到复位线上,或者将接地电压外加到其他电阻性负载的另一端并且将接地电压外加到复位线上的同时,还将读出电压外加到置位线上时,由于读出晶体管的漏极和源极之间流动的电流而在其他电阻性负载两端产生的电压变化。
这样一来,通过比较由于流动在构成读出数据的存储单元部分的读出晶体管的漏极和源极之间的电流而在一个电阻性负载两端产生的第1电压变化,和由于流动在构成不读出数据的其他存储单元部分的其他读出晶体管的漏极和源极之间的电流而在其他的电阻性负载两端产生的第2电压变化,就能可靠地检测存入构成读出数据的存储单元部分的所选择的强电介质电容器中的数据。
附图说明
下面简单说明附图:
图1(a)是实施例1半导体存储装置的等效电路图;图1(b)是表示实施例1半导体存储装置最下段存储单元以及读出晶体管构成的等效电路图。
图2是实施例2半导体存储装置的等效电路图。
图3是说明将数据存入实施例2半导体存储装置之后,消除外加在强电介质电容器的上电极和下电极之间的电位差时的强电介质电容器的电荷和电压关系的图。
图4是说明从实施例2半导体存储装置中读出数据时的强电介质电容器的电荷和电压关系的图。
图5是说明在实施例2半导体存储装置中,产生基准电位的电路的等效电路图。
图6是现有半导体存储装置的电路图。
图7是说明将数据存入现有半导体存储装置时的强电介质电容器的电荷和电压关系的图。
下面简要说明符号:
6—栅极电容负载线;7—栅极电容负载线;8—栅极电容负载线;10—读出晶体管;11—漏极区域;12—源极区域;13—栅极;14—衬底;20—选择晶体管;21—漏极区域;22—源极区域;23—栅极;30—强电介质电容器;31—上电极;32—下电极;33—强电介质电容器;WL1—第1字线;WL2—第2字线;WL3—第3字线;WL4—第4字线;BS1—第1控制线(第1置位线);BS2—第2控制线(第2置位线);RST—复位线;BL1—第1位线;BL2—第2位线;Q1—第1单元选择晶体管;Q2—第2单元选择晶体管;Q3—第3单元选择晶体管;Q4—第4单元选择晶体管;Q5—部分选择晶体管;Q50—部分选择晶体管;Q51—部分选择晶体管;Q6—读出选择晶体管;Q60—读出选择晶体管;Q61—读出选择晶体管;Q7—读出晶体管;Q70—读出晶体管;Q71—读出晶体管;Q8—负载晶体管;Q80—负载晶体管;Q81—负载晶体管;CF1—第1强电介质电容器;CF2—第2强电介质电容器;CF3—第3强电介质电容器;CF4—第4强电介质电容器;WL1—第1字线;WL2—第2字线;WL3—第3字线;WL4—第4字线;SRD—置位线;RST—复位线;BS—部分选择线;/BS—读出选择线;BL—位线;BL0—位线;BL1—位线;LS—第1控制线;;LG—第2控制线;SA—读出放大器;VDD—电源电压;VSS—接地电压;VRD—读出电压。
具体实施方式
下面,参照附图详细说明本发明的实施例。
实施例1
下面,参照图1(a)以及图1(b)来说明本发明实施例1的半导体存储装置及其驱动方法。
图1(a)表示实施例1半导体存储装置的等效电路图;利用使用强电介质膜的极化偏位来储存数据的强电介质电容器30,和与该强电介质电容器30并联连接的选择场效应型晶体管(以下简称为选择晶体管)20来构成存储单元。
在沿位线方向串联连接多个强电介质电容器30的串联电路的下端侧,连接通过检测从多个强电介质电容器30中选择的强电介质电容器30的强电介质膜极化偏位来读出数据的读出场效应型晶体管(以下简称为读出晶体管)10,利用多个强电介质电容器30、多个选择晶体管20以及1个读出晶体管10来构成存储单元部分,通过把具有同样构成的多个存储单元部分设置在与位线方向相互垂直的方向上(字线方向)来构成存储单元阵列。
图1(b)是表示最下段的存储单元以及读出晶体管10构成的等效电路图;读出晶体管10具有漏极区域11、源极区域12以及栅极13;选择晶体管20具有漏极区域21、源极区域22以及栅极23;强电介质电容器30具有上电极31、下电极32以及强电介质膜33;并且,在图1(b)中,14表示用于形成读出晶体管10的衬底。
如图1(a)、图1(b)所示,构成第1行存储单元的选择晶体管20的栅极23共同连接第1字线WL1;构成第2行存储单元的选择晶体管20的栅极23共同连接第2字线WL2;构成第3行存储单元的选择晶体管20的栅极23共同连接第3字线WL3;构成第4行存储单元的选择晶体管20的栅极23共同连接第4字线WL4。
在第1列存储单元部分中,第1列多个强电介质电容器30在位线方向上串联连接的串联电路的上端部,即第1行的强电介质电容器30的上电极31与第1控制线(第1置位线)BS1连接;第1列多个强电介质电容器30在位线方向上串联连接的串联电路的下端部,即第4行的强电介质电容器30的下电极32连接读出晶体管10的栅极13;读出晶体管10的漏极区域11连接第1位线BL1。
在第2列存储单元部分中,第2列多个强电介质电容器30在位线方向上串联连接的串联电路的上端部,即第1行的强电介质电容器30的上电极31与第2控制线(第2置位线)BS2连接;第2列多个强电介质电容30在位线方向上串联连接的串联电路的下端部,即第4行的强电介质电容器30的下电极32连接读出晶体管10的栅极13;读出晶体管10的漏极区域11连接第2位线BL2。
第1列的读出晶体管10的源极区域12以及第2列的读出晶体管20的源极区域12共同连接复位线RST。
(存入数据的工作)
实施例1半导体存储装置的存入工作情况如下。在此,就把数据存入到构成第1列第4行存储单元的强电介质电容器30中的情况进行说明。
首先,把所有读出晶体管10的衬底电位设定为接地电位VSS(0V),同时把第1控制线BS1、第2控制线BS2以及第1~第4字线WL1~WL4的电位也全部设定为接地电位VSS,而后,把第1控制线BS1的电位提高到电源电位VDD(5V)。
然后,把第1~第3字线WL1~WL3的电位提高到电源电压,而把第4字线WL4的电位保持在接地电位上。
这样—来,因为栅极连接第1~第3字线WL1~WL3的第1~第3行的选择晶体管10成为导通状态,而栅极连接第4字线WL4的第4行的选择晶体管10仍保持截止状态,所以构成第1列第4行存储单元的强电介质电容器30被选择了。
而且,在构成第1列第4行存储单元的强电介质电容器30的上电极31和下电极32之间外加电源电压VDD和接地电压VSS之间的电位差,所以在该强电介质电容器30的强电介质膜33上产生向下的极化,从而存入数据“1”。并且,如果把第1控制线BS1的电位从接地电压降到负电位(-5V),则存入到构成第1列第4行存储单元的强电介质电容器30中的数据“1”被消除,强电介质电容器30的逻辑状态变为数据“0”。
(读出数据的工作)
实施例1半导体存储装置的读出工作情况如下。在此,就把存入到构成第1列第4行存储单元的强电介质电容器30中的数据读出来的情况进行说明。
首先,把所有读出晶体管10的衬底电位设定为接地电位VSS(0V),同时把第1控制线BS1、第2控制线BS2以及第1~第4字线WL1~WL4的电位也全部设定为接地电位VSS,而后,把第1控制线BS1的电位提高到电源电位VDD(5V)。
然后,把第1~第3字线WL1~WL3的电位提高到电源电压,而把第4字线WL4的电位保持在接地电位上。
这样一来,因为栅极连接第1~第3字线WL1~WL3的第1~第3行的选择晶体管10成为导通状态,而栅极连接第4字线WL4的第4行的选择晶体管10仍保持截止状态,所以构成第1列第4行存储单元的强电介质电容器30被选择了。
以这种状态,如果在将第1位线BL1的电位设定为电源电位VDD的同时,还将复位线RST的电位设定为接地电压VSS,则当保存有数据“1”时,在读出晶体管10的漏极区域11和源极区域12之间有电流流动,而当保存有数据“0”时,在读出晶体管10的漏极区域11和源极区域12之间没有电流流动。这样一来,就能读出储存在构成第1列第4行存储单元的强电介质电容器30中的数据。
一完成数据读出工作,就将第4字线WL4的电位提高到电源电压,使栅极连接第4字线WL4的第4行选择晶体管10变成导通状态。这样一来,由于数据被读出的强电介质电容器30的上电极31和下电极32导通,所以在上电极31和下电极32之间产生的电位差被去除了。
如果根据实施例1,则由于检测所选择的强电介质电容器30的强电介质膜33极化偏位的读出晶体管10栅极13连接沿位线方向串联连接多个强电介质电容器30的一端侧,所以无需在每一个存储单元中配置读出晶体管,因此,能减小存储单元乃至半导体存储装置的面积。
而且,由于与位线相互垂直设置的第1~第4字线WL1~WL4选择进行数据存入或读出的强电介质电容器30,所以即使把1个读出晶体管连接到串联连接的多个强电介质电容器30上,也能切实地对所选择的强电介质电容器30进行数据的存入或数据的读出。
而且,当读出数据时,因为能利用读出晶体管10具有的放大功能,所以能提高检测所选择的强电介质电容器30的强电介质膜33的极化偏位的灵敏度。
而且,因为在读出数据之后,消除了外加在强电介质电容器30的上电极31和下电极32之间的电位差,所以能够抑制由强电介质电容器30的电阻成分所造成的电位下降,从而使保持特性得以提高。
实施例2
下面,参照图2~图4来说明本发明实施例2的半导体存储装置及其驱动方法。
可是,在实施例1的半导体存储装置中,为了在所选择的存储单元的强电介质电容器30中存入数据“1”之后,消去数据“1”,保持数据“0”,有必要将相对于读出晶体管10的衬底14为负的电压外加到第1控制线BS1上,或者将相对于第1控制线BS1为正的电压外加到读出晶体管10的衬底14上。
因此,如果根据前者的方法,就有必要设置负电压产生电路,而且,如果根据后者的方法,则有必要详细划分阱区域,对存储单元的衬底电位进行特定的控制。
而且,根据实施例1的半导体存储装置,当读出数据时,如果在读出晶体管10的栅极13上外加正电压,则当强电介质电容器30保存数据“1”时,正电压使强电介质膜33的极化向强调的方向移动;而当强电介质电容器30保存数据“0”时,正电压使强电介质膜33的极化向使之翻转的方向移动,所以存在着在反复进行读出工作时数据会消失这一问题。
而且,虽然是根据强电介质电容器30的强电介质膜33的极化方向,利用读出晶体管10的漏极区域11和源极区域12之间有电流流动或者没有电流流动来检测数据,但此时却新出现了以下问题:即,如何将漏极区域11和源极区域12之间的电流所产生的电压变化与基准电压进行比较的问题以及如何产生该基准电压的问题。
实施例2正是为了解决实施例1所具有的以上所述问题而设置的。
图2表示实施例2半导体存储装置的等效电路图;存储单元部分具有:串联连接的多个强电介质电容器CF1、CF2、CF3、CF4;并联连接各强电介质电容器,同时互相串联连接的多个单元选择场效应型晶体管(以下,简称为单元选择晶体管)Q1、Q2、Q3、Q4;栅极与串联连接的多个强电介质电容器的一端侧相连接的读出场效应型晶体管(以下,简称为读出晶体管)Q7。
利用第1强电介质电容器CF1以及第1单元选择场效应型晶体管Q1来构成第1存储单元;利用第2强电介质电容器CF2以及第2单元选择场效应型晶体管Q2来构成第2存储单元;利用第3强电介质电容器CF3以及第3单元选择场效应型晶体管Q3来构成第3存储单元;利用第4强电介质电容器CF4以及第4单元选择场效应型晶体管Q4来构成第4存储单元。
串联连接的多个单元选择场效应型晶体管的下端侧通过读出选择场效应型晶体管(以下,简称为读出选择晶体管)Q6连接复位线RST,同时,串联连接的多个强电介质电容器的上端侧以及串联连接的多个单元选择晶体管的上端侧通过部分选择场效应型晶体管(以下,简称为部分选择晶体管)Q5连接置位线SRD。并且,单元选择晶体管Q1~Q4、部分选择晶体管Q5、读出选择晶体管Q6以及读出晶体管Q7都是N沟道型晶体管。
在第1单元选择晶体管Q1的栅极上连接第1字线WL1;在第2单元选择晶体管Q2的栅极上连接第2字线WL2;在第3单元选择晶体管Q3的栅极上连接第3字线WL3;在第4单元选择晶体管Q4的栅极上连接第4字线WL4。
读出晶体管Q7的栅极通过读出选择晶体管Q6连接复位线RST,读出晶体管Q7的漏极连接位线BL的下端侧,读出晶体管Q7的源极连接复位线RST。
部分选择晶体管Q5的栅极连接部分选择线BS,读出选择晶体管Q6的栅极连接读出选择线/RS。而且,虽然省略了图示,但在位线BL下端侧的前端上连接有由读出放大器构成的工作放大电路。
在位线BL的上端侧,连接有作为电阻性负载的P沟道型场效应晶体管(以下成为负载晶体管)Q8,负载晶体管Q8的漏极连接第1控制线LS,负载晶体管Q8的栅极连接第2控制线LG。
在实施例2中,当在第1~第4的强电介质电容器CF1~CF4中选择进行数据存入或读出的强电介质电容器时,外加在第1~第4字线WL1~WL4上的电压,以及当把数据存入所选择的强电介质电容器时,外加在置位线SRD或复位线RST上的电压,通常是电源电压VDD(例如5V)或接地电压VSS(例如0V)。
而且,在实施例2中,读出选择线/RE的电位在进行读出工作时,被设置为接地电压VSS,而在不进行读出工作时,被设置在电源电压VDD上。因此,读出选择晶体管Q6在进行读出工作时呈截止状态,电流从所选择的强电介质电容器流向读出晶体管Q7的栅极;而在不进行读出工作时,通常为导通状态,通过所选择的强电介质电容器连接置位线SRD和复位线RST,为进行存入数据的工作以及消除工作做准备。
因此,在进行数据读出工作时,当不选择构成该存储单元部分的任何一个强电介质电容器时,在读出晶体管Q7的栅极上不施加电压,使该读出晶体管Q7处于截止状态。因此,在位线BL和复位线RST之间没有电流流动,所以在读出构成其他存储单元部分的其他强电介质电容器中的数据时,即使在构成该存储单元部分的强电介质电容器的上电极和下电极之间施加电压,也不妨碍读出构成其他存储单元部分的强电介质电容器中的数据。
(存入数据的工作)
下面,就把数据“1”存入到第4行的强电介质电容器CF4中的情况进行说明。
首先,把部分选择线BS的电位设定到电源电位VDD,使部分选择晶体管Q5成为导通状态。
然后,把构成没有存入数据的第1~第3存储单元的第1~第3单元选择晶体管Q1~Q3的各栅极所连接的第1~第3字线WL1~WL3的电位设定到电源电压VDD上,使第1~第3单元选择晶体管Q1~Q3成为导通状态;而把第4单元选择晶体管Q4的栅极所连接的第4字线WL4的电位设定为接地电位VSS,使第4单元选择晶体管Q1~Q3成为截止状态。
这样一来,所选择的第4强电介质电容器CF4的上电极被连接到置位线SRD上,同时下电极被连接到复位线RST上。
而后,把复位线RST的电位保持在接地电位VSS上,而把置位线SRD的电位提高到电源电位VDD。
这样一来,在第4强电介质电容器CF4的上电极和下电极32之间外加+(VDD—VSS)的电位差,第4强电介质电容器CF4的强电介质膜产生向下的极化,从而把数据“1”存入第4强电介质电容器CF4。
而后,把置位线SRD的电位设定为接地电位VSS,消除在第4强电介质电容器CF4的上电极和下电极32之间外加的+(VDD—VSS)这一电位差。
下面,参照图3来说明在如以上所述那样,将数据“1”存入之后,消除外加在强电介质电容器的上电极和下电极之间的电位差时的强电介质电容器的工作情况。
在图3中,纵轴表示在强电介质电容器的强电介质膜上进行存取时保持的电荷Q;横轴表示外加在强电介质电容器的上电极和下电极之间的电压。而且,在图3中,点a表示在强电介质电容器上外加+(VDD—VSS)的电压时的极化电荷;点b表示在强电介质电容器上外加—(VDD—VSS)的电压时的极化电荷;点c表示在强电介质电容器上外加+(VDD—VSS)的电压之后,刚消除该电压后的极化电荷;点d表示在强电介质电容器上外加—(VDD—VSS)的电压之后,刚消除该电压后的极化电荷;并且以上均为存入数据“1”的情况。
在存入工作开始前,强电介质电容器两电极之间的电位差是0,所以所选择的强电介质电容器的极化在c点和d点之间。例如当强电介质电容器的极化在e点时,由于存入动作,极化从e点移动到a点之后,到达c点。而且,例如当强电介质电容器的极化在f点时,由于存入动作,极化从f点移动到a点之后,到达c点。象这样,如果在强电介质电容器中存入数据“1”,则极化的位置与存入前的极化位置无关,都移动到c点。
(消除数据的工作)
下面,就把存入到第4行的强电介质电容器CF4中的数据“1”消除的情况,即就把数据“1”置换为数据“0”的情况,进行说明。
首先,把部分选择线BS的电位设定到电源电位VDD,使部分选择晶体管Q5成为导通状态。
然后,把构成没有存入数据的第1~第3存储单元的第1~第3单元选择晶体管Q1~Q3的各栅极所连接的第1~第3字线WL1~WL3的电位设定到电源电压VDD上,使第1~第3单元选择晶体管Q1~Q3成为导通状态;而把第4单元选择晶体管Q4的栅极所连接的第4字线WL4的电位设定为接地电位VSS,使第4单元选择晶体管Q1~Q3成为截止状态。
这样一来,构成所选择的第4存储单元的第4强电介质电容器CF4的上电极被连接到置位线SRD上,同时下电极被连接到复位线RST上。
而后,把置位线SRD的电位保持在接地电位VSS上,而把复位线RST的电位提高到电源电压VDD。
这样一来,因为在第4强电介质电容器CF4的上电极和下电极32之间外加有—(VDD—VSS)的电位差,所以第4强电介质电容器CF4的强电介质膜的极化方向变为向上,从而把数据“0”存入第4强电介质电容器CF4中。
而后,把复位线RST的电位设定为接地电位VSS,消除在第4强电介质电容器CF4的上电极和下电极之间外加的—(VDD—VSS)这一电位差。
下面,参照图3来说明在如以上所述那样,将数据“0”存入之后,消除外加在强电介质电容器的上电极和下电极之间的电位差时的强电介质电容器的工作情况。
在存入数据“0”之前,即在消除数据“1”之前,强电介质电容器两电极之间的电位差是0,所以所选择的强电介质电容器的极化在c点和d点之间。例如当强电介质电容器的极化在g点时,由于消除动作,极化从g点移动到b点之后,到达d点。而且,例如当强电介质电容器的极化在h点时,由于存入动作,极化从h点移动到b点之后,到达d点。象这样,如果消除掉存入强电介质电容器中的数据“1”,则极化的位置与消除前的极化位置无关,都移动到d点。
(读出数据的工作)
下面,就读出储存在第4行的强电介质电容器CF4中的数据的情况进行说明。
首先,把部分选择线BS的电位设定到电源电位VDD,使部分选择晶体管Q5成为导通状态。
然后,把构成没有存入数据的第1~第3存储单元的第1~第3单元选择晶体管Q1~Q3的各栅极所连接的第1~第3字线WL1~WL3的电位设定到电源电压VDD上,使第1~第3单元选择晶体管Q1~Q3成为导通状态;而把第4单元选择晶体管Q4的栅极所连接的第4字线WL4的电位设定为接地电位VSS,使第4单元选择晶体管Q1~Q3成为截止状态。
这样一来,构成所选择的第4存储单元的第4强电介质电容器CF4的上电极就被连接到置位线SRD上,同时下电极被连接到复位线RST上。
然后,把读出选择线/RS的电位置于接地电位VSS上,在使读出晶体管Q6为截止状态之后,把连接负载晶体管Q8源极的第1控制线LS的电位设定为电源电压VDD,同时把连接负载晶体管Q8栅极的第2控制线LG的电位设定为接地电压VSS,使负载晶体管Q8为导通状态。
而后,把复位线RST的电位保持在接地电位VSS上,而把置位线SRD的电位设定到读出电压VRD上,利用读出放大器来检测出流动在位于位线BL上的读出晶体管Q7中的电流所产生的电压变化和基准电压VREF之间的差,然后进行输出。
而后,在把置位线SRD的电位降到接地电位VSS上之后,把读出选择线/RS的电位设定为电源电位VDD,使读出晶体管Q6为导通状态。
下面,就读出电压VRD的大小进行研究。
如果把置位线SRD的电位设定到读出电压VRD上,则读出电压VRD根据第4强电介质电容器CF4的电容值和读出晶体管Q7的栅极电容值的比,被分压成为第1分压和第2分压,在读出晶体管Q7的栅极上感应出第1分压,同时在第4强电介质电容器CF4的上电极和下电极之间感应出第2分压。
在此,当把读出晶体管Q7的阈值电压设为VT,把第4强电介质电容器CF4储存数据“1”时,把在读出晶体管Q7的栅极上感应出的第1分压设为VS,把在第4强电介质电容器CF4储存数据“0”时,在读出晶体管Q7的栅极上感应出的第1分压设为VR,此时,把读出电压VRD的大小设定为:能使不等式VR>VT>VS的关系成立。
这样一来,利用读出晶体管Q7,就能够增大在读出储存在第4强电介质电容器CF4中的数据“1”或数据“0”时,流动在读出晶体管Q7的漏极和源极之间的电流值的比,所以比较理想。
下面,参照图4,分别就保存有数据“1”的情况和保存有数据“0”的情况,来说明以上所述的读出工作过程。在图4中,纵轴表示在强电介质电容器CF4的强电介质膜上进行存取时所保持的电荷Q;横轴表示外加在强电介质电容器CF4的容量和读出晶体管Q7的栅极电容容量的串联电路上的电压。
(储存有数据“1”时的读出工作过程)
首先,把形成读出晶体管Q7的衬底电位设定在接地电位VSS上。
当第4强电介质电容器CF4中储存有数据“1”时,第4强电介质电容器CF4的极化电荷置位于p点的位置上。
然后,利用所述存储单元(强电介质电容器)的选择工作将第4强电介质电容器CF4的上电极连接到置位线SRD上,同时将下电极连接到复位线RST上,然后将读出选择线/RE的电位设定在接地电位VSS上,使读出晶体管Q6为截止状态,同时将第1控制线LS的电位设定在电源电压VDD上。
以这种状态,如果使复位线RST的电位保持在接地电位VSS上,并将置位线SRD的电位设定在读出电压VRD上,则在置位线SRD和读出晶体管Q7的衬底之间,即在串联连接有第4强电介质电容器CF4的容量和读出晶体管Q7的栅极电容容量的串联电路上,外加(VRD—VSS)的电压。
下面,参照图4说明其工作过程。
如果在第4强电介质电容器CF4的容量和读出晶体管Q7的栅极电容容量的串联电路上外加(VRD—VSS)的电压,则该电压(VRD—VSS)被分压成为:在读出晶体管Q7的栅极和衬底之间产生的从r点到s点的第1分压VS;和在第4强电介质电容器CF4的上电极和下电极之间产生的从p点到s点的第2分压(VRD—VSS—VS)。
在图4中,6表示读出数据“1”时,读出晶体管Q7的栅极电容负载线;s点的位置即第1分压VS的大小依存于进行读出工作时的读出晶体管Q7的栅极电容量的大小。而且,利用第1分压VS来决定读出数据“1”时,读出晶体管Q7的沟道电导。
如果设定第4强电介质电容器CF4的电容值和读出晶体管Q7的栅极电容值的比,使读出晶体管Q7的阈值电压VT和储存有数据“1”时的第1分压VS之间,有VT>VS的关系成立,则从复位线RST通过负载晶体管Q8、位线BL以及读出晶体管Q7的沟道,再流到复位线RST的电流值就变得比较小,所以能减小位线BL的电压变化。而且,利用连接在位线BL上的读出放大器对该电压变化进行检测,比较所检出的电压变化和预先设置的基准电压,如果所检出的电压变化不超过基准电压,则判定为保存有数据“1”。
接着,如果使置位线SRD的电位返回到接地电位VSS上,则第4强电介质电容器CF4的极化电荷沿着滞后回线的近乎最外周移动,返回p点,读出晶体管Q7的栅极电容负载线7在p点与纵轴交叉。
而后,即使将读出选择线/RE的电位设定在电源电压VDD,使读出选择晶体管Q6处于导通状态,因为外加在第4强电介质电容器CF4上的电压为0,所以在读出数据“1”之后,第4强电介质电容器CF4所保存的极化电荷的大小与读出数据“1”之前的极化电荷的大小相比,几乎没有变化。
(储存有数据“0”时的读出工作过程)
当第4强电介质电容器CF4中储存有数据“0”时,第4强电介质电容器CF4的极化电荷置位于q点的位置上。
然后,利用所述存储单元(电介质电容器)的选择工作将第4强电介质电容器CF4的上电极连接到置位线SRD上,同时将下电极连接到复位线RST上,然后将读出选择线/RE的电位设定在接地电位VSS上,使读出晶体管Q6为截止状态,同时将第1控制线LS的电位设定在电源电压VDD上。
以这种状态,如果使复位线RST的电位保持在接地电位VSS上,并将置位线SRD的电位设定在读出电压VRD上,则在置位线SRD和读出晶体管Q7的衬底之间,即在串联连接有第4强电介质电容器CF4的容量和读出晶体管Q7的栅极电容容量的串联电路上,外加(VRD—VSS)的电压。
如果在第4强电介质电容器CF4的容量和读出晶体管Q7的栅极电容容量的串联电路上外加(VRD—VSS)的电压,则该电压(VRD—VSS)被分压成为:在读出晶体管Q7的栅极和衬底之间产生的从u点到v点的第1分压VR;和在第4强电介质电容器CF4的上电极和下电极之间产生的从q点到点v的第2分压(VRD—VSS—VR)。
在图4中,7表示读出数据“0”时,读出晶体管Q7的栅极电容负载线;v点的位置即第1分压VS的大小依存于进行读出工作时的读出晶体管Q7的栅极电容量的大小。而且,利用第1分压VR来决定读出数据“0”时,读出晶体管Q7的沟道电导。
如果设定第4强电介质电容器CF4的电容值和读出晶体管Q7的栅极电容值的比,使读出晶体管Q7的阈值电压VT和储存有数据“0”时的第1分压VR之间,有VR>VT的关系成立,则从复位线RST通过负载晶体管Q8、位线BL以及读出晶体管Q7的沟道,再流到复位线RST的电流值就变得比较大,所以能增大位线BL的电压变化。而且,利用连接在位线BL上的读出放大器对该电压变化进行检测,比较所检出的电压变化和预先设置的基准电压,如果所检出的电压变化超过基准电压,则判定为保存有数据“0”。
而后,如果将读出选择线/RE的电位设定在电源电压VDD,使读出选择晶体管Q6处于导通状态,使外加在第4强电介质电容器CF4上的电压为0,则第4强电介质电容器CF4的极化电荷在滞后回线的内侧区域中前进,到达w点的位置。在读出数据“0”之后,第4强电介质电容器CF4所保存的极化电荷的大小与读出数据“0”之前的极化电荷的大小相比,明显变小。
在此,在使读出选择晶体管Q6处于导通状态,并使外加在第4强电介质电容器CF4上的电压为0之前,强制性地使使置位线SRD的电位返回到接地电位VSS上。这样一来,虽然第4强电介质电容器CF4的极化电荷在滞后回线的内侧区域中前进,但因为读出晶体管Q7的栅极电容负载线8作用于第4强电介质电容器CF4上,在q点与纵轴交叉,所以极化电荷迅速地从v点移动到x点。
在此,因为把读出晶体管Q7的栅极电容负载线8的倾斜度设定得足够小,所以x点的极化电荷虽然略小于q点的极化电荷,但x点的极化电荷与q点的极化电荷大小几乎相等。因此,此后即使把读出选择线/RE的电位设定在电源电压VDD,使读出选择晶体管处于导通状态,使外加在第4强电介质电容器CF4上的电压为0,储存有数据“0”的第4强电介质电容器CF4的极化电荷的大小与读出数据“0”之前的极化电荷的大小相比,几乎没有变化。
不过,即使读出1次数据“0”的工作所造成的极化电荷减少很小,但如果反复进行读出工作,则位于点q的极化电荷可能会向点p移动,在进行数据“0”的读出工作时,因为已设定使外加在第4强电介质电容器CF4上的电压(VRD—VSS—VR),即从q点到v点的电压的大小,不超过第4强电介质电容器CF4的矫顽电压Vc,所以即使多次重复读出数据“0”,位于点q的极化电荷也不会从原点O向上移动。
可以在使外加在第4强电介质电容器CF4上的电压(VRD—VSS—VR)不超过第4强电介质电容器CF4的矫顽电压VC的条件下,预先设定第4强电介质电容器CF4的电容值和读出晶体管Q7的栅极电容值的比,使VR>VT>VS的关系成立。
并且,以上说明并不局限于第4强电介质电容器CF4,而是对任何强电介质电容器都成立。
而且,虽然在本实施例中是用4个存储单元来构成1个存储单元部分,但存储单元部分内的存储单元数量是可以任意设定的。
下面,参照图5来说明,产生通过比较位线BL的电压变化和基准电压来判定是保存有数据“1”还是保存有数据“0”时所使用的基准电压的电路。
图5表示由图2所示的存储单元部分、基准部分0以及基准部分1所构成基准电压产生电路;基准部分0以及基准部分1与图2所示的存储单元部分为同样的电路构成。
而且,置位线SRD同时连接存储单元部分的部分选择晶体管Q5、基准部分0的部分选择晶体管Q50以及基准部分1的部分选择晶体管Q51;复位线RST同时连接存储单元部分的读出选择晶体管Q6、基准部分0的读出选择晶体管Q60以及基准部分1的读出选择晶体管Q61;读出选择线/RE同时连接存储单元部分的读出选择晶体管Q6、基准部分0的读出选择晶体管Q60以及基准部分1的读出选择晶体管Q61的各栅极。并且,存储单元部分的位线BL一端侧的前端部,和基准部分0的位线BL0以及基准部分1的位线BL1的各自一端侧的前端部连接读出放大器SA。
在基准部分0中,利用前面所述的数据“0”的存入方法预先存入数据“0”,同时在基准部分1中,利用所述的数据“1”的存入方法预先存入数据“1”。
在进行读出工作时,利用前面所述的读出方法从基准部分0以及基准部分1中读出数据。如果把在进行读出数据“0”的工作时所产生的位线电位设为VBL0,把在进行读出数据“1”的工作时所产生的位线电位设为VBL1,则在基准部分0的位线BL0以及基准部分1的位线BL1上产生(VBL0+VBL1)×1/2的基准电压。用读出放大器SA比较该基准电位和进行读出工作的存储单元部分中产生的位线电位,如果位线电位不超过基准电位,则判定为保存有数据“1”,如果位线电位超过基准电位,则判定为保存有数据“0”。
此时,把基准电位设定在保存有数据“0”时的位线电位VBL0和保存有数据“1”时的位线电位VBL1的中间电位上,所以工作范围变大。
并且,如果使之从位于与读出存储单元部分中数据的强电介质电容器同行位置上的基准部分0的强电介质电容器以及基准部分1的强电介质电容器中产生位线电位VBL0和位线电位VBL1,则能使寄生电容等的影响相等,所以比较理想。具体地说,例如当读出储存在存储单元部分内的第3强电介质电容器CF3中的数据时,最好使之从储存在基准部分0的第3强电介质电容器CF30以及基准部分1的第3强电介质电容器CF31中的数据来产生位线电位VBL0和VBL1。
而且,最好是使基准部分0、基准部分1的存储单元部分的数量与存储单元阵列的存储单元部分的数量相同。即,虽然在图5所示的电路构成中,在位线BL、位线BL0以及位线BL1上只连接1个存储单元部分,但如果在位线BL上连接10个存储单元部分,则在位线BL0以及位线BL1上最好也各连接10个存储单元部分。这样一来,就能稳定地进行工作。
如果根据本发明的半导体存储装置,则因为不需要在每一个存储单元上设置读出晶体管,所以能减小存储单元乃至半导体存储装置的面积,同时还能提高检测所选择的强电介质电容器的强电介质膜的极化偏位的灵敏度。
如果根据本发明的第1半导体存储装置的驱动方法,则能减小半导体存储装置的面积。
如果根据本发明的第2半导体存储装置的驱动方法,则因为读出数据时的工作余地变大,所以能够实现稳定的工作。
如果根据本发明的第3、第4、第5或第6半导体存储装置的驱动方法,则因为能够抑制由强电介质电容器的电阻成分所造成的电位下降,所以能提高保持特性。
Claims (17)
1.一种半导体存储装置,其特征在于:包括:
存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、栅极与所述多个强电介质电容器的一端侧相连接并且通过检测从所述多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;
置位线,其与连续连接的所述多个强电介质电容器另一端侧相连接;
位线,其一端侧与所述读出晶体管漏极连接;
复位线,其一端侧与所述读出晶体管源极连接,在存入时外加存入电压,而在读出时外加接地电位;
多条字线,其与所述多个强电介质电容器的每一个对应设置,并从所述多个强电介质电容器中选择进行数据存入或读出的强电介质电容器。
2.根据权利要求1所述的半导体存储装置,其特征在于:
在所述读出晶体管的栅极上,感应出第1分压,该第1分压是按照所述强电介质电容器的电容值和所述读出晶体管的栅极电容值之比来对外加在所述置位线上的读出电压进行分压后的电压;
所述读出电压的大小被设定为:当在所述所选择的强电介质电容器上存入第1数据时让在所述读出晶体管的栅极上感应出的第1分压大于所述读出晶体管的阈值电压,而当在所述所选择的强电介质电容器上存入第2数据时让在所述读出晶体管的栅极上感应出的第1分压小于所述读出晶体管的阈值电压。
3.根据权利要求1或2所述的半导体存储装置,其特征在于:
还包括多个选择晶体管,其分别与所述多个强电介质电容器的各个并联连接,并且各栅极分别与所述多条字线的各条连接。
4.根据权利要求1或2所述的半导体存储装置,其特征在于:在所述强电介质电容器的上电极和下电极之间,感应出按照所述强电介质电容器的电容值和所述读出晶体管栅极电容值的比,对外加在所述置位线上的读出电压进行了分压的第2分压;
把所述读出电压的大小设定为:使所述第2分压不超过所述强电介质电容器的矫顽电压。
5.根据权利要求1所述的半导体存储装置,其特征在于:
还包括:一端侧连接所述位线的另一端侧的电阻性负载。
6.根据权利要求5所述的半导体存储装置,其特征在于:
所述电阻性负载是MOS型晶体管。
7.根据权利要求5所述的半导体存储装置,其特征在于:还包括:在所述电阻性负载的另一端上外加电源电压,根据所述所选择的强电介质电容器的强电介质膜极化偏位,来比较由于不同的所述读出晶体管的漏极和源极之间流动的电流而在所述电阻性负载两端产生的电压变化和基准电压的比较部件。
8.根据权利要求1所述的半导体存储装置,包括:具有与所述存储单元部分同样的构成,并且设置在所述存储单元部分字线方向上的其他的存储单元部分;
一端侧连接构成所述其他存储单元部分的其他的读出晶体管漏极的其他的位线;
一端侧连接所述位线的另一端,并且另一端侧连接电源电压的一个电阻性负载;
一端侧连接所述其他位线的另一端,并且另一端侧连接电源电压的其他电阻性负载;其特征在于:
所述置位线还连接构成所述其他存储单元部分的所述多个强电介质电容器的另一端侧;
所述复位线还连接构成所述其他存储单元部分的所述其他读出晶体管的源极;
包括在所述置位线上外加读出电压时,比较由于流动在所述读出晶体管的漏极和源极之间的电流而在所述一个电阻性负载两端产生的第1电压变化,和由于流动在所述其他读出晶体管的漏极和源极之间的电流而在所述其他的电阻性负载两端产生的第2电压变化的比较部件。
9.一种半导体存储装置的驱动方法,其中所述半导体存储装置包括:
存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与所述多个强电介质电容器的一端侧相连接并且通过检测从所述多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;
置位线,其与连续连接的所述多个强电介质电容器另一端侧相连接;
位线,其一端侧与所述读出晶体管漏极连接;
复位线,其一端侧与所述读出晶体管源极连接;
多条字线,其与所述多个强电介质电容器的每一个对应并且与所述位线互相垂直地设置,并选择所述所选择的强电介质电容器;其特征在于:
当选择所述所选择的强电介质电容器时或将数据存入所述所选择的强电介质电容器中时,外加到所述置位线、所述复位线以及所述字线上的电压为电源电压以及接地电压中的任意一个电压。
10.一种半导体存储装置的驱动方法,其中所述半导体存储装置包括:
存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与所述多个强电介质电容器的一端侧相连接并且通过检测从所述多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;
置位线,其与连续连接的所述多个强电介质电容器另一端侧相连接;
位线,其一端侧与所述读出晶体管漏极连接;
复位线,其一端侧与所述读出晶体管源极连接;
多条字线,其与所述多个强电介质电容器的每一个对应并且与所述位线互相垂直地设置,并选择所述所选择的强电介质电容器;其特征在于:
在读出数据时,当不选择构成所述存储单元部分的所述多个强电介质电容器中的任何一个时,使构成所述存储单元部分的所述读出晶体管处于截止状态。
11.一种半导体存储装置的驱动方法,其中所述半导体存储装置包括:
存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与所述多个强电介质电容器的一端侧相连接并且通过检测从所述多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;
置位线,其与连续连接的所述多个强电介质电容器另一端侧相连接;
位线,其一端侧与所述读出晶体管漏极连接;
复位线,其一端侧与所述读出晶体管源极连接;
多条字线,其与所述多个强电介质电容器的每一个对应并且与所述位线互相垂直地设置,并选择所述所选择的强电介质电容器;其特征在于:
将数据存入到所述所选择的强电介质电容器中的工序包括:
在将电源电压外加到所述置位线上的同时,将接地电压外加到所述复位线上,通过在所述所选择的强电介质电容器的上电极和下电极之间施加从所述电源电压中减去所述接地电压之后的电位差,使所述所选择的强电介质电容器的所述强电介质膜的极化方向面向所述电位差的电位梯度方向的工序;
此后,通过在所述位线上外加接地电压,来消除外加在所述所选择的强电介质电容器的上电极和下电极之间的所述电位差的工序。
12.一种半导体存储装置的驱动方法,其中所述半导体存储装置包括:
存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与所述多个强电介质电容器的一端侧相连接并且通过检测从所述多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;
置位线,其与连续连接的所述多个强电介质电容器另一端侧相连接;
位线,其一端侧与所述读出晶体管漏极连接;
复位线,其一端侧与所述读出晶体管源极连接;
多条字线,其与所述多个强电介质电容器的每一个对应并且与所述位线互相垂直地设置,并选择所述所选择的强电介质电容器;其特征在于:
消除储存在所述所选择的强电介质电容器中的数据的工序包括:
在将接地电压外加到所述置位线上的同时,将电源电压外加到所述复位线上,并通过在所述所选择的强电介质电容器的上电极和下电极之间施加从所述接地电压中减去所述电源电压的电位差,使所述所选择的强电介质电容器的所述强电介质膜的极化方向面向所述电位差的电位梯度方向的工序;
此后,通过在所述复位线上外加接地电压,来消除外加在所述所选择的强电介质电容器的上电极和下电极之间的所述电位差的工序。
13.一种半导体存储装置的驱动方法,其中所述半导体存储装置包括:
存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与所述多个强电介质电容器的一端侧相连接并且通过检测从所述多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;
置位线,其与连续连接的所述多个强电介质电容器另一端侧相连接;
位线,其一端侧与所述读出晶体管漏极连接;
复位线,其一端侧与所述读出晶体管源极连接;
多条字线,其与所述多个强电介质电容器的每一个对应并且与所述位线互相垂直地设置,并选择所述所选择的强电介质电容器;其特征在于:
从所述所选择的强电介质电容器中读出数据的工序包括:
在将电源电压外加到所述位线上并且将接地电压外加到所述复位线上,或者将接地电压外加到所述位线上并且将电源电压外加到所述复位线上的同时,还将读出电压外加到所述置位线上时,检测在所述位线上产生的电压变化的工序;
此后,通过在所述置位线上外加接地电压,来消除外加在所述所选择的强电介质电容器的上电极和下电极之间的电位差的工序。
14.根据权利要求13所述的半导体存储装置的驱动方法,其特征在于:还包括:在消除所述电位差的工序之后,使所述读出晶体管成为截止状态的工序。
15.一种半导体存储装置的驱动方法,其中所述半导体存储装置包括:
存储单元部分,其具有各自利用强电介质膜的极化偏位来储存数据并且连续连接的多个强电介质电容器、和栅极与所述多个强电介质电容器的一端侧相连接并且通过检测从所述多个强电介质电容器中选择的强电介质电容器的强电介质膜极化偏位来读出数据的读出晶体管;
置位线,其与连续连接的所述多个强电介质电容器另一端侧相连接;
位线,其一端侧与所述读出晶体管漏极连接;
复位线,其一端侧与所述读出晶体管源极连接;
多条字线,其与所述多个强电介质电容器的每一个对应并且与所述位线互相垂直地设置,并选择所述所选择的强电介质电容器;其特征在于:
从所述所选择的强电介质电容器中读出数据的工序包括:
在将电源电压外加到所述电阻性负载的另一端并且将接地电压外加到所述复位线上,或者将接地电压外加到所述电阻性负载的另一端并且将接地电压外加到所述复位线上的同时,还将读出电压外加到所述置位线上时,比较由于所述读出晶体管的漏极和源极之间流动的电流而在所述电阻性负载两端产生的电压变化和基准电压的工序;
此后,通过在所述置位线上外加接地电压,来消除外加在所述所选择的强电介质电容器的上电极和下电极之间的电位差的工序。
16.根据权利要求15所述的半导体存储装置的驱动方法,其特征在于:还包括:在消除所述电位差的工序之后,使所述读出晶体管成为截止状态的工序。
17.根据权利要求15所述的半导体存储装置的驱动方法,其特征在于:所述半导体存储装置包括:
具有与所述存储单元部分同样的构成,并且设置在所述存储单元部分的字线方向上的其他存储单元部分;
一端侧连接构成所述其他存储单元部分的其他的读出晶体管的漏极,并且另一端侧连接其他电阻性负载一端侧的其他位线;
所述置位线还连接构成所述其他存储单元部分的所述多个强电介质电容器的另一端侧,同时所述复位线还连接构成所述其他存储单元部分的所述其他读出晶体管的源极;
所述基准电压是:在将电源电压外加到所述其他电阻性负载的另一端并且将接地电压外加到所述复位线上,或者将接地电压外加到所述其他电阻性负载的另一端并且将接地电压外加到所述复位线上的同时,还将读出电压外加到所述置位线上时,由于所述其他读出晶体管的漏极和源极之间流动的电流而在所述其他电阻性负载两端产生的电压变化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000223405 | 2000-07-25 | ||
JP223405/2000 | 2000-07-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1335647A CN1335647A (zh) | 2002-02-13 |
CN1225024C true CN1225024C (zh) | 2005-10-26 |
Family
ID=18717504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011200413A Expired - Fee Related CN1225024C (zh) | 2000-07-25 | 2001-07-10 | 半导体存储装置及其驱动方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6614678B2 (zh) |
EP (1) | EP1176601A1 (zh) |
KR (1) | KR20020009495A (zh) |
CN (1) | CN1225024C (zh) |
TW (1) | TW504833B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1325500B1 (en) * | 2000-09-25 | 2005-12-28 | Symetrix Corporation | Ferroelectric memory and method of operating same |
JP4011941B2 (ja) * | 2002-03-12 | 2007-11-21 | 株式会社東芝 | 半導体記憶装置 |
CN1303692C (zh) * | 2002-09-04 | 2007-03-07 | 松下电器产业株式会社 | 半导体存储装置及其制造方法和驱动方法 |
JP2004303293A (ja) * | 2003-03-28 | 2004-10-28 | Seiko Epson Corp | 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置 |
US7046418B2 (en) * | 2003-10-08 | 2006-05-16 | Gentex Corporation | Reversible electrodeposition devices and associated electrochemical media |
DE102004026003B3 (de) * | 2004-05-27 | 2006-01-19 | Infineon Technologies Ag | Resistive Speicherzellen-Anordnung |
KR100596828B1 (ko) * | 2004-12-24 | 2006-07-04 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
JP4669518B2 (ja) * | 2005-09-21 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8867256B2 (en) * | 2012-09-25 | 2014-10-21 | Palo Alto Research Center Incorporated | Systems and methods for writing and non-destructively reading ferroelectric memories |
US10325641B2 (en) * | 2017-08-10 | 2019-06-18 | Ivani, LLC | Detecting location within a network |
US10229727B1 (en) | 2018-03-13 | 2019-03-12 | Micron Technology, Inc. | Apparatus and method for controlling erasing data in ferroelectric memory cells |
US10460787B1 (en) * | 2018-05-16 | 2019-10-29 | Palo Alto Research Center Incorporated | Selection circuit usable with ferroelectric memory |
US10991411B2 (en) | 2018-08-17 | 2021-04-27 | Micron Technology, Inc. | Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations |
US10431281B1 (en) * | 2018-08-17 | 2019-10-01 | Micron Technology, Inc. | Access schemes for section-based data protection in a memory device |
TWI682404B (zh) * | 2018-10-12 | 2020-01-11 | 新唐科技股份有限公司 | 時序校正系統及其方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3961651B2 (ja) | 1997-12-16 | 2007-08-22 | 株式会社東芝 | 半導体記憶装置 |
US6198652B1 (en) * | 1998-04-13 | 2001-03-06 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor integrated memory device |
JP4299913B2 (ja) | 1998-04-13 | 2009-07-22 | 株式会社東芝 | 半導体記憶装置 |
JP3961680B2 (ja) * | 1998-06-30 | 2007-08-22 | 株式会社東芝 | 半導体記憶装置 |
IT1312269B1 (it) * | 1999-04-30 | 2002-04-10 | St Microelectronics Srl | Cella di memoria non volatile ferroelettrica integrata su unsubstrato semiconduttore |
-
2001
- 2001-07-10 CN CNB011200413A patent/CN1225024C/zh not_active Expired - Fee Related
- 2001-07-17 US US09/905,893 patent/US6614678B2/en not_active Expired - Fee Related
- 2001-07-19 TW TW090117701A patent/TW504833B/zh not_active IP Right Cessation
- 2001-07-24 EP EP01117938A patent/EP1176601A1/en not_active Withdrawn
- 2001-07-25 KR KR1020010044699A patent/KR20020009495A/ko not_active Application Discontinuation
-
2003
- 2003-07-25 US US10/626,722 patent/US6967859B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020018358A1 (en) | 2002-02-14 |
TW504833B (en) | 2002-10-01 |
KR20020009495A (ko) | 2002-02-01 |
US6967859B2 (en) | 2005-11-22 |
EP1176601A1 (en) | 2002-01-30 |
US20040145940A1 (en) | 2004-07-29 |
US6614678B2 (en) | 2003-09-02 |
CN1335647A (zh) | 2002-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1210784C (zh) | 半导体存储装置的驱动方法 | |
CN1225024C (zh) | 半导体存储装置及其驱动方法 | |
CN1279617C (zh) | 半导体存储装置 | |
CN100337333C (zh) | 非易失性触发器 | |
CN1282250C (zh) | 半导体存储装置 | |
CN1217415C (zh) | 半导体存储器件 | |
CN1129910C (zh) | 基准电位发生装置和备有该装置的半导体存贮装置 | |
CN1494157A (zh) | 半导体存储器件及其控制方法 | |
CN1490820A (zh) | 半导体存储器件 | |
CN1717748A (zh) | 驱动非易失性存储器的方法 | |
CN1419292A (zh) | 半导体存储器 | |
CN1266704C (zh) | 不用基准单元进行数据读出的薄膜磁性体存储器 | |
CN1226747C (zh) | 包含显现强磁性隧道效应的存储元件的磁性存储装置 | |
CN1257553C (zh) | 半导体存储装置的驱动方法 | |
CN1658330A (zh) | 非易失性半导体存储器件 | |
CN1445784A (zh) | 强感应体存储器及其动作方法和存储器装置 | |
CN1774768A (zh) | 低功率高性能存储电路及相关方法 | |
CN1419293A (zh) | 半导体存储装置 | |
CN1917083A (zh) | 半导体存储器件 | |
CN1892891A (zh) | 半导体记忆装置 | |
CN1396601A (zh) | 非易失半导体存储装置 | |
CN1288664C (zh) | 使用磁阻效应的半导体存储器件 | |
CN1210804C (zh) | 非易失性半导体存储装置 | |
CN1220265C (zh) | 强电介质存储器 | |
CN1303692C (zh) | 半导体存储装置及其制造方法和驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |