TWI682404B - 時序校正系統及其方法 - Google Patents

時序校正系統及其方法 Download PDF

Info

Publication number
TWI682404B
TWI682404B TW107135963A TW107135963A TWI682404B TW I682404 B TWI682404 B TW I682404B TW 107135963 A TW107135963 A TW 107135963A TW 107135963 A TW107135963 A TW 107135963A TW I682404 B TWI682404 B TW I682404B
Authority
TW
Taiwan
Prior art keywords
signal
charging
unit
data
delay
Prior art date
Application number
TW107135963A
Other languages
English (en)
Other versions
TW202015048A (zh
Inventor
周世文
徐世昌
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107135963A priority Critical patent/TWI682404B/zh
Priority to CN201811486775.9A priority patent/CN111048129B/zh
Priority to US16/374,212 priority patent/US10665277B2/en
Application granted granted Critical
Publication of TWI682404B publication Critical patent/TWI682404B/zh
Publication of TW202015048A publication Critical patent/TW202015048A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Pulse Circuits (AREA)

Abstract

本發明係提供一種時序校正系統，適用於一記憶體讀取系統，其包含一記憶體、一延遲單元以及一資料讀取電路，記憶體係輸出一資料訊號以及一資料閂鎖訊號，延遲單元根據一延遲值延遲資料閂鎖訊號以產生一讀取訊號，資料讀取電路根據讀取訊號讀取資料訊號。在時序校正系統中，邏輯運算單元根據資料訊號以及讀取訊號產生第一與第二充電訊號。電容電阻充電單元根據第一與第二充電訊號進行充電，以產生第一與第二電容電壓。比較單元係比較第一與第二電容電壓，以產生一比較結果。延遲單元之延遲值係根據比較結果進行調整。

Description

時序校正系統及其方法
本發明係有關於一種時序校正系統及其方法，特別是有關於一種適用於校正記憶體之讀取訊號之相位的時序校正系統及其方法。
常見的記憶體讀取系統包含一記憶體、一延遲單元以及一資料讀取電路。記憶體，例如DDR記憶體，會輸出一資料訊號以及一資料閂鎖訊號，資料訊號以及資料閂鎖訊號是同相位的訊號。為了確保資料讀取的準確性，延遲單元會根據一延遲值延遲資料閂鎖訊號，以產生一讀取訊號，使得讀取訊號的升緣與降緣能對位到資料訊號的中間部分。藉此，資料讀取電路根據讀取訊號準確地讀取資料訊號。
在傳統的控制系統中，延遲單元係由一外部控制器所控制，外部控制器會先讀取延遲暫存器儲存的延遲值，再根據延遲值控制延遲單元延遲資料閂鎖訊號的相位以產生讀取訊號。然而，延遲單元的延遲效果容易受到溫度、製程或是其他電路因素影響；換句話說，外部控制器使用相同的延遲值來控制不同延遲單元時，不同延遲單元會對資料閂鎖訊號產生不同的延遲效果，使得讀取訊號的升緣與降緣對位到資料訊號的前半部分或是後半部分，造成資料讀取電路無法準確地讀取資料訊號的數據。
再者，由於延遲單元的延遲效果容易受到溫度、製程或是其他電路因素影響，所以在記憶體讀取系統出廠前進行校正也不能完全解決上述問題。
為了解決上述問題，本發明提出一種時序校正系統及其方法，用以校正記憶體之讀取訊號之相位，提高資料讀取之準確性以及可靠性。
基於上述目的，本發明係提供一種時序校正系統，適用於一記憶體讀取系統。記憶體讀取系統包含一記憶體、一延遲單元以及一資料讀取電路，記憶體係輸出一資料訊號以及一資料閂鎖訊號，延遲單元係根據一延遲值延遲資料閂鎖訊號以產生一讀取訊號，資料讀取電路係根據讀取訊號讀取資料訊號之一資料數值。時序校正系統包含一邏輯運算單元、一電容電阻充電單元以及一比較單元。邏輯運算單元係接收資料訊號以及讀取訊號，並根據資料訊號以及讀取訊號產生一第一充電訊號以及一第二充電訊號。電容電阻充電單元係接收第一充電訊號以及第二充電訊號，並根據第一充電訊號以及第二充電訊號進行充電，以產生一第一電容電壓以及一第二電容電壓。比較單元係比較第一電容電壓以及第二電容電壓，以產生一比較結果，其中延遲單元之延遲值係根據比較結果調整。
較佳地，本發明之時序校正系統更可包含一延遲暫存器以儲存延遲值。
較佳地，比較單元可包含一判斷單元以及一調整暫存器，判斷單元係用以產生比較結果，並根據比較結果調整調整暫存器儲存之數值，當調整暫存器儲存之數值符合一校正條件時，調整暫存器儲存之數值係用以更新延遲暫存器所儲存之延遲值。
較佳地，比較單元可包含一類比對數位轉換電路，用以將第一電容電壓以及第二電容電壓轉換成一第一電壓值以及一第二電壓值，判斷單元係比較第一電壓值以及第二電壓值以產生比較結果。
較佳地，比較單元可包含一比較器，用以比較第一電容電壓以及第二電容電壓，以產生比較結果。
較佳地，邏輯運算單元可包含一反互斥或閘(
Figure 02_image001
)、一互斥或閘(XOR)以及一控制單元，控制單元分別產生一第一控制訊號以及一第二控制訊號至反互斥或閘以及互斥或閘，反互斥或閘根據資料訊號、讀取訊號以及第一控制訊號，以產生第一充電訊號，互斥或閘根據資料訊號、讀取訊號以及第二控制訊號，以產生第二充電訊號。
較佳地，第一充電訊號以及第二充電訊號可對應於不同週期的資料訊號。
較佳地，電容電阻充電單元可包含一第一電容電阻充電單元以及一第二電容電阻充電單元，第一充電訊號以及第二充電訊號係分別用以觸發第一電容電阻充電單元以及第二電容電阻充電單元分別進行充電，以產生第一電容電壓以及第二電容電壓。
較佳地，第一充電訊號以及第二充電訊號可對應於同一週期的資料訊號。
基於上述目的，本發明係提供一種時序校正方法，適用於一記憶體讀取系統。記憶體讀取系統包含一記憶體、一延遲單元以及一資料讀取電路，記憶體係輸出一資料訊號以及一資料閂鎖訊號，延遲單元係根據一延遲值延遲資料閂鎖訊號以產生一讀取訊號，資料讀取電路係根據讀取訊號讀取資料訊號之一資料數值。時序校正方法包含下列步驟:根據資料訊號以及讀取訊號產生一第一充電訊號以及一第二充電訊號；提供一電容電阻充電單元，電容電阻充電單元係係接收第一充電訊號以及第二充電訊號，並根據第一充電訊號以及第二充電訊號進行充電，以產生一第一電容電壓以及一第二電容電壓；提供一比較單元，比較單元係比較第一電容電壓以及第二電容電壓，以產生一比較結果；根據比較結果調整延遲單元之延遲值。
以下將配合圖式及實施例來詳細說明本發明之實施方式，藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。
請參閱第1圖、第2圖以及第4圖，其分別繪示本發明之時序校正系統之方塊圖、多個訊號之時序示意圖、以及充電訊號以及致能訊號之時序示意圖。本發明之時序校正系統係適用於一記憶體讀取系統，而記憶體讀取系統包含一記憶體10、一延遲單元20以及一資料讀取電路30。記憶體10係輸出一資料訊號101以及一資料閂鎖訊號102，延遲單元20可根據一延遲值203延遲資料閂鎖訊號102以產生一讀取訊號201，而資料讀取電路30係根據讀取訊號201讀取資料訊號101之一資料數值103。時序校正系統包含一邏輯運算單元40、一電容電阻充電單元50以及比較單元60。
邏輯運算單元40係接收資料訊號101以及讀取訊號201，並根據資料訊號101以及讀取訊號201產生第一充電訊號401以及第二充電訊號402。電容電阻充電單元50可接收第一充電訊號401以及第二充電訊號402，並根據第一充電訊號401以及第二充電訊號402進行充電，以產生第一電容電壓501以及第二電容電壓502。
請參閱第2~4圖。第2圖繪示資料閂鎖訊號102、讀取訊號201、資料訊號101、資料訊號101之期間(duration)T1~T8、第一充電訊號401以及第二充電訊號402的波形圖，而第3圖繪示邏輯運算單元40之一實施例之方塊圖，第4圖繪示資料閂鎖訊號102、資料訊號101之期間T1~T8、第一充電訊號401、第一致能訊號503、第二充電訊號402以及第二致能訊號504的波形圖。
在一實施例中，如第3圖所示，邏輯運算單元40可包含一反互斥或閘(
Figure 02_image001
)42、一互斥或閘(XOR)43以及一控制單元41。控制單元41分別產生一第一控制訊號411以及一第二控制訊號412至反互斥或閘42以及互斥或閘43。在一實施例中，第一控制訊號411以及第二控制訊號412係用以讓第一充電訊號401以及第二控制訊號412產生於不同週期的資料訊號101；亦即，第一控制訊號411以及第二控制訊號412係用以讓第一充電訊號401以及第二控制訊號412對應於不同週期的資料訊號101，如第2圖所示，第一充電訊號401之脈衝波型出現於期間T3，而第二控制訊號412之脈衝波型出現於期間T8。
反互斥或閘42根據資料訊號101、讀取訊號201以及第一控制訊號411，以產生第一充電訊號401。例如，第一控制訊號411讓反互斥或閘42僅於期間T3~T4輸出訊號，而在期間T3與T4中，資料訊號101上的資料數值103為1與1，而讀取訊號201的數值為1與0，因此，反互斥或閘42輸出的第一充電訊號401為1與0，如第2圖所示；同樣地，第二控制訊號412讓互斥或閘43僅於期間T7~T8輸出訊號，因此，在期間T3與T4中，互斥或閘43輸出的第二充電訊號402為0與1，如第2圖所示。
應注意的是，上述內容僅為一舉例說明，而非為限制本發明。例如，第一控制訊號411以及第二控制訊號412亦可根據資料訊號101上的資料數值以及預設規則來啟動第一充電訊號401以及第二充電訊號402的計算，例如，預設規則可為第一充電訊號401以及第二充電訊號402的計算在資料訊號101的同一週期(cycle)中被啟動；或者，第一充電訊號401以及第二充電訊號402的計算在資料訊號101的不同週期中被啟動，如第2圖所示的第一充電訊號401以及第二充電訊號402分別在期間T3以及期間T8出現脈衝。在一實施例中，第一充電訊號401以及第二充電訊號402的計算可在資料數值為1或0時才啟動，例如，第2圖所示的第一充電訊號401以及第二充電訊號402的計算為資料數值為1時啟動，但本發明不以此為限制。
電容電阻充電單元50可包含電容與電阻組成的一充電電路，當第一充電訊號401出現脈衝時，可在脈衝之升緣觸發電容進行充電，而在脈衝之降緣停止充電，藉此可得到對應脈衝之寬度的電容電壓。因此，如果第一電容電壓501與第二電容電壓502相同時，代表第一充電訊號401的脈衝寬度與第二充電訊號402的脈衝寬度相同，也代表讀取訊號201的升緣與降緣能對位到資料訊號101的中間。如果讀取訊號201的升緣與降緣能對位到資料訊號101的中間，則可有效提高記憶體資料讀取之準確性以及可靠性。
應注意的是，在實際應用時，當時序校正系統僅配置一個電容電阻充電單元，則第一充電訊號401以及第二充電訊號402的計算較佳的是在資料訊號101的不同週期中被啟動；如果序校正系統配置兩個電容電阻充電單元，則第一充電訊號401以及第二充電訊號402的計算可在資料訊號101的同一週期中被啟動。另一方面，當時序校正系統僅配置一個電容電阻充電單元，則兩次充電產生的充電電壓較為準確；當時序校正系統配置兩個電容電阻充電單元，因為兩個電容電阻充電單元的電氣特性不同，則兩次充電產生的充電電壓會有較大的變異。實際應用時，兩個電容電阻充電單元可盡量配置在相鄰位置，以降低電氣特性的差異。
延遲單元20係根據延遲值203延遲資料閂鎖訊號102以產生讀取訊號201，由於延遲單元20的延遲效果容易受到溫度或製程變化的影響，導致以同樣的延遲值203進行延遲的情況下，讀取訊號201的升緣與降緣可能沒有對位到資料訊號101的中間，造成記憶體資料讀取之準確性以及可靠性降低。
為解決此問題，比較單元60可根據第一電容電壓501與第二電容電壓502以判斷讀取訊號201的升緣與降緣是否對位到資料訊號101的中間；當第一電容電壓501大致等於第二電容電壓502，代表第一充電訊號401的脈衝寬度與第二充電訊號402的脈衝寬度相同，也代表讀取訊號201的升緣與降緣能對位到資料訊號101的中間；當第一電容電壓501小於第二電容電壓502，代表第一充電訊號401的脈衝寬度小於第二充電訊號402的脈衝寬度，也代表讀取訊號201的升緣與降緣能對位到資料訊號101之一個週期的前半部，即代表延遲單元20對資料閂鎖訊號102的延遲過少；當第一電容電壓501大於第二電容電壓502，代表第一充電訊號401的脈衝寬度(duration)大於第二充電訊號402的脈衝寬度，也代表讀取訊號201的升緣與降緣能對位到資料訊號101之一個週期的後半部，即代表延遲單元20對資料閂鎖訊號102的延遲過多。
因此，比較單元60可比較該第一電容電壓501以及第二電容電壓502，以產生比較結果641，例如上述的三種情形，而延遲暫存器202所儲存之延遲值203再根據比較結果641進行調整，藉此使得讀取訊號201的升緣與降緣對位到資料訊號101的中間，以有效提高記憶體資料讀取之準確性以及可靠性。
電容電阻電路充電的公式如下:
Figure 02_image003
R為電容電阻電路中的電阻值，C為電容電阻電路中的電容值，t為充電時間，V(t)為充電經過充電時間t後的電容電壓。在此實施例中，t亦代表充電訊號的脈衝寬度。以下以DDR記憶體為範例做說明。
假設DDR記憶體的操作時脈為300MHz，則資料訊號101的週期為1ns，即t= 1ns；當電阻值為100Ohm且電容值為100pF，可計算出(-t/RC) = -0.1。充電1.0ns、1.2ns以及5ns後所得到的電容電壓分別為171 mV、206 mV以及708 mV，而計算式如下: V(1.0ns) = 1.8(1-e -0.1) = 171 mV V(1.2ns) = 1.8(1-e -0.12) = 206 mV V(5ns) = 1.8(1-e -0.5) = 708 mV
當電阻值為100Ohm且電容值為10pF，可計算出(-t/RC) = -1。充電1.0ns、1.2ns以及5ns後所得到的電容電壓分別為1.137 V、1.257 V以及1.787 V，而計算式如下: V(1.0ns) = 1.8(1-e -1) = 1.137 V V(1.2ns) = 1.8(1-e -12) = 1.257 V V(5ns) = 1.8(1-e -5) =  1.787 V(接近飽和)
當電阻值為10Ohm且電容值為10pF，可計算出(-t/RC) = -10。充電1.0ns、1.2ns以及5ns後所得到的電容電壓分別為1.799  V、1.799  V以及1.8 V，而計算式如下: V(1.0 ns) = 1.8(1-e -10) = 1.799 V (接近飽和) V(1.2 ns) = 1.8(1-e -12) = 1.799 V (接近飽和) V(5 ns) = 1.8(1-e -50) =  1.8 V (飽和)
透過上述三個例子可說明，當電容電阻充電單元設定適當的電阻值以及電容值時，即使只有0.2 ns的差異，比較單元60仍可得出0.12 V的電壓差異，足以作為調整延遲值203的依據。如果電阻值以及電容值設定不當，則電壓差異過小不易判斷，例如第一組電阻值以及電容值的設定，在充電時間有0.2 ns的差異下，比較單元60仍可得出35mV的電壓差異，其過小而不足以作為調整延遲值203的依據；例如第三組電阻值以及電容值的設定，在充電時間有0.2 ns的差異下，比較單元60幾乎無法判斷壓差異，而不能作為調整延遲值203的依據。
根據比較結果641對延遲暫存器202所儲存之延遲值203進行調整，可以是即時調整，或是另外設置一暫存器以及設定一校正條件來進行適應性調整。
請參閱第5圖，其為本發明之時序校正系統之一實施例之示意圖。在此實施例中，比較單元60包含一類比對數位轉換電路61、一判斷單元64以及一調整暫存器63。類比對數位轉換電路61用以將第一電容電壓501以及第二電容電壓502轉換成一第一電壓值以及一第二電壓值，判斷單元64係比較第一電壓值以及第二電壓值以產生該比較結果641，並根據比較結果641調整調整暫存器63儲存之數值。當調整暫存器63儲存之數值符合一校正條件時，調整暫存器63儲存之數值係用以更新延遲暫存器202所儲存之延遲值203。
在此實施例中，校正條件可為調整暫存器63儲存之數值大於一門檻值。當調整暫存器63儲存之數值大於一門檻值，調整暫存器63儲存之數值係用以更新延遲暫存器202所儲存之延遲值203；或者，校正條件可為調整暫存器63儲存數值之平均值之變化小於一門檻值時，則調整暫存器63儲存數值之平均值可用以更新延遲暫存器202所儲存之延遲值203。
在實際應用時，延遲單元20係由一外部控制器所控制，而此外部控制器先讀取延遲暫存器202儲存的延遲值203，再根據延遲值203控制延遲單元20延遲資料閂鎖訊號102的相位以產生讀取訊號201，因此，在一些應用中，如果頻繁地更新延遲值203，可能會造成整個系統不穩定。第5圖所示的實施例即是為了解決此問題而提出，透過另外設置調整暫存器63以及校正條件，以實現適應性調整延遲值203，而避免過度頻繁地調整延遲值203。
請參閱第6圖與第7圖，其分別為本發明之時序校正系統之另一實施例之示意圖，以及本發明之時序校正系統之一實施例之充電訊號以及致能訊號之時序示意圖。在此實施例中，記憶體讀取系統包含一記憶體10、一延遲單元20以及一資料讀取電路30，而時序校正系統包含一邏輯運算單元40、一第一電容電阻充電單元51、一第二電容電阻充電單元52、一比較器62、一調整暫存器63以及一判斷單元64。在此，比較器62、調整暫存器63以及判斷單元64係構成比較單元60之一實施例。
在此實施例中，第一充電訊號401以及第二充電訊號402係分別用以觸發第一電容電阻充電單元51以及第二電容電阻充電單元52分別進行充電，以產生第一電容電壓501以及該第二電容電壓502。因此，第一充電訊號401以及第二充電訊號402的脈衝可出現在資料訊號101的同一週期內，如第7圖所示。因此，第一致能訊號503可設計成在資料閂鎖訊號102的期間T1~T3為高電位，其他期間為低電位，而第二致能訊號504可設計成在資料閂鎖訊號102的期間T1~T4為高電位，其他期間為低電位。實際應用時，第一電容電阻充電單元51以及第二電容電阻充電單元52可盡量配置在相鄰位置，以降低電氣特性的差異。
比較器62用以比較第一電容電壓501以及第二電容電壓502，以產生比較結果641。而判斷單元64可根據比較結果641修改調整暫存器63儲存之數值，再由調整暫存器63更新延遲暫存器202儲存之延遲值203，如第6圖所示；或是，在另一實施例中，判斷單元64可根據比較結果641直接更新延遲暫存器202儲存之延遲值203。
請參閱第8圖以及第9圖，其分別為本發明之時序校正系統之兩種操作狀態之示意圖。在第8圖中，由於溫度、製程或是其他電路因素影響延遲單元，使得外部控制器讀取延遲暫存器202儲存的預設的延遲值203後再根據延遲值203控制延遲單元20延遲資料閂鎖訊號102的相位以產生讀取訊號201，但是實際上產生的延遲delay1不夠，使得讀取訊號201的降緣對位到資料訊號101之一個週期的前半部，第一充電訊號401的脈衝寬度小於第二充電訊號402的脈衝寬度，因此透過電容電阻充電單元50、或是第一電容電阻充電單元51與第二電容電阻充電單元52的配合，由比較單元60根據第一電容電壓501以及第二電容電壓502來判斷出延遲不夠的現象，接著，透過增加延遲值203可以校正讀取訊號201的相位，直到讀取訊號201的降緣大致上對位到資料訊號101之一個週期的中間。
同樣地，在第9圖中，實際上延遲單元20對資料閂鎖訊號102的相位產生的延遲delay1過多，使得讀取訊號201的降緣對位到資料訊號101之一個週期的後半部，第一充電訊號401的脈衝寬度大於第二充電訊號402的脈衝寬度，因此透過電容電阻充電單元50、或是第一電容電阻充電單元51與第二電容電阻充電單元52的配合，由比較單元60根據第一電容電壓501以及第二電容電壓502來判斷出延遲過多的現象，接著，透過減少延遲值203可以校正讀取訊號201的相位，直到讀取訊號201的降緣大致上對位到資料訊號101之一個週期的中間。
應注意的是，本發明之時序校正系統可包含一校正模式以及一校正資料，當時序校正系統進入校正模式時，記憶體10輸出的資料訊號101便是承載預設的校正資料，例如，”0101010101010101”的數值，以利於提高校正效率；時序校正系統可週期性地進入校正模式，以校正因為溫度或外部環境因素對延遲單元造成的影響。在另一實施例中，時序校正系統也可不需預設校正模式，而是隨時由比較單元判斷讀取訊號是否對位到資料訊號，並根據比較結果隨時做出反應。
請參閱第10圖中，其繪示本發明之時序校正方法之流程圖。時序校正方法適用於一記憶體讀取系統，其包含一記憶體、一延遲單元以及一資料讀取電路。記憶體係輸出一資料訊號以及一資料閂鎖訊號，延遲單元可根據一延遲值延遲資料閂鎖訊號以產生一讀取訊號，而資料讀取電路係根據讀取訊號讀取資料訊號之一資料數值。時序校正方法包含步驟S01至S04。在步驟S01，根據資料訊號以及讀取訊號產生第一充電訊號以及第二充電訊號。在步驟S02，提供電容電阻充電單元，用以接收第一充電訊號以及第二充電訊號，並根據第一充電訊號以及第二充電訊號進行充電，以產生第一電容電壓以及第二電容電壓。
在步驟S03，提供比較單元，用以比較第一電容電壓以及第二電容電壓，以產生比較結果。在步驟S04，根據比較結果調整延遲單元之延遲值。
在一實施例中，當電容電阻充電單元的數量為一個時，第一充電訊號以及第二充電訊號係對應於不同週期的資料訊號，使得電容電阻充電單元能在不同時間進行充電，以分別產生第一電容電壓以及第二電容電壓；當電容電阻充電單元的數量為多個時，第一充電訊號以及第二充電訊號可對應於不同週期的資料訊號或是同一週期的資料訊號，當第一充電訊號以及第二充電訊號對應於同一週期的資料訊號，則第一電容電阻充電單元以及第二電容電阻充電單元能在資料訊號的一個週期內進行充電，以分別產生第一電容電壓以及第二電容電壓。
在一實施例中，記憶體讀取系統可包含一延遲暫存器以儲存延遲值，而根據比較結果調整延遲單元之延遲值。在一實施例中，當比較單元產生比較結果後，延遲值係即時更新；或者，比較單元可包含一調整暫存器，當調整暫存器儲存之數值符合一校正條件時，調整暫存器儲存之數值才用以更新該延遲暫存器所儲存之該延遲值，例如，當調整暫存器儲存之數值超過一門檻值，或是調整暫存器儲存之數值已經過多次平均。
在一實施例中，比較單元可包含比較器或是類比對數位轉換電路；例如，當電容電阻充電單元的數量為多個時，比較單元可包含比較器，用以直接比較第一電容電壓以及第二電容電壓，以產生比較結果；當電容電阻充電單元的數量為一個時，比較單元可包含類比對數位轉換電路，將第一電容電壓以及第二電容電壓轉換成一第一電壓值以及一第二電壓值並儲存，再由判斷單元係比較第一電壓值以及第二電壓值以產生比較結果。
在一實施例中，邏輯運算單元可包含一反互斥或閘(
Figure 02_image001
)、一互斥或閘(XOR)以及一控制單元。控制單元分別產生一第一控制訊號以及一第二控制訊號至反互斥或閘以及互斥或閘，反互斥或閘根據資料訊號、讀取訊號以及第一控制訊號，以產生第一充電訊號。互斥或閘根據資料訊號、讀取訊號以及第二控制訊號，以產生第二充電訊號。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
10‧‧‧記憶體 101‧‧‧資料訊號 102‧‧‧資料閂鎖訊號 103‧‧‧資料數值 20‧‧‧延遲單元 201‧‧‧讀取訊號 202‧‧‧延遲暫存器 203‧‧‧延遲值 30‧‧‧資料讀取電路 40‧‧‧邏輯運算單元 401‧‧‧第一充電訊號 402‧‧‧第二充電訊號 41‧‧‧控制單元 411‧‧‧第一控制訊號 412‧‧‧第二控制訊號 42‧‧‧反互斥或閘 43‧‧‧互斥或閘 50‧‧‧電容電阻充電單元 51‧‧‧第一電容電阻充電單元 52‧‧‧第二電容電阻充電單元 501‧‧‧第一電容電壓 502‧‧‧第二電容電壓 503‧‧‧第一致能訊號 504‧‧‧第二致能訊號 60‧‧‧比較單元 61‧‧‧類比對數位轉換電路 62‧‧‧比較器 63‧‧‧調整暫存器 64‧‧‧判斷單元 641‧‧‧比較結果 T1~T8‧‧‧期間
第1圖為本發明之時序校正系統之方塊圖。
第2圖為本發明之時序校正系統之多個訊號之波形圖。
第3圖為本發明之時序校正系統之邏輯運算單元之一實施例之方塊圖。
第4圖為本發明之時序校正系統之充電訊號以及致能訊號之波形示意圖。
第5圖為本發明之時序校正系統之一實施例之示意圖。
第6圖為本發明之時序校正系統之另一實施例之示意圖。
第7圖為本發明之時序校正系統之一實施例之充電訊號以及致能訊號之時序示意圖。
第8圖為本發明之時序校正系統之一操作狀態之示意圖。
第9圖為本發明之時序校正系統之另一操作狀態之示意圖。
第10圖為本發明之時序校正方法之步驟流程圖。
10‧‧‧記憶體
101‧‧‧資料訊號
102‧‧‧資料閂鎖訊號
103‧‧‧資料數值
20‧‧‧延遲單元
201‧‧‧讀取訊號
202‧‧‧延遲暫存器
203‧‧‧延遲值
30‧‧‧資料讀取電路
40‧‧‧邏輯運算單元
401‧‧‧第一充電訊號
402‧‧‧第二充電訊號
50‧‧‧電容電阻充電單元
501‧‧‧第一電容電壓
502‧‧‧第二電容電壓
503‧‧‧第一致能訊號
504‧‧‧第二致能訊號
60‧‧‧比較單元

Claims (10)

  1. 一種時序校正系統，適用於一記憶體讀取系統，該記憶體讀取系統包含一記憶體、一延遲單元以及一資料讀取電路，該記憶體係輸出一資料訊號以及一資料閂鎖訊號，該延遲單元係根據一延遲值延遲該資料閂鎖訊號以產生一讀取訊號，該資料讀取電路係根據該讀取訊號讀取該資料訊號之一資料數值，該時序校正系統包含： 一邏輯運算單元，係接收該資料訊號以及該讀取訊號，並根據該資料訊號以及該讀取訊號產生一第一充電訊號以及一第二充電訊號； 一電容電阻充電單元，係接收該第一充電訊號以及該第二充電訊號，並根據該第一充電訊號以及該第二充電訊號進行充電，以產生一第一電容電壓以及一第二電容電壓；以及 一比較單元，係比較該第一電容電壓以及該第二電容電壓，以產生一比較結果，其中該延遲單元之該延遲值係根據該比較結果進行調整。
  2. 如申請專利範圍第1項所述之時序校正系統，其中該記憶體讀取系統包含一延遲暫存器以儲存該延遲值。
  3. 如申請專利範圍第2項所述之時序校正系統，其中該比較單元包含一判斷單元以及一調整暫存器，該判斷單元係用以產生該比較結果，並根據該比較結果調整該調整暫存器儲存之數值，當該調整暫存器儲存之該數值符合一校正條件時，該調整暫存器儲存之該數值係用以更新該延遲暫存器所儲存之該延遲值。
  4. 如申請專利範圍第3項所述之時序校正系統，其中該比較單元包含一類比對數位轉換電路，用以將該第一電容電壓以及該第二電容電壓轉換成一第一電壓值以及一第二電壓值，該判斷單元係比較該第一電壓值以及該第二電壓值以產生該比較結果。
  5. 如申請專利範圍第1項所述之時序校正系統，其中該比較單元包含一比較器，用以比較該第一電容電壓以及該第二電容電壓，以產生該比較結果。
  6. 如申請專利範圍第1項所述之時序校正系統，其中該邏輯運算單元包含一反互斥或閘(
    Figure 03_image001
    )、一互斥或閘(XOR)以及一控制單元，該控制單元分別產生一第一控制訊號以及一第二控制訊號至該反互斥或閘以及該互斥或閘，該反互斥或閘根據該資料訊號、該讀取訊號以及該第一控制訊號，以產生該第一充電訊號，該互斥或閘根據該資料訊號、該讀取訊號以及該第二控制訊號，以產生該第二充電訊號。
  7. 如申請專利範圍第1項所述之時序校正系統，其中該第一充電訊號以及該第二充電訊號係對應於不同週期的資料訊號。
  8. 如申請專利範圍第1項所述之時序校正系統，其中該電容電阻充電單元包含一第一電容電阻充電單元以及一第二電容電阻充電單元，該第一充電訊號以及該第二充電訊號係分別用以觸發該第一電容電阻充電單元以及該第二電容電阻充電單元分別進行充電，以產生該第一電容電壓以及該第二電容電壓。
  9. 如申請專利範圍第1項所述之時序校正系統，其中該第一充電訊號以及該第二充電訊號係對應於同一週期的資料訊號。
  10. 一種時序校正方法，適用於一記憶體讀取系統，該記憶體讀取系統包含一記憶體、一延遲單元以及一資料讀取電路，該記憶體係輸出一資料訊號以及一資料閂鎖訊號，該延遲單元係根據一延遲值延遲該資料閂鎖訊號以產生一讀取訊號，該資料讀取電路係根據該讀取訊號讀取該資料訊號之一資料數值，該時序校正方法包含: 根據該資料訊號以及該讀取訊號產生一第一充電訊號以及一第二充電訊號； 提供一電容電阻充電單元，該電容電阻充電單元係接收該第一充電訊號以及該第二充電訊號，並根據該第一充電訊號以及該第二充電訊號進行充電，以產生一第一電容電壓以及一第二電容電壓； 提供一比較單元，該比較單元係比較該第一電容電壓以及該第二電容電壓，以產生一比較結果；以及 根據該比較結果調整該延遲單元之該延遲值。
TW107135963A 2018-10-12 2018-10-12 時序校正系統及其方法 TWI682404B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107135963A TWI682404B (zh) 2018-10-12 2018-10-12 時序校正系統及其方法
CN201811486775.9A CN111048129B (zh) 2018-10-12 2018-12-06 时序校正系统及其方法
US16/374,212 US10665277B2 (en) 2018-10-12 2019-04-03 Timing calibration system and a method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107135963A TWI682404B (zh) 2018-10-12 2018-10-12 時序校正系統及其方法

Publications (2)

Publication Number Publication Date
TWI682404B true TWI682404B (zh) 2020-01-11
TW202015048A TW202015048A (zh) 2020-04-16

Family

ID=69942387

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135963A TWI682404B (zh) 2018-10-12 2018-10-12 時序校正系統及其方法

Country Status (3)

Country Link
US (1) US10665277B2 (zh)
CN (1) CN111048129B (zh)
TW (1) TWI682404B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751072B (zh) * 2021-04-14 2021-12-21 新唐科技股份有限公司 延伸資料輸出模式的時序校正裝置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020169922A1 (en) * 2001-05-08 2002-11-14 Thomann Mark R. Read/write timing calibration of a memory array using a row or a redundant row
US20040187046A1 (en) * 2000-11-09 2004-09-23 Lee Terry R Method of timing calibration using slower data rate pattern
US20070109908A1 (en) * 2004-08-20 2007-05-17 Best Scott C Individual Data Line Strobe-Offset Control in Memory Systems
US20070217559A1 (en) * 2006-03-16 2007-09-20 Rambus Inc. Signaling system with adaptive timing calibration
US20110055509A1 (en) * 2001-02-28 2011-03-03 Ware Frederick A Control component for controlling a delay interval within a memory component
TWI426512B (zh) * 2008-07-21 2014-02-11 Micron Technology Inc 使用堆疊式記憶體裝置晶塊之記憶體系統及方法以及使用該記憶體系統之系統

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1225024C (zh) * 2000-07-25 2005-10-26 松下电器产业株式会社 半导体存储装置及其驱动方法
JP2002230972A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 同期型半導体記憶装置
US6798990B2 (en) * 2001-02-09 2004-09-28 International Business Machines Corporation Laser safety method for DC coupled parallel optical link
US6952375B2 (en) * 2001-12-24 2005-10-04 Intel Corporation Self-timed voltage-subtraction sneak current cancellation method and apparatus
US6885597B2 (en) * 2002-09-10 2005-04-26 Infineon Technologies Aktiengesellschaft Sensing test circuit
KR100560660B1 (ko) * 2003-03-28 2006-03-16 삼성전자주식회사 듀티 사이클 보정을 위한 장치 및 방법
JP2006252670A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 不揮発性メモリの駆動方法およびこれに用いられる不揮発性メモリ
JP4171923B2 (ja) * 2006-04-18 2008-10-29 セイコーエプソン株式会社 強誘電体メモリ
US7769942B2 (en) * 2006-07-27 2010-08-03 Rambus, Inc. Cross-threaded memory system
US8504788B2 (en) * 2006-12-20 2013-08-06 Rambus Inc. Memory controller, system and method for read signal timing calibration
US7443714B1 (en) * 2007-10-23 2008-10-28 Juhan Kim DRAM including segment read circuit
US7701763B2 (en) * 2008-04-23 2010-04-20 Micron Technology, Inc. Leakage compensation during program and read operations
US20090323414A1 (en) * 2008-06-30 2009-12-31 Heiko Fibranz Method and Device for Storing Data
WO2012125719A2 (en) * 2011-03-14 2012-09-20 Rambus Inc. Methods and apparatus for testing inaccessible interface circuits in a semiconductor device
US8928420B2 (en) * 2011-09-07 2015-01-06 Dan Raphaeli Low current single chip oscillator timing circuit
CN102353837B (zh) * 2011-10-10 2013-12-18 国电联合动力技术有限公司 一种脉冲频率测量方法和装置
WO2013066774A1 (en) * 2011-11-01 2013-05-10 Rambus Inc. Data transmission using delayed timing signals
US9117509B2 (en) * 2012-02-03 2015-08-25 Mediatek Inc. Electronic apparatus, DRAM controller, and DRAM
US9425781B2 (en) * 2013-03-29 2016-08-23 Stmicroelectronics International N.V. Syncless unit interval variation tolerant PWM receiver circuit, system and method
JP2015216513A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
TWI539755B (zh) * 2014-12-19 2016-06-21 國立交通大學 讀出系統
EP3300289B1 (en) * 2015-05-22 2022-08-10 Mitsubishi Electric Corporation Communication apparatus
US10332593B2 (en) * 2015-09-14 2019-06-25 Toshiba Memory Corporation Semiconductor memory device configured to sense memory cell threshold voltages in ascending order
US10199082B2 (en) * 2016-01-18 2019-02-05 Avago Technologies International Sales Pte. Limited Automatic delay-line calibration using a replica array
US9865317B2 (en) * 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
TWM532693U (zh) * 2016-07-27 2016-11-21 新唐科技股份有限公司 記憶體電源時序控制晶片
JP6171066B1 (ja) * 2016-09-01 2017-07-26 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR102683734B1 (ko) * 2016-12-13 2024-07-12 에스케이하이닉스 주식회사 파이프 래치 회로 및 그를 포함하는 데이터 출력 회로
KR20180093648A (ko) * 2017-02-14 2018-08-22 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040187046A1 (en) * 2000-11-09 2004-09-23 Lee Terry R Method of timing calibration using slower data rate pattern
US20110055509A1 (en) * 2001-02-28 2011-03-03 Ware Frederick A Control component for controlling a delay interval within a memory component
US20020169922A1 (en) * 2001-05-08 2002-11-14 Thomann Mark R. Read/write timing calibration of a memory array using a row or a redundant row
US20070109908A1 (en) * 2004-08-20 2007-05-17 Best Scott C Individual Data Line Strobe-Offset Control in Memory Systems
US20070217559A1 (en) * 2006-03-16 2007-09-20 Rambus Inc. Signaling system with adaptive timing calibration
TWI426512B (zh) * 2008-07-21 2014-02-11 Micron Technology Inc 使用堆疊式記憶體裝置晶塊之記憶體系統及方法以及使用該記憶體系統之系統

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751072B (zh) * 2021-04-14 2021-12-21 新唐科技股份有限公司 延伸資料輸出模式的時序校正裝置及方法

Also Published As

Publication number Publication date
US10665277B2 (en) 2020-05-26
TW202015048A (zh) 2020-04-16
CN111048129A (zh) 2020-04-21
US20200118607A1 (en) 2020-04-16
CN111048129B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
JP6832777B2 (ja) 半導体装置
CN108447511B (zh) 半导体存储器及其控制方法
US8207772B2 (en) Duty detection circuit and duty cycle correction circuit including the same
TWI420534B (zh) 作用時間校正電路
US9484894B2 (en) Self-adjusting duty cycle tuner
US8884676B2 (en) Clock generator with duty cycle control and method
CN110492724B (zh) 一种功率管驱动电路及驱动方法
TWI703575B (zh) 記憶體訊號相位差校正電路與方法
US20100299644A1 (en) Timing adjustment device and method thereof
TWI694462B (zh) 記憶體控制電路及校正方法
US7872493B2 (en) Calibration circuit
TWI682404B (zh) 時序校正系統及其方法
US20020050847A1 (en) Semiconductor device with dummy interface circuit
CN111262559B (zh) 具有校正功能的延迟线电路及其校正方法
CN111224664A (zh) SoC内置高精度高速振荡器的数字校准方法及装置
TWI635502B (zh) 在記憶體裝置之ｚｑ校準中決定電阻校準方向之方法
TWI538348B (zh) 電池平衡控制電路及其系統
CN205490485U (zh) 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
CN104424984B (zh) 存储器控制电路与控制存储器模块的数据读取程序的方法
US9135980B2 (en) Memory control circuit and method of controlling data reading process of memory module
JP2840905B2 (ja) カウンタ回路
US6727733B2 (en) Output driver circuit and method for adjusting a driver device
CN105913873B (zh) 一种用于超高速非易失性存储器的精准读时序控制电路
KR102303926B1 (ko) 온도 센싱 회로와 그 센싱 방법
TW201310453A (zh) 電阻式記憶體及其寫入驗證方法