TWI694462B - 記憶體控制電路及校正方法 - Google Patents

記憶體控制電路及校正方法 Download PDF

Info

Publication number
TWI694462B
TWI694462B TW107145065A TW107145065A TWI694462B TW I694462 B TWI694462 B TW I694462B TW 107145065 A TW107145065 A TW 107145065A TW 107145065 A TW107145065 A TW 107145065A TW I694462 B TWI694462 B TW I694462B
Authority
TW
Taiwan
Prior art keywords
signal
level
preamble
control circuit
sampling
Prior art date
Application number
TW107145065A
Other languages
English (en)
Other versions
TW202018708A (zh
Inventor
余俊錡
周格至
張志偉
黃勝國
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW202018708A publication Critical patent/TW202018708A/zh
Application granted granted Critical
Publication of TWI694462B publication Critical patent/TWI694462B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本揭示文件提供一種記憶體控制電路，用以與記憶體進行資料讀取程序。在資料讀取程序中，記憶體將傳送資料信號以及用以指示資料信號之出現時間的資料選通信號，其中資料選通信號包含前置部。記憶體控制電路包含控制電路以及取樣電路。控制電路用以產生致能信號。取樣電路耦接控制電路，用以依據致能信號來取樣資料選通信號，以獲得取樣準位。其中，控制電路判斷取樣準位是否符合前置部之信號準位。

Description

記憶體控制電路及校正方法
本揭示文件係有關於一種控制電路，且特別是有關於一種記憶體控制電路及校正方法。
在讀取雙倍資料速率同步動態隨機存取記憶體(double data rate synchronous dynamic random-access memory，DDR SDRAM)或者低功耗雙存取同步動態隨機存取記憶體(Low Power DDR，LPDDR)資料時，記憶體會將資料信號(DQ)與資料選通信號(DQS)傳送給控制器。因此，若僅以記憶體的讀取延遲信號(read latency)來對控制器調控其內部的致能信號(DQS enable signal)的觸發時間，將會隨著不同的時脈域(clock domain)而產生誤差。
根據本揭示文件之一實施例，揭示一種記憶體控制電路。資料選通信號包含前置部。記憶體控制電路包含控制電路以及取樣電路。控制電路用以產生致能信號。取樣電路耦接控制電路，可依據致能信號來取樣資料選通信號，以獲得取 樣準位。控制電路可判斷取樣準位是否符合前置部之信號準位。
根據本揭示文件之另一實施例，揭示一種校正方法。校正方法包含以下步驟：控制電路產生致能信號，取樣電路依據前述致能信號來取樣資料選通信號，以獲得取樣準位，以及控制電路判斷取樣準位是否符合前置部之信號準位。
100‧‧‧記憶體控制電路
110‧‧‧時脈產生電路
120‧‧‧控制電路
123‧‧‧粗調時脈邊緣選擇器
125‧‧‧細調延時控制器
130‧‧‧取樣電路
210‧‧‧記憶體
213‧‧‧ZQ校正電路
215‧‧‧DQS接墊
311、313、321、323、611、613、621、623‧‧‧三態部
351、353、651、653‧‧‧前置部
DQ‧‧‧資料信號
DQS‧‧‧資料選通信號
Controller_CLK‧‧‧時脈信號
CTRL‧‧‧控制信號
A‧‧‧校正位置
b‧‧‧偏移值
S‧‧‧信號位置
T‧‧‧週期
m‧‧‧切換點
D1~D4‧‧‧總延時
S410~S490‧‧‧步驟
第1圖繪示根據本揭示文件一些實施例中有關於提供給取樣電路之時脈的相關電路之功能方塊示意圖。
第2圖繪示根據本揭示文件一些實施例中一種記憶體控制電路與記憶體之功能方塊圖。
第3A圖繪示根據本揭示文件一些實施例中的信號波形時序圖。
第3B圖繪示本揭示文件另一些實施例中的信號波形時序圖。
第4圖繪示一實施例中，記憶體控制電路與記憶體之間的資料讀取程序之粗調流程以及細調流程示意圖。
第5A圖-第5B圖繪示本揭示文件一些實施例中的信號波形時序圖。
請參閱第1圖，其繪示根據本揭示文件一些實施 例中，有關於提供給取樣電路130之時脈的相關電路之功能方塊示意圖。記憶體210包含ZQ校正電路213以及DQS接墊215。ZQ校正電路213可輸出校正阻抗至DQS接墊(DQS PAD)215。DQS接墊215根據校正阻抗來調整時脈週期，以向取樣電路130傳送DQS信號。
記憶體控制電路100包含粗調時脈邊緣選擇器123以及細調延時控制器125。粗調時脈邊緣選擇器123以相同或倍數之時脈信號Controller_CLK作為粗調時脈，並傳送至取樣電路130。取樣電路130以粗調時脈來進行取樣。細調延時控制器125用以產生小於粗調時脈的延遲時間，作為細調時脈，並傳送至取樣電路130。時脈信號Controller_CLK可以為1個週期(1T)。在一實施例中，延遲時間小於1T(例如T/16)。取樣電路130再以細調時脈來進行取樣。
請參閱第2圖，其繪示根據本揭示文件一些實施例中一種記憶體控制電路100之功能方塊圖。記憶體210包含ZQ校正電路213以及DQS接墊215。記憶體控制電路100用於進行與記憶體210之間的資料讀取程序。資料讀取程序中，記憶體210傳送資料信號DQ及資料選通信號DQS至記憶體控制電路100。資料選通信號DQS指示資料信號DQ之出現時間點。資料選通信號DQS包含前置部。前置部用以提示記憶體控制電路100，使其準備以讀取資料信號DQ。
記憶體控制電路100包含時脈產生電路110、控制電路120以及取樣電路130。時脈產生電路110用以產生記憶體控制電路100的時脈Controller_CLK。控制電路120耦接於時 脈產生電路110。取樣電路130耦接於控制電路120。控制電路120用以根據時脈Controller_CLK來產生致能信號。取樣電路130用以依據致能信號來對資料選通信號DQS進行資料取樣，以獲得取樣準位。控制電路120判斷每個取樣之信號的準位是否為特定的準位，據以判斷當前取樣的信號位置。
請參閱第3A圖，其繪示本揭示文件一些實施例中的信號波形時序圖。請一併參閱第2圖及第3A圖，記憶體210依據時脈信號DDR_CLK而運作。資料選通信號DQS_1T與DQS_1T_unbalancedODT為指示每個時脈中要讀取資料信號DQ的時脈信號。記憶體控制電路100依據時脈信號Controller_CLK而運作。取樣電路130依據致能信號DQS_en來進行取樣。在此信號波形時序圖之實施例中，前置部351於為同一準位(Static DQS Preamble)。舉例來說，前置部351為約一T(1T)之低準位信號。
一般而言，資料選通訊號DQS的信號前端(例如數T)依序分別為三態部(Tri-state)以及前置部(Preamble)。如第3A圖所示，尚未處理過的資料選通信號DQS_1T，其三態部311(如灰色部分)約為2T。三態部311是三種隨機狀態出現的信號，因此在對資料選通信號DQS_1T進行取樣時，會無法判斷所取樣的信號是否為前置部351。舉例來說，在判斷資料選通訊號DQS_1T的信號前端時，若三態部311隨機出現之訊號準位與前置部351相同，就會把三態部311誤判成前置部351，而導致在錯誤的時脈中進行資料讀取程序，無法正確讀取資料。
請參閱第4圖，其繪示一實施例中，記憶體控制 電路100與記憶體210之間的資料讀取程序之粗調流程以及細調流程示意圖，請一併參閱3A圖之信號波形時序圖。為了清楚判斷所取樣的部分是否為前置部311，在步驟S410，將資料選通信號DQS_1T之三態部311維持於固定準位，例如高準位。經固定處理後，獲得資料選通信號DQS_1T_unbalancedODT。
將三態部321維持於固定準位的方式，如第2圖所示，控制電路120發送控制信號CTRL至DQS接墊215。DQS接墊215根據控制信號CTRL將DQS信號兩端(未繪示)以及將DQS#信號兩端(未繪示)的電阻，分別設定為不同的電阻值(例如DQS信號兩端電阻值為100歐姆與50歐姆，DQS#信號兩端的電阻值為50歐姆與100歐姆)，其中DQS#信號為DQS信號的差分信號(differential signal)。藉由改變DQS信號以及DQS#信號的阻抗匹配狀態，使得DQS信號與DQS#信號產生電壓差，以此來實現將三態部321維持在高準位或低準位。
在步驟S420，取樣電路130根據粗調時脈邊緣選擇器123產生的粗調時脈來取樣資料選通信號DQS_1T_unbalancedODT。舉例來說，控制器時脈Controller_CLK為1T，則設定粗調時脈為0.5T，並從資料選通信號DQS_1T_unbalancedODT之三態部321開始依序以0.5T的間隔進行取樣。
在步驟S430，在每一次的粗調時脈之取樣程序，控制電路120判斷取樣電路130所取樣的信號之準位是否符合固定準位。例如，三態部321是高準位時，若控制電路120判斷所取樣到的信號是高準位，代表目前取樣的信號範圍仍在三 態部321的範圍，則繼續以粗調時脈進行取樣。
若判斷取樣的信號之準位不同於上一個取樣信號之準位，代表在經過一或數次之粗調時脈的取樣之後，目前所取樣的信號位置落入至前置部351，則執行步驟S440，將目前取樣之信號位置設定為切換點m，如第3A圖所示。在此步驟中，由於已經取樣到前置部351的部分，接著會將DQS信號兩端以及DQS#信號兩端的電阻，設定為相同的電阻值。此步驟的目的在於避免之後在取樣DQS訊號(DQS duty)時，影響細調取樣的準確度。
在一實施例中，記憶體控制電路100可透過但不限於0.5週期作為粗調時脈。
請參閱第3B圖，其繪示另一些實施例中的信號波形時序圖。第3B圖中與第3A圖之相同訊號以相同符號說明。請一併參閱第2圖與第3B圖，資料選通信號DQS_2T與DQS_2T_unbalancedODT為指示每個時脈中要讀取資料信號DQ的信號。前置部353為同一準位的信號。舉例來說，前置部353約為2T之低準位信號。
在此實施例中，資料選通信號DQS_2T為尚未處理過的資料選通信號，其三態部313(如灰色部分)約為1T，前置部353約為2T。類似於執行前述第4圖之步驟S410~步驟S440，可以獲得資料選通信號DQS_2T_unbalancedODT上之切換點m。
在一實施例中，記憶體控制電路100可以但不限於1T之粗調時脈。
第4圖以下說明有關於細調程序的步驟。請一併 參閱第3A圖與第4圖。在步驟S450，會先設定一個偏移值b，於切換點m的位置加上此偏移值b而獲得信號位置m+b(即第3A圖之信號位置S)。在一實施例中，偏移值b可以為0.5週期的時脈。在步驟S460，取樣電路130在信號位置S開始，根據延遲時間d來取樣信號DQS_1T_unbalancedODT。取樣的程序例如第一個細調的取樣位置是m+b+d，第二個細調的取樣位置是m+b+2d，以此類推。
在步驟S470，判斷在細調的取樣位置所取樣的信號準位是否相同於前置部351的信號準位。若是，代表目前取樣的信號位置仍為前置部351的範圍，則回到步驟S460。若取樣到的信號準位與前置部351的信號準位不相同，代表經過數次的細調取樣後，目前所取樣的信號位置已經落入前置部351之後的時脈上升緣附近。細調步驟執行了n1次，每次取樣間隔為延遲時間d，其總延時為D1(即長度d×n1)。因此，信號位置S加上總延時D1之信號位置是m+b+D1。
接著，在計算校正位置的步驟，在前置部351約為1T的低準位信號的實施例，如步驟S480，設定切換點m加上總延時D1之後的信號位置，作為校正位置A。舉例來說，在第3A圖中的資料選通信號DQS_1T_unbalancedODT，其最後被取樣的信號位置為m+b+D1。由於延遲時間d(1T/16)小於時脈(1T)，即細調取樣為較精細的取樣間隔，因此在最後取樣的信號位置m+b+D1會落於前置部351下一個脈衝信號的上升緣附近。前置部351的一半長度為0.5T。接著，計算信號位置m+b+D1-0.5T作為前置部351的(接近)中間位置，並將此位置 設定為校正位置A。當偏移值b為0.5T時，代入前述式子，校正位置A為m+D1之位置。
在步驟S490中，控制電路120以校正位置A來校正並產生致能信號DQS_en。取樣電路130根據致能信號DQS_en來執行資料信號DQ的讀取程序。
在另一實施例中，在第3B圖之資料選通信號DQS_2T_unbalancedODT操作於第4圖之流程步驟類似於前述。在此範例中，前置部353為兩T(2T)的低準位信號，前置部353的下一個時脈的上升邊緣附近m+b+D2，回推一T(即前置部353的一半週期)，可以獲得前置部351的(接近)中間位置m+b+D2-1T。當偏移值b設定為1T時，代入前述公式，校正位置A為m+D2。控制電路120將致能信號DQS_en調整至校正位置A。取樣電路120以校正後的致能信號DQS_en來執行資料信號DQ的讀取程序。
請參閱第5A圖，其繪示本揭示文件一些實施例中的信號波形時序圖。資料選通信號DQS_1T及DQS_1T_unbalancedODT之前置部651的信號準位有變化(Togglling DQS Preamble)。舉例來說，前置部651約為0.5T之高準位信號以及約0.5T之低準位信號。
第5A圖所示之信號波形時序圖，可運用在第4圖之粗調流程，說明類似於前述。資料選通信號DQS_1T_unbalancedODT透過0.5週期之粗調時脈的取樣，獲得切換點m。以及，執行步驟S450~步驟S470之細調流程，其說明類似於前述。在一實施例中，偏移值b可以但不限於時脈0.5T。
在步驟S480，若欲找出0.5T的高準位信號之中間位置，則以前置部651的高準位部分的下降緣處回推0.25T。在步驟S482，控制電路120計算切換點m加上總延時D3(即d×n3)並減去0.25T，獲得m+D3-0.25T。因此，校正位置A為m+D3-0.25T之位置。
請復參閱第5B圖，資料選通信號DQS_2T及DQS_2T_unbalancedODT之前置部653的信號準位有變化。舉例來說，前置部653約為1.5個時脈週期之高準位信號以及約0.5個時脈週期之低準位信號。
第5B圖所示之信號波形時序圖，可運用在第4圖之粗調流程，說明類似於前述。資料選通信號DQS_2T_unbalancedODT透過1T之粗調時脈的取樣，獲得切換點m。以及，執行步驟S450~步驟S470之細調流程，其說明類似於前述。在一實施例中，偏移值b可以但不限於時脈1T。
在步驟S480，若欲找出1.5T的高準位信號之中間位置，則以前置部653的高準位部分的下降緣處回推0.75T。在步驟S483，控制電路120計算切換點m加上總延時D4(即d×n4)並加上0.25T，獲得m+D4+0.25T。因此，校正位置A為m+D4+0.25T之位置。
如此，透過粗調程序，可先確認取樣訊號位置是否落入資料選通信號之前置部的範圍內。透過微調程序，可進一步地找出前置部的校正位置，以將致能信號的調校至校正位置。如此，可達成資料選通信號之時脈校正，提升讀取記憶體資料的正確性。
100‧‧‧記憶體控制電路
110‧‧‧時脈產生電路
120‧‧‧控制電路
123‧‧‧粗調時脈邊緣選擇器
125‧‧‧細調延時控制器
130‧‧‧取樣電路
210‧‧‧記憶體
213‧‧‧ZQ校正電路
215‧‧‧DQS接墊
DQ‧‧‧資料信號
DQS‧‧‧資料選通信號
Controller_CLK‧‧‧時脈信號
CTRL‧‧‧控制信號

Claims (10)

  1. 一種記憶體控制電路，用以與一記憶體進行一資料讀取程序，其中該資料讀取程序中，該記憶體傳送一資料信號以及用以指示該資料信號之出現時間的一資料選通信號，其中該資料選通信號包含一前置部，其中該記憶體控制電路包含：一時脈產生電路，用以產生一時脈；一取樣電路，用以取樣該資料選通信號，以獲得一取樣準位；以及一控制電路，用以判斷該取樣準位是否符合該前置部之一信號準位，當該取樣準位不符合該前置部之該信號準位時，該控制電路依據該資料選通信號位於該前置部中之一切換點及該取樣準位對應之一總延時決定該前置部之一校正位置，並以該時脈及該校正位置來校正並產生一致能信號。
  2. 如請求項1所述之記憶體控制電路，其中該資料選通信號還包含一三態部，該前置部接續於該三態部之後，其中該控制電路發送一控制信號至該記憶體，以控制該三態部之一信號準位維持於一固定準位，其中該固定準位不同於該前置部之一信號準位；其中該控制電路包含：一粗調時脈邊緣選擇器，該粗調時脈邊緣選擇器用以輸出一粗調時脈，其中當該取樣準位符合該固定準位時，該取樣電路根據該粗調時脈邊緣選擇器所輸出之該粗調時脈以取樣該資料選通信號，以及判斷當前取樣之一信號位置是否落 於該三態部中；以及一細調延時控制器，該細調延時控制器用以產生一延遲時間，該延遲時間小於該時脈，其中當該取樣準位不符合該固定準位時，該控制電路記錄當前取樣之該信號位置為該切換點。
  3. 如請求項2所述之記憶體控制電路，其中該控制電路還用以判斷該取樣電路在該切換點加上一偏移值之一位置所取樣之一信號準位是否符合該前置部之該信號準位，其中該偏移值包含0週期、0.5週期以及1週期；以及，當該控制電路判斷該取樣電路在該切換點加上該偏移值之該位置所取樣之該信號準位符合該前置部之該信號準位時，則該控制電路判斷該切換點加上該偏移值與該延遲時間的該信號準位是否符合該前置部之該信號準位。
  4. 如請求項3所述之記憶體控制電路，其中當該控制電路判斷該切換點加上該偏移值與該延遲時間的該信號準位符合該前置部之該信號準位時，則繼續控制該取樣電路根據該延遲時間以取樣該資料選通信號；以及，該控制電路判斷該切換點加上該偏移值與該延遲時間的該信號準位不符合該前置部之該信號準位，則計算該切換點加上該總延時以作為該前置部之該校正位置，其中該前置部之該信號準位為高準位或低準位。
  5. 如請求項3所述之記憶體控制電路，其中該前置部為一倍週期，其中當該一倍週期的半週期為高準位及另一半週期為低準位，且該控制電路判斷取樣之該信號不符合該前置部之該信號準位時，則計算該切換點加上該總延時並減去四分之一週期值以作為該前置部之該校正位置；以及，該前置部為兩倍週期且包含1.5倍週期之高準位及半週期之低準位，且當該控制電路判斷取樣之該信號不符合該前置部之該信號準位時，則計算該切換點加上該總延時並減去四分之一週期值以作為該前置部之該校正位置。
  6. 一種校正方法，適用於一記憶體控制電路與一記憶體之間之一資料讀取程序，該記憶體控制電路包含一時脈產生電路、一控制電路以及一取樣電路，其中該資料讀取程序中，該記憶體傳送之一資料信號以及用以指示該資料信號之出現時間的一資料選通信號，其中該資料選通信號包含一前置部，該方法包含：藉由該時脈產生電路產生一時脈；藉由該取樣電路取樣該資料選通信號，以獲得一取樣準位；以及藉由該控制電路判斷該取樣準位是否符合該前置部之一信號準位，當該取樣準位不符合該前置部之該信號準位時，藉由該控制電路依據該資料選通信號位於該前置部中之一切換點及該取樣準位對應之一總延時決定該前置部之一校正位置，並以該時脈及該校正位置來校正並產生一致能信號。
  7. 如請求項6所述之校正方法，其中該資料選通信號還包含一三態部，該前置部接續於該三態部之後，該方法還包含：藉由該控制電路發送一控制信號至該記憶體，以控制該三態部之一信號準位維持於一固定準位，其中該固定準位不同於該前置部之一信號準位；藉由該控制電路之一粗調時脈邊緣選擇器以輸出一粗調時脈；當該取樣準位符合該固定準位時，控制該取樣電路根據該粗調時脈邊緣選擇器所輸出之該粗調時脈以取樣該資料選通信號，以判斷當前取樣之一信號位置是否落於該三態部中；藉由該控制電路之一細調延時控制器產生一延遲時間，該延遲時間小於該時脈；以及當該取樣準位不符合該固定準位時，記錄當前取樣之該信號位置為該切換點。
  8. 如請求項7所述之校正方法，還包含：判斷在該切換點加上一偏移值之一位置所取樣之一信號是否符合該前置部之該信號準位，其中該偏移值包含0週期、0.5週期以及1週期；以及當判斷該取樣電路在該切換點加上該偏移值之該位置所取樣之該信號準位符合該前置部之該信號準位時，則判斷該切換點加上該偏移值與該延遲時間的該信號準位是否符合該 前置部之該信號準位。
  9. 如請求項8所述之校正方法，還包含：當判斷該切換點加上該偏移值與該延遲時間的該信號準位符合該前置部之該信號準位時，則繼續控制該取樣電路根據該延遲時間以取樣該資料選通信號；以及當判斷該切換點加上該偏移值與該延遲時間的該信號準位不符合該前置部之該信號準位時，則計算該切換點加上該總延時以作為該前置部之該校正位置，其中該前置部之該信號準位為高準位或低準位。
  10. 如請求項8所述之校正方法，還包含：當該前置部為一倍週期，其中該一倍週期之半週期為高準位及半週期為低準位，以及判斷取樣之該信號不符合該前置部之該信號準位時，則計算該切換點加上該總延時並減去四分之一週期值以作為該前置部之該校正位置；以及當該前置部為兩倍週期且包含1.5倍週期之高準位及半週期之低準位，以及判斷取樣之該信號不符合該前置部之該信號準位時，則計算該切換點加上該總延時並減去四分之一週期值以作為該前置部之該校正位置。
TW107145065A 2018-11-01 2018-12-13 記憶體控制電路及校正方法 TWI694462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/177,603 US10643685B1 (en) 2018-11-01 2018-11-01 Control circuit, sampling circuit for synchronous dynamic random-access memory, method of reading procedure and calibration thereof
US16/177,603 2018-12-11

Publications (2)

Publication Number Publication Date
TW202018708A TW202018708A (zh) 2020-05-16
TWI694462B true TWI694462B (zh) 2020-05-21

Family

ID=70457879

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107145065A TWI694462B (zh) 2018-11-01 2018-12-13 記憶體控制電路及校正方法

Country Status (3)

Country Link
US (1) US10643685B1 (zh)
CN (1) CN111312307B (zh)
TW (1) TWI694462B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687321B (zh) * 2020-12-30 2023-04-07 西安紫光国芯半导体有限公司 校准方法、装置及对应的延迟电路
US11978497B2 (en) * 2021-11-17 2024-05-07 Realtek Semiconductor Corporation DDR SDRAM signal calibration device and method
US11830538B2 (en) 2021-12-28 2023-11-28 Micron Technology, Inc. Apparatuses, systems, and methods for data timing alignment in stacked memory
US11854601B2 (en) * 2021-12-28 2023-12-26 Micron Technology, Inc. Apparatuses, systems, and methods for read clock timing alignment in stacked memory devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130208553A1 (en) * 2012-02-10 2013-08-15 Lsi Corporation Method for robust preamble location in a dqs signal
US20140269117A1 (en) * 2013-03-14 2014-09-18 Altera Corporation Circuits and methods for dqs autogating

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7685393B2 (en) * 2006-06-30 2010-03-23 Mosaid Technologies Incorporated Synchronous memory read data capture
US7924637B2 (en) * 2008-03-31 2011-04-12 Advanced Micro Devices, Inc. Method for training dynamic random access memory (DRAM) controller timing delays
US7983362B2 (en) * 2008-04-10 2011-07-19 GlobalFoundries, Inc. Programmable data sampling receiver for digital data signals
US8098535B2 (en) * 2009-03-30 2012-01-17 Cadence Design Systems, Inc. Method and apparatus for gate training in memory interfaces
US7911857B1 (en) * 2009-06-10 2011-03-22 Juniper Networks, Inc. Preamble detection and postamble closure for a memory interface controller
JP2012247318A (ja) * 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
US8422319B2 (en) * 2011-05-30 2013-04-16 Lsi Corporation System and method for gate training in a memory system
US8787097B1 (en) * 2011-09-30 2014-07-22 Altera Corporation Circuit design technique for DQS enable/disable calibration
WO2013099035A1 (ja) * 2011-12-29 2013-07-04 ルネサスエレクトロニクス株式会社 半導体装置
CN102637155B (zh) * 2012-01-10 2014-11-05 江苏中科梦兰电子科技有限公司 通过训练加修正配置ddr3中数据选通信号延时的方法
US9190129B2 (en) * 2013-05-31 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Continuous tuning of preamble release timing in a double data-rate memory device interface
TWI521508B (zh) 2013-08-13 2016-02-11 瑞昱半導體股份有限公司 記憶體控制電路與控制記憶體模組之資料讀取程序之方法
CN104424984B (zh) 2013-08-20 2017-05-24 瑞昱半导体股份有限公司 存储器控制电路与控制存储器模块的数据读取程序的方法
US9025399B1 (en) * 2013-12-06 2015-05-05 Intel Corporation Method for training a control signal based on a strobe signal in a memory module
US9640277B2 (en) * 2013-12-28 2017-05-02 Intel Corporation Avoiding DQS false sampling triggers
US9514420B2 (en) * 2014-08-15 2016-12-06 Rambus Inc. Strobe gating adaption and training in a memory controller
CN107425848B (zh) * 2016-05-23 2020-08-11 龙芯中科技术有限公司 时钟数据恢复电路和方法
KR102623542B1 (ko) * 2016-10-07 2024-01-10 삼성전자주식회사 멀티플 클럭 도메인 메모리 장치의 클럭 동기화 방법
CN108922570B (zh) * 2018-07-13 2020-11-13 豪威科技(上海)有限公司 读dqs信号的相位偏移检测方法、训练方法、电路及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130208553A1 (en) * 2012-02-10 2013-08-15 Lsi Corporation Method for robust preamble location in a dqs signal
US20140269117A1 (en) * 2013-03-14 2014-09-18 Altera Corporation Circuits and methods for dqs autogating

Also Published As

Publication number Publication date
TW202018708A (zh) 2020-05-16
US20200143868A1 (en) 2020-05-07
CN111312307B (zh) 2022-03-01
US10643685B1 (en) 2020-05-05
CN111312307A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
TWI694462B (zh) 記憶體控制電路及校正方法
TWI550631B (zh) 記憶體控制電路及相關的記憶體控制方法
US8644085B2 (en) Duty cycle distortion correction
US7385861B1 (en) Synchronization circuit for DDR IO interface
US8207772B2 (en) Duty detection circuit and duty cycle correction circuit including the same
US20140010025A1 (en) Apparatuses and methods for adjusting a path delay of a command path
KR100974225B1 (ko) 임피던스 조정 주기 설정회로 및 반도체 집적회로
US8711643B2 (en) Memory interface circuit, memory interface method, and electronic device
US6281698B1 (en) LSI testing apparatus and timing calibration method for use therewith
TW201602913A (zh) 用於提供命令至資料區塊之命令路徑、裝置及方法
KR100987359B1 (ko) 데이터 입출력 회로
CN112802516B (zh) Ddr sdram信号校准装置与方法
US8982650B2 (en) Memory interface circuit and timing adjusting method
US7872493B2 (en) Calibration circuit
US20210042253A1 (en) Dynamic timing calibration systems and methods
KR101068567B1 (ko) 데이터 출력 회로
JP2013109637A (ja) メモリインターフェース回路、および、そのメモリインターフェース回路の動作方法
TWI842177B (zh) Ddr sdram訊號校準裝置與方法
TWI521508B (zh) 記憶體控制電路與控制記憶體模組之資料讀取程序之方法
CN105448323A (zh) 存储器控制电路及相关的存储器控制方法
CN208939923U (zh) 延时锁相环电路及半导体存储器
CN104424984A (zh) 存储器控制电路与控制存储器模块的数据读取程序的方法
TWI682404B (zh) 時序校正系統及其方法
CN209088923U (zh) 延时锁相环电路及半导体存储器
JP2021047562A (ja) 半導体集積回路、送信装置、およびメモリシステム