CN105448323A - 存储器控制电路及相关的存储器控制方法 - Google Patents
存储器控制电路及相关的存储器控制方法 Download PDFInfo
- Publication number
- CN105448323A CN105448323A CN201410389977.7A CN201410389977A CN105448323A CN 105448323 A CN105448323 A CN 105448323A CN 201410389977 A CN201410389977 A CN 201410389977A CN 105448323 A CN105448323 A CN 105448323A
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- wide
- reference voltage
- eye
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
本发明公开了一种存储器控制电路及相关的存储器控制方法,该存储器控制电路包含有一比较器、一眼宽测量电路以及一校正电路,其中该比较器用以比较一数据信号与一参考电压,以产生一比较后数据信号;该眼宽测量电路耦接于该比较器,且用以测量该比较后数据信号的眼宽,以产生一测量结果;以及该校正电路耦接于该比较器与该眼宽测量电路,并用以根据该测量结果来调整该参考电压的电平。通过本发明可以快速且随时地得到参考电压的最佳值,以快速且正确地读取存储器中的数据。
Description
技术领域
本发明涉及存储器,尤其涉及一种存储器控制电路及相关的存储器控制方法。
背景技术
在同步动态随机存取存储器(SynchronousDynamicRandom-AccessMemory,SDRAM)演进到第四代双倍数据率(DDR4)和第四代低功耗双倍数据率(LPDDR4)之后,由于采用了虚拟开放漏极(PseudoOpenDrain,POD)的架构,存储器控制电路中用来产生数据信号的参考电压已经不再是一个固定值,因此,如何决定出最佳的参考电压以快速读取存储器中的数据是一个重要的课题。
发明内容
因此,本发明的目的之一在于提供一种存储器控制电路及相关的存储器控制方法,其可以快速地得到参考电压的最佳值,且在读取存储器中的数据时也可以不断地修正参考电压的最佳值,以供快速且正确地读取存储器中的数据。
根据本发明一实施例,一种存储器控制电路包含有一比较器、一眼宽测量电路以及一校正电路,其中该比较器用以比较一数据信号与一参考电压,以产生一比较后数据信号;该眼宽测量电路耦接于该比较器,且用以测量该比较后数据信号的眼宽,以产生一测量结果;以及该校正电路耦接于该比较器与该眼宽测量电路,并用以根据该测量结果来调整该参考电压的电平。
根据本发明另一实施例,一种存储器控制方法,包含有:比较一数据信号与一参考电压,以产生一比较后数据信号;测量该比较后数据信号的眼宽,以产生一测量结果;以及根据该测量结果来调整该参考电压的电平。
根据本发明另一实施例,一种存储器控制电路包含有一比较器、一工作周期检测电路以及一校正电路,其中该比较器用以比较一数据信号与一参考电压,以产生一比较后数据信号;该工作周期检测电路耦接于该比较器,且用以检测该比较后数据信号的工作周期,以产生一检测结果;以及该校正电路耦接于该比较器与该工作周期检测电路,并用以根据该检测结果来调整该参考电压的电平。
本发明的有益效果在于,简要归纳本发明,在本发明的存储器控制电路及相关的存储器控制方法中,其可以通过前景校正的方式以使得在电子装置开机时便可以决定出最佳的参考电压,也可以通过背景校正的方式在读取存储器数据的过程中不断地调整参考电压,以使得比较后数据信号能够一直维持有最大的眼宽。因此,通过本发明可以快速且随时地得到参考电压的最佳值,以快速且正确地读取存储器中的数据。
附图说明
图1为根据本发明一实施例的存储器控制电路的示意图
图2为根据本发明一实施例的眼宽测量电路的操作示意图。
图3为根据本发明一实施例的存储器控制方法的流程图。
图4为根据本发明另一实施例的存储器控制方法的流程图。
图5为根据本发明另一实施例的存储器控制方法的流程图。
其中,附图标记说明如下:
100存储器控制电路
102存储器
110比较器
120眼宽测量电路
122、124延迟元件
126、128D型正反器
130工作周期检测电路
140校正电路
150先进先出缓冲器
180、190端点
300~312、400~424、500~524步骤
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。所属领域中技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包含”为一开放式的用语,故应解释成“包含但不限定于”。此外,“耦接”一词在此包含任何直接及间接的电气连接手段,因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或者通过其他装置或连接手段间接地电气连接至该第二装置。
请参考图1,图1为根据本发明一实施例的存储器控制电路100的示意图,存储器控制电路100连接到一存储器102,且包含了一比较器110、一眼宽(eyewidth)测量电路120、一工作周期检测电路130、一校正电路140、一先进先出缓冲器150、用来接收数据信号(DQ)的端点180、以及用来接收一时脉信号(datastrobe,DQS)的端点190,其中眼宽测量电路120包含了两个延迟元件122、124、以及两个做为取样元件的D型正反器126、128,且延迟元件122、124本身的延迟量可由存储器控制电路100内部的其他控制元件来控制调整。在本实施例中,存储器控制电路100为一同步动态随机存取存储器(SDRAM)的控制电路,且存储器102为同步动态随机存取存储器。
需注意的是,为了简洁起见,图1中所绘示的存储器控制电路100仅包含了与本发明相关的部分,本领域技术人员应能了解存储器控制电路100上包含了其他必要的电路元件。
请先参考图2,图2为根据本发明一实施例的眼宽测量电路120的示意图。在传统的存储器控制电路中,其是利用时脉信号DQS的上缘(risingedge)对数据信号DQ进行取样,且利用时脉信号DQS的下缘(fallingedge)对数据信号DQ的下一个位元进行取样,以产生输出数据到先进先出缓冲器150中,之后再进入后端的数据总线。而在图1所示的眼宽测量电路120中,延迟元件122、124本身的延迟量可以不断地被调整以产生具有不同相位的时脉信号DQS,且多个D型正反器126、128则使用多个不同相位的时脉信号DQS来进行取样(亦即过取样(over-sampling)操作),以判断出数据信号DQ的眼宽。另一方面,若是数据信号DQ本身为一个0/1交替(0/1togglepattern)的数据信号,则眼宽测量电路120便可以判断出对应到位元值0的眼宽以及对应到位元值1的眼宽。另外,需注意的是,图1所示的眼宽测量电路120的内部电路架构仅为一范例说明,而非作为本发明的限制,举例来说,眼宽测量电路120中的延迟元件与D型正反器的数量可以根据设计者的需求而有所改变,且眼宽测量电路120本身亦可采用其他任何可以测量信号眼宽的电路设计。
图1所示的存储器控制电路100可以准确且快速地校正比较器110所接收的参考电压Vref,以使得参考电压Vref是一个最佳值,以供快速且正确地读取存储器中的数据。而存储器控制电路100校正参考电压Vref的流程可以分成前景校正(foregroundcalibration)背景校正(backgroundcalibration)两种,其中前景校正的目的是在电子装置开机时寻找参考电压Vref的最佳值,而背景校正则是在存储器控制电路100读取存储器102的过程中不断地最佳化参考电压Vref。
首先,就前景校正来说,请同时参考图1及图3,图3为根据本发明一实施例的存储器控制方法的流程图。首先,当包含了存储器控制电路100的电子装置开机时,此时存储器控制电路100中的一电路会产生一个0/1交替的数据信号至端点180,以作为数据信号DQ,而比较器110接着读取数据信号DQ,并比较数据信号DQ与一预设的参考电压Vref,以产生一比较后数据信号DQ’。之后,在步骤300中,眼宽测量电路120读取比较后数据信号DQ’,并测量比较后数据信号DQ’中对应到位元值0的眼宽以及对应到位元值1的眼宽,以产生一测量结果至校正电路140;同时,工作周期检测电路130也读取比较后数据信号DQ’,并检测比较后数据信号DQ’的工作周期,以产生一检测结果至校正电路140。接着,在步骤302中,校正电路140判断比较后数据信号DQ’中对应到位元值0的眼宽以及对应到位元值1的眼宽是否相同,且判断比较后数据信号DQ’的工作周期是否为50%,其中若是比较后数据信号DQ’中对应到位元值0的眼宽以及对应到位元值1的眼宽相同,或是比较后数据信号DQ’的工作周期为50%,则代表目前所使用的参考电压Vref是最佳值,因此,流程进入步骤312结束校正流程;反之,则流程进入步骤304。
在步骤304中,校正电路140判断比较后数据信号DQ’中对应到位元值0的眼宽是否大于对应到位元值1的眼宽,且也判断比较后数据信号DQ’的工作周期是否小于50%(亦即,对应到位元值0的期间小于对应到位元值1的期间),其中若是比较后数据信号DQ’中对应到位元值0的眼宽大于对应到位元值1的眼宽,或是比较后数据信号DQ’的工作周期小于50%,则流程进入步骤308以降低参考电压Vref,其中所调降的值ΔV可为任意适合的值;反之,则流程进入步骤306以增加参考电压Vref,其中所增加的值ΔV亦可为任意适合的值。接着,流程进入步骤310以读取比较后数据信号DQ’,并重复上述步骤直到比较后数据信号DQ’中对应到位元值0的眼宽以及对应到位元值1的眼宽相同,或是比较后数据信号DQ’的工作周期为50%为止。
需要注意的是,在图1、图3的实施例中,是同时利用眼宽测量电路120所产生的测量结果与工作周期检测电路130所产生的检测结果来决定降低或是增加参考电压Vref,然而,在本发明的其他实施例中,存储器控制电路100可以只使用眼宽测量电路120与工作周期检测电路130其中之一来进行参考电压Vref校正,亦即校正电路140可以只根据眼宽测量电路120所产生的比较后数据信号DQ’中对应到位元值0的眼宽以及对应到位元值1的眼宽来调整参考电压Vref,或是只根据工作周期检测电路130所产生的比较后数据信号DQ’的工作周期为来调整参考电压Vref,这些设计上的变化均应隶属本发明的范畴。
另外,请同时参考图1及图4,图4为根据本发明另一实施例的存储器控制方法的流程图,其中图4的实施例可以适用于前景校正或是背景校正。首先,比较器110读取数据信号DQ,并比较数据信号DQ与一预设的参考电压Vref,以产生一比较后数据信号DQ’,其中当进行前景校正时,数据信号DQ是由存储器控制电路100中的一电路所产生至端点180的一随机数据信号(randomdata),而当进行背景校正时,数据信号DQ则是从存储器102所接收得到。在步骤400中,眼宽测量电路120读取比较后数据信号DQ’,并测量比较后数据信号DQ’的眼宽以产生一测量结果至校正单元140。接着,在步骤402中,校正单元140主动将参考电压Vref增加ΔV,并在步骤404中观察判断比较后数据信号DQ’的眼宽是否有因此变大?若是比较后数据信号DQ’的眼宽变大,则流程进入步骤406以持续增加参考电压Vref,并反复地读取比较后数据信号DQ’并测量比较后数据信号DQ’的眼宽以判断眼宽是否有持续变大(步骤408、410),且当眼宽不再变大的时候,校正电路140将目前所设定的参考电压Vref降低ΔV以作为最佳的参考电压Vref(步骤412),并进入步骤424以结束校正流程。
另一方面,当在步骤404中判断比较后数据信号DQ’的眼宽没有变大时,则流程进入步骤414以将参考电压Vref降低ΔV,之后流程进入步骤416以持续降低参考电压Vref,并反复地读取比较后数据信号DQ’并测量比较后数据信号DQ’的眼宽以判断眼宽是否有持续变大(步骤418、420),且当眼宽不再变大的时候,校正电路140将目前所设定的参考电压Vref加上ΔV以作为最佳的参考电压Vref(步骤422),并进入步骤424以结束校正流程。
另外,请同时参考图1及图5,图5为根据本发明另一实施例的存储器控制方法的流程图,其中图5的实施例可以适用于前景校正或是背景校正。首先,比较器110读取数据信号DQ,并比较数据信号DQ与一预设的参考电压Vref,以产生一比较后数据信号DQ’,其中当进行前景校正时,数据信号DQ是由存储器控制电路100中的一电路所产生至端点180的一随机数据信号(randomdata),而当进行背景校正时,数据信号DQ则是从存储器102所接收得到。在步骤500中,眼宽测量电路120读取比较后数据信号DQ’,并测量比较后数据信号DQ’的眼宽以产生一测量结果至校正单元140。接着,在步骤502中,校正单元140主动将参考电压Vref降低ΔV,并在步骤504中观察判断比较后数据信号DQ’的眼宽是否有因此变大?若是比较后数据信号DQ’的眼宽变大,则流程进入步骤506以持续降低参考电压Vref,并反复地读取比较后数据信号DQ’并测量比较后数据信号DQ’的眼宽以判断眼宽是否有持续变大(步骤508、510),且当眼宽不再变大的时候,校正电路140将目前所设定的参考电压Vref加上ΔV以作为最佳的参考电压Vref(步骤512),并进入步骤524以结束校正流程。
另一方面,当在步骤504中判断比较后数据信号DQ’的眼宽没有变大时,则流程进入步骤514以将参考电压Vref加上ΔV,之后流程进入步骤516以持续增加参考电压Vref的电平,并反复地读取比较后数据信号DQ’并测量比较后数据信号DQ’的眼宽以判断眼宽是否有持续变大(步骤518、520),且当眼宽不再变大的时候,校正电路140将目前所设定的参考电压Vref降低ΔV以作为最佳的参考电压Vref(步骤522),并进入步骤524以结束校正流程。
此外,上述的背景校正可以在存储器控制电路100不需要被要求读取存储器102中的数据时调整参考电压Vref,以使得比较后数据信号DQ’能够一直维持有最大的眼宽。
简要归纳本发明,在本发明的存储器控制电路及相关的存储器控制方法中,其可以通过前景校正的方式以使得在电子装置开机时便可以决定出最佳的参考电压Vref,也可以通过背景校正的方式在读取存储器102数据的过程中不断地调整参考电压Vref,以使得比较后数据信号DQ’能够一直维持有最大的眼宽。因此,通过本发明可以快速且随时地得到参考电压的最佳值,以快速且正确地读取存储器中的数据。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (14)
1.一种存储器控制电路,包含有:
一比较器,用以比较一数据信号与一参考电压,以产生一比较后数据信号;
一眼宽测量电路,耦接于该比较器,用以测量该比较后数据信号的眼宽,以产生一测量结果;以及
一校正电路,耦接于该比较器与该眼宽测量电路,用以根据该测量结果来调整该参考电压的电平。
2.如权利要求1所述的存储器控制电路,其中该数据信号为0/1交替的数据信号,且该眼宽测量电路接收来一时脉信号,并调整该时脉信号的相位,以使用多个不同相位的该时脉信号来对该比较后数据信号进行过取样操作,以测量该比较后数据信号中对应到位元值0的眼宽以及对应到位元值1的眼宽,并产生该测量结果。
3.如权利要求1所述的存储器控制电路,其中该测量结果包含了该比较后数据信号中对应到位元值0的眼宽以及对应到位元值1的眼宽,且当该测量结果指出该比较后数据信号中对应到位元值0的眼宽大于对应到位元值1的眼宽时,该校正电路降低该参考电压的电平;以及当该测量结果指出该比较后数据信号中对应到位元值0的眼宽小于对应到位元值1的眼宽时,该校正电路增加该参考电压的电平。
4.如权利要求1所述的存储器控制电路,其中该数据信号为0/1交替的数据信号,且该存储器控制电路另包含有:
一工作周期检测电路,用以检测该比较后数据信号的工作周期,以产生一检测结果;
其中该校正电路还根据该检测结果来调整该参考电压的电平。
5.如权利要求4所述的存储器控制电路,其中当该检测结果指出该比较后数据信号的工作周期小于50%时,该校正电路降低该参考电压的电平;以及当该检测结果指出该比较后数据信号的工作周期大于50%时,该校正电路增加该参考电压的电平。
6.如权利要求1所述的存储器控制电路,其中该校正电路首先主动调整该参考电压的电平,并根据该眼宽测量电路所产生的该测量结果来继续增加或是降低该参考电压的电平,直到该眼宽测量电路所产生的该测量结果指出该比较后数据信号的眼宽到达一最大值为止。
7.一种存储器控制方法,包含有:
比较一数据信号与一参考电压,以产生一比较后数据信号;
测量该比较后数据信号的眼宽,以产生一测量结果;以及
根据该测量结果来调整该参考电压的电平。
8.如权利要求7所述的存储器控制方法,其中该数据信号为0/1交替的数据信号,且测量该比较后数据信号的眼宽以产生该测量结果的步骤包含有:
接收来一时脉信号,并调整该时脉信号的相位,以使用多个不同相位的该时脉信号来对该比较后数据信号进行过取样操作,以测量该比较后数据信号中对应到位元值0的眼宽以及对应到位元值1的眼宽,并产生该测量结果。
9.如权利要求7所述的存储器控制方法,其中该测量结果包含了该比较后数据信号中对应到位元值0的眼宽以及对应到位元值1的眼宽,且根据该测量结果来调整该参考电压的电平的步骤包含有:
当该测量结果指出该比较后数据信号中对应到位元值0的眼宽大于对应到位元值1的眼宽时,降低该参考电压的电平;以及
当该测量结果指出该比较后数据信号中对应到位元值0的眼宽小于对应到位元值1的眼宽时,增加该参考电压的电平。
10.如权利要求7所述的存储器控制方法,其中该数据信号为0/1交替的数据信号,且该存储器控制方法还包含有:
检测该比较后数据信号的工作周期,以产生一检测结果;以及
根据该检测结果来调整该参考电压的电平。
11.如权利要求10所述的存储器控制方法,还包含有:
当该检测结果指出该比较后数据信号的工作周期小于50%时,降低该参考电压的电平;以及
当该检测结果指出该比较后数据信号的工作周期大于50%时,增加该参考电压的电平。
12.如权利要求7所述的存储器控制方法,还包含有:
主动调整该参考电压的电平,并持续比较该数据信号与该参考电压以产生该比较后数据信号,且测量该比较后数据信号的眼宽以产生该测量结果;以及
根据该测量结果来继续增加或是降低该参考电压的电平,直到该测量结果指出该比较后数据信号的眼宽到达一最大值为止。
13.一种存储器控制电路,包含有:
一比较器,用以比较一数据信号与一参考电压,以产生一比较后数据信号;
一工作周期检测电路,用以检测该比较后数据信号的工作周期,以产生一检测结果;以及
一校正电路,耦接于该比较器与该工作周期检测电路,用以根据该检测结果来调整该参考电压的电平。
14.如权利要求13所述的存储器控制电路,其中当该检测结果指出该比较后数据信号的工作周期小于50%时,该校正电路降低该参考电压的电平;以及当该检测结果指出该比较后数据信号的工作周期大于50%时,该校正电路增加该参考电压的电平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410389977.7A CN105448323B (zh) | 2014-08-08 | 2014-08-08 | 存储器控制电路及相关的存储器控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410389977.7A CN105448323B (zh) | 2014-08-08 | 2014-08-08 | 存储器控制电路及相关的存储器控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105448323A true CN105448323A (zh) | 2016-03-30 |
CN105448323B CN105448323B (zh) | 2019-04-09 |
Family
ID=55558424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410389977.7A Active CN105448323B (zh) | 2014-08-08 | 2014-08-08 | 存储器控制电路及相关的存储器控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448323B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107516536A (zh) * | 2016-06-15 | 2017-12-26 | 合肥兆芯电子有限公司 | 存储器接口、控制电路单元、存储装置及时脉产生方法 |
CN110491436A (zh) * | 2018-05-14 | 2019-11-22 | 华邦电子股份有限公司 | 半导体元件 |
CN111161766A (zh) * | 2018-11-07 | 2020-05-15 | 瑞昱半导体股份有限公司 | Ddr sdram物理层接口电路与ddr sdram控制装置 |
CN107689240B (zh) * | 2017-09-30 | 2023-09-22 | 长鑫存储技术有限公司 | 输入输出端口的眼图优化装置和方法及其集成电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060190746A1 (en) * | 2005-02-24 | 2006-08-24 | Boerstler David W | System and method for automatic calibration of a reference voltage |
US7162376B2 (en) * | 2004-12-23 | 2007-01-09 | Rambus Inc. | Circuits, systems and methods for dynamic reference voltage calibration |
CN101364425A (zh) * | 2007-08-08 | 2009-02-11 | 联发科技股份有限公司 | 存储器控制方法及其电路 |
US20110075496A1 (en) * | 2009-09-25 | 2011-03-31 | Infineon Technologies Ag | Memory Controller Comprising Adjustable Transmitter Impedance |
US20130202061A1 (en) * | 2012-02-08 | 2013-08-08 | Rambus Inc. | Reference voltage generation in a single-ended receiver |
-
2014
- 2014-08-08 CN CN201410389977.7A patent/CN105448323B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7162376B2 (en) * | 2004-12-23 | 2007-01-09 | Rambus Inc. | Circuits, systems and methods for dynamic reference voltage calibration |
US20060190746A1 (en) * | 2005-02-24 | 2006-08-24 | Boerstler David W | System and method for automatic calibration of a reference voltage |
CN101364425A (zh) * | 2007-08-08 | 2009-02-11 | 联发科技股份有限公司 | 存储器控制方法及其电路 |
US20110075496A1 (en) * | 2009-09-25 | 2011-03-31 | Infineon Technologies Ag | Memory Controller Comprising Adjustable Transmitter Impedance |
US20130202061A1 (en) * | 2012-02-08 | 2013-08-08 | Rambus Inc. | Reference voltage generation in a single-ended receiver |
Non-Patent Citations (1)
Title |
---|
张长春等: "高速时钟与数据恢复电路技术研究", 《电路与系统学报》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107516536A (zh) * | 2016-06-15 | 2017-12-26 | 合肥兆芯电子有限公司 | 存储器接口、控制电路单元、存储装置及时脉产生方法 |
CN107516536B (zh) * | 2016-06-15 | 2020-06-09 | 合肥兆芯电子有限公司 | 存储器接口、控制电路单元、存储装置及时脉产生方法 |
CN107689240B (zh) * | 2017-09-30 | 2023-09-22 | 长鑫存储技术有限公司 | 输入输出端口的眼图优化装置和方法及其集成电路 |
CN110491436A (zh) * | 2018-05-14 | 2019-11-22 | 华邦电子股份有限公司 | 半导体元件 |
CN110491436B (zh) * | 2018-05-14 | 2021-05-18 | 华邦电子股份有限公司 | 半导体元件 |
CN111161766A (zh) * | 2018-11-07 | 2020-05-15 | 瑞昱半导体股份有限公司 | Ddr sdram物理层接口电路与ddr sdram控制装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105448323B (zh) | 2019-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI550631B (zh) | 記憶體控制電路及相關的記憶體控制方法 | |
US8644085B2 (en) | Duty cycle distortion correction | |
TWI448898B (zh) | 記憶體控制器與記憶體系統 | |
US9514420B2 (en) | Strobe gating adaption and training in a memory controller | |
JP5318870B2 (ja) | クロック・ジッタを測定する回路装置および方法 | |
US10162373B1 (en) | Variation immune on-die voltage droop detector | |
US20070297255A1 (en) | Semiconductor memory tester | |
CN105448323A (zh) | 存储器控制电路及相关的存储器控制方法 | |
CN111243635A (zh) | 写数据采样信号时序监测方法、监测电路和存储器 | |
US20120069686A1 (en) | Latch timing adjustment device and memory access system using the same | |
US8825449B2 (en) | Structure and method of data synchronization for Multi measuring apparatus | |
US9117509B2 (en) | Electronic apparatus, DRAM controller, and DRAM | |
CN111312307B (zh) | 存储器控制电路及校正方法 | |
CN109358819B (zh) | 一种基于Iodelay固件的AD采样自校准系统和方法 | |
JP2013109637A (ja) | メモリインターフェース回路、および、そのメモリインターフェース回路の動作方法 | |
US9361253B2 (en) | Signal control circuit, information processing apparatus, and duty ratio calculation method | |
US10902896B2 (en) | Memory circuit and method thereof | |
CN105321577A (zh) | 数据接收芯片 | |
KR100864633B1 (ko) | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 | |
CN104424984A (zh) | 存储器控制电路与控制存储器模块的数据读取程序的方法 | |
CN114155903B (zh) | 测试系统以及测试方法 | |
US11251729B2 (en) | Device and method for over-current protection | |
CN113740717A (zh) | 一种时序单元保持时间的测量方法和测量电路 | |
JP5919918B2 (ja) | メモリ制御装置及びマスクタイミング制御方法 | |
KR101442648B1 (ko) | 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |