KR101442648B1 - 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법 - Google Patents

메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법 Download PDF

Info

Publication number
KR101442648B1
KR101442648B1 KR1020130050209A KR20130050209A KR101442648B1 KR 101442648 B1 KR101442648 B1 KR 101442648B1 KR 1020130050209 A KR1020130050209 A KR 1020130050209A KR 20130050209 A KR20130050209 A KR 20130050209A KR 101442648 B1 KR101442648 B1 KR 101442648B1
Authority
KR
South Korea
Prior art keywords
current
clock signal
self
external
refresh period
Prior art date
Application number
KR1020130050209A
Other languages
English (en)
Inventor
이현재
류기형
이월진
조광래
윤순병
Original Assignee
유한회사 인에이블코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유한회사 인에이블코리아 filed Critical 유한회사 인에이블코리아
Priority to KR1020130050209A priority Critical patent/KR101442648B1/ko
Application granted granted Critical
Publication of KR101442648B1 publication Critical patent/KR101442648B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 명세서는 동기화된 내부 셀프리프레쉬 주기 신호와 외부 클록 신호를 통해 생성된 제어 신호를 근거로 샘플링 클록 신호를 생성하고, 상기 생성된 샘플링 클록 신호에 의해 온/오프되는 전류를 측정하는 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법에 관한 것이다. 이를 위하여 본 명세서의 실시예에 따른 메모리 장치의 셀프리프레쉬 주기 측정 장치는, 외부 핀과 연결되며, 상기 외부 핀으로부터 전달되는 하나 이상의 외부 클록 신호를 수신하는 입출력 멀티플렉서; 테스트 모드 신호가 수신될 때, 동기화된 내부 셀프리프레쉬 주기 신호 및, 상기 수신된 하나 이상의 외부 클록 신호를 근거로 하나 이상의 샘플링 클록 신호를 생성하는 샘플링 클록 신호 생성부; 상기 생성된 하나 이상의 샘플링 클록 신호 및, 전류 모니터링부로부터 공급되는 외부 전압원을 근거로 하나 이상의 전류를 각각 발생하는 전류 발생부; 상기 전류 발생부에 상기 외부 전압원을 공급하며, 상기 전류 발생부로부터 발생한 하나 이상의 전류를 각각 측정하는 상기 전류 모니터링부; 및 상기 측정된 하나 이상의 전류와 상기 하나 이상의 외부 클록 신호의 미리 설정된 주기를 근거로 셀프리프레쉬 주기를 산출하는 제어부;를 포함한다.

Description

메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법{Apparatus of detecting the self-refresh period in a memory device and method thereof}
본 명세서는 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법에 관한 것으로, 더욱 상세히는 동기화된 내부 셀프리프레쉬 주기 신호와 외부 클록 신호를 통해 생성된 제어 신호를 근거로 샘플링 클록 신호를 생성하고, 상기 생성된 샘플링 클록 신호에 의해 온/오프되는 전류를 측정하는 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법에 관한 것이다.
일반적으로, 디램(Dynamic RAM : DRAM, 동적 램)은, 데이터를 보전하기 위해 주기적으로 리프레쉬 동작을 수행한다.
또한, 반도체 메모리 장치가 스탠바이(standby) 상태에 있을 때, 메모리 셀에 저장된 데이터를 보존하기 위해 주기적으로 수행되는 리프레쉬 동작을 셀프리프레쉬(Self-Refresh)라 한다. 상기 셀프리프레쉬는 내부에 포함된 주기 발생기로부터 수신되는 주기 신호에 응답하여, 메모리 셀들의 리프레쉬 동작을 실행한다. 특히, 모바일 디램은 스탠바이 상태에서의 전류 소모량이 중요한 특성이고, 셀프리프레쉬 동작 중에서 리프레쉬 주기는 전류 소모의 양과 밀접한 관계가 있다. 즉, 리프레쉬 주기를 길게 하면 센스 증폭기의 동작 횟수가 줄어들어 전력 소모를 줄일 수 있지만, 상기 리프레쉬 주기를 너무 길게 하면 메모리 셀에 저장된 데이터를 손실시켜 불량이 발생한다. 따라서, 모바일 디램을 테스트 시, 셀프리프레쉬 주기를 빠르고 정확하게 측정하는 것은 제품 신뢰성을 위해 반드시 필요하다.
이러한 상기 셀프리프레쉬 주기 측정은, 디램을 셀프 리프레쉬 모드로 동작시키면서 내부 리프레쉬 주기 신호를 외부 입출력 핀을 통해 출력하여 측정하게 되는데, 테스트 세팅 조건에 의해 내부 주기가 변함에 따라, 정확한 측정을 위해 추가적인 테스트 환경 세팅 과정이 필요하며, 이로 인해 여러 번 반복 수행해야하는 등의 문제점이 있다. 또한, 내부 주기 신호를 외부 신호로 출력하기 위해서 디램의 데이터핀을 활용하게 되는 경우 출력 패스에 부하로 작용하여 메모리 장치의 주요 성능 파라미터에 영향을 주는 문제점이 있다.
한국 특허 출원 번호 제10-2003-0051047호
본 명세서의 목적은, 동기화된 내부 셀프리프레쉬 주기 신호와 외부 클록 신호를 통해 생성된 제어 신호를 근거로 샘플링 클록 신호를 생성하고, 상기 생성된 샘플링 클록 신호에 의해 온/오프되는 전류를 측정하는 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법을 제공하는 데 있다.
본 명세서의 다른 목적은, 주기를 아는 외부 입력 클록에 대해 반응하는 전류를 측정하고, 셀프리프레쉬 주기 동안 발생하는 전류를 측정한 후, 상기 측정된 전류들과 상기 주기를 아는 외부 입력 클록을 근거로 셀프리프레쉬 주기를 산출하는 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법을 제공하는 데 있다.
본 명세서의 실시예에 따른 메모리 장치의 셀프리프레쉬 주기 측정 장치는, 외부 핀과 연결되며, 상기 외부 핀으로부터 전달되는 하나 이상의 외부 클록 신호를 수신하는 입출력 멀티플렉서; 테스트 모드 신호가 수신될 때, 동기화된 내부 셀프리프레쉬 주기 신호 및, 상기 수신된 하나 이상의 외부 클록 신호를 근거로 하나 이상의 샘플링 클록 신호를 생성하는 샘플링 클록 신호 생성부; 상기 생성된 하나 이상의 샘플링 클록 신호 및, 전류 모니터링부로부터 공급되는 외부 전압원을 근거로 하나 이상의 전류를 각각 발생하는 전류 발생부; 상기 전류 발생부에 상기 외부 전압원을 공급하며, 상기 전류 발생부로부터 발생한 하나 이상의 전류를 각각 측정하는 상기 전류 모니터링부; 및 상기 측정된 하나 이상의 전류와 상기 하나 이상의 외부 클록 신호의 미리 설정된 주기를 근거로 셀프리프레쉬 주기를 산출하는 제어부;를 포함할 수 있다.
본 명세서와 관련된 일 예로서, 상기 하나 이상의 외부 클록 신호는, 미리 설정된 주기를 갖는 제1 외부 클록 신호; 및 임의의 시점부터 하이 레벨을 유지하는 제2 외부 클록 신호;를 포함할 수 있다.
본 명세서와 관련된 일 예로서, 상기 샘플링 클록 신호 생성부는, 상기 테스트 모드 신호가 수신될 때, 동기화된 상기 내부 셀프리프레쉬 주기 신호와 미리 설정된 주기를 갖는 제1 외부 클록 신호를 근거로 제1 샘플링 클록 신호를 생성하고, 동기화된 상기 내부 셀프리프레쉬 주기 신호와 임의의 시점부터 하이 레벨을 유지하는 제2 외부 클록 신호를 근거로 제2 샘플링 클록 신호를 생성할 수 있다.
본 명세서와 관련된 일 예로서, 상기 전류 발생부는, 상기 제1 샘플링 클록 신호와 상기 외부 전압원을 근거로 상기 하나 이상의 전류에 포함되는 제1 전류를 발생하고, 상기 제2 샘플링 클록 신호와 상기 외부 전압원을 근거로 상기 하나 이상의 전류에 포함되는 제2 전류를 발생할 수 있다.
본 명세서와 관련된 일 예로서, 상기 제1 전류는, 상기 미리 설정된 주기를 갖는 제1 외부 클록 신호에 대해 반응하는 전류이고, 상기 제2 전류는, 상기 셀프리프레쉬 주기 동안 발생하는 전류일 수 있다.
본 명세서와 관련된 일 예로서, 상기 제어부는, 상기 미리 설정된 주기와 상기 측정된 제1 전류 및, 상기 셀프리프레쉬 주기와 상기 측정된 제2 전류 간의 비율을 근거로 산출할 수 있다.
본 명세서와 관련된 일 예로서, 상기 제어부는, 상기 미리 설정된 주기와 상기 측정된 제1 전류 및, 상기 측정된 제2 전류를 근거로 아래의 수학식에 의해 상기 셀프리프레쉬 주기를 산출하며,
Figure 112013039435710-pat00001
여기서, 상기 tOSC는 상기 셀프리프레쉬 주기이고, 상기 tPH는 상기 제1 외부 클록 신호의 미리 설정된 주기 의 1/2 이고, 상기 IR은 상기 제1 전류이고, 상기 IS는 상기 제2 전류일 수 있다.
본 명세서의 실시예에 따른 메모리 장치의 셀프리프레쉬 주기 측정 방법은, 외부 핀과 연결된 입출력 멀티플렉서를 통해, 상기 외부 핀으로부터 전달되는 하나 이상의 외부 클록 신호를 수신하는 단계; 샘플링 클록 신호 생성부를 통해, 테스트 모드 신호가 수신될 때, 동기화된 내부 셀프리프레쉬 주기 신호 및, 상기 수신된 하나 이상의 외부 클록 신호를 근거로 하나 이상의 샘플링 클록 신호를 생성하는 단계; 전류 발생부를 통해, 상기 생성된 하나 이상의 샘플링 클록 신호 및, 전류 모니터링부로부터 공급되는 외부 전압원을 근거로 하나 이상의 전류를 각각 발생하는 단계; 전류 모니터링부를 통해, 상기 발생한 하나 이상의 전류를 각각 측정하는 단계; 상기 전류 모니터링부를 통해, 상기 측정된 하나 이상의 전류를 상기 입출력 멀티플렉서와 상기 외부 핀을 통해 출력하는 단계; 및 제어부를 통해, 상기 하나 이상의 전류와 상기 하나 이상의 외부 클록 신호의 미리 설정된 주기를 근거로 셀프리프레쉬 주기를 산출하는 단계;를 포함할 수 있다.
본 명세서의 실시예에 따른 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법은, 동기화된 내부 셀프리프레쉬 주기 신호와 외부 클록 신호를 통해 생성된 제어 신호를 근거로 샘플링 클록 신호를 생성하고, 상기 생성된 샘플링 클록 신호에 의해 온/오프되는 전류를 측정함으로써, PVT(Process, Voltage, Temperature) 및 테스트 세팅 환경에 따라 민감하게 셀프리프레쉬 주기가 측정되는 문제를 방지할 수 있다.
또한, 본 명세서의 실시예에 따른 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법은, 주기를 아는 외부 입력 클록에 대해 반응하는 전류를 측정하고, 셀프리프레쉬 주기 동안 발생하는 전류를 측정한 후, 상기 측정된 전류들과 상기 주기를 아는 외부 입력 클록을 근거로 셀프리프레쉬 주기를 산출함으로써, 테스트 과정이 간단하고 정확하여 메모리 테스트하는 작업의 효율성 및 신뢰성을 향상시킬 수 있다.
도 1은 본 명세서의 실시예에 따른 메모리 장치의 셀프리프레쉬 주기 측정 장치의 구성을 나타낸 블록도이다.
도 2는 본 명세서의 일 실시예에 따른 메모리 장치의 셀프리프레쉬 주기 측정 방법을 나타낸 흐름도이다.
도 3은 본 명세서의 일 실시예에 따른 신호 다이어그램을 나타낸 도이다.
도 4는 본 명세서의 일 실시예에 따른 전류와 주기 간의 관계를 나타낸 도이다.
도 5는 본 명세서의 일 실시예에 따른 신호 다이어그램을 나타낸 도이다.
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
도 1은 본 명세서의 실시예에 따른 메모리 장치의 셀프리프레쉬 주기 측정 장치(10)의 구성을 나타낸 블록도이다.
도 1에 도시한 바와 같이, 셀프리프레쉬 주기 측정 장치(10)는, 입출력 멀티플렉서(100), 샘플링 클록 신호 생성부(200), 전류 발생부(300), 전류 모니터링부(400) 및, 제어부(500)로 구성된다. 도 1에 도시된 셀프리프레쉬 주기 측정 장치(10)의 구성 요소 모두가 필수 구성 요소인 것은 아니며, 도 1에 도시된 구성 요소보다 많은 구성 요소에 의해 셀프리프레쉬 주기 측정 장치(10)가 구현될 수도 있고, 그보다 적은 구성 요소에 의해서도 셀프리프레쉬 주기 측정 장치(10)가 구현될 수도 있다.
상기 입출력 멀티플렉서(100)는, 상기 셀프리프레쉬 주기 측정 장치(10)의 내부 구성 요소와 외부핀(미도시)을 연결한다.
또한, 상기 입출력 멀티플렉서(100)는, 상기 외부핀을 통해 전달되는 하나 이상의 외부 클록 신호(예를 들어, 제1 외부 클록 신호 및, 제2 외부 클록 신호 등 포함)를 수신한다.
또한, 상기 입출력 멀티플렉서(100)는, 상기 전류 모니터링부(400)를 통해 측정되는 하나 이상의 전류(예를 들어, 제1 전류 및, 제2 전류 등 포함)를 상기 외부핀에 전달한다.
상기 샘플링 클록 신호 생성부(200)는, 테스트 모드(Test Mode : TM) 신호가 수신(또는, 입력)될 때, 셀프리프레쉬 주기와 상기 하나 이상의 외부 클록 신호를 동기화하여, 상기 셀프리프레쉬 주기마다 하나 이상의 샘플링 클록 신호(또는, 제어 신호)를 생성(또는, 발생)한다.
즉, 상기 샘플링 클록 신호 생성부(200)는, 상기 테스트 모드 신호가 수신될 때, 상기 동기화된 내부 셀프리프레쉬 주기 신호 및 상기 외부핀으로부터 전달되어 상기 입출력 멀티플렉서(100)를 통해 수신되는 상기 하나 이상의 외부 클록 신호에 포함되는(또는, 대응하는) 제1 외부 클록 신호를 근거로 제1 샘플링 클록 신호(또는, 제1 펄스 신호)를 생성한다. 이때, 상기 샘플링 클록 신호 생성부(200)는, 상기 내부 셀프리프레쉬 주기 신호가 천이될 때마다 상기 제1 외부 클록 신호와 동기화하여 상기 제1 샘플링 클록 신호를 생성한다. 여기서, 상기 제1 외부 클록 신호는, 미리 설정된 주기(또는, 폭/펄스 폭)를 갖는다.
또한, 상기 샘플링 클록 신호 생성부(200)는, 상기 테스트 모드 신호가 수신될 때, 상기 테스트 모드 신호가 수신될 때(또는, 상기 테스트 모드 신호가 수신되고 있는/수신된 상태일 때), 상기 동기화된 내부 셀프리프레수 주기 신호 및 상기 외부핀으로부터 전달되어 상기 입출력 멀티플렉서(100)를 통해 수신되는 상기 하나 이상의 외부 클록 신호에 포함되는(또는, 대응하는) 제2 외부 클록 신호를 근거로 제2 샘플링 클록 신호를 생성한다. 이때, 상기 샘플링 클록 신호 생성부(200)는, 상기 제2 외부 클록 신호가 하이 레벨로 유지되면, 상기 생성되는 제2 샘플링 클록 신호도 하이 레벨로 유지하도록 상기 제2 샘플링 클록 신호를 생성한다. 여기서, 상기 제2 외부 클록 신호는, 임의의 시점부터 하이 레벨을 유지하는 신호이다.
상기 전류 발생부(300)는, 상기 셀프리프레쉬 구간에서, 상기 샘플링 클록 신호 생성부(200)로부터 생성된 하나 이상의 샘플링 클록 신호(예를 들어, 상기 제1 샘플링 클록 신호 및, 상기 제2 샘플링 클록 신호 등 포함) 및 상기 전류 모니터링부(400)로부터 공급되는 외부 전압원을 근거로 전류를 발생(또는, 생성)한다.
즉, 상기 전류 발생부(300)는, 상기 셀프리프레쉬 구간에서, 상기 샘플링 클록 신호 생성부(200)로부터 생성된 상기 제1 샘플링 클록 신호와 상기 전류 모니터링부(400)로부터 공급되는 상기 외부 전압원을 근거로 제1 전류를 발생한다.
또한, 상기 전류 발생부(300)는, 상기 셀프리프레쉬 구간에서, 상기 샘플링 클록 신호 생성부(200)로부터 생성된 상기 제2 샘플링 클록 신호와 상기 전류 모니터링부(400)로부터 공급되는 상기 외부 전압원을 근거로 제2 전류를 발생한다.
상기 전류 모니터링부(400)는, 상기 외부핀으로부터 공급되는 일정한 레벨의 상기 외부 전압원을 상기 전류 발생부(300)에 공급(또는, 제공)한다.
또한, 상기 전류 모니터링부(400)는, 상기 셀프리프레쉬 구간에서, 상기 하나 이상의 샘플링 클록 신호에 의해 온/오프되는 전류를 측정한다.
즉, 상기 전류 모니터링부(400)는, 상기 셀프리프레쉬 구간에서, 상기 전류 발생부(300)로부터 발생한 제1 전류 및/또는 제2 전류를 측정한다. 여기서, 상기 전류 모니터링부(400)는, 상기 전류 발생부(300)로부터 발생하는 상기 제1 전류의 평균 전류 및/또는 상기 제2 전류의 평균 전류를 측정할 수도 있다. 이때, 상기 제1 전류는, 상기 주기를 아는 외부 클록 신호(또는, 상기 미리 설정된 주기를 갖는 제1 외부 클록 신호)에 대해 반응하는 전류에 대응한다. 또한, 상기 제2 전류는, 상기 셀프리프레쉬 구간(또는, 주기) 동안 발생하는 전류에 대응한다.
또한, 상기 전류 모니터링부(400)는, 상기 측정된 제1 전류 및/또는 제2 전류를 상기 입출력 멀티플렉서(100)와 상기 외부 핀을 통해 출력(또는, 전달)한다.
상기 제어부(500)는, 상기 셀프리프레쉬 주기 측정 장치(10)의 전반적인 제어 기능을 수행한다.
또한, 상기 제어부(500)는, 상기 입출력 멀티플렉서(100) 및 상기 외부 핀을 통해 전달되는 상기 제1 전류와 상기 제2 전류 및, 상기 제1 외부 클록 신호의 주기를 근거로, 셀프리프레쉬 주기를 산출(또는, 연산/측정)한다.
즉, 상기 제어부(500)는, 아래의 [수학식 1]과 같이, 주기를 알고 있는 외부 클록 신호의 전류(예를 들어, 상기 제1 전류)와, 셀프리프레쉬 주기와 상기 셀프리프레쉬 주기 동안의 전류(예를 들어, 상기 제2 전류) 간의 상대적인 비율을 근거로 상기 셀프리프레쉬 주기를 산출한다.
Figure 112013039435710-pat00002
여기서, 상기 tOSC는 구하고자 하는 셀프리프레쉬 주기이고, 상기 tPH는 상기 제1 외부 클록 신호의 미리 설정된 주기 의 1/2 이고, 상기 IR은 상기 제1 전류이고, 상기 IS는 상기 제2 전류이다. 이때, 상기 제1 전류는, 상기 동기화된 내부 셀프리프레쉬 주기 신호와 상기 미리 설정된 주기를 갖는 제1 외부 클록 신호로부터 생성된 상기 제1 샘플링 클록 신호 및, 상기 외부 전압원을 근거로 발생한 전류이고, 상기 제2 전류는, 상기 동기화된 내부 셀프리프레쉬 주기 신호와 임의의 시점부터 하이 레벨을 유지하는 제2 외부 클록 신호로부터 생성된 상기 제2 샘플링 클록 신호 및, 상기 외부 전압원을 근거로 발생한 전류이다.
이와 같이, 상기 셀프리프레쉬 주기 측정 장치(10)는, 내부 주기에 의한 주기적인 동작으로 정확한 평균 전류 측정 구간을 고려할 필요가 없이, 충분히 적당한 시간의 평균 전류를 측정하면 되어, 평균 전류 측정이 용이할 수 있다. 이때, 상기 측정 구간이 길수록 평균 전류의 측정값에 대한 신뢰성도 높아진다.
또한, 이와 같이, 동기화된 내부 셀프리프레쉬 주기 신호와 외부 클록 신호를 통해 생성된 제어 신호를 근거로 샘플링 클록 신호를 생성하고, 상기 생성된 샘플링 클록 신호에 의해 온/오프되는 전류를 측정할 수 있다.
또한, 이와 같이, 주기를 아는 외부 입력 클록에 대해 반응하는 전류를 측정하고, 셀프리프레쉬 주기 동안 발생하는 전류를 측정한 후, 상기 측정된 전류들과 상기 주기를 아는 외부 입력 클록을 근거로 셀프리프레쉬 주기를 산출할 수 있다.
이하에서는, 본 명세서에 따른 메모리 장치의 셀프리프레쉬 주기 측정 방법을 도 1 내지 도 5를 참조하여 상세히 설명한다.
도 2는 본 명세서의 일 실시예에 따른 메모리 장치의 셀프리프레쉬 주기 측정 방법을 나타낸 흐름도이다.
먼저, 샘플링 클록 신호 생성부(200)는, 테스트 모드 신호(예를 들어, TM)가 수신(또는, 입력)될 때, 동기화된 내부 셀프리프레쉬 주기 신호(예를 들어, REF_OSC) 및, 외부 핀(미도시)으로부터 전달되어 입출력 멀티플렉서(100)를 통해 수신되는 제1 외부 클록 신호(예를 들어, 제1 CLK_REF)를 근거로 제1 샘플링 클록 신호(예를 들어, 제1 EN)를 생성(또는, 발생)한다. 이때, 상기 샘플링 클록 신호 생성부(200)는, 상기 내부 셀프리프레쉬 주기 신호가 천이될 때마다 상기 제1 외부 클록 신호와 동기화하여 상기 제1 샘플링 클록 신호(또는, 제1 펄스 신호)를 생성한다. 여기서, 상기 제1 외부 클록 신호는, 미리 설정된 주기(또는, 폭/펄스 폭)를 갖는다.
일 예로, 상기 샘플링 클록 신호 생성부(200)는, 도 3에 도시한 바와 같이, 상기 테스트 모드 신호(310 : TM)가 수신될 때, 동기화된 내부 셀프리프레쉬 주기 신호(320 : REF_OSC) 및, 상기 외부 핀을 통해 수신되는 제1 외부 클록 신호(330 : 제1 CLK_REF)를 근거로 상기 제1 샘플링 클록 신호(340 : 제1 EN)를 생성한다. 이때, 상기 제1 샘플링 클록 신호(340)는, 상기 제1 외부 클록 신호의 하나의 폭(또는, 하나의 펄스 폭/주기)에 대응하는 신호일 수 있다. 즉, 상기 제1 샘플링 클록 신호(340)는, 상기 제1 외부 클록 신호의 상기 미리 설정된 폭을 갖는다(S210).
이후, 전류 발생부(300)는, 상기 샘플링 클록 신호 생성부(200)로부터 생성된 제1 샘플링 클록 신호 및 전류 모니터링부(400)로부터 공급되는 외부 전압원을 근거로 제1 전류를 발생(또는, 생성)한다(S220).
이후, 상기 전류 모니터링부(400)는, 상기 전류 발생부(300)로부터 발생한 제1 전류를 측정한다. 여기서, 상기 전류 모니터링부(400)는, 상기 전류 발생부(300)로부터 발생하는 상기 제1 전류의 평균 전류를 측정할 수도 있다. 이때, 상기 전류 모니터링부(400)에 의해 측정된 상기 제1 전류는, 상기 주기를 아는 외부 클록 신호(또는, 상기 미리 설정된 주기를 갖는 제1 외부 클록 신호)에 대해 반응하는 전류(예를 들어, IR)일 수 있다.
일 예로, 상기 전류 모니터링부(400)는, 도 3 및 도 4에 도시한 바와 같이, 상기 전류 발생부(300)로부터 발생한 상기 제1 전류(IR)를 측정한다.
또한, 상기 전류 모니터링부(400)는, 상기 입출력 멀티플렉서(100)와 상기 외부 핀을 통해 상기 측정된 제1 전류를 출력(또는, 전달)한다(S230).
이후, 상기 샘플링 클록 신호 생성부(200)는, 상기 테스트 모드 신호가 수신될 때(또는, 상기 테스트 모드 신호가 수신되고 있는/수신된 상태일 때), 상기 동기화된 내부 셀프리프레쉬 주기 신호(예를 들어, REF_OSC) 및, 상기 외부 핀(미도시)으로부터 전달되어 상기 입출력 멀티플렉서(100)를 통해 수신되는 제2 외부 클록 신호(예를 들어, 제2 CLK_REF)를 근거로 제2 샘플링 클록 신호(예를 들어, 제2 EN)를 생성(또는, 발생)한다. 이때, 상기 샘플링 클록 신호 생성부(200)는, 상기 제2 외부 클록 신호가 하이 레벨로 유지되면 상기 생성되는 제2 샘플링 클록 신호도 하이 레벨로 유지하도록 상기 제2 샘플링 클록 신호를 생성한다. 여기서, 상기 제2 외부 클록 신호는, 임의의 시점부터 하이 레벨을 유지하는 신호이다.
일 예로, 상기 샘플링 클록 신호 생성부(200)는, 도 5에 도시한 바와 같이, 상기 테스트 모드 신호(510 : TM)가 수신될 때, 동기화된 내부 셀프리프레쉬 주기 신호(520 : REF_OSC) 및, 상기 외부 핀을 통해 수신되는 제2 외부 클록 신호(530 : 제2 CLK_REF)를 근거로 상기 제2 샘플링 클록 신호(540 : 제2 EN)를 생성한다. 이때, 상기 제2 샘플링 클록 신호(540)는, 상기 제2 외부 클록 신호(530)가 하이 레벨로 유지됨에 따라, 하이 레벨로 유지하는 특성이 있다(S240).
이후, 상기 전류 발생부(300)는, 상기 샘플링 클록 신호 생성부(200)로부터 생성된 제2 샘플링 클록 신호 및 상기 전류 모니터링부(400)로부터 공급되는 상기 외부 전압원을 근거로 제2 전류를 발생(또는, 생성)한다(S250).
이후, 상기 전류 모니터링부(400)는, 상기 전류 발생부(300)로부터 발생한 제2 전류를 측정한다. 여기서, 상기 전류 모니터링부(400)는, 상기 전류 발생부(300)로부터 발생하는 상기 제2 전류의 평균 전류를 측정할 수도 있다. 이때, 상기 전류 모니터링부(400)에 의해 측정된 상기 제2 전류는, 셀프리프레쉬 주기 동안 발생하는 전류(예를 들어, IS)일 수 있다.
일 예로, 상기 전류 모니터링부(400)는, 상기 도 4 및 도 5 에 도시한 바와 같이, 상기 전류 발생부(300)로부터 발생한 상기 제2 전류(IS)를 측정한다.
또한, 상기 전류 모니터링부(400)는, 또한, 상기 전류 모니터링부(400)는, 상기 입출력 멀티플렉서(100)와 상기 외부 핀을 통해 상기 측정된 제2 전류를 출력(또는, 전달)한다(S260).
이후, 제어부(500)는, 상기 외부 핀 및 상기 입출력 멀티플렉서(100)를 통해 전달되는 상기 제1 전류와 상기 제2 전류 및, 상기 제1 외부 클록 신호의 주기를 근거로, 셀프리프레쉬 주기를 산출(또는, 연산)한다. 이때, 상기 제1 전류는, 상기 주기를 아는 외부 클록 신호(또는, 상기 미리 설정된 주기를 갖는 제1 외부 클록 신호)에 대해 반응하는 전류(IR)로서 즉, 상기 동기화된 내부 셀프리프레쉬 주기 신호와 상기 미리 설정된 주기를 갖는 제1 외부 클록 신호로부터 생성된 상기 제1 샘플링 클록 신호 및, 상기 외부 전압원을 근거로 발생한 전류이다. 또한, 상기 제2 전류는, 상기 셀프리프레쉬 구간(또는, 주기) 동안 발생하는 전류(IS)로서 즉, 상기 동기화된 내부 셀프리프레쉬 주기 신호와 임의의 시점부터 하이 레벨을 유지하는 제2 외부 클록 신호로부터 생성된 상기 제2 샘플링 클록 신호 및, 상기 외부 전압원을 근거로 발생한 전류이다.
즉, 상기 제어부(500)는, 상기의 [수학식 1]과 같이, 주기를 알고 있는 외부 클록 신호의 전류와, 셀프리프레쉬 주기와 상기 셀프리프레쉬 주기 동안의 전류 간의 상대적인 비율을 근거로 상기 셀프리프레쉬 주기를 산출한다.
일 예로, 상기 제어부(500)는, 상기 [수학식 1]을 근거로, 상기 도 4에 도시한 바와 같이, 주기(tPH *2 )를 알고 있는 외부 클록 신호(예를 들어, 상기 제1 외부 클록 신호)의 전류(IR)와, 상기 셀프리프레쉬 주기(tOSC)와 상기 셀프리프레쉬 주기 동안의 전류(IS) 간의 상대적인 비율을 근거로 상기 셀프리프레쉬 주기(tOSC)를 산출한다(S270).
상기 본 명세서의 실시예에서는, 상기 제1 외부 클록 신호를 생성한 후 상기 제1 전류를 발생하고, 상기 제2 외부 클록 신호를 생성한 후 상기 제2 전류를 발생하는 것을 설명하고 있으나, 이에 한정되는 것은 아니며, 상기 제2 외부 클록 신호를 생성한 후 상기 제2 전류를 발생하고, 상기 제1 외부 클록 신호를 생성한 후 상기 제1 전류를 발생할 수도 있다.
본 명세서의 실시예는 앞서 설명한 바와 같이, 동기화된 내부 셀프리프레쉬 주기 신호와 외부 클록 신호를 통해 생성된 제어 신호를 근거로 샘플링 클록 신호를 생성하고, 상기 생성된 샘플링 클록 신호에 의해 온/오프되는 전류를 측정하여, PVT 및 테스트 세팅 환경에 따라 민감하게 셀프리프레쉬 주기가 측정되는 문제를 방지할 수 있다.
또한, 본 명세서의 실시예는 앞서 설명한 바와 같이, 주기를 아는 외부 입력 클록에 대해 반응하는 전류를 측정하고, 셀프리프레쉬 주기 동안 발생하는 전류를 측정한 후, 상기 측정된 전류들과 상기 주기를 아는 외부 입력 클록을 근거로 셀프리프레쉬 주기를 산출하여, 테스트 과정이 간단하고 정확하여 메모리 테스트하는 작업의 효율성 및 신뢰성을 향상시킬 수 있다.
전술한 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 셀프리프레쉬 주기 측정 장치 100: 입출력 멀티플렉서
200: 샘플링 클록 신호 생성부 300: 전류 발생부
400: 전류 모니터링부 500: 제어부

Claims (13)

  1. 외부 핀과 연결되며, 상기 외부 핀으로부터 전달되는 하나 이상의 외부 클록 신호를 수신하는 입출력 멀티플렉서;
    테스트 모드 신호가 수신될 때, 동기화된 내부 셀프리프레쉬 주기 신호 및, 상기 수신된 하나 이상의 외부 클록 신호를 근거로 하나 이상의 샘플링 클록 신호를 생성하는 샘플링 클록 신호 생성부;
    상기 생성된 하나 이상의 샘플링 클록 신호 및, 전류 모니터링부로부터 공급되는 외부 전압원을 근거로 하나 이상의 전류를 각각 발생하는 전류 발생부;
    상기 전류 발생부에 상기 외부 전압원을 공급하며, 상기 전류 발생부로부터 발생한 하나 이상의 전류를 각각 측정하는 상기 전류 모니터링부; 및
    상기 측정된 하나 이상의 전류와 상기 하나 이상의 외부 클록 신호의 미리 설정된 주기를 근거로 셀프리프레쉬 주기를 산출하는 제어부;를 포함하고,
    상기 하나 이상의 외부 클록 신호는,
    미리 설정된 주기를 갖는 제1 외부 클록 신호; 및
    하이 레벨을 포함하는 제2 외부 클록 신호;를 포함하는 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 샘플링 클록 신호 생성부는,
    상기 테스트 모드 신호가 수신될 때, 동기화된 상기 내부 셀프리프레쉬 주기 신호와 미리 설정된 주기를 갖는 제1 외부 클록 신호를 근거로 제1 샘플링 클록 신호를 생성하고,
    동기화된 상기 내부 셀프리프레쉬 주기 신호와 하이 레벨을 포함하는 제2 외부 클록 신호를 근거로 제2 샘플링 클록 신호를 생성하는 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 장치.
  4. 청구항 3에 있어서,
    상기 전류 발생부는,
    상기 제1 샘플링 클록 신호와 상기 외부 전압원을 근거로 상기 하나 이상의 전류에 포함되는 제1 전류를 발생하고,
    상기 제2 샘플링 클록 신호와 상기 외부 전압원을 근거로 상기 하나 이상의 전류에 포함되는 제2 전류를 발생하는 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 장치.
  5. 청구항 4에 있어서,
    상기 제1 전류는,
    상기 미리 설정된 주기를 갖는 제1 외부 클록 신호에 대해 반응하는 전류이고,
    상기 제2 전류는,
    상기 셀프리프레쉬 주기 동안 발생하는 전류인 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 장치.
  6. 청구항 4에 있어서,
    상기 제어부는,
    상기 미리 설정된 주기와 상기 측정된 제1 전류 및, 상기 셀프리프레쉬 주기와 상기 측정된 제2 전류 간의 비율을 근거로 산출하는 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 장치.
  7. 청구항 4에 있어서,
    상기 제어부는,
    상기 미리 설정된 주기와 상기 측정된 제1 전류 및, 상기 측정된 제2 전류를 근거로 아래의 수학식에 의해 상기 셀프리프레쉬 주기를 산출하며,
    Figure 112013039435710-pat00003

    여기서, 상기 tOSC는 상기 셀프리프레쉬 주기이고, 상기 tPH는 상기 제1 외부 클록 신호의 미리 설정된 주기 의 1/2 이고, 상기 IR은 상기 제1 전류이고, 상기 IS는 상기 제2 전류인 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 장치.
  8. 외부 핀과 연결된 입출력 멀티플렉서를 통해, 상기 외부 핀으로부터 전달되는 하나 이상의 외부 클록 신호를 수신하는 단계;
    샘플링 클록 신호 생성부를 통해, 테스트 모드 신호가 수신될 때, 동기화된 내부 셀프리프레쉬 주기 신호 및, 상기 수신된 하나 이상의 외부 클록 신호를 근거로 하나 이상의 샘플링 클록 신호를 생성하는 단계;
    전류 발생부를 통해, 상기 생성된 하나 이상의 샘플링 클록 신호 및, 전류 모니터링부로부터 공급되는 외부 전압원을 근거로 하나 이상의 전류를 각각 발생하는 단계;
    전류 모니터링부를 통해, 상기 발생한 하나 이상의 전류를 각각 측정하는 단계;
    상기 전류 모니터링부를 통해, 상기 측정된 하나 이상의 전류를 상기 입출력 멀티플렉서와 상기 외부 핀을 통해 출력하는 단계; 및
    제어부를 통해, 상기 하나 이상의 전류와 상기 하나 이상의 외부 클록 신호의 미리 설정된 주기를 근거로 셀프리프레쉬 주기를 산출하는 단계;를 포함하고,
    상기 하나 이상의 외부 클록 신호는,
    미리 설정된 주기를 갖는 제1 외부 클록 신호; 및
    하이 레벨을 포함하는 제2 외부 클록 신호;를 포함하는 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 방법.
  9. 삭제
  10. 청구항 8에 있어서,
    상기 하나 이상의 샘플링 클록 신호는,
    동기화된 상기 내부 셀프리프레쉬 주기 신호와 미리 설정된 주기를 갖는 제1 외부 클록 신호를 근거로 생성되는 제1 샘플링 클록 신호; 및
    동기화된 상기 내부 셀프리프레쉬 주기 신호와 하이 레벨을 포함하는 제2 외부 클록 신호를 근거로 생성되는 제2 샘플링 클록 신호;를 포함하는 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 방법.
  11. 청구항 10에 있어서,
    상기 하나 이상의 전류는,
    상기 제1 샘플링 클록 신호와 상기 외부 전압원을 근거로 발생하는 제1 전류; 및
    상기 제2 샘플링 클록 신호와 상기 외부 전압원을 근거로 발생하는 제2 전류;를 포함하는 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 방법.
  12. 청구항 11에 있어서,
    상기 제1 전류는,
    상기 미리 설정된 주기를 갖는 제1 외부 클록 신호에 대해 반응하는 전류이고,
    상기 제2 전류는,
    상기 셀프리프레쉬 주기 동안 발생하는 전류인 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 방법.
  13. 청구항 11에 있어서,
    상기 셀프리프레쉬 주기를 산출하는 단계는,
    상기 미리 설정된 주기와 상기 측정된 제1 전류 및, 상기 셀프리프레쉬 주기와 상기 측정된 제2 전류 간의 비율을 근거로 산출하는 것을 특징으로 하는 메모리 장치의 셀프리프레쉬 주기 측정 방법.
KR1020130050209A 2013-05-03 2013-05-03 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법 KR101442648B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130050209A KR101442648B1 (ko) 2013-05-03 2013-05-03 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130050209A KR101442648B1 (ko) 2013-05-03 2013-05-03 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR101442648B1 true KR101442648B1 (ko) 2014-09-23

Family

ID=51760685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130050209A KR101442648B1 (ko) 2013-05-03 2013-05-03 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101442648B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180043578A (ko) * 2016-10-20 2018-04-30 에스케이하이닉스 주식회사 리프레쉬 타임 검출회로 및 이를 포함하는 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990080938A (ko) * 1998-04-23 1999-11-15 윤종용 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법
KR20110012402A (ko) * 2009-07-30 2011-02-09 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 주기 설정방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990080938A (ko) * 1998-04-23 1999-11-15 윤종용 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법
KR20110012402A (ko) * 2009-07-30 2011-02-09 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 주기 설정방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180043578A (ko) * 2016-10-20 2018-04-30 에스케이하이닉스 주식회사 리프레쉬 타임 검출회로 및 이를 포함하는 반도체 장치
KR102468870B1 (ko) 2016-10-20 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 타임 검출회로 및 이를 포함하는 반도체 장치

Similar Documents

Publication Publication Date Title
TWI550631B (zh) 記憶體控制電路及相關的記憶體控制方法
US7825666B2 (en) Test apparatus and measurement apparatus for measuring an electric current consumed by a device under test
KR100945899B1 (ko) 지연고정루프를 이용한 온도센싱회로 및 온도센싱방법
EP3036598B1 (en) Power signal interface
KR102045204B1 (ko) 집적 회로 내에서 공급 전압 스윙의 감지
JP6525648B2 (ja) 電池容量推定システム、電池容量推定方法および電池容量推定プログラム
US20080080286A1 (en) Semiconductor memory device with partial refresh function
US11846680B2 (en) Battery resistance diagnosis device and method
JP6003091B2 (ja) 電圧監視装置および電圧監視方法
JP2007066298A (ja) デバイス温度に基づくクロックト待機モードの無効化
JP2023101509A (ja) 半導体装置、およびバッテリの残量の検出方法
US20140028364A1 (en) Critical path monitor hardware architecture for closed loop adaptive voltage scaling and method of operation thereof
KR101442648B1 (ko) 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법
CN116184235A (zh) 电池自放电性能的检测方法和装置
US20120158339A1 (en) Calibration arrangement
CN105448323B (zh) 存储器控制电路及相关的存储器控制方法
KR20210011235A (ko) 배터리 셀 진단 장치 및 방법
US9983266B2 (en) Apparatus and methods for battery monitoring using discharge pulse measurements
US9696219B2 (en) Method for calibrating a measuring device in a mobile terminal
JP6098418B2 (ja) 信号制御回路、情報処理装置及びデューティ算出方法
TWI522789B (zh) 電子裝置以及電量偵測方法
JP7073802B2 (ja) 太陽光発電システムの故障検査装置
US12085601B2 (en) Systems and methods to monitor leakage current
KR102037378B1 (ko) 정전류시 soc 추정 방법, 장치, 이를 포함하는 배터리 관리 시스템 및 에너지 저장 시스템
TWI659421B (zh) 使用隔離位元線之動態的靜態隨機存取記憶體（ｓｒａｍ）陣列之特徵化

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee