KR19990080938A - 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법 - Google Patents

셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법 Download PDF

Info

Publication number
KR19990080938A
KR19990080938A KR1019980014543A KR19980014543A KR19990080938A KR 19990080938 A KR19990080938 A KR 19990080938A KR 1019980014543 A KR1019980014543 A KR 1019980014543A KR 19980014543 A KR19980014543 A KR 19980014543A KR 19990080938 A KR19990080938 A KR 19990080938A
Authority
KR
South Korea
Prior art keywords
self
refresh
self refresh
dram
current
Prior art date
Application number
KR1019980014543A
Other languages
English (en)
Inventor
김우섭
소병세
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980014543A priority Critical patent/KR19990080938A/ko
Publication of KR19990080938A publication Critical patent/KR19990080938A/ko

Links

Abstract

본 발명은 셀프 리프레쉬 주기 측정부를 구비하는 디램(DRAM) 및 이의 셀프 리프레쉬 주기 측정 방법을 개시한다. 이는 디램 내부에 셀프 리프레쉬 동작시 소모되는 전류를 검출하여 셀프 리프레쉬 주기를 측정하는 회로를 추가함으로써 셀프 리프레쉬 테스트시 셀프 리프레쉬 주기를 간단하고 빠르게 측정할 수 있다.

Description

셀프 리프레쉬 주기 측정부를 구비하는 디램 및 이의 셀프 리프레쉬 주기 측정 방법
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 디램이 셀프 리프레쉬 모드로 동작할 때 셀프 리프레쉬 주기를 측정하기 위한 셀프 리프레쉬 주기 측정부를 구비하는 디램 및 이의 셀프 리프레쉬 주기 측정 방법에 관한 것이다.
디램(DRAM)은 데이터를 저장하는 스토리지 커패시터(storage capacitor)와 상기 스토리지 커패시터에 저장된 데이터를 제어하기 위한 억세스 트랜지스터(access transistor)로 구성된다. 상기 스토리지 커패시터에 저장된 데이터는 소정의 시간이 지나면 누설 전류(leakage current)에 의해 지워지므로 일정 주기마다 상기 스토리지 커패시터를 재충전해야하는데 이러한 동작을 리프레쉬 동작이라한다.
상기 리프레쉬 동작은 ROR(RAS Only Refresh), 및 CBR(CAS Before RAS), 셀프(Self) 리프레쉬로 구분된다.
상기 ROR은 외부로부터 리프레쉬할 어드레스를 인가한 뒤 로우 어드레스 스트로브 신호( )를 하강시켰다가 다시 상승시키는 1싸이클로 리프레쉬가 실행되고 상기 CBR은 외부로부터 리프레쉬 어드레스를 주는 대신 디램 칩에 내장된 리프레쉬 어드레스 카운터(refresh address counter)가 로 어드레스를 발생시켜 리프레쉬를 실행한다. 즉, 상기 ROR 및 CBR은 로우 어드레스 스트로브 신호( )가 외부에서 인가된 상태에서 컨트롤 클럭(Control Clock)의 상태에 따라 리프레쉬할 어드레스를 외부에서 받아 들이거나 내부에서 생성하여 선택된 로우 어드레스를 리프레쉬하는 펄스 리프레쉬 (Pulsed Refresh)방식이다.
상기 셀프 리프레쉬는 전력 소모를 줄이고 밧데리 백-업(BBU;Battery Back-Up)등의 목적을 위해 리프레쉬 동기 신호로 사용되는 로우 어드레스 스트로브 신호( )도 디램 내부에서 발생시킨다. 그리고 특정 타이밍 조건, 즉 상기 CBR 진입 후 100㎲ 이상 경과한 경우 외부로부터 제어 신호없이도 내부에서 생성된 리프레쉬 타이머에 의해 자동으로 리프레쉬 요구 신호가 발생되어 소자 내부에서 자동적으로 로우 어드레스 스트로브(RAS)계의 제어 신호들이 발생되고 내부에서 생성된 어드레스에 의해 리프레쉬 동작이 실행된다. 따라서 디램의 전원 전압이 계속 유지되는 한 내부적으로 주기적인 리프레쉬가 실행되고 데이터가 계속 보전되기 때문에 슬립 모드(sleep mode)라고도 불리운다. 또한 밧데리를 인가한 것만으로 데이터의 백업이 이루어지므로 밧데리 백업 모드(Battery Back-up mode)라고도 부른다.
도 1은 종래 기술에 의한 디램의 블록도이다.
상기 도 1을 참조하면, 디램은 클럭 발생부(11), 제어부(12), 어드레스 버퍼(13), 로/칼럼 디코더(14), 메모리부(15), 데이터 입출력 버퍼(16), 셀프 리프레쉬 검출부(17), 리프레쉬 어드레스 카운터(18), 및 내부 전원 전압(IVCC) 발생부(19)를 포함한다.
상기 셀프 리프레쉬 검출부(17)는 상기 제 2 인에이블 신호(E2)에 의해 인에이블되고 상기 디램(1)가 셀프 리스레쉬 모드로 진입될 경우, 즉 상기 로우 어드레스 스트로브 신호( )가 논리 로우로 활성화되기 이전에 상기 칼럼 어드레스 스트로브 신호( )가 논리 로우로 활성화되는 CBR( Before ) 리프레쉬 모드로 진입된 후 상기 로우 어드레스 스트로브 신호( )와 상기 칼럼 어드레스 스트로브 신호( )가 100㎛이상 논리 로우로 유지될 경우 셀프 리프레쉬 검출 신호(ψRFH)를 활성화함으로써 상기 리프레쉬 어드레스 카운터(18)를 인에이블되고 그 결과 리프레쉬 할 어드레스(C0내지 Cn)가 발생한다.
상기 내부 전원 전압 발생부(19)는 외부 전원 전압(EVCC)을 입력하여 내부 전원 전압(IVCC)을 발생하고 상기 내부 전원 전압(IVCC)을 상기 로/칼럼 디코더(14), 센스 증폭기(도시하지 않음), 및 상기 메모리부(15)에 공급한다.
셀프 리프레쉬 모드에서 소모되는 전류의 양은 스탠바이(stand-by) 전류의 양과 주기적인 리프레쉬 동작에서 소모되는 리프레쉬 전류에 의해 결정된다. 스탠바이 상태에서의 전류의 양은 수십 ㎂로 작은 양이지만. 리프레쉬 동작은 선택된 워드 라인(로우 어드레스)에 연결된 모든 메모리 셀들의 데이터가 센스 증폭기(sense amplifier)에 의해서 증폭되어 다시 데이터가 쓰여지므로 많은 전류가 소모된다. 따라서 셀프 리프레쉬 동작 중에서 리프레쉬 주기는 전류 소모의 양과 밀접한 관계를 가지고 있다. 리프레쉬 주기를 길게하면 센스 증폭기의 동작 횟수가 줄어들어 전력 소모를 줄일 수 있지만 상기 리프레쉬 주기를 너무 길게하면 메모리 셀에 저장된 데이터를 손실시켜 불량이 발생한다.
따라서 리프레쉬 테스트시 셀프 리프레쉬 주기를 측정하는 것은 디램의 신뢰성을 위해 반드시 필요하다.
종래의 리프레쉬 주기는 다음 두가지 방법에 의해 측정되었다.
첫째 셀프 리프레쉬 동작을 진행하면서 리프레쉬에 의한 불량이 발생하는지 테스트한다. 이는 셀프 리프레쉬 주기를 정확하게 모르는 반면 리프레쉬 주기가 길어서 커패시터에 충전된 데이터를 모두 손실시킨 후 리프레쉬 되는 불량을 스크린할 수 있으나 테스트 시간이 많이 소요되는 단점이 있다.
둘째, 디램을 셀프 리프레쉬 모드로 동작시키면서 오실로스코프(oscilloscope)와 전류 프로버(current prober)를 이용하여 디램에 흐르는 전류의 주기를 측정하는 방법이다. 이는 셀프 리프레쉬 주기를 정확하게 측정할 수 있으나 절차가 복잡하고 테스트 조건을 변경하면서 전류를 측정하는 어려움이 있다.
본 발명이 이루고자 하는 기술적 과제는, 리프레쉬 테스트시 셀프 리프레쉬 주기를 간단하고 빠르게 측정할 수 있는 셀프 리프레쉬 주기 측정부를 구비한 디램을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 디램의 셀프 리프레쉬 주기 측정 방법을 제공하는데 있다.
도 1은 종래 기술에 의한 디램의 블록도이다.
도 2는 본 발명에 의한 셀프 리프레쉬 주기 측정부를 구비한 디램의 블록도이다.
도 3은 상기 도 2에 도시된 셀프 리프레쉬 주기 측정부(120)의 회로도이다.
도 4는 도 2 및 도 3을 참조하여 디램의 셀프 리프레쉬 주기 측정 방법을 설명하기 위한 타이밍도이다.
상기 과제를 이루기 위하여 본 발명은, 디램(DRAM)이 셀프 리프레쉬 모드로 동작되도록 요구될 때 인에이블되어 셀프 리프레쉬 검출 신호(ψRFH)와 셀프 리프레쉬 주기 측정 신호(ψRFT)를 발생하는 셀프 리프레쉬 검출부, 상기 셀프 리프레쉬 검출 신호(ψRFH)가 활성화될 때 어드레스를 내부적으로 발생하는 리프레쉬 어드레스 카운터, 디램 외부 또는 상기 리프레쉬 어드레스 카운터로부터 입력된 어드레스를 버퍼링하는 어드레스 버퍼, 다수의 메모리 셀을 구비한 메모리부, 데이터핀과 양방향으로 연결되고 데이터를 버퍼링하는 데이터 입출력 버퍼, 외부 전원 전압을 입력하여 내부 전원 전압을 발생하고 상기 내부 전원 전압을 상기 메모리부로 출력하는 내부 전원 전압 발생부, 및 상기 셀프 리프레쉬 주기 측정 신호(ψRFT)에 의해 인에이블되고 상기 내부 전원 전압 발생부의 출력단과 상기 메모리부 사이에 위치하며 셀프 리프레쉬 동작이 주기적으로 진행될 때마다 순간적으로 발생하는 제 1 전류를 입력하여 이를 펄스 형태의 플래그 신호로 바꾸는 셀프 리프레쉬 주기 측정부를 구비하고, 상기 플래그 신호는 상기 데이터 입출력 버퍼에서 버퍼링된 후 데이터핀을 통해 디램 외부로 출력되고 이때 상기 펄스폭은 셀프 리프레쉬 주기로 판단되는 것을 특징으로하는 셀프-리프레쉬 주기 측정부를 구비한 디램을 제공한다.
상기 셀프 리프레쉬 검출부는 칼럼 어드레스 스트로브 신호가 먼저 활성화되고 로우 어드레스 스트로브 신호 활성화된 상태에서 데이터 라이트 명령이 소정 시간 활성화될 때 인에이블되고 셀프 리프레쉬 동작이 진행될 때 인에이블되는 것이 바람직하다.
상기 셀프 리프레쉬 주기 측정부는 상기 셀프 리프레쉬 주기 측정 신호(ψRFT)에 의해 인에이블되어 상기 제 1 전류를 검출하는 셀프 리프레쉬 전류 검출부, 및 상기 제 1 전류가 일정값이 될 때 그 논리 상태가 변경되는 플래그 신호를 발생하여 상기 데이터 입출력 버퍼로 출력하는 상기 셀프 리프레쉬 주기 검출부로 이루어지는 것이 바람직하다.
상기 셀프 리프레쉬 전류 검출부는 커런트 미러(current morror) 회로로 이루어지고, 상기 셀프 리프레쉬 주기 측정부는 카운터 회로로 이루어지는 것이 바람직하다.
상기 다른 과제를 이루기 위하여 본 발명은, 메모리부, 및 상기 메모리부를 동작시키기 위한 내부 전원 전압을 발생하는 내부 전원 전압 발생부를 포함하는 디램의 셀프-리프레쉬 주기 측정 방법에 있어서, 상기 디램을 셀프 리프레쉬 모드로 동작시키는 제 1 단계, 상기 메모리부에서 소모되는 전류를 검출하는 제 2 단계, 및 상기 검출된 전류를 측정하는 제 3 단계를 포함하고, 상기 검출된 전류의 주기가 셀프 프레쉬 주기로 인식하는 것을 특징으로하는 디램의 셀프 리프레쉬 주기 측정 방법을 제공한다.
상기 디램은 셀프 리프레쉬 주기 측정부를 더 구비하여 상기 제 2 단계를 진행하는 것이 바람직하다.
따라서 본 발명에 의하면, 디램 내부에 셀프 리프레쉬 주기 측정부를 형성함으로써 리프레쉬 테스트시 셀프 리프레쉬 주기가 간단하면서도 빠르게 측정된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명에 의한 셀프 리프레쉬 주기 측정부를 구비한 디램의 블록도이다.
상기 도 2를 참조하면, 디램(DRAM)은 클럭 발생부(111), 제어부(112), 어드레스 버퍼(113), 로/칼럼 디코더(114), 메모리부(115), 데이터 입출력 버퍼(116), 셀프 리프레쉬 검출부(117), 리프레쉬 어드레스 카운터(118), 내부 전원 전압(IVCC) 발생부(119), 및 셀프 리프레쉬 주기 측정부(120)를 포함한다.
상기 클럭 발생부(111)는 티티엘(TTL) 레벨의 로우 어드레스 스트로브 신호( ), 칼럼 어드레스 스트로브 신호( ), 데이터를 라이트하기 위한 라이트 인에이블 신호(WE)를 입력하여 씨모스(CMOS) 레벨의 내부 신호로 변경하고 상기 제어부(112) 및 상기 셀프 리프레쉬 검출부(117)를 인에이블하기 위한 제 1 및 제 2 인에이블 신호(E1,E2)를 출력한다.
상기 제어부(112)는 정상 모드에서 상기 제 1 인에이블 신호(E1)에 의해 인에이블되고 상기 어드레스 버퍼(113)를 인에이블하기 위한 제 3 인에이블 신호(E3)를 발생하고 상기 셀프 리프레쉬 검출부(117)에서 출력되는 셀프 리프레쉬 검출 신호(ψRFH)에 의해 디세이블된다.
상기 셀프 리프레쉬 검출부(117)는 상기 제 2 인에이블 신호(E2)에 의해 인에이블되고 상기 디램(100)이 셀프 리스레쉬 모드로 진입될 경우, 즉 상기 로우 어드레스 스트로브 신호( )가 논리 로우로 활성화되기 이전에 상기 칼럼 어드레스 스트로브 신호( )가 논리 로우로 활성화되는 CBR( Before ) 리프레쉬 모드로 진입된 후 상기 로우 어드레스 스트로브 신호( )와 상기 칼럼 어드레스 스트로브 신호( )가 100㎛이상 논리 로우로 유지될 경우 상기 셀프 리프레쉬 검출 신호(ψRFH)가 활성화되어 종래이 기술과 동일하게 셀프 리프레쉬 동작을 지니행한다. 셀프 리프레쉬 모드로 진입하는 CBR 타이밍에서 데이터 라이트트(WE) 명령이 활성화되면 셀프 리프레쉬 주기를 테스트하느 것으로 인식하여 상기 셀프 리프레쉬 주기 측정부(120)를 인에이블하기 위한 셀프 리프레쉬 주기 측정 신호(ψRFT)를 활성화시킨다.
상기 리프레쉬 어드레스 카운터(118)는 상기 셀프 리프레쉬 검출 신호(ψRFH)가 활성화될 때 인에이블되어 리프레쉬 할 어드레스(C0내지 Cn)를 발생한다.
상기 어드레스 버퍼(113)는 정상 모드에서는 디램(1) 외부로부터 입력되는 어드레스(A0내지 An)를 버퍼링하고 셀프 리프레쉬 모드에서는 상기 리프레쉬 어드레스 카운터(118)에서 발생한 어드레스(C0내지 Cn)를 버퍼링한다.
상기 로/칼럼 디코더(114)는 상기 어드레스 버퍼(113)에서 버퍼링된 어드레스를 입력하여 이를 디코딩하고 상기 데이터 입출력 버퍼(116)는 데이터핀(DQ)들을 통해 입력된 데이터를 버퍼링하거나 버퍼링된 데이터를 상기 데이터핀(DQ)으로 출력한다.
상기 메모리부(115)에서는 상기 로/칼럼 디코더(114)에서 디코딩된 어드레스에 해당하는 메모리셀에 저장된 데이터가 상기 데이터 입출력 버퍼(116)로 출력되거나 상기 데이터 입출력 버퍼(116)에서 버퍼링된 데이터가 상기 메모리 셀에 저장된다.
상기 내부 전원 전압 발생부(119)는 외부 전원 전압(EVCC)을 입력하여 내부 전원 전압(IVCC)을 발생하고 상기 내부 전원 전압(IVCC)은 상기 로/칼럼 디코더(114)와 센스 증폭기(도시하지 않음)에 공급된다.
상기 셀프 리프레쉬 주기 측정부(120)는 디램이 셀프 리프레쉬 모드로 동작할 때만 로/칼럼 디코더(114)에서 일정량의 전류가 소모되는 것을 이용하여 그 소모되는 전류의 주기를 측정함으로서 이를 셀프 리프레쉬 주기로 판단하기 위한 것으로서, 상기 셀프 리프레쉬 주기 측정 신호(ψRFT)에 의해 인에이블된다. 그리고 상기 내부 전원 전압 발생부(119)와 상기 로/칼럼 디코더(114)/메모리부(115) 사이에 위치하며 외부 전원(EVCC)과 상기 내부 전원 전압 발생부(119)와 연결된 전송선으로 제 1 전류(I1)를 입력하여 플래그 신호(FLAG)를 발생하고 상기 플래그 신호(FLAG)는 상기 데이터 입출력 버퍼(116)에서 버퍼링된 후 상기 데이터핀(DQ)으로 출력된다.
제 1 전류(I1)는 상기 내부 전원 전압 발생부(119)로부터 상기 로/칼럼 디코더(114) 및 메모리부(115)로 흐르는 전류로서, 상기 디램(100)이 셀프 리프레쉬 모드로 동작하는 동안 일정값이 되어 상기 로/칼럼 디코더(114) 및 메모리부(115)에서 소모된다.
또한 상기 디램(100)이 주기적으로 셀프 리프레쉬 동작을 진행하면 상기 제 1 전류(I1)는 순간적으로 흐른다.
따라서 상기 셀프 리프레쉬 주기 측정부(120)는 순간적으로 발생하는 상기 제 1 전류(I1)를 검출하여 셀프 리프레쉬 주기를 측정하기 위한 회로이다.
도 3은 상기 도 2에 도시된 셀프 리프레쉬 주기 측정부(120)의 회로도이다.
상기 도 3을 참조하면, 상기 셀프 리프레쉬 주기 측정부(120)는 디램이 셀프 리프레쉬 모드로 동작할 때 로/칼럼 디코더(도 2의 114)에서 소모되는 전류를 검출하는 셀프 리프레쉬 전류 검출부(121)와 상기 셀프 리프레쉬 전류 검출부(121)에서 검출된 전류값이 일정값이 될 때 논리 로우와 논리 하이를 교번하여 출력하는 셀프 리프레쉬 주기 검출부(122)로 이루어진다.
상기 셀프 리프레쉬 전류 검출부(121)는 상기 셀프 리프레쉬 주기 측정 신호(ψRFT)에 의해 인에이블되는 커런트 미러(current morror) 회로로 구성되는데, 예컨대 드레인과 게이트에 내부 전원(IVCC)이 공급되는 제 1 앤모스 트랜지스터(131), 드레인은 상기 제 1 앤모스 트랜지스터(131)의 소오스에 연결되고 소오스는 로/칼럼 디코더(도 2의 113) 및 메모리부(도 2의 115)의 전원부에 연결된 제 2 앤모스 트랜지스터(132), 드레인에는 외부 전원 전압(EVCC)이 공급되고 게이트는 상기 제 1 앤모스 트랜지스터(131)의 드레인 및 게이트와 연결된 제 3 앤모스 트랜지스터(133), 및 게이트와 드레인은 상기 제 3 앤모스 트랜지스터(133)의 소오스에 연결되고 소오스는 접지 전압(GND)에 연결된 제 4 앤모스 트랜지스터(134)로 이루어진다.
이때 제 1 노드(n1)은 상기 제 3 앤모스 트랜지스터(133)의 소오스 및 상기 제 4 앤모스 트랜지스터(134)의 게이트와 드레인이 연결되는 지점이다.
상기 셀프 리프레쉬 전류 검출부(121)는 상기 제 1 전류(I1)가 상기 제 4 앤모스 트랜지스터(134)의 드레인과 소오스에 흐르는 전류와 동일함을 이용한 회로이다.
따라서 상기 제 4 앤모스 트랜지스터(134)의 게이트와 소오스간 전압(Vgs)과 상기 제 1 전류(I1)는 다음 수학식 1과 같다.
이때 β는 상기 제 4 앤모스 트랜지스터(134)의 크기에 의해 결정되는 상수이다.
따라서 상기 셀프 리프레쉬 전류 검출부(121)는 디램이 셀프 리프레쉬 모드로 동작할 때 상기 제 1 전류(I1)를 검출하여 상기 제 1 노드(n1)의 전압을 상기 수학식 1에서와 같이 제 1 전류(I1)에 비례하도록 형성하였다.
상기 셀프 리프레쉬 주기 검출부(122)는 카운터형으로서, 상기 제 1 노드(n1)의 신호를 반전시키는 제 1 인버터(141), 피모스 트랜지스터의 게이트는 상기 제 1 노드(n1)에 연결되고 앤모스 트랜지스터의 게이트에 상기 제 1 인버터(141)에서 출력된 신호가 입력되는 제 1 전송 게이트(142), 상기 제 1 전송 게이트(142)의 출력단에 병렬로 연결되며 래치 수단인 제 2 및 제 3 인버터(143,144), 앤모스 트랜지스터의 게이트가 상기 제 1 노드(n1)에 연결되고 피모스 트랜지스터의 게이트에 상기 제 1 인버터(141)에서 출력된 전압이 입력되고 상기 제 2 인버터(143)에서 출력된 신호를 전송하는 제 2 전송 게이트(145), 상기 제 2 전송 게이트(145)의 출력단에서 병렬로 연결되고 래치 수단인 제 4 및 제 5 인버터(146,147), 및 상기 제 4 인버터(146)에서 출력된 신호를 반전시키며 플래그 신호(FLAG)를 출력하는 제 6 인버터(148)로 이루어진다.
상기 인버터(148)와 외부 전원 전압(EVCC) 사이에는 앤모스 트랜지스터(149)가 형성되고 상기 앤모스 트랜지스터(149)의 게이트에는 셀프 리프레쉬 주기 측정 신호(ψRFT)가 입력된다.
이때 상기 플래그 신호(FLAG)는 상기 제 1 전송 게이트(142)의 입력단으로 피드백된다.
상기 셀프 리프레쉬 전류 검출부(121)에서 상기 제 1 전류(I1)가 한계 전류 이상이 되는 순간 상기 제 2 전송 게이트(145)가 스위칭 온되어 상기 제 2 인버터(143)의 출력단에 래치된 신호는 상기 제 2 전송 게이트(145), 상기 제 4 및 6 인버터(146,148)을 차례로 통과하여 플래그 신호(FLAG)가 출력된다. 이어서 상기 제 1 전류(I1)가 다시 한계 전류 이하가 되는 순간 상기 제 1 전송 게이트(142)가 스위칭 온되어 이전 신호와 비교할 때 위상이 반전된 플래그 신호(FLAG)가 상기 제 2 인버터(143)의 출력단에 래치되며 상기 제 2 전송 게이트(145)는 스위칭 오프되어 상기 플래그 신호(FLAG)를 그대로 출력한다.
이때 상기 한계전류는 상기 제 4 앤모스 트랜지스터(134)의 사이즈에 의해 결정된다.
도 4는 도 2 및 도 3을 참조하여 디램의 셀프 리프레쉬 주기 측정 방법을 설명하기 위한 타이밍도이다.
상기 도 4를 참조하면, 로우 어드레스 스트로브 신호( )가 논리 로우로 활성화되기 이전에 칼럼 어드레스 스트로브 신호( )가 논리 로우로 활성화되는 CBR( Before ) 리프레쉬 모드로 진입된 후 상기 로우 어드레스 스트로브 신호( )와 상기 칼럼 어드레스 스트로브 신호( )가 100㎛이상 논리 로우로 유지되면 상기 셀프 리프레쉬 검출 신호(ψRFH)는 논리 로우로 활성화되고 CBR 타이밍에서 데이터 라이트 명령( )이 논리 로우 레벨을 유지하면 셀프 리프레쉬 주기를 테스트하는 것으로 인식하여 셀프 리프레쉬 주기 측정 신호(ψRFT)는 논리 하이로 활성화된다.
상기 셀프 리프레쉬 주기 측정 신호(ψRFT)가 논리 하이로 활성화되면 디램이 셀프 리프레쉬 모드로 동작할 때마다 순간적으로 소모되는 피크 전류를 모니터링함으로써 셀프 리프레쉬 주기를 측정할 수 있다.
플래그 신호(FLAG)는 상기 제 1 전류(I1)가 한계전류 이상이 되는 하이 고잉 에지(high going edge)에 동기되어 그 위상이 반전된다.
따라서 데이터핀(도 2의 DQ)으로 출력된 상기 플래그 신호(FLAG)의 펄스 폭을 측정함으로써 디램의 셀프 리프레쉬 주기를 알 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상, 설명된 바와 같이 본 발명에 의하면, 디램의 셀프 리프레쉬 테스트시 셀프 리프레쉬 주기가 간단하고 빠르게 측정될 수 있고 셀프 리프레쉬 주기가 규정보다 오래 걸리는 불량을 사전에 제거할 수 있게되어 메모리 제품의 신뢰성을 향상시킬 수 있다.

Claims (7)

  1. 디램(DRAM)이 셀프 리프레쉬 모드로 동작되도록 요구될 때 인에이블되어 셀프 리프레쉬 검출 신호(ψRFH)와 셀프 리프레쉬 주기 측정 신호(ψRFT)를 발생하는 셀프 리프레쉬 검출부;
    상기 셀프 리프레쉬 검출 신호(ψRFH)가 활성화될 때 어드레스를 내부적으로 발생하는 리프레쉬 어드레스 카운터;
    디램 외부 또는 상기 리프레쉬 어드레스 카운터로부터 입력된 어드레스를 버퍼링하는 어드레스 버퍼;
    다수의 메모리 셀을 구비한 메모리부;
    데이터핀과 양방향으로 연결되고 데이터를 버퍼링하는 데이터 입출력 버퍼;
    외부 전원 전압을 입력하여 내부 전원 전압을 발생하고 상기 내부 전원 전압을 상기 메모리부로 출력하는 내부 전원 전압 발생부; 및
    상기 셀프 리프레쉬 주기 측정 신호(ψRFT)에 의해 인에이블되고 상기 내부 전원 전압 발생부와 상기 메모리부 사이에 위치하며 셀프 리프레쉬 동작이 주기적으로 진행될 때마다 순간적으로 발생하는 제 1 전류를 입력하여 이를 펄스 형태의 플래그 신호로 바꾸는 셀프 리프레쉬 주기 측정부를 구비하고,
    상기 플래그 신호는 상기 데이터 입출력 버퍼에서 버퍼링된 후 데이터핀을 통해 디램 외부로 출력되고 이때 상기 펄스폭은 셀프 리프레쉬 주기로 판단되는 것을 특징으로하는 셀프-리프레쉬 주기 측정부를 구비한 디램.
  2. 제1항에 있어서, 상기 셀프 리프레쉬 검출부는
    칼럼 어드레스 스트로브 신호가 먼저 활성화되고 로우 어드레스 스트로브 신호 활성화된 상태에서 데이터 라이트 명령이 소정 시간 활성화될 때 인에이블되는 것을 특징으로하는 셀프 리프레쉬 주기 측정부를 구비한 디램.
  3. 제1항에 있어서, 상기 셀프 리프레쉬 주기 측정부는
    상기 셀프 리프레쉬 주기 측정 신호(ψRFT)에 의해 인에이블되어 상기 제 1 전류를 검출하는 셀프 리프레쉬 전류 검출부; 및
    상기 제 1 전류가 일정값이 될 때 그 논리 상태가 변경되는 플래그 신호를 발생하여 상기 데이터 입출력 버퍼로 출력하는 상기 셀프 리프레쉬 주기 검출부로 이루어지는 것을 특징으로하는 셀프 리프레쉬 주기 측정부를 구비한 디램.
  4. 제3항에 있어서, 상기 셀프 리프레쉬 전류 검출부는
    커런트 미러(current morror) 회로로 이루어지는 것을 특징으로하는 셀프 리프레쉬 주기 측정부를 구비한 디램.
  5. 제3항에 있어서, 상기 셀프 리프레쉬 주기 측정부는
    카운터 회로로 이루어지는 것을 특징으로하는 셀프 리프레쉬 주기 측정부를 구비한 디램.
  6. 메모리부, 및 상기 메모리부를 동작시키기 위한 내부 전원 전압을 발생하는 내부 전원 전압 발생부를 포함하는 디램의 셀프-리프레쉬 주기 측정 방법에 있어서,
    상기 디램을 셀프 리프레쉬 모드로 동작시키는 제 1 단계;
    상기 메모리부에서 소모되는 전류를 검출하는 제 2 단계; 및
    상기 검출된 전류를 측정하는 제 3 단계를 포함하고,
    상기 검출된 전류의 주기가 셀프 프레쉬 주기로 인식하는 것을 특징으로하는 디램의 셀프 리프레쉬 주기 측정 방법.
  7. 제6항에 있어서, 상기 디램은
    셀프 리프레쉬 주기 측정부를 더 구비하여 상기 제 2 단계를 진행하는 것을 특징으로하는 디램의 셀프 리프레쉬 주기 측정 방법.
KR1019980014543A 1998-04-23 1998-04-23 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법 KR19990080938A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980014543A KR19990080938A (ko) 1998-04-23 1998-04-23 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980014543A KR19990080938A (ko) 1998-04-23 1998-04-23 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법

Publications (1)

Publication Number Publication Date
KR19990080938A true KR19990080938A (ko) 1999-11-15

Family

ID=65890397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980014543A KR19990080938A (ko) 1998-04-23 1998-04-23 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법

Country Status (1)

Country Link
KR (1) KR19990080938A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030060750A (ko) * 2002-01-08 2003-07-16 미쓰비시덴키 가부시키가이샤 내부에서 발생된 주기 신호의 주기를 측정할 수 있는반도체 기억 장치
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
KR100808578B1 (ko) * 2001-12-20 2008-02-28 주식회사 하이닉스반도체 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
KR101442648B1 (ko) * 2013-05-03 2014-09-23 유한회사 인에이블코리아 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808578B1 (ko) * 2001-12-20 2008-02-28 주식회사 하이닉스반도체 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
KR20030060750A (ko) * 2002-01-08 2003-07-16 미쓰비시덴키 가부시키가이샤 내부에서 발생된 주기 신호의 주기를 측정할 수 있는반도체 기억 장치
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
KR101442648B1 (ko) * 2013-05-03 2014-09-23 유한회사 인에이블코리아 메모리 장치의 셀프리프레쉬 주기 측정 장치 및 그 방법

Similar Documents

Publication Publication Date Title
KR940008147B1 (ko) 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
JP2843481B2 (ja) リフレッシュアドレステスト回路を備えた半導体メモリ装置
US6813210B2 (en) Semiconductor memory device requiring refresh operation
KR100529033B1 (ko) 동기식 반도체 메모리 소자
KR100203529B1 (ko) 다이나믹형 반도체메모리 및 그 테스트방법
KR100800145B1 (ko) 셀프 리프레쉬 주기 제어 회로 및 그 방법
JP4822572B2 (ja) 半導体記憶装置
KR100502659B1 (ko) 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
KR960003996B1 (ko) 데이타 핀에서 직접 측정가능한 자기리프레시 싸이클 시간을 갖는 다이나믹 ram 디바이스
US7266033B2 (en) Semiconductor memory device
US6327198B1 (en) Semiconductor memory device having a test mode setting circuit
US6034904A (en) Semiconductor memory device having selection circuit for arbitrarily setting a word line to selected state at high speed in test mode
JP2000268571A (ja) 半導体記憶装置
KR19990080938A (ko) 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
US6493279B2 (en) Semiconductor device capable of simple measurement of oscillation frequency
KR20100128045A (ko) 반도체 메모리 장치의 셀프 리프레시 주기 측정 방법
KR100397901B1 (ko) 반도체 기억 장치
KR20010004664A (ko) 반도체 메모리 소자의 셀프 리프레쉬 장치 및 방법
KR100338817B1 (ko) 복합 반도체장치의 리프레쉬 특성 자가 테스터
KR100287889B1 (ko) 셀프 리프레쉬 회로
US20080056036A1 (en) Semiconductor memory device
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
JP2000076897A (ja) 半導体装置及びテスト方法
JPH0474379A (ja) メモリ集積回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination