JP2012247318A - 試験装置および試験方法 - Google Patents
試験装置および試験方法 Download PDFInfo
- Publication number
- JP2012247318A JP2012247318A JP2011119660A JP2011119660A JP2012247318A JP 2012247318 A JP2012247318 A JP 2012247318A JP 2011119660 A JP2011119660 A JP 2011119660A JP 2011119660 A JP2011119660 A JP 2011119660A JP 2012247318 A JP2012247318 A JP 2012247318A
- Authority
- JP
- Japan
- Prior art keywords
- device under
- under test
- signal
- test
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】データ信号とデータ信号をサンプルするタイミングを示すクロック信号とを出力する被試験デバイスを試験する試験装置であって、被試験デバイスが出力するデータ信号を、被試験デバイスが出力するクロック信号に応じたタイミングで取得するデータ取得部と、被試験デバイスがクロック信号を出力しない期間において、データ取得部によるデータ取得をマスクするマスク部と、データ取得部が取得したデータ信号を期待値と比較した結果に基づいて、被試験デバイスの良否を判定する判定部と、を備える試験装置を提供する。
【選択図】図3
Description
12 データ端子
14 クロック端子
22 タイミング発生部
24 パターン発生部
32 データ用コンパレータ
34 クロック用コンパレータ
36 クロック生成部
38 データ取得部
42 判定部
44 試験信号供給部
50 マスク部
52 取得部
54 バッファ部
56 オーバーフロー検出部
62 遅延器
64 ストローブ発生部
66 合成部
72 奇数側フリップフロップ
74 偶数側フリップフロップ
76 マルチプレクサ
82 トレーニング部
84 クロック取得部
200 被試験デバイス
Claims (12)
- データ信号と前記データ信号をサンプルするタイミングを示すクロック信号とを出力する被試験デバイスを試験する試験装置であって、
前記被試験デバイスが出力する前記データ信号を、前記被試験デバイスが出力する前記クロック信号に応じたタイミングで取得するデータ取得部と、
前記被試験デバイスが前記クロック信号を出力しない期間において、前記データ取得部によるデータ取得をマスクするマスク部と、
前記データ取得部が取得した前記データ信号を期待値と比較した結果に基づいて、前記被試験デバイスの良否を判定する判定部と、
を備える試験装置。 - 前記データ取得部は、前記被試験デバイスが出力するデータ信号を、前記クロック信号に応じたサンプリングクロックのタイミングで取得し、
前記マスク部は、前記被試験デバイスが前記クロック信号を出力する期間において前記サンプリングクロックを前記データ取得部に供給し、前記被試験デバイスがクロック信号を出力しない期間において前記サンプリングクロックを固定値とする
請求項1に記載の試験装置。 - 前記被試験デバイスに対して試験信号を供給する試験信号供給部を更に備え、
前記試験信号供給部は、前記被試験デバイスに対してデータ信号の出力を指示するコマンドを出力し、
前記マスク部は、前記試験信号供給部が前記コマンドを出力してから予め定められた基準遅延時間経過した後において、前記被試験デバイスから出力される前記クロック信号に応じた前記サンプリングクロックを前記データ取得部に供給する
請求項2に記載の試験装置。 - 前記被試験デバイスの試験に先立って、前記被試験デバイスに前記コマンドを出力してから前記被試験デバイスから有効なクロック信号を受け取るまでの遅延時間を測定するトレーニング部を更に備え、
前記マスク部は、前記被試験デバイスに前記コマンドを出力してから前記トレーニング部が測定した遅延時間に応じた前記基準遅延時間を経過した後において、前記サンプリングクロックを前記データ取得部に供給する
請求項3に記載の試験装置。 - 前記被試験デバイスが出力する前記クロック信号を取得するクロック取得部を更に備え、
前記トレーニング部は、
前記試験信号供給部から前記被試験デバイスに対してデータ信号の出力を指示するコマンドを複数回出力させ、
前記試験信号供給部が複数回出力した前記コマンドのそれぞれ毎に、前記クロック取得部に対して取得するタイミングを変化させながら前記クロック信号を取得させ、
前記クロック取得部が前記クロック信号を取得した結果に基づいて前記遅延時間を測定する
請求項4に記載の試験装置。 - 前記マスク部は、前記試験信号供給部が前記コマンドを出力してから前記基準遅延時間を経過した後において、前記クロック信号が予め定められた信号レベルであることを条件として、前記被試験デバイスから出力された前記クロック信号に応じた前記サンプリングクロックを前記データ取得部に供給する
請求項3から5のいずれか一項に記載の試験装置。 - 前記マスク部は、前記被試験デバイスから出力された前記クロック信号に応じた前記サンプリングクロックの出力を開始してから、前記クロック信号のクロック数が基準クロック数に達した場合に、前記サンプリングクロックの前記データ取得部への供給を停止する
請求項2から6のいずれか一項に記載の試験装置。 - 前記データ取得部は、
前記サンプリングクロックに応じたタイミングで前記データ信号を取得する取得部と、
複数のエントリを有し、前記サンプリングクロックに応じたタイミングで前記データ信号を順次各エントリにバッファリングし、当該試験装置の試験周期に応じて発生されるタイミング信号のタイミングでバッファリングしたデータ信号を順次各エントリから出力するバッファ部を有する
請求項2から7のいずれか一項に記載の試験装置。 - 当該試験装置は、双方向バスを介して前記被試験デバイスとデータ信号およびクロック信号を授受し、
前記マスク部は、当該試験装置が前記被試験デバイスへとデータ信号およびクロック信号を供給している期間においては、前記データ取得部によるデータ取得をマスクする
請求項1から8のいずれか一項に記載の試験装置。 - 前記被試験デバイスはメモリデバイスであり、
前記マスク部は、当該試験装置が前記被試験デバイスへと書込データを送信している期間において、前記データ取得部がデータ信号を取得するタイミングを示すサンプリングクロックをマスクして固定値とし、前記被試験デバイスが当該試験装置へと読出データを送信している期間において、前記被試験デバイスが出力するクロック信号に応じた前記サンプリングクロックを出力し、
前記データ取得部は、前記被試験デバイスが出力するデータ信号を、前記マスク部が出力する前記サンプリングクロックに応じたタイミングで取得する
請求項9に記載の試験装置。 - 当該試験装置は、前記双方向バスを介して前記被試験デバイスにコマンドを更に送信し、
前記マスク部は、当該試験装置が前記被試験デバイスへとコマンドを送信している期間において、前記サンプリングクロックをマスクして固定値とする
請求項10に記載の試験装置。 - データ信号と前記データ信号をサンプルするタイミングを示すクロック信号とを出力する被試験デバイスを試験する試験装置における試験方法であって、
データ取得部が、前記被試験デバイスが出力する前記データ信号を、前記被試験デバイスが出力する前記クロック信号に応じたタイミングで取得し、
前記被試験デバイスが前記クロック信号を出力しない期間において、前記データ取得部によるデータ取得をマスクし、
前記データ取得部が取得した前記データ信号を期待値と比較した結果に基づいて、前記被試験デバイスの良否を判定する
試験方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011119660A JP2012247318A (ja) | 2011-05-27 | 2011-05-27 | 試験装置および試験方法 |
US13/445,928 US8898531B2 (en) | 2011-05-27 | 2012-04-13 | Test apparatus and test method |
TW101113470A TWI479499B (zh) | 2011-05-27 | 2012-04-16 | 測試裝置以及測試方法 |
KR1020120042693A KR101375760B1 (ko) | 2011-05-27 | 2012-04-24 | 시험 장치 및 시험 방법 |
CN201210170582.9A CN102800367B (zh) | 2011-05-27 | 2012-05-28 | 测试装置及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011119660A JP2012247318A (ja) | 2011-05-27 | 2011-05-27 | 試験装置および試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012247318A true JP2012247318A (ja) | 2012-12-13 |
Family
ID=47199451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011119660A Ceased JP2012247318A (ja) | 2011-05-27 | 2011-05-27 | 試験装置および試験方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8898531B2 (ja) |
JP (1) | JP2012247318A (ja) |
KR (1) | KR101375760B1 (ja) |
CN (1) | CN102800367B (ja) |
TW (1) | TWI479499B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140258780A1 (en) * | 2013-03-05 | 2014-09-11 | Micron Technology, Inc. | Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory |
KR20160091508A (ko) * | 2015-01-23 | 2016-08-03 | 에스케이하이닉스 주식회사 | 테스트 모드 회로 및 이를 포함하는 반도체 장치 |
US10191098B2 (en) * | 2015-07-13 | 2019-01-29 | Rohde & Schwarz Gmbh & Co. Kg | Electronic measurement device and method for operating an electronic measurement device |
US20190088348A1 (en) * | 2017-09-21 | 2019-03-21 | Qualcomm Incorporated | Memory test control for stacked ddr memory |
US10591538B2 (en) | 2018-07-26 | 2020-03-17 | Winbond Electronics Corp. | Data reading device and data reading method for design-for-testing |
US10643685B1 (en) * | 2018-11-01 | 2020-05-05 | Realtek Semiconductor Corporation | Control circuit, sampling circuit for synchronous dynamic random-access memory, method of reading procedure and calibration thereof |
CN111505593B (zh) * | 2020-04-30 | 2022-03-29 | 北京无线电测量研究所 | 一种频综综合测试系统及测试方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008007636A1 (fr) * | 2006-07-12 | 2008-01-17 | Advantest Corporation | Testeur, procédé d'ajustement, et programme d'ajustement |
WO2009001451A1 (ja) * | 2007-06-27 | 2008-12-31 | Advantest Corporation | 検出装置及び試験装置 |
JP2010071697A (ja) * | 2008-09-16 | 2010-04-02 | Advantest Corp | 試験装置および試験方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4541100A (en) * | 1981-05-15 | 1985-09-10 | Tektronix, Inc. | Apparatus including a programmable set-up and hold feature |
JP4002811B2 (ja) * | 2002-10-04 | 2007-11-07 | 株式会社アドバンテスト | マルチストローブ生成装置、試験装置、及び調整方法 |
KR101080551B1 (ko) * | 2003-07-31 | 2011-11-04 | 주식회사 아도반테스토 | 시험 장치 |
JP2007157303A (ja) * | 2005-12-08 | 2007-06-21 | Advantest Corp | 試験装置および試験方法 |
JP4957092B2 (ja) | 2006-06-26 | 2012-06-20 | 横河電機株式会社 | 半導体メモリテスタ |
JP5148615B2 (ja) * | 2007-08-27 | 2013-02-20 | 株式会社アドバンテスト | 電子デバイスおよび診断装置 |
US7924637B2 (en) * | 2008-03-31 | 2011-04-12 | Advanced Micro Devices, Inc. | Method for training dynamic random access memory (DRAM) controller timing delays |
KR101214035B1 (ko) * | 2008-09-04 | 2012-12-20 | 가부시키가이샤 어드밴티스트 | 시험 장치, 송신 장치, 수신 장치, 시험 방법, 송신 방법, 및 수신 방법 |
JP2012247317A (ja) * | 2011-05-27 | 2012-12-13 | Advantest Corp | 試験装置および試験方法 |
JP2012247316A (ja) * | 2011-05-27 | 2012-12-13 | Advantest Corp | 試験装置および試験方法 |
JP2012247319A (ja) * | 2011-05-27 | 2012-12-13 | Advantest Corp | 試験装置および試験方法 |
JP2013007710A (ja) * | 2011-06-27 | 2013-01-10 | Advantest Corp | 試験装置および試験方法 |
-
2011
- 2011-05-27 JP JP2011119660A patent/JP2012247318A/ja not_active Ceased
-
2012
- 2012-04-13 US US13/445,928 patent/US8898531B2/en active Active
- 2012-04-16 TW TW101113470A patent/TWI479499B/zh active
- 2012-04-24 KR KR1020120042693A patent/KR101375760B1/ko active IP Right Grant
- 2012-05-28 CN CN201210170582.9A patent/CN102800367B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008007636A1 (fr) * | 2006-07-12 | 2008-01-17 | Advantest Corporation | Testeur, procédé d'ajustement, et programme d'ajustement |
WO2009001451A1 (ja) * | 2007-06-27 | 2008-12-31 | Advantest Corporation | 検出装置及び試験装置 |
JP2010071697A (ja) * | 2008-09-16 | 2010-04-02 | Advantest Corp | 試験装置および試験方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI479499B (zh) | 2015-04-01 |
KR20120132327A (ko) | 2012-12-05 |
US20120299606A1 (en) | 2012-11-29 |
KR101375760B1 (ko) | 2014-03-19 |
CN102800367A (zh) | 2012-11-28 |
CN102800367B (zh) | 2016-03-09 |
TW201250697A (en) | 2012-12-16 |
US8898531B2 (en) | 2014-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101375760B1 (ko) | 시험 장치 및 시험 방법 | |
US20120331346A1 (en) | Test apparatus and test method | |
JP4878215B2 (ja) | インタフェース回路及びメモリ制御装置 | |
KR101375758B1 (ko) | 시험 장치 및 시험 방법 | |
KR101355140B1 (ko) | 시험 장치 및 시험 방법 | |
KR100907016B1 (ko) | 반도체 메모리 장치의 데이터 입력 회로 및 그 제어 방법 | |
KR100736675B1 (ko) | 반도체 소자 테스트 장치 | |
US20080052584A1 (en) | Test apparatus and test method | |
KR101375759B1 (ko) | 시험 장치 및 시험 방법 | |
US8521463B2 (en) | System for performing electrical characterization of asynchronous integrated circuit interfaces | |
JPWO2010058441A1 (ja) | 試験装置、試験方法、および、プログラム | |
JP2010079520A (ja) | メモリモジュールのコントローラ及びメモリモジュールのコントローラの制御方法 | |
JP4511882B2 (ja) | 試験装置及び試験方法 | |
WO2022247488A1 (zh) | 自动测试设备系统及其自动测试设备方法 | |
JP2015031691A (ja) | メモリテスト同時判定システム | |
JP2006134374A (ja) | 半導体装置及び半導体装置のテスト方法 | |
JP2006177827A (ja) | 半導体集積回路のテスト装置及びテスト方法 | |
JP2006010651A (ja) | 試験装置及び試験方法 | |
JP2009014654A (ja) | 測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140826 |