KR101375760B1

KR101375760B1 - 시험 장치 및 시험 방법

Info

Publication number: KR101375760B1
Application number: KR1020120042693A
Authority: KR
Inventors: 히로미 오시마
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2011-05-27
Filing date: 2012-04-24
Publication date: 2014-03-19
Also published as: CN102800367A; TW201250697A; KR20120132327A; TWI479499B; US20120299606A1; CN102800367B; JP2012247318A; US8898531B2

Abstract

(과제) 양호한 정밀도로 시험을 한다.
(해결 수단) 데이터 신호와, 데이터 신호를 샘플링하는 타이밍을 나타내는 클록 신호를 출력하는 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스가 출력하는 데이터 신호를, 피시험 디바이스가 출력하는 클록 신호에 따른 타이밍으로 취득하는 데이터 취득부와, 피시험 디바이스가 클록 신호를 출력하지 않는 기간에, 데이터 취득부에 의한 데이터 취득을 마스킹하는 마스크부와, 데이터 취득부가 취득한 데이터 신호를 기대값과 비교한 결과에 기초하여, 피시험 디바이스의 양부를 판정하는 판정부를 구비하는 시험 장치를 제공한다.

Description

시험 장치 및 시험 방법{TESTING APPARATUS AND TESTING METHOD}

본 발명은, 시험 장치 및 시험 방법에 관한 것이다.

소스·싱크로너스라 불리는, 데이터 신호와 함께 동기용 클록 신호를 병행하여 출력하는 인터페이스가 알려져 있다. 특허문헌 1에는, 이와 같은 인터페이스를 채용하는 피시험 디바이스를 시험하는 시험 장치가 기재되어 있다. 특허문헌 1에 기재된 시험 장치는, 피시험 디바이스로부터 출력된 클록 신호에 의해 데이터 신호를 샘플링하고, 샘플링한 데이터 신호를 기대값과 비교한다.

미국특허 제7644324호 명세서

그런데, 소스·싱크로너스를 채용한 디바이스는, 데이터 신호 및 클록 신호를 계속해서 출력하는 것이 아니라, 데이터 신호 및 클록 신호의 출력을 정지하고 있는 기간이 있다. 따라서, 시험 장치는, 소스·싱크로너스 인터페이스를 채용하는 피시험 디바이스를 시험하는 경우, 피시험 디바이스가 데이터 신호 및 클록 신호의 출력을 정지하고 있는 기간에, 데이터의 취입을 정지해야만 했었다.

상기 과제를 해결하기 위하여, 본 발명의 제1 태양에서는, 데이터 신호와 데이터 신호를 샘플링하는 타이밍을 나타내는 클록 신호를 출력하는 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스가 출력하는 데이터 신호를, 피시험 디바이스가 출력하는 클록 신호에 따른 타이밍으로 취득하는 데이터 취득부와, 피시험 디바이스가 클록 신호를 출력하지 않는 기간에, 데이터 취득부에 의한 데이터 취득을 마스킹하고, 피시험 디바이스가 클록 신호를 출력하는 기간에, 데이터 취득을 허가하는 마스크부와, 데이터 취득부가 취득한 데이터 신호를 기대값과 비교한 결과에 기초하여, 피시험 디바이스의 양부를 판정하는 판정부를 구비하는 시험 장치 및 시험 방법을 제공한다.

한편, 상기 발명의 개요는, 본 발명에 필요한 특징 전부를 열거한 것이 아니며 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.

도 1은 피시험 디바이스(200) 및 피시험 디바이스(200)를 시험하는 본 실시 형태에 관한 시험 장치(10)를 나타낸다.
도 2는 피시험 디바이스(200)로부터 출력되는 데이터 신호 및 클록 신호의 타이밍을 나타낸다.
도 3은 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다.
도 4는 클록 생성부(36)의 구성의 일례 및 데이터 취득부(38)의 구성의 일례를 나타낸다.
도 5는 데이터 신호, 클록 신호, 지연 신호, 제1 스트로브 신호, 제2 스트로브 신호 및 샘플링 클록의 타이밍의 일례를 나타낸다.
도 6은 메모리 디바이스인 피시험 디바이스(200)의 기능 시험을 하는 경우의 타이밍 차트를 나타낸다.
도 7은 독출 처리시에, 시험 장치(10)로부터 피시험 디바이스(200)로 송신되는 커맨드 및 리드 이네이블 신호, 피시험 디바이스(200)로부터 시험 장치(10)로 송신되는 클록 신호 및 데이터 신호, 마스크 신호 및 샘플링 클록의 타이밍, 그리고 버퍼부(54)로부터 판정부(42)로 전송되는 데이터의 타이밍의 일례를 나타낸다.
도 8은 본 실시 형태의 변형례에 관한 시험 장치(10)의 구성을 나타낸다.
도 9는 변형례에 관한 시험 장치(10)의 클록 취득 타이밍의 일례를 나타낸다.

이하, 발명의 실시 형태를 통해 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위와 관련된 발명에 한정되는 것이 아니며, 또한 실시 형태에서 설명되고 있는 특징의 조합이 전부 발명의 해결 수단에 필수적이라고는 할 수 없다.

도 1은 피시험 디바이스(200) 및 피시험 디바이스(200)를 시험하는 본 실시 형태에 관한 시험 장치(10)를 나타낸다. 도 2는 피시험 디바이스(200)로부터 출력되는 데이터 신호 및 클록 신호의 타이밍을 나타낸다.

본 실시 형태에 관한 시험 장치(10)는, 피시험 디바이스(200)를 시험한다. 본 실시 형태에서, 피시험 디바이스(200)는, 쌍방향 버스인 DDR(Double Data Rate) 인터페이스를 통해, 다른 디바이스와 데이터를 주고 받는다.

DDR 인터페이스는, 복수 개의 데이터 신호(DQ)와, 데이터 신호(DQ)를 샘플링하는 타이밍을 나타내는 클록 신호(DQS)를 병행하여 전송한다. 본 예에서, DDR 인터페이스는, 예를 들면, 도 2에 나타나는 바와 같이, 4개의 데이터 신호(DQ0, DQ1, DQ2, DQ3)에 대하여 1개의 클록 신호(DQS)를 전송한다. 또한, DDR 인터페이스는, 클록 신호(DQS)의 레이트에 대하여, 클록 신호(DQS)에 동기한 2배의 레이트의 데이터 신호(DQ)를 전송한다.

본 실시 형태에서, 피시험 디바이스(200)는, 예를 들면, 비휘발성 메모리 디바이스로서, DDR 인터페이스를 통해, 다른 제어용 디바이스로부터 데이터의 기입 및 독출이 이루어진다. 본 실시 형태에 관한 시험 장치(10)는, 이와 같은 쌍방향 버스인 DDR 인터페이스를 통해 피시험 디바이스(200)와 데이터 신호(DQ) 및 클록 신호(DQS)를 주고 받아, 피시험 디바이스(200)를 시험한다. 또한, 시험 장치(10)는, 라이트 이네이블 신호 및 리드 이네이블 신호 등의 제어용 신호도 피시험 디바이스(200)와의 사이에서 주고 받는다.

도 3은 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다. 시험 장치(10)는, 복수의 데이터 단자(12)와, 클록 단자(14)와, 타이밍 발생부(22)와, 패턴 발생부(24)와, 복수의 데이터용 컴퍼레이터(32)와, 클록용 컴퍼레이터(34)와, 클록 생성부(36)와, 복수의 데이터 취득부(38)와, 판정부(42)와, 시험 신호 공급부(44)와, 마스크부(50)를 구비한다.

복수의 데이터 단자(12) 각각은, 쌍방향 버스인 DDR 인터페이스를 통해, 피시험 디바이스(200)에서의 데이터 신호의 입출력 단자에 접속된다. 본 예에서는, 시험 장치(10)는, 4개의 데이터 단자(12)를 구비한다. 4개의 데이터 단자(12) 각각은, 피시험 디바이스(200)에서의 4개의 데이터 신호(DQ0, DQ1, DQ2, DQ3) 각각의 입출력 단자에, DDR 인터페이스를 통해 접속된다. 클록 단자(14)는, DDR 인터페이스를 통해 피시험 디바이스(200)에서의 클록 신호(DQS)의 입출력 단자에 접속된다.

타이밍 발생부(22)는, 해당 시험 장치(10) 내부에서 발생되는 기준 클록에 기초하여, 해당 시험 장치(10)의 시험 주기에 따른 타이밍 신호를 발생한다. 타이밍 발생부(22)는, 일례로서, 시험 주기에 동기한 타이밍 신호를 발생한다.

패턴 발생부(24)는, 피시험 디바이스(200)로부터 출력되는 데이터 신호의 기대값을 나타내는 기대값 패턴을 발생한다. 또한, 패턴 발생부(24)는, 피시험 디바이스(200)에 공급하는 시험 신호의 파형을 나타내는 시험 패턴을 발생한다. 패턴 발생부(24)는, 일례로서, 프로그램의 실행에 따라 기대값 패턴 및 시험 패턴을 발생한다.

복수의 데이터용 컴퍼레이터(32)는, DDR 인터페이스를 통해 피시험 디바이스(200)와의 사이에서 주고 받는 복수의 데이터 신호 각각에 대응하여 마련된다. 본 예에서는, 시험 장치(10)는, 4개의 데이터 신호(DQ0, DQ1, DQ2, DQ3) 각각에 대응하는 4개의 데이터용 컴퍼레이터(32)를 구비한다. 복수의 데이터용 컴퍼레이터(32) 각각은, 피시험 디바이스(200)로부터 출력된 대응하는 데이터 신호를, 대응하는 데이터 단자(12)를 통해 수신한다. 복수의 데이터용 컴퍼레이터(32) 각각은, 수신한 데이터 신호를 미리 정해진 임계 레벨과 비교하여 논리값화하고, 논리값화한 데이터 신호를 출력한다.

클록용 컴퍼레이터(34)는, DDR 인터페이스를 통해 피시험 디바이스(200)와의 사이에서 주고 받는 클록 신호(DQS)에 대응하여 마련된다. 클록용 컴퍼레이터(34)는, 피시험 디바이스(200)로부터 출력된 대응하는 클록 신호를, 대응하는 클록 단자(14)를 통해 수신한다. 그리고, 클록용 컴퍼레이터(34)는, 수신한 클록 신호를 미리 정해진 임계 레벨과 비교하여 논리값화 하고, 논리값화한 클록 신호를 출력한다.

클록 생성부(36)는, 클록용 컴퍼레이터(34)에 의해 논리값화 된 클록 신호에 기초하여, 피시험 디바이스(200)로부터 출력된 데이터 신호를 샘플링하기 위한 샘플링 클록을 생성한다. 본 예에서는, 클록 생성부(36)는, 클록 신호의 2배의 레이트의 샘플링 클록을 생성한다.

복수의 데이터 취득부(38)는, 피시험 디바이스(200)가 DDR 인터페이스를 통해 출력하는 복수의 데이터 신호 각각에 대응하여 마련된다. 본 예에서는, 시험 장치(10)는, 4개의 데이터 신호(DQ0, DQ1, DQ2, DQ3) 각각에 대응하는 4개의 데이터 취득부(38)를 구비한다.

복수의 데이터 취득부(38) 각각은, 피시험 디바이스(200)가 출력하는 데이터 신호를, 클록 신호에 따른 샘플링 클록의 타이밍으로 취득한다. 본 실시 형태에서는, 복수의 데이터 취득부(38) 각각은, 클록 생성부(36)에 의해 생성된 샘플링 클록의 타이밍으로, 대응하는 데이터 신호의 데이터값을 취득한다.

그리고, 복수의 데이터 취득부(38) 각각은, 취득한 데이터 신호를 해당 시험 장치(10)의 내부에서 발생되는 타이밍 신호의 타이밍으로 출력한다. 본 실시 형태에서는, 복수의 데이터 취득부(38) 각각은, 타이밍 발생부(22)에 의해 생성된 타이밍 신호의 타이밍으로 취득한 데이터 신호의 각 데이터값을 출력한다.

이에 의해, 복수의 데이터 취득부(38) 각각은, 피시험 디바이스(200)로부터 출력된 데이터 신호를 피시험 디바이스(200)로부터 출력된 클록 신호에 따른 타이밍으로 취입하고, 취입한 클록을 해당 시험 장치(10) 내부의 기준 클록에 동기한 타이밍으로 출력할 수 있다. 즉, 복수의 데이터 취득부(38) 각각은, 데이터 신호의 클록을, 피시험 디바이스(200)로부터 출력된 클록 신호로부터, 해당 시험 장치(10) 내부에서 발생되는 기준 클록으로 바꿀 수 있다.

판정부(42)는, 복수의 데이터 취득부(38) 각각이 취득한 데이터 신호를 기대값과 비교한 결과에 기초하여, 피시험 디바이스(200)의 양부(良否)를 판정한다. 본 실시 형태에서는, 판정부(42)는, 복수의 데이터 취득부(38) 각각이 출력된 데이터 신호의 데이터값과, 판정부(42)로부터 발생된 기대값 패턴에 나타난 기대값을 비교한다. 그리고, 본 실시 형태에서는, 판정부(42)는, 복수의 데이터 취득부(38)가 취득한 데이터 신호의 데이터값 각각과 기대값이 일치함에 따라, 피시험 디바이스(200)가 정상인 것으로 판정한다.

시험 신호 공급부(44)는, 패턴 발생부(24)가 발생한 시험 패턴에 따라 피시험 디바이스(200)에 대하여 시험 신호를 공급한다. 본 실시 형태에서, 시험 신호 공급부(44)는, 시험 신호로서, 복수의 데이터 신호를 DDR 인터페이스를 통해 피시험 디바이스(200)에 출력하는 동시에, 출력한 데이터 신호의 샘플 타이밍을 나타내는 클록 신호를 DDR 인터페이스를 통해 피시험 디바이스(200)에 출력한다. 즉, 시험 신호 공급부(44)는, 복수의 데이터 신호(DQ0, DQ1, DQ2, DQ3)를 복수의 데이터 단자(12)를 통해 피시험 디바이스(200)에 출력하는 동시에, 클록 신호(DQS)를 클록 단자(14)를 통해 피시험 디바이스(200)에 출력한다.

또한, 시험 신호 공급부(44)는, 데이터의 출력을 허가하는 리드 이네이블 신호를, 제어용 신호로서 피시험 디바이스(200)에 공급한다. 이에 의해, 시험 신호 공급부(44)는, 피시험 디바이스(200)로부터 내부에 기억한 데이터를 포함하는 데이터 신호(DQ)를 DDR 인터페이스를 통해 출력시킬 수 있다.

마스크부(50)는, 피시험 디바이스(200)가 클록 신호를 출력하지 않는 기간에, 복수의 데이터 취득부(38) 각각에 의한 데이터 취득을 마스킹한다. 즉, 마스크부(50)는, 피시험 디바이스(200)가 클록 신호를 출력하지 않는 기간에, 복수의 데이터 취득부(38) 각각에서의 데이터 취득 동작을 정지시킨다.

또한, 마스크부(50)는, 일례로서, 시험 프로그램에 따라 동작하는 패턴 발생부(24)에 의해, 피시험 디바이스(200)가 클록 신호를 출력하지 않는 기간이 지정된다. 즉, 마스크부(50)는, 패턴 발생부(24)로부터 발생되는 시험 패턴에 따라, 복수의 데이터 취득부(38)의 데이터 취득 동작을 마스킹할 것인지, 동작을 허가할 것인지를 스위칭한다.

본 실시 형태에서는, 마스크부(50)는, 피시험 디바이스(200)가 클록 신호를 출력하지 않는 기간에, 복수의 데이터 취득부(38)에 공급되는 샘플링 클록을 마스킹한다. 즉, 본 실시 형태에서는, 마스크부(50)는, 피시험 디바이스(200)가 클록 신호를 출력하는 기간에 샘플링 클록을 데이터 취득부(38)에 공급하고, 피시험 디바이스(200)가 클록 신호를 출력하지 않는 기간에 샘플링 클록을 고정값으로 마스킹한다.

예를 들면, 마스크부(50)는, 클록 생성부(36)의 입력단에서 클록 신호를 마스크 회로에 의해 마스킹함으로써, 데이터 취득부(38)에 공급되는 샘플링 클록을 마스킹해도 된다. 또한, 예를 들면, 마스크부(50)는, 클록 생성부(36)의 출력단에서 샘플링 클록을 마스크 회로에 의해 마스킹함으로써, 데이터 취득부(38)에 공급되는 샘플링 클록을 마스킹해도 된다.

또한, 마스크부(50)는, 버퍼부(54) 내부에서 샘플링 클록 또는 데이터 신호를 마스킹해도 된다. 마스크부(50)는, 일례로서, 버퍼부(54) 내부에서의 FIFO 등의 버퍼의 전단에서, 샘플링 클록 또는 데이터 신호를 마스킹해도 된다.

도 4는 클록 생성부(36)의 구성의 일례 및 데이터 취득부(38)의 구성의 일례를 나타낸다. 도 5는 데이터 신호, 클록 신호, 지연 신호, 제1 스트로브 신호, 제2 스트로브 신호 및 샘플링 클록의 타이밍의 일례를 나타낸다.

데이터 취득부(38)는, 도 5의 (A)에 나타나는 바와 같은, 미리 정해진 데이터 레이트로 전송되는 데이터값을 포함하는 데이터 신호(DQ)를 입력받는다. 그리고, 데이터 취득부(38)는, 데이터 신호(DQ)에 포함되는 각 데이터값을, 클록 생성부(36)에 의해 생성되는 샘플링 클록의 타이밍으로 순차적으로 샘플링한다.

클록 생성부(36)는, 일례로서, 지연기(62)와, 스트로브 발생부(64)와, 합성부(66)를 가진다. 지연기(62)는, 일례로서, 도 5의 (B)에 나타나는 바와 같은, 피시험 디바이스(200)로부터 출력된, 데이터 신호(DQ)의 2배의 레이트의 클록 신호(DQS)를 입력받는다. 그리고, 지연기(62)는, 도 5의 (C)에 나타내는 바와 같은, 입력된 클록 신호(DQS)를 해당 클록 신호(DQS)의 1/4 주기 만큼 지연한 지연 신호를 출력한다.

스트로브 발생부(64)는, 도 5의 (D)에 나타나는 바와 같이, 지연 신호의 상승 에지에서 미소 시간 폭의 펄스를 가지는 제1 스트로브 신호를 발생한다. 이에 의해, 클록 생성부(36)는, 데이터 신호(DQ)에서의 홀수번째 데이터값을 샘플링하는 타이밍을 나타내는 제1 스트로브 신호를 출력할 수 있다.

또한, 스트로브 발생부(64)는, 도 5의 (E)에 나타나는 바와 같은, 지연 신호의 하강 에지에서 미소 시간 폭의 펄스를 가지는 제2 스트로브 신호를 발생한다. 이에 의해, 클록 생성부(36)는, 데이터 신호(DQ)에서의 짝수번째 데이터값을 샘플링하는 타이밍을 나타내는 제2 스트로브 신호를 출력할 수 있다. 한편, 제1 스트로브 신호가 데이터 신호(DQ)에서의 짝수번째 데이터를 샘플링하는 타이밍을 나타내도 되고, 제2 스트로브 신호가 데이터 신호(DQ)에서의 홀수번째 데이터를 샘플링하는 타이밍을 나타내도 된다.

합성부(66)는, 도 5의 (F)에 나타나는 바와 같은, 제1 스트로브 신호 및 제2 스트로브 신호를 합성한 샘플링 클록을 출력한다. 합성부(66)는, 일례로서, 제1 스트로브 신호 및 제2 스트로브 신호를 논리합 연산한 샘플링 클록을 출력한다. 이에 의해, 합성부(66)는, 데이터 신호(DQ)에 포함되는 각 데이터값에서의 아이 개구의 실질적인 중심의 타이밍을 나타내는 샘플링 클록을 출력할 수 있다.

또한, 데이터 취득부(38)는, 취득부(52)와, 버퍼부(54)와, 오버플로우 검출부(56)를 가진다. 취득부(52)는, 도 5의 (A)에 나타나는 데이터 신호(DQ)의 각 데이터값을, 도 5의 (F)의 샘플링 클록의 타이밍으로 취득한다. 취득부(52)는, 일례로서, 홀수측 플립플롭(72)과, 짝수측 플립플롭(74)과, 멀티플렉서(76)를 포함한다.

홀수측 플립플롭(72)은, 피시험 디바이스(200)로부터 출력된 데이터 신호(DQ)의 데이터값을 제1 스트로브 신호의 타이밍으로 취득하여 내부에 유지한다. 짝수측 플립플롭(74)은, 피시험 디바이스(200)로부터 출력된 데이터 신호(DQ)의 데이터값을 제2 스트로브 신호의 타이밍으로 취득하여 내부에 유지한다.

멀티플렉서(76)는, 홀수측 플립플롭(72)이 유지하는 데이터 신호(DQ)의 데이터값과, 짝수측 플립플롭(74)이 유지하는 데이터 신호(DQ)의 데이터값을, 샘플링 클록의 타이밍으로 교대로 선택하여, 버퍼부(54)로 공급한다. 이에 의해, 취득부(52)는, 클록 생성부(36)에 의해 생성된 샘플링 클록에 따른 타이밍으로 데이터 신호(DQ)의 데이터값을 취득할 수 있다.

버퍼부(54)는, 복수의 엔트리를 가진다. 버퍼부(54)는, 취득부(52)의 멀티플렉서(76)로부터 순차적으로 출력되는 데이터 신호(DQ)의 데이터값을, 클록 생성부(36)에 의해 생성된 샘플링 클록의 타이밍으로 순차적으로 각 엔트리에 버퍼링한다. 또한, 버퍼부(54)는, 각 엔트리에 버퍼링한 데이터 신호(DQ)의 데이터값을, 입력 순서대로, 해당 시험 장치(10)의 시험 주기에 따라 발생되는 타이밍 신호의 타이밍으로 각 엔트리로부터 출력한다.

그리고, 버퍼부(54)는, 출력한 데이터 신호(DQ)의 데이터값을 판정부(42)에 공급한다. 이와 같은 클록 생성부(36) 및 데이터 취득부(38)는, 피시험 디바이스(200)로부터 출력된 데이터 신호(DQ)를 클록 신호(DQS)에 따른 타이밍으로 취득하는 동시에, 취득한 데이터 신호(DQ)의 각 데이터값을, 해당 시험 장치(10) 내부에서 발생된 타이밍 신호의 타이밍으로 바꾸어 판정부(42)에 공급할 수 있다.

오버플로우 검출부(56)는, 버퍼부(54)가 오버플로우 되었는지의 여부를 검출한다. 오버플로우 검출부(56)는, 버퍼부(54)가 오버플로우 됨에 따라, 오버플로우의 발생을 나타내는 정보를 예를 들면 내부의 레지스터에 기억한다. 그리고, 오버플로우의 발생을 나타내는 정보는, 예를 들어, 시험 종료 시에, 시험 제어부 등에 독출된다. 시험 제어부는, 오버플로우의 발생을 나타내는 정보가 독출된 경우에는, 시험이 정상적으로 실행되지 않았다고 판단하여, 예를 들면, 대응하는 피시험 디바이스(200)를 불량이라고 판단하거나, 대응하는 피시험 디바이스(200)의 재시험을 실행하거나 한다.

도 6은 메모리 디바이스인 피시험 디바이스(200)의 기능 시험을 하는 경우의 타이밍 차트를 나타낸다. 피시험 디바이스(200)는, 쌍방향 버스인 DDR 인터페이스를 통해 다른 디바이스와 데이터를 주고 받는 메모리 디바이스이다. 메모리 디바이스인 피시험 디바이스(200)를 시험하는 경우, 시험 장치(10)는 다음과 같은 동작을 한다.

우선, 단계(S11)에서, 시험 장치(10)는, 피시험 디바이스(200)에서의 시험 대상이 되는 어드레스 영역에 대하여, 미리 정해진 데이터를 기입한다. 계속해서, 단계(S12)에서, 시험 장치(10)는, 피시험 디바이스(200)에서의 시험 대상이 되는 어드레스 영역에 기입된 데이터를 독출한다. 그리고, 단계(S13)에서, 시험 장치(10)는, 독출한 데이터를 기대값과 비교하여, 피시험 디바이스(200)에서의 시험 대상이 되는 어드레스 영역이 정상적으로 동작하고 있는지의 여부를 판정한다. 시험 장치(10)는, 이러한 처리를 피시험 디바이스(200)에서의 모든 어드레스 영역에 대하여 실행함으로써, 피시험 디바이스(200)의 양부를 판정할 수 있다.

여기서, 마스크부(50)는, 해당 시험 장치(10)가 피시험 디바이스(200)로 기입 데이터를 송신하고 있는 기간에, 데이터 취득부(38)에서의 데이터 취득을 마스킹한다. 즉, 마스크부(50)는, 해당 시험 장치(10)가 피시험 디바이스(200)로 기입 처리를 하고 있는 기간에, 데이터 취득부(38)에서의 데이터 취득을 마스킹한다.

또한, 마스크부(50)는, 단계(S11)의 기입 처리 및 단계(S12)의 독출 처리 이외의 기간에, 데이터 취득부(38)에서의 데이터 취득을 마스킹한다. 또한, 마스크부(50)는, 단계(S12)의 독출 처리 중이더라도, 피시험 디바이스(200)가 데이터 신호를 출력하고 있지 않은 기간에, 데이터 취득부(38)에서의 데이터 취득을 마스킹한다.

마스크부(50)는, 이와 같은 기간에 데이터 취득부(38)에서의 데이터 취득을 마스킹함으로써, 피시험 디바이스(200)가 클록 신호를 출력하고 있지 않은 기간에, 데이터 취득부(38)에서의 데이터 취득을 마스킹할 수 있다. 그리고, 마스크부(50)는, 독출 처리 중, 피시험 디바이스(200)가 해당 시험 장치(10)로 독출 데이터를 송신하고 있는 기간에, 데이터 취득부(38)의 마스크 상태를 해제하여, 데이터 취득부(38)에 데이터를 취득시킬 수 있다.

도 7은 독출 처리시에, 시험 장치(10)로부터 피시험 디바이스(200)로 송신되는 커맨드 및 리드 이네이블 신호, 피시험 디바이스(200)로부터 시험 장치(10)로 송신되는 클록 신호 및 데이터 신호, 마스크 신호 및 샘플링 클록의 타이밍, 그리고 버퍼부(54)로부터 판정부(42)로 전송되는 데이터의 타이밍의 일례를 나타낸다. 메모리 디바이스인 피시험 디바이스(200)로부터 DDR 인터페이스를 통해 데이터를 독출하는 경우, 시험 장치(10)는 다음과 같은 동작을 수행한다.

우선, 시험 장치(10)의 시험 신호 공급부(44)는, 피시험 디바이스(200)에 대하여 데이터 신호의 출력을 지시하는 커맨드(예를 들면, 리드 커맨드)를 나타내는 데이터 신호 및 클록 신호를, DDR 인터페이스를 통해 피시험 디바이스(200)에 출력한다(시각 t31). 계속해서, 시험 신호 공급부(44)는, 피시험 디바이스(200)에 대하여, 데이터의 출력을 허가하는 리드 이네이블 신호를 공급한다(시각 t32).

계속해서, 리드 커맨드가 부여된 피시험 디바이스(200)는, 리드 커맨드가 부여되고 나서 일정 시간 경과 후, 리드 커맨드에 나타난 어드레스에 기억된 데이터값을 포함한 데이터 신호(DQ)를, DDR 인터페이스를 통해 출력한다(시각 t35). 이와 동시에, 피시험 디바이스(200)는, 데이터 신호(DQ)의 샘플 타이밍을 나타내는 클록 신호(DQS)를 DDR 인터페이스를 통해 출력한다(시각 t35). 그리고, 피시험 디바이스(200)는, 일정 데이터 수의 데이터 신호(DQ)를 출력하면, 데이터 신호(DQ) 및 클록 신호(DQS)의 출력을 종료한다(시각 t37).

한편, 피시험 디바이스(200)는, 데이터 신호(DQ)의 출력 기간(시각 t35 ~ t37 사이)을 제외한 기간에는, 데이터 신호(DQ)의 입출력 단자를 드라이브하지 않고, 하이 임피던스(HiZ)로 하고 있다. 또한, 피시험 디바이스(200)는, 데이터 신호(DQ)의 출력 기간(시각 t35 ~ t37 사이) 이전의 일정 기간(시각 t33 ~ 시각 t35)에는, 클록 신호(DQS)를 미리 정해진 신호 레벨, 예를 들면 로우 논리 레벨로 고정한다. 또한, 피시험 디바이스(200)는, 클록 신호(DQS)를 미리 정해진 신호 레벨로 고정하고 있는 기간 이전(시각 t33 이전) 및 데이터 신호(DQ)의 출력 기간 이후(시각 t37 이후)에는, 클록 신호(DQS)의 입출력 단자를 드라이브하지 않고, 하이 임피던스(HiZ)로 하고 있다.

그리고, 시험 장치(10)의 데이터 취득부(38)는, 피시험 디바이스(200)가 데이터 신호를 출력하고 있는 기간(시각 t35 ~ t37 사이)에, 피시험 디바이스(200)로부터 출력된 클록 신호(DQS)의 타이밍으로, 데이터 신호(DQ)의 각 데이터값을 순차적으로 취입한다. 데이터 취득부(38)는, 취입한 데이터를 각 엔트리에 순차적으로 버퍼링한다.

여기서, 마스크부(50)는, 해당 시험 장치(10)의 시험 신호 공급부(44)가 피시험 디바이스(200)로 커맨드를 송신하고 있는 기간에, 샘플링 클록을 마스킹하여 고정값으로 한다. 이에 의해, 마스크부(50)는, 시험 장치(10)로부터 피시험 디바이스(200)로 신호를 공급하고 있는 기간에, 데이터 취득을 마스킹할 수 있다.

또한, 마스크부(50)는, 해당 시험 장치(10)의 시험 신호 공급부(44)가 커맨드를 출력하고 나서 미리 정해진 기준 지연 시간(Tx) 경과할 때까지, 샘플링 클록을 마스킹하여 고정값으로 한다. 미리 정해진 기준 지연 시간(Tx)은, 피시험 디바이스(200)가 클록 신호를 출력하지 않는 기간으로서, 예를 들면, 피시험 디바이스(200)의 사양 및 시험 결과 등에 따라 설정된다. 이에 의해, 마스크부(50)는, 피시험 디바이스(200)가 클록 신호를 출력하지 않는 기간에, 데이터 취득을 마스킹할 수 있다.

그리고, 마스크부(50)는, 시험 신호 공급부(44)가 커맨드를 출력하고 나서 미리 정해진 기준 지연 시간 경과한 후에, 샘플링 클록을 마스킹하고 있는 상태를 해제하여, 샘플링 클록을 데이터 취득부(38)에 공급한다. 이에 의해, 마스크부(50)는, 클록 신호가 출력되는 기간에, 데이터 취득부(38)에 확실하게 데이터 취득을 시킬 수 있다.

또한, 마스크부(50)는, 시험 신호 공급부(44)가 커맨드를 출력하고 나서 기준 지연 시간(Tx)을 경과한 후에, 클록 신호(DQS)가 미리 정해진 신호 레벨인 것을 조건으로 하여, 피시험 디바이스(200)로부터 출력된 클록 신호(DQS)에 따른 샘플링 클록을 데이터 취득부(38)에 공급해도 된다. 소스·싱크로너스 인터페이스에서는, 데이터 신호(DQ)가 출력하기 직전에, 클록 신호(DQS)가 미리 정해진 신호 레벨(예를 들면 로우 논리 레벨)로 일정 기간 고정된다. 따라서, 마스크부(50)는, 클록 신호가 출력되기 전에, 확실하게 데이터 취득부(38)를 데이터 취득이 가능한 상태로 할 수 있다.

또한, 마스크부(50)는, 시험 신호 공급부(44)가 커맨드를 출력하고 나서 기준 지연 시간(Tx)을 경과한 후에, 클록 신호(DQS)가 미리 정해진 신호 레벨인 것을 조건으로, 피시험 디바이스(200)로부터 출력된 클록 신호(DQS)에 따른 샘플링 클록을 데이터 취득부(38)에 공급해도 된다. 이에 의해, 마스크부(50)는, 피시험 디바이스(200)가 클록 신호(DQS)를 미리 정해진 신호 레벨로 한 후에, 마스크 상태에서 데이터 취득 상태로 스위칭할 수 있다.

또한, 피시험 디바이스(200)로부터 출력되는 독출 데이터의 비트 수는, 커맨드 내용 등에 따라 결정된다. 따라서, 1회의 커맨드를 부여함에 따라 피시험 디바이스(200)로부터 출력되는 클록 신호(DQS)의 클록 수는, 피시험 디바이스(200)에 부여한 커맨드의 내용에 따라 결정된다. 여기서, 마스크부(50)는, 피시험 디바이스(200)로부터 출력된 클록 신호(DQS)에 따른 샘플링 클록의 출력을 개시하고 나서, 클록 신호(DQS)의 클록 수가 기준 클록 수에 도달한 경우에, 샘플링 클록을 고정값으로 마스킹하여, 샘플링 클록의 데이터 취득부(38)로의 공급을 정지한다. 이에 의해, 마스크부(50)는, 샘플링 클록을 공급하고 있는 상태로부터 샘플링 클록을 고정값으로 하여 마스킹하는 상태로, 정확한 타이밍으로 스위칭할 수 있다.

이상과 같이 본 실시 형태에 관한 시험 장치(10)는, 피시험 디바이스(200)가 데이터 신호 및 클록 신호를 출력하고 있지 않은 기간에, 피시험 디바이스(200)로부터 출력된 데이터가 취입되지 않도록 할 수 있다. 즉, 시험 장치(10)는, 피시험 디바이스(200)가 데이터 신호 및 클록 신호의 입출력 단자를 드라이브하지 않고 하이 임피던스 상태로 하고 있는 경우에, 데이터가 취입되지 않도록 할 수 있다. 이에 의해, 시험 장치(10)를 이용하면, 불확정한 데이터값을 취입하지 않고 양호한 정밀도로 시험할 수 있다.

또한, 시험 장치(10)의 판정부(42)는, 시험 신호 공급부(44)가 리드 이네이블 신호를 출력하고 나서, 미리 정해진 시간(Ty) 경과 후에, 버퍼부(54)로부터 출력된 데이터 신호를 수신하여, 기대값과 비교한다. 본 예에서는, 판정부(42)는, 시각 t32로부터, 적어도 일정 시간(Ty)을 경과한 후의 시각 t36에, 버퍼부(54)로부터 데이터 신호의 전송을 받는다.

판정부(42)는, 일례로서, 시험 신호 공급부(44)가 리드 이네이블 신호를 출력하고 나서, 피시험 디바이스(200)의 사양에 의해 정해진 리드 이네이블 신호를 수취하고 나서 데이터 신호를 출력할 때까지의 최대 지연 시간 이상 경과한 후에, 버퍼부(54)로부터 데이터 신호를 수신한다. 이에 의해, 판정부(42)는, 피시험 디바이스(200)로부터 출력된 데이터 신호가 버퍼부(54)에 버퍼링되기 전에, 버퍼부(54)로부터 무효인 데이터를 독출하여 판정하는 것을 피할 수 있다. 따라서, 시험 장치(10)를 이용하면, 피시험 디바이스(200)로부터 출력된 데이터 신호를 확실하게 취입하여 시험할 수 있다.

한편, 취득부(52)가 데이터 신호를 취득하고 나서 버퍼부(54)가 데이터 신호를 취득할 때까지의 시간에 지연이 발생하는 경우에는, 판정부(42)는, 취득부(52)에서의 지연 시간과, 리드 이네이블 신호가 부여되고 나서 데이터 신호를 출력할 때까지의 최대 지연 시간에 더한 시간 이상 경과한 후에, 버퍼부(54)로부터 데이터 신호를 수신한다. 또한, 버퍼부(54)는, 피시험 디바이스(200)에서의 최대 지연 시간에 상당하는 시간 동안, 피시험 디바이스(200)가 출력 가능한 데이터 수 이상의 엔트리 수를 가지는 것이 바람직하다. 이에 의해, 버퍼부(54)는, 피시험 디바이스(200)로부터 출력되는 데이터 신호가, 리드 이네이블 신호가 부여되고 나서 최대 지연 시간 만큼 지연된 경우에도, 오버플로우시키지 않고 데이터 신호를 버퍼링할 수 있다.

이상과 같이, 본 실시 형태에 관한 시험 장치(10)는, 피시험 디바이스(200)에 리드 이네이블 신호를 부여하고 나서, 미리 정해진 시간 경과 후에, 버퍼부(54)에 버퍼링된 데이터 신호를 기대값과 비교한다. 이에 의해, 시험 장치(10)를 이용하면, 피시험 디바이스(200)로부터 출력된 데이터 신호가 버퍼부(54)에 버퍼링되기 전에 판정을 개시하는 것을 피하여, 피시험 디바이스(200)로부터 출력된 데이터 신호를 확실하게 취입하여 시험할 수 있다.

도 8은 본 실시 형태의 변형례에 관한 시험 장치(10)의 구성을 나타낸다. 본 변형례에 관한 시험 장치(10)는, 도 3에 나타나는 본 실시 형태에 관한 시험 장치(10)와 실질적으로 동일한 구성 및 기능을 채용하므로, 도 3에 나타나는 본 실시 형태에 관한 시험 장치(10)가 구비하는 부재와 실질적으로 동일한 구성 및 기능을 갖는 부재에 동일한 부호를 부여하고, 이하에 상이점을 제외한 설명은 생략한다.

시험 장치(10)는, 트레이닝부(82)와, 클록 취득부(84)를 더 구비한다. 트레이닝부(82)는, 피시험 디바이스(200)의 시험에 앞서, 피시험 디바이스(200)에 커맨드를 출력하고 나서 피시험 디바이스(200)로부터 유효한 클록 신호를 수취할 때까지의 지연 시간을 측정한다. 보다 구체적으로는, 트레이닝부(82)는, 시험 신호 공급부(44)를 제어하여, 시험 신호 공급부(44)로부터 피시험 디바이스(200)에 대하여 데이터 신호의 출력을 지시하는 커맨드, 예를 들면 리드 커맨드를 송신시킨다. 그리고, 트레이닝부(82)는, 시험 신호 공급부(44)로부터 커맨드를 송신하고 나서, 피시험 디바이스(200)로부터 유효한 클록 신호를 수취할 때까지의 지연 시간을 측정한다.

클록 취득부(84)는, 피시험 디바이스(200)가 출력하는 클록 신호를 취득한다. 그리고, 클록 취득부(84)는, 피시험 디바이스(200)로부터 출력된 클록 신호가 취득되었는지의 여부를 검출한다.

도 9는 변형례에 관한 시험 장치(10)의 클록 취득 타이밍의 일례를 나타낸다. 트레이닝부(82)는, 피시험 디바이스(200)의 시험에 앞서, 피시험 디바이스(200)에 대하여 데이터 신호의 출력을 지시하는 커맨드(예를 들면, 리드 커맨드)를 시험 신호 공급부(44)로부터 복수 회 반복하여 출력시킨다. 이에 의해, 시험 신호 공급부(44)는, 피시험 디바이스(200)에 대하여 예를 들면 리드 커맨드를 복수 회 송신한다.

또한, 트레이닝부(82)는, 시험 신호 공급부(44)로부터 리드 커맨드를 출력시킬 때마다, 클록 취득부(84)에 클록 신호를 취득시킨다. 이 경우, 트레이닝부(82)는, 클록 취득부(84)가 클록 신호를 취득하는 타이밍을, 리드 커맨드마다 변화시킨다. 그리고, 트레이닝부(82)는, 복수의 커맨드에 대한 클록 신호를 취득시킨 결과에 기초하여, 리드 커맨드가 부여되고 나서 클록 신호를 출력할 때까지의 지연 시간을 측정한다.

예를 들면, 트레이닝부(82)는, 리드 커맨드마다, 클록 신호가 출력되고 있는지의 여부를 판단하기 위한 시간 폭을 규정하는 검출 윈도우를, 클록 취득부(84)에 대하여 설정한다. 이 경우, 트레이닝부(82)는, 리드 커맨드마다 검출 윈도우의 위치를 이동시킨다. 그리고, 클록 취득부(84)는, 리드 커맨드마다, 설정된 검출 윈도우 내에서 클록 신호를 취득할 수 있었는지의 여부를 판단한다. 클록 취득부(84)는, 일례로서, 검출 윈도우 내에서, 논리 레벨이 반전하는 펄스 신호가 취득되었는지의 여부를 검출한다.

이와 같이 검출한 경우, 클록 취득부(84)가 클록 신호를 취득할 수 있었던 가장 빠른 시간의 검출 윈도우의 위치가, 피시험 디바이스(200)로부터 유효한 클록 신호를 수취할 때까지의 지연 시간이 된다. 이에 의해, 트레이닝부(82)는, 피시험 디바이스(200)가 리드 커맨드가 부여되고 나서 클록 신호를 출력할 때까지의 지연 시간을 측정할 수 있다.

트레이닝부(82)는, 측정한 지연 시간에 따른 기준 지연 시간을 마스크부(50)에 설정한다. 그리고, 마스크부(50)는, 시험시에, 트레이닝부(82)가 측정한 지연 시간에 따른 기준 지연 시간을 사용하여 피시험 디바이스(200)로부터의 클록 신호에 따른 샘플링 클록을 출력한다.

이상으로부터, 시험 장치(10)는, 커맨드를 받고 나서 데이터 신호를 출력할 때까지의 시간이 피시험 디바이스(200) 마다 개체차가 있는 경우에도, 각각의 개체에 따른 정확한 기준 지연 시간을 측정할 수 있다. 이에 의해, 시험 장치(10)에 의하면, 피시험 디바이스(200)가 독출 데이터의 출력을 개시하는 타이밍에 있어서 양호한 정밀도로 샘플링 클록의 출력을, 마스크 상태에서 이네이블 상태로 스위칭할 수 있다.

이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 가하는 것이 가능하다는 것은 당업자에게 분명하다. 이와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것은, 청구의 범위의 기재로부터 분명하다.

청구의 범위, 명세서 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서」등으로 명시하고 있지 않고, 또한, 전처리의 출력을 후처리에서 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의하여야 한다. 청구의 범위, 명세서 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」 등을 이용해 설명하였더라도, 반드시 이 순서대로 실시해야만 한다는 것을 의미하는 것은 아니다.

10 시험 장치
12 데이터 단자
14 클록 단자
22 타이밍 발생부
24 패턴 발생부
32 데이터용 컴퍼레이터
34 클록용 컴퍼레이터
36 클록 생성부
38 데이터 취득부
42 판정부
44 시험 신호 공급부
50 마스크부
52 취득부
54 버퍼부
56 오버플로우 검출부
62 지연기
64 스트로브 발생부
66 합성부
72 홀수측 플립플롭
74 짝수측 플립플롭
76 멀티플렉서
82 트레이닝부
84 클록 취득부
200 피시험 디바이스

Claims

데이터 신호와 상기 데이터 신호를 샘플링하는 타이밍을 나타내는 클록 신호를 출력하는 피시험 디바이스를 시험하는 시험 장치에 있어서,
상기 피시험 디바이스가 출력하는 상기 데이터 신호를, 상기 피시험 디바이스가 출력하는 상기 클록 신호에 따른 타이밍으로 취득하는 데이터 취득부;
상기 피시험 디바이스가 상기 클록 신호를 출력하지 않는 기간에, 상기 데이터 취득부에 의한 데이터 취득을 마스킹하고, 상기 피시험 디바이스가 상기 클록 신호를 출력하는 기간에, 상기 데이터 취득을 허가하는 마스크부; 및
상기 데이터 취득부가 취득한 상기 데이터 신호를 기대값과 비교한 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부
를 포함하는,
시험 장치.
제1항에 있어서,
상기 데이터 취득부는, 상기 피시험 디바이스가 출력하는 데이터 신호를, 상기 클록 신호에 따른 샘플링 클록의 타이밍으로 취득하고,
상기 마스크부는, 상기 피시험 디바이스가 상기 클록 신호를 출력하는 기간에 상기 샘플링 클록을 상기 데이터 취득부에 공급하고, 상기 피시험 디바이스가 클록 신호를 출력하지 않는 기간에 상기 샘플링 클록을 고정값으로 하는,
시험 장치.
제2항에 있어서,
상기 피시험 디바이스에 대하여 시험 신호를 공급하는 시험 신호 공급부를 더 포함하고,
상기 시험 신호 공급부는, 상기 피시험 디바이스에 대하여 데이터 신호의 출력을 지시하는 커맨드를 출력하고,
상기 마스크부는, 상기 시험 신호 공급부가 상기 커맨드를 출력하고 나서 미리 정해진 기준 지연 시간 경과한 후에, 상기 피시험 디바이스로부터 출력되는 상기 클록 신호에 따른 상기 샘플링 클록을 상기 데이터 취득부에 공급하는
시험 장치.
제3항에 있어서,
상기 피시험 디바이스의 시험에 앞서, 상기 피시험 디바이스에 상기 커맨드를 출력하고 나서 상기 피시험 디바이스로부터 유효한 클록 신호를 수취할 때까지의 지연 시간을 측정하는 트레이닝부를 더 포함하고,
상기 마스크부는, 상기 피시험 디바이스에 상기 커맨드를 출력하고 나서 상기 트레이닝부가 측정한 지연 시간에 따른 상기 기준 지연 시간을 경과한 후에, 상기 샘플링 클록을 상기 데이터 취득부에 공급하는,
시험 장치.
제4항에 있어서,
상기 피시험 디바이스가 출력하는 상기 클록 신호를 취득하는 클록 취득부를 더 포함하고,
상기 트레이닝부는,
상기 시험 신호 공급부로부터 상기 피시험 디바이스에 대하여 데이터 신호의 출력을 지시하는 커맨드를 복수 회 출력시키고,
상기 시험 신호 공급부가 복수회 출력한 상기 커맨드 각각마다, 상기 클록 취득부에 대하여 취득하는 타이밍을 변화시키면서 상기 클록 신호를 취득시키고,
상기 클록 취득부가 상기 클록 신호를 취득한 결과에 기초하여 상기 지연 시간을 측정하는,
시험 장치.
제3항에 있어서,
상기 마스크부는, 상기 시험 신호 공급부가 상기 커맨드를 출력하고 나서 상기 기준 지연 시간을 경과한 후에, 상기 클록 신호가 미리 정해진 신호 레벨인 것을 조건으로 하여, 상기 피시험 디바이스로부터 출력된 상기 클록 신호에 따른 상기 샘플링 클록을 상기 데이터 취득부에 공급하는,
시험 장치.
제2항에 있어서,
상기 마스크부는, 상기 피시험 디바이스로부터 출력된 상기 클록 신호에 따른 상기 샘플링 클록의 출력을 개시하고 나서, 상기 클록 신호의 클록 수가 기준 클록 수에 도달한 경우에, 상기 샘플링 클록의 상기 데이터 취득부로의 공급을 정지하는,
시험 장치.
제2항에 있어서,
상기 데이터 취득부는,
상기 샘플링 클록에 따른 타이밍으로 상기 데이터 신호를 취득하는 취득부; 및
복수의 엔트리를 가지고, 상기 샘플링 클록에 따른 타이밍으로 상기 데이터 신호를 순차적으로 각 엔트리에 버퍼링하고, 해당 시험 장치의 시험 주기에 따라 발생되는 타이밍 신호의 타이밍으로 버퍼링한 데이터 신호를 순차적으로 각 엔트리로부터 출력하는 버퍼부
를 포함하는,
시험 장치.
제1항에 있어서,
해당 시험 장치는, 쌍방향 버스를 통해 상기 피시험 디바이스와 데이터 신호 및 클록 신호를 주고 받고,
상기 마스크부는, 해당 시험 장치가 상기 피시험 디바이스로 데이터 신호 및 클록 신호를 공급하고 있는 기간에는, 상기 데이터 취득부에 의한 데이터 취득을 마스킹하는,
시험 장치.
제9항에 있어서,
상기 피시험 디바이스는 메모리 디바이스이고,
상기 마스크부는, 해당 시험 장치가 상기 피시험 디바이스로 기입 데이터를 송신하고 있는 기간에, 상기 데이터 취득부가 데이터 신호를 취득하는 타이밍을 나타내는 샘플링 클록을 마스킹하여 고정값으로 하고, 상기 피시험 디바이스가 해당 시험 장치로 독출 데이터를 송신하고 있는 기간에, 상기 피시험 디바이스가 출력하는 클록 신호에 따른 상기 샘플링 클록을 출력하고,
상기 데이터 취득부는, 상기 피시험 디바이스가 출력하는 데이터 신호를, 상기 마스크부가 출력하는 상기 샘플링 클록에 따른 타이밍으로 취득하는,
시험 장치.
제10항에 있어서,
해당 시험 장치는, 상기 쌍방향 버스를 통해 상기 피시험 디바이스에 커맨드를 추가로 송신하고,
상기 마스크부는, 해당 시험 장치가 상기 피시험 디바이스로 커맨드를 송신하고 있는 기간에, 상기 샘플링 클록을 마스킹하여 고정값으로 하는,
시험 장치.
데이터 신호와 상기 데이터 신호를 샘플링하는 타이밍을 나타내는 클록 신호를 출력하는 피시험 디바이스를 시험하는 시험 장치에서의 시험 방법에 있어서,
데이터 취득부가, 상기 피시험 디바이스가 출력하는 상기 데이터 신호를, 상기 피시험 디바이스가 출력하는 상기 클록 신호에 따른 타이밍으로 취득하고,
상기 피시험 디바이스가 상기 클록 신호를 출력하지 않는 기간에, 상기 데이터 취득부에 의한 데이터 취득을 마스킹하고,
상기 피시험 디바이스가 상기 클록 신호를 출력하는 기간에, 상기 데이터 취득부에 의한 데이터 취득을 허가하고,
상기 데이터 취득부가 취득한 상기 데이터 신호를 기대값과 비교한 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는
시험 방법.