KR101355140B1 - 시험 장치 및 시험 방법 - Google Patents

시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR101355140B1
KR101355140B1 KR1020120043441A KR20120043441A KR101355140B1 KR 101355140 B1 KR101355140 B1 KR 101355140B1 KR 1020120043441 A KR1020120043441 A KR 1020120043441A KR 20120043441 A KR20120043441 A KR 20120043441A KR 101355140 B1 KR101355140 B1 KR 101355140B1
Authority
KR
South Korea
Prior art keywords
signal
data
test
timing
device under
Prior art date
Application number
KR1020120043441A
Other languages
English (en)
Other versions
KR20120132332A (ko
Inventor
카즈미치 요시바
히로미 오시마
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20120132332A publication Critical patent/KR20120132332A/ko
Application granted granted Critical
Publication of KR101355140B1 publication Critical patent/KR101355140B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(과제) 양호한 정밀도로 피시험 디바이스를 시험한다.
(해결 수단) 데이터 신호와 클록 신호를 주고 받는 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스에 데이터 신호 및 클록 신호를 시험 신호로서 공급하는 시험 신호 공급부와, 피시험 디바이스가 출력하는 데이터 신호를, 피시험 디바이스가 출력하는 클록 신호에 따른 타이밍으로 취득하는 데이터 취득부와, 데이터 취득부가 취득한 데이터 신호를 기대값과 비교한 비교 결과에 기초하여 피시험 디바이스의 양부를 판정하는 판정부와, 조정시에, 데이터 신호를 취득하는 타이밍을 생성하기 위한 클록 신호의 지연량을 조정하는 조정부를 포함하는 시험 장치를 제공한다.

Description

시험 장치 및 시험 방법{TESTING APPARATUS AND TESTING METHOD}
본 발명은, 시험 장치 및 시험 방법에 관한 것이다.
소스·싱크로너스라 불리는, 데이터 신호와 함께 동기용 클록 신호를 병행하여 출력하는 인터페이스가 알려져 있다. 특허문헌 1에는, 이와 같은 인터페이스를 채용하는 피시험 디바이스를 시험하는 시험 장치가 기재되어 있다. 특허문헌 1에 기재된 시험 장치는, 피시험 디바이스로부터 출력된 클록 신호에 의해 데이터 신호의 데이터값을 샘플링하고, 샘플링한 데이터값을 기대값과 비교한다.
미국특허 제7644324호 명세서
그런데, 소스·싱크로너스 인터페이스는, 데이터 신호와 클록 신호가 상이한 전송 선로에 의해 병행하여 전송된다. 따라서, 시험 장치는, 데이터 신호를 전송하는 전송 선로의 지연량과 클록 신호를 전송하는 전송 선로의 지연량이 맞지 않으면, 양호한 정밀도로 시험할 수 없다.
상기 과제를 해결하기 위하여, 본 발명의 제1 태양에서는, 데이터 신호와 상기 데이터 신호를 샘플링하는 타이밍을 나타내는 클록 신호를 쌍방향 버스를 통해 주고 받는 피시험 디바이스를 시험하는 시험 장치에 있어서, 상기 쌍방향 버스를 통해 상기 피시험 디바이스에 데이터 신호 및 클록 신호를 시험 신호로서 공급하는 시험 신호 공급부와, 상기 피시험 디바이스가 상기 쌍방향 버스를 통해 출력하는 상기 데이터 신호를, 상기 피시험 디바이스가 상기 쌍방향 버스를 통해 출력하는 상기 클록 신호에 따른 타이밍으로 취득하는 데이터 취득부와, 상기 데이터 취득부가 취득한 상기 데이터 신호를 기대값과 비교한 비교 결과에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부와, 조정시에, 상기 시험 신호 공급부로부터 조정용 데이터 신호 및 조정용 클록 신호를 출력시키고, 상기 데이터 취득부에 상기 조정용 데이터 신호를 상기 조정용 클록 신호에 따른 타이밍으로 취득시키고, 상기 데이터 취득부에 의한 상기 조정용 데이터 신호의 취득 결과에 기초하여, 상기 데이터 신호를 취득하는 타이밍을 생성하기 위한 상기 클록 신호의 지연량을 조정하는 조정부를 포함하는 시험 장치 및 시험 방법을 제공한다.
한편, 상기 발명의 개요는, 본 발명에 필요한 특징 전부를 열거한 것이 아니며 이들 특징 군의 서브 콤비네이션 또한 발명이 될 수 있다.
도 1은 피시험 디바이스(200) 및 피시험 디바이스(200)를 시험하는 본 실시 형태에 관한 시험 장치(10)를 나타낸다.
도 2는 피시험 디바이스(200)로부터 출력되는 데이터 신호 및 클록 신호의 타이밍을 나타낸다.
도 3은 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다.
도 4는 클록 생성부(36)의 구성의 일례 및 데이터 취득부(38)의 구성의 일례를 나타낸다.
도 5는 데이터 신호, 클록 신호, 지연 신호, 제1 스트로브 신호, 제2 스트로브 신호 및 샘플링 클록의 타이밍의 일례를 나타낸다.
도 6은 피시험 디바이스(200)의 시험 순서를 나타내는 플로우 차트를 나타낸다.
도 7은 메모리 디바이스인 피시험 디바이스(200)의 기능 시험을 하는 경우의 타이밍 차트를 나타낸다.
도 8은 독출 처리시에, 시험 장치(10)로부터 피시험 디바이스(200)로 송신되는 커맨드 및 리드 이네이블 신호, 피시험 디바이스(200)로부터 시험 장치(10)로 송신되는 클록 신호 및 데이터 신호, 마스크 신호 및 샘플링 클록의 타이밍, 그리고 버퍼부(58)로부터 판정부(42)로 전송되는 데이터의 타이밍의 일례를 나타낸다.
도 9는 본 실시 형태에 관한 시험 장치(10)에 있어서의 조정시의 처리 플로우를 나타낸다.
도 10은 버퍼부(58)의 체크 처리(S31)에서의, 시험 장치(10)의 기능 구성을 나타낸다.
도 11은 클록 신호의 지연량의 조정 처리(S32)에서의, 시험 장치(10)의 기능 구성을 나타낸다.
도 12는 클록 신호의 지연량의 조정 처리(S32)에서의, 시험 장치(10)의 처리 플로우를 나타낸다.
이하, 발명의 실시 형태를 통해 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위와 관련된 발명에 한정되는 것이 아니며, 또한 실시 형태에서 설명되고 있는 특징의 조합이 전부 발명의 해결 수단에 필수적이라고는 할 수 없다.
도 1은 피시험 디바이스(200) 및 피시험 디바이스(200)를 시험하는 본 실시 형태에 관한 시험 장치(10)를 나타낸다. 도 2는 피시험 디바이스(200)로부터 출력되는 데이터 신호 및 클록 신호의 타이밍을 나타낸다.
본 실시 형태에 관한 시험 장치(10)는, 피시험 디바이스(200)를 시험한다. 본 실시 형태에서, 피시험 디바이스(200)는, 쌍방향 버스인 DDR(Double Data Rate) 인터페이스를 통해, 다른 디바이스와 데이터를 주고 받는다.
DDR 인터페이스는, 복수 개의 데이터 신호(DQ)와, 데이터 신호(DQ)를 샘플링하는 타이밍을 나타내는 클록 신호(DQS)를 병행하여 전송한다. 본 예에서, DDR 인터페이스는, 예를 들면, 도 2에 나타나는 바와 같이, 4개의 데이터 신호(DQ0, DQ1, DQ2, DQ3)에 대하여 1개의 클록 신호(DQS)를 전송한다. 또한, DDR 인터페이스는, 클록 신호(DQS)의 레이트에 대하여, 클록 신호(DQS)에 동기한 2배의 레이트의 데이터 신호(DQ)를 전송한다.
본 실시 형태에서, 피시험 디바이스(200)는, 예를 들면, 비휘발성 메모리 디바이스로서, DDR 인터페이스를 통해, 다른 제어용 디바이스로부터 데이터의 기입 및 독출이 이루어진다. 본 실시 형태에 관한 시험 장치(10)는, 이와 같은 쌍방향 버스인 DDR 인터페이스를 통해 피시험 디바이스(200)와 데이터 신호(DQ) 및 클록 신호(DQS)를 주고 받아, 피시험 디바이스(200)를 시험한다. 또한, 시험 장치(10)는, 라이트 이네이블 신호 및 리드 이네이블 신호 등의 제어용 신호도 피시험 디바이스(200)와의 사이에서 주고 받는다.
도 3은 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다. 시험 장치(10)는, 복수의 데이터 단자(12)와, 클록 단자(14)와, 타이밍 발생부(22)와, 패턴 발생부(24)와, 복수의 데이터용 컴퍼레이터(32)와, 클록용 컴퍼레이터(34)와, 클록 생성부(36)와, 복수의 데이터 취득부(38)와, 클록 취득부(40)와, 판정부(42)와, 시험 신호 공급부(44)와, 지정부(48)와, 조정부(50)를 구비한다.
복수의 데이터 단자(12) 각각은, 쌍방향 버스인 DDR 인터페이스를 통해, 피시험 디바이스(200)에서의 데이터 신호의 입출력 단자에 접속된다. 본 예에서는, 시험 장치(10)는, 4개의 데이터 단자(12)를 구비한다. 4개의 데이터 단자(12) 각각은, 피시험 디바이스(200)에서의 4개의 데이터 신호(DQ0, DQ1, DQ2, DQ3) 각각의 입출력 단자에, DDR 인터페이스를 통해 접속된다. 클록 단자(14)는, DDR 인터페이스를 통해 피시험 디바이스(200)에서의 클록 신호(DQS)의 입출력 단자에 접속된다.
타이밍 발생부(22)는, 해당 시험 장치(10) 내부에서 발생되는 기준 클록에 기초하여, 해당 시험 장치(10)의 시험 주기에 따른 타이밍 신호를 발생한다. 타이밍 발생부(22)는, 일례로서, 시험 주기에 동기한 타이밍 신호를 발생한다.
패턴 발생부(24)는, 피시험 디바이스(200)로부터 출력되는 데이터 신호의 기대값을 나타내는 기대값 패턴을 발생한다. 또한, 패턴 발생부(24)는, 피시험 디바이스(200)에 공급하는 시험 신호의 파형을 나타내는 시험 패턴을 발생한다. 패턴 발생부(24)는, 일례로서, 프로그램의 실행에 따라 기대값 패턴 및 시험 패턴을 발생한다.
복수의 데이터용 컴퍼레이터(32)는, DDR 인터페이스를 통해 피시험 디바이스(200)와의 사이에서 주고 받는 복수의 데이터 신호 각각에 대응하여 마련된다. 본 예에서는, 시험 장치(10)는, 4개의 데이터 신호(DQ0, DQ1, DQ2, DQ3) 각각에 대응하는 4개의 데이터용 컴퍼레이터(32)를 구비한다. 복수의 데이터용 컴퍼레이터(32) 각각은, 피시험 디바이스(200)로부터 출력된 대응하는 데이터 신호를, 대응하는 데이터 단자(12)를 통해 수신한다. 복수의 데이터용 컴퍼레이터(32) 각각은, 수신한 데이터 신호를 미리 정해진 임계 레벨과 비교하여 논리값화하고, 논리값화한 데이터 신호를 출력한다.
클록용 컴퍼레이터(34)는, DDR 인터페이스를 통해 피시험 디바이스(200)와의 사이에서 주고 받는 클록 신호(DQS)에 대응하여 마련된다. 클록용 컴퍼레이터(34)는, 피시험 디바이스(200)로부터 출력된 대응하는 클록 신호를, 대응하는 클록 단자(14)를 통해 수신한다. 그리고, 클록용 컴퍼레이터(34)는, 수신한 클록 신호를 미리 정해진 임계 레벨과 비교하여 논리값화하고, 논리값화한 클록 신호를 출력한다.
클록 생성부(36)는, 클록용 컴퍼레이터(34)에 의해 논리값화된 클록 신호에 기초하여, 피시험 디바이스(200)로부터 출력된 데이터 신호를 샘플링하기 위한 샘플링 클록을 생성한다. 본 예에서는, 클록 생성부(36)는, 클록 신호의 2배의 레이트의 샘플링 클록을 생성한다.
복수의 데이터 취득부(38)는, 피시험 디바이스(200)가 DDR 인터페이스를 통해 출력하는 복수의 데이터 신호 각각에 대응하여 마련된다. 본 예에서는, 시험 장치(10)는, 4개의 데이터 신호(DQ0, DQ1, DQ2, DQ3) 각각에 대응하는 4개의 데이터 취득부(38)를 구비한다.
복수의 데이터 취득부(38) 각각은, 피시험 디바이스(200)가 출력하는 데이터 신호를, 클록 신호에 따른 샘플링 클록의 타이밍, 또는, 해당 시험 장치(10)의 시험 주기에 따른 타이밍 신호의 타이밍으로 취득한다. 본 실시 형태에서는, 복수의 데이터 취득부(38) 각각은, 클록 생성부(36)에 의해 생성된 샘플링 클록의 타이밍, 또는, 타이밍 발생부(22)가 발생한 타이밍 신호의 타이밍 중 어느 하나로, 대응하는 데이터 신호의 데이터값을 취득한다. 복수의 데이터 취득부(38)는, 샘플링 클록 또는 타이밍 신호 중 어느 타이밍으로 데이터 신호를 취득할 것인지는, 지정부(48)에 의한 지정에 따라 스위칭한다.
그리고, 복수의 데이터 취득부(38) 각각은, 취득한 데이터 신호를 해당 시험 장치(10)의 내부에서 발생되는 타이밍 신호의 타이밍으로 출력한다. 본 실시 형태에서는, 복수의 데이터 취득부(38) 각각은, 타이밍 발생부(22)에 의해 생성된 타이밍 신호의 타이밍으로 취득한 데이터 신호의 각 데이터값을 출력한다.
이에 의해, 복수의 데이터 취득부(38) 각각은, 피시험 디바이스(200)로부터 출력된 데이터 신호를 피시험 디바이스(200)로부터 출력된 클록 신호에 따른 타이밍으로 취입하고, 취입한 클록을 해당 시험 장치(10) 내부의 기준 클록에 동기한 타이밍으로 출력할 수 있다. 이 경우에는, 복수의 데이터 취득부(38) 각각은, 데이터 신호의 클록을, 피시험 디바이스(200)로부터 출력된 클록 신호로부터, 해당 시험 장치(10) 내부에서 발생되는 기준 클록으로 바꿀 수 있다. 또한, 복수의 데이터 취득부(38) 각각은, 피시험 디바이스(200)로부터 출력된 데이터 신호를 해당 시험 장치(10) 내부의 기준 클록에 동기한 타이밍으로 취입할 수 있다.
클록 취득부(40)는, 피시험 디바이스(200)가 DDR 인터페이스를 통해 출력하는 클록 신호(DQS)에 대응하여 마련된다. 클록 취득부(40)는, 피시험 디바이스(200)가 출력하는 클록 신호를, 해당 시험 장치(10)의 시험 주기에 따른 타이밍 신호의 타이밍으로 취득한다. 클록 취득부(40)는, 해당 시험 장치(10)가 피시험 디바이스(200)로부터 정상적인 클록 신호가 출력되고 있는지를 시험하는 경우에, 해당 시험 장치(10)의 시험 주기에 따른 타이밍 신호의 타이밍으로 취득한다. 본 실시 형태에서는, 클록 취득부(40)는, 타이밍 발생부(22)가 발생한 타이밍 신호의 타이밍으로, 대응하는 클록 신호의 레벨을 나타내는 논리값을 취득한다.
판정부(42)는, 복수의 데이터 취득부(38) 각각이 취득한 데이터 신호를 기대값과 비교한 결과에 기초하여, 피시험 디바이스(200)의 양부를 판정한다. 본 실시 형태에서는, 판정부(42)는, 복수의 데이터 취득부(38) 각각이 출력된 데이터 신호의 데이터값과, 판정부(42)로부터 발생된 기대값 패턴에 나타난 기대값을 비교한다. 그리고, 본 실시 형태에서는, 판정부(42)는, 복수의 데이터 취득부(38)가 취득한 데이터 신호의 데이터값 각각과 기대값이 일치함에 따라, 피시험 디바이스(200)가 정상인 것으로 판정한다.
또한, 판정부(42)는, 해당 시험 장치(10)가 피시험 디바이스(200)로부터 정상적인 클록 신호가 출력되고 있는지를 시험하는 경우에, 클록 취득부(40)가 취득한 클록 신호의 논리값과 해당 클록 신호의 기대값을 비교한다. 그리고, 이 경우, 판정부(42)는, 클록 취득부(40)가 취득한 클록 신호의 각 논리값 각각과 기대값이 일치함에 따라, 피시험 디바이스(200)로부터 정상적인 클록 신호가 출력되고 있다고 판정한다.
시험 신호 공급부(44)는, 패턴 발생부(24)가 발생한 시험 패턴에 따라 피시험 디바이스(200)에 대하여 시험 신호를 공급한다. 본 실시 형태에서, 시험 신호 공급부(44)는, 시험 신호로서, 복수의 데이터 신호를, 쌍방향 버스인 DDR 인터페이스를 통해 피시험 디바이스(200)에 출력하는 동시에, 출력한 데이터 신호의 샘플 타이밍을 나타내는 클록 신호를 DDR 인터페이스를 통해 피시험 디바이스(200)에 출력한다. 즉, 시험 신호 공급부(44)는, 복수의 데이터 신호(DQ0, DQ1, DQ2, DQ3)를 복수의 데이터 단자(12)를 통해 피시험 디바이스(200)에 출력하는 동시에, 클록 신호(DQS)를 클록 단자(14)를 통해 피시험 디바이스(200)에 출력한다.
또한, 시험 신호 공급부(44)는, 데이터의 출력을 허가하는 리드 이네이블 신호를, 제어용 신호로서 피시험 디바이스(200)에 공급한다. 이에 의해, 시험 신호 공급부(44)는, 피시험 디바이스(200)로부터 내부에 기억한 데이터를 포함하는 데이터 신호(DQ)를 DDR 인터페이스를 통해 출력시킬 수 있다.
지정부(48)는, 데이터 취득부(38)가 샘플링 클록에 따른 타이밍 또는 타이밍 신호에 따른 타이밍 중 어느 쪽에 의해 데이터 신호를 취득할 것인지를 지정한다. 지정부(48)는, 일례로서, 데이터 취득부(38)에 대하여, 시험 프로그램의 실행에 따라, 샘플링 클록에 따른 타이밍으로 데이터 신호를 취득할 것인지, 타이밍 신호에 따른 타이밍으로 데이터 신호를 취득할 것인지를 지정한다.
조정부(50)는, 시험에 앞서, 해당 시험 장치(10)를 조정한다. 보다 구체적으로는, 조정부(50)는, 시험에 앞서, 데이터 취득부(38) 내의 버퍼가 정상적으로 동작하는지의 여부를 체크한다. 또한, 조정부(50)는, 시험에 앞서, 피시험 디바이스(200)로부터 출력된 데이터 신호를 취득하는 샘플링 클록을 생성하기 위해 지연되는, 클록 신호의 지연량을 조정한다.
도 4는 클록 생성부(36)의 구성의 일례 및 데이터 취득부(38)의 구성의 일례를 나타낸다. 도 5는 데이터 신호, 클록 신호, 지연 신호, 제1 스트로브 신호, 제2 스트로브 신호 및 샘플링 클록의 타이밍의 일례를 나타낸다.
데이터 취득부(38)는, 도 5의 (A)에 나타나는 바와 같은, 미리 정해진 데이터 레이트로 전송되는 데이터값을 포함하는 데이터 신호(DQ)를 입력받는다. 그리고, 데이터 취득부(38)는, 데이터 신호(DQ)에 포함되는 각 데이터값을, 클록 생성부(36)에 의해 생성되는 샘플링 클록의 타이밍으로 순차적으로 샘플링한다.
클록 생성부(36)는, 일례로서, 지연기(62)와, 스트로브 발생부(64)와, 합성부(66)를 가진다. 지연기(62)는, 일례로서, 도 5의 (B)에 나타나는 바와 같은, 피시험 디바이스(200)로부터 출력된, 데이터 신호(DQ)의 2배의 레이트의 클록 신호(DQS)를 입력받는다. 그리고, 지연기(62)는, 도 5의 (C)에 나타내는 바와 같은, 입력된 클록 신호(DQS)를 해당 클록 신호(DQS)의 1/4 주기 만큼 지연한 지연 신호를 출력한다.
스트로브 발생부(64)는, 도 5의 (D)에 나타나는 바와 같이, 지연 신호의 상승 에지에서 미소 시간 폭의 펄스를 가지는 제1 스트로브 신호를 발생한다. 이에 의해, 클록 생성부(36)는, 데이터 신호(DQ)에서의 홀수번째 데이터값을 샘플링하는 타이밍을 나타내는 제1 스트로브 신호를 출력할 수 있다.
또한, 스트로브 발생부(64)는, 도 5의 (E)에 나타나는 바와 같은, 지연 신호의 하강 에지에서 미소 시간 폭의 펄스를 가지는 제2 스트로브 신호를 발생한다. 이에 의해, 클록 생성부(36)는, 데이터 신호(DQ)에서의 짝수번째 데이터값을 샘플링하는 타이밍을 나타내는 제2 스트로브 신호를 출력할 수 있다. 한편, 제1 스트로브 신호가 데이터 신호(DQ)에서의 짝수번째 데이터를 샘플링하는 타이밍을 나타내도 되고, 제2 스트로브 신호가 데이터 신호(DQ)에서의 홀수번째 데이터를 샘플링하는 타이밍을 나타내도 된다.
합성부(66)는, 도 5의 (F)에 나타나는 바와 같은, 제1 스트로브 신호 및 제2 스트로브 신호를 합성한 샘플링 클록을 출력한다. 합성부(66)는, 일례로서, 제1 스트로브 신호 및 제2 스트로브 신호를 논리합 연산한 샘플링 클록을 출력한다. 이에 의해, 합성부(66)는, 데이터 신호(DQ)에 포함되는 각 데이터값에서의 아이 개구의 실질적인 중심의 타이밍을 나타내는 샘플링 클록을 출력할 수 있다.
또한, 데이터 취득부(38)는, 제1 취득부(51)와, 제2 취득부(52)와, 데이터 셀렉터(54)와, 클록 셀렉터(56)와, 버퍼부(58)를 가진다. 제1 취득부(51)는, 도 5의 (A)에 나타나는 데이터 신호(DQ)의 각 데이터값을, 도 5의 (F)의 샘플링 클록의 타이밍으로 취득한다. 제1 취득부(51)는, 일례로서, 홀수측 플립플롭(72)과, 짝수측 플립플롭(74)과, 멀티플렉서(76)를 포함한다.
홀수측 플립플롭(72)은, 피시험 디바이스(200)로부터 출력된 데이터 신호(DQ)의 데이터값을 제1 스트로브 신호의 타이밍으로 취득하여 내부에 유지한다. 짝수측 플립플롭(74)은, 피시험 디바이스(200)로부터 출력된 데이터 신호(DQ)의 데이터값을 제2 스트로브 신호의 타이밍으로 취득하여 내부에 유지한다.
멀티플렉서(76)는, 홀수측 플립플롭(72)이 유지하는 데이터 신호(DQ)의 데이터값과, 짝수측 플립플롭(74)이 유지하는 데이터 신호(DQ)의 데이터값을, 샘플링 클록의 타이밍으로 교대로 선택하여, 데이터 셀렉터(54)를 통해 버퍼부(58)로 공급한다. 이에 의해, 제1 취득부(51)는, 클록 생성부(36)에 의해 생성된 샘플링 클록에 따른 타이밍으로 데이터 신호(DQ)의 데이터값을 취득할 수 있다.
제2 취득부(52)는, 도 5의 (A)에 나타나는 데이터 신호(DQ)의 논리값을, 타이밍 발생부(22)에 의해 발생되는 타이밍 신호에 따른 타이밍으로 취득한다. 타이밍 발생부(22)에 의해 발생되는 타이밍 신호의 레이트는, 일례로서, 피시험 디바이스(200)로부터 출력되는 데이터 신호(DQ) 및 클록 신호(DQS)의 레이트보다 높다. 이 경우, 제2 취득부(52)는, 데이터 신호(DQ)의 파형을 나타내는 데이터 열을 취득할 수 있다.
제2 취득부(52)는, 일례로서, 적어도 1개의 플립플롭(82)을 가진다. 플립플롭(82)은, 타이밍 발생부(22)로부터 발생되는 타이밍 신호의 타이밍으로, 데이터 신호(DQ)의 데이터값을 취입한다.
데이터 셀렉터(54)는, 지정부(48)에 의한 지정에 따라, 제1 취득부(51)에 의해 취득된 데이터값 또는 제2 취득부(52)에 의해 취득된 데이터값 중 어느 하나를 선택하여, 버퍼부(58)에 공급한다. 데이터 셀렉터(54)는, 지정부(48)가 샘플링 클록에 따른 타이밍으로 데이터 신호를 취득하는 것을 지정하고 있는 경우에는, 제1 취득부(51)로부터 출력된 데이터값을 버퍼부(58)로 전송한다. 또한, 데이터 셀렉터(54)는, 지정부(48)가 타이밍 신호에 따른 타이밍으로 데이터 신호를 취득하는 것을 지정하고 있는 경우에는, 제2 취득부(52)로부터 출력된 데이터값을 버퍼부(58)로 전송한다.
클록 셀렉터(56)는, 지정부(48)에 의한 지정에 따라, 클록 생성부(36)에 의해 생성된 샘플링 클록 또는 타이밍 발생부(22)로부터 발생되는 타이밍 신호 중 어느 하나를 선택하여 버퍼부(58)에 공급한다. 클록 셀렉터(56)는, 지정부(48)가 샘플링 클록에 따른 타이밍으로 데이터 신호를 취득하는 것을 지정하고 있는 경우에는, 클록 생성부(36)에 의해 생성된 샘플링 클록을 버퍼부(58)로 공급한다. 또한, 클록 셀렉터(56)는, 지정부(48)가 타이밍 신호에 따른 타이밍으로 데이터 신호를 취득하는 것을 지정하고 있는 경우에는, 타이밍 발생부(22)에 의해 발생된 타이밍 신호를 버퍼부(58)로 공급한다.
버퍼부(58)는, 복수의 엔트리를 가진다. 버퍼부(58)는, 데이터 셀렉터(54)로부터 전송된 데이터값을, 클록 셀렉터(56)로부터 출력된 신호의 타이밍으로 순차적으로 각 엔트리에 버퍼링한다.
즉, 버퍼부(58)는, 지정부(48)가 샘플링 클록에 따른 타이밍으로 데이터 신호(DQ)를 취득하는 것을 지정하고 있는 경우에는, 제1 취득부(51)의 멀티플렉서(76)로부터 순차적으로 출력되는 데이터 신호(DQ)의 데이터값을, 클록 생성부(36)에 의해 생성된 샘플링 클록의 타이밍으로 순차적으로 각 엔트리에 버퍼링한다. 또는, 버퍼부(58)는, 지정부(48)가 타이밍 신호에 따른 타이밍으로 데이터 신호(DQ)를 취득하는 것을 지정하고 있는 경우에는, 제2 취득부(52)로부터 순차적으로 출력되는 데이터 신호(DQ)의 데이터값을, 타이밍 발생부(22)에 의해 발생된 타이밍 신호의 타이밍으로 순차적으로 각 엔트리에 버퍼링한다.
또한, 버퍼부(58)는, 각 엔트리에 버퍼링한 데이터 신호(DQ)의 데이터값을, 입력 순서대로, 해당 시험 장치(10)의 시험 주기에 따라 발생되는 타이밍 신호의 타이밍으로 각 엔트리로부터 출력한다. 그리고, 버퍼부(58)는, 출력한 데이터 신호(DQ)의 데이터값을 판정부(42)에 공급한다.
이러한 클록 생성부(36) 및 데이터 취득부(38)는, 피시험 디바이스(200)로부터 출력된 데이터 신호(DQ)를, 클록 신호(DQS)에 따른 타이밍 또는 해당 시험 장치(10) 내부에서 발생된 타이밍 신호의 타이밍 중 어느 하나로 취득할 수 있다. 그리고, 클록 생성부(36) 및 데이터 취득부(38)는, 피시험 디바이스(200)로부터 출력된 데이터 신호(DQ)를 클록 신호(DQS)에 따른 타이밍으로 취득한 경우에는, 취득한 데이터 신호(DQ)의 각 데이터값을, 해당 시험 장치(10)의 내부 클록에 기초하여 발생되는 타이밍 신호의 타이밍으로 바꾸어 출력할 수 있다.
도 6은 피시험 디바이스(200)의 시험 순서를 나타내는 플로우 차트를 나타낸다. 본 실시 형태에 관한 시험 장치(10)는, 메모리 디바이스인 피시험 디바이스(200)를 시험하는 경우, 일례로서, 다음과 같이 시험을 실행한다.
우선, 단계(S11)에서, 시험 장치(10)는, 피시험 디바이스(200)로부터 출력되는 신호를 취득하는 타이밍으로서, 해당 시험 장치(10) 내부에서 발생되는 타이밍 신호를 선택한다. 계속해서, 단계(S12)에서, 시험 장치(10)는, 피시험 디바이스(200)로부터 데이터 신호 및 클록 신호가 정상적으로 출력되는지를 시험한다. 보다 상세하게는, 시험 장치(10)는, 피시험 디바이스(200)로부터 데이터 신호 및 클록 신호를 출력시켜, 타이밍 발생부(22)로부터 출력되는 타이밍 신호의 타이밍으로 데이터 신호 및 클록 신호의 파형을 취득한다. 시험 장치(10)는, 취득한 데이터 신호 및 클록 신호의 파형의 측정 결과에 기초하여, 데이터 신호 및 클록 신호가 정상적으로 출력되었는지의 여부를 판정한다.
피시험 디바이스(200)로부터 데이터 신호 및 클록 신호가 정상적으로 출력되고 있는 경우에는, 계속해서, 단계(S13)에서, 시험 장치(10)는, 피시험 디바이스(200)로부터 출력되는 신호를 취득하는 타이밍으로서, 피시험 디바이스(200)로부터 출력되는 클록 신호에 따른 샘플링 클록을 선택한다. 계속해서, 단계(S14)에서, 시험 장치(10)는, 피시험 디바이스(200)가 메모리로서 정상적으로 기능하는지의 여부를 시험한다.
이상과 같이, 시험 장치(10)는, 피시험 디바이스(200)로부터 출력되는 데이터 신호 및 클록 신호를 해당 시험 장치(10)의 내부에서 발생되는 타이밍 신호의 타이밍으로 취득할 수 있다. 따라서, 시험 장치(10)에 의하면, 피시험 디바이스(200)의 기능 시험에 앞서, 데이터 신호 및 클록 신호가 정상적으로 동작하고 있는지의 여부를 시험할 수 있다.
도 7은 메모리 디바이스인 피시험 디바이스(200)의 기능 시험을 하는 경우의 타이밍 차트를 나타낸다. 피시험 디바이스(200)는, 쌍방향 버스인 DDR 인터페이스를 통해 다른 디바이스와 데이터를 주고 받는 메모리 디바이스이다. 메모리 디바이스인 피시험 디바이스(200)를 시험하는 경우, 시험 장치(10)는 다음과 같은 동작을 한다.
우선, 단계(S21)에서, 시험 장치(10)는, 피시험 디바이스(200)에서의 시험 대상이 되는 어드레스 영역에 대하여, 미리 정해진 데이터를 기입한다. 계속해서, 단계(S22)에서, 시험 장치(10)는, 피시험 디바이스(200)에서의 시험 대상이 되는 어드레스 영역에 기입된 데이터를 독출한다. 그리고, 단계(S23)에서, 시험 장치(10)는, 독출한 데이터를 기대값과 비교하여, 피시험 디바이스(200)에서의 시험 대상이 되는 어드레스 영역이 정상적으로 동작하고 있는지의 여부를 판정한다. 시험 장치(10)는, 이러한 처리를 피시험 디바이스(200)에서의 모든 어드레스 영역에 대하여 실행함으로써, 피시험 디바이스(200)의 양부를 판정할 수 있다.
도 8은 독출 처리시에, 시험 장치(10)로부터 피시험 디바이스(200)로 송신되는 커맨드 및 리드 이네이블 신호, 피시험 디바이스(200)로부터 시험 장치(10)로 송신되는 클록 신호 및 데이터 신호, 마스크 신호 및 샘플링 클록의 타이밍, 그리고 버퍼부(58)로부터 판정부(42)로 전송되는 데이터의 타이밍의 일례를 나타낸다. 메모리 디바이스인 피시험 디바이스(200)로부터 DDR 인터페이스를 통해 데이터를 독출하는 경우, 시험 장치(10)는 다음과 같은 동작을 한다.
우선, 시험 장치(10)의 시험 신호 공급부(44)는, 피시험 디바이스(200)에 대하여 데이터 신호의 출력을 지시하는 커맨드(예를 들면, 리드 커맨드)를 나타내는 데이터 신호 및 클록 신호를, DDR 인터페이스를 통해 피시험 디바이스(200)에 출력한다(시각 t31). 계속해서, 시험 신호 공급부(44)는, 피시험 디바이스(200)에 대하여, 데이터의 출력을 허가하는 리드 이네이블 신호를 공급한다(시각 t32).
계속해서, 리드 커맨드가 부여된 피시험 디바이스(200)는, 리드 커맨드가 부여되고 나서 일정 시간 경과 후, 리드 커맨드에 나타난 어드레스에 기억된 데이터값을 포함한 데이터 신호(DQ)를, DDR 인터페이스를 통해 출력한다(시각 t35). 이와 동시에, 피시험 디바이스(200)는, 데이터 신호(DQ)의 샘플 타이밍을 나타내는 클록 신호(DQS)를 DDR 인터페이스를 통해 출력한다(시각 t35). 그리고, 피시험 디바이스(200)는, 일정 데이터 수의 데이터 신호(DQ)를 출력하면, 데이터 신호(DQ) 및 클록 신호(DQS)의 출력을 종료한다(시각 t37).
한편, 피시험 디바이스(200)는, 데이터 신호(DQ)의 출력 기간(시각 t35 ~ t37 사이) 이외의 기간에는, 데이터 신호(DQ)의 입출력 단자를 드라이브하지 않고, 하이 임피던스(HiZ)로 하고 있다. 또한, 피시험 디바이스(200)는, 데이터 신호(DQ)의 출력 기간(시각 t35 ~ t37 사이) 이전의 일정 기간(시각 t33 ~ 시각 t35)에는, 클록 신호(DQS)를 미리 정해진 신호 레벨, 예를 들면 로우 논리 레벨로 고정한다. 또한, 피시험 디바이스(200)는, 클록 신호(DQS)를 미리 정해진 신호 레벨로 고정하고 있는 기간 이전(시각 t33 이전) 및 데이터 신호(DQ)의 출력 기간 이후(시각 t37 이후)에는, 클록 신호(DQS)의 입출력 단자를 드라이브하지 않고, 하이 임피던스(HiZ)로 하고 있다.
그리고, 시험 장치(10)의 데이터 취득부(38)는, 피시험 디바이스(200)가 데이터 신호를 출력하고 있는 기간(시각 t35 ~ t37 사이)에, 피시험 디바이스(200)로부터 출력된 클록 신호(DQS)의 타이밍으로, 데이터 신호(DQ)의 각 데이터값을 순차적으로 취입한다. 데이터 취득부(38)는, 취입한 데이터를 각 엔트리에 순차적으로 버퍼링한다. 이상과 같이 시험 장치(10)는, 독출 처리시에, 메모리 디바이스인 피시험 디바이스(200)로부터 DDR 인터페이스를 통해 데이터 신호(DQ)를 독출하여, 클록 신호(DQS)의 타이밍으로 데이터 신호(DQ)의 데이터값을 취입할 수 있다.
도 9는 본 실시 형태에 관한 시험 장치(10)에 있어서의 조정시의 처리 플로우를 나타낸다. 시험 장치(10)는, 피시험 디바이스(200)의 시험에 앞서, 해당 시험 장치(10)의 조정 처리를 실행한다. 시험 장치(10)는, 조정 처리시에, 예를 들면 다음과 같이 동작한다.
우선, 단계(S31)에서, 시험 장치(10)는, 복수의 데이터 취득부(38) 각각이 가지는 버퍼부(58)가 정상적으로 동작하는지를 체크한다. 계속해서, 단계(S32)에서, 시험 장치(10)는, 시험시에 데이터 신호를 취득하는 타이밍을 나타내는 샘플링 클록을 생성하기 위한, 클록 신호의 지연량을 조정한다. 본 예에서는, 시험 장치(10)는, 2배의 레이트의 데이터 신호의 데이터값을 아이 개구의 중심에서 정확하게 취득할 수 있는 샘플링 클록이 출력되도록, 클록 생성부(36)의 지연기(62)의 지연량을 조정한다.
도 10은 버퍼부(58)의 체크 처리(S31)에서의, 시험 장치(10)의 기능 구성을 나타낸다. 단계(S31)에서의 버퍼부(58)의 체크 처리시에, 지정부(48)는, 데이터 취득부(38)에 대하여, DDR 인터페이스를 통해 입력한 데이터 신호를 해당 시험 장치(10)의 시험 주기에 따른 타이밍 신호의 타이밍으로 취득시키도록 지정한다. 이에 의해, 데이터 취득부(38)는, 단계(S31)에서, 입력된 데이터 신호를 타이밍 발생부(22)로부터 출력된 타이밍 신호의 타이밍으로 취득하여 버퍼링한다.
계속해서, 조정부(50)는, 미리 정해진 데이터값을 가지는 조정용 데이터 신호를 시험 신호 공급부(44)로부터 출력시켜, 데이터 취득부(38) 내의 버퍼부(58)에 조정용 데이터 신호를 버퍼링시킨다. 여기서, 시험 신호 공급부(44)로부터 출력되는 데이터 신호는, 쌍방향 버스인 DDR 인터페이스를 통해 피시험 디바이스(200)로 출력된다. 따라서, 해당 시험 장치(10)에 피시험 디바이스(200)가 접속되어 있지 않은 상태에서는, 시험 신호 공급부(44)로부터 출력된 데이터 신호는, 루프백(loopback)하여 대응하는 데이터 취득부(38)로 공급된다. 따라서, 조정부(50)는, 시험 신호 공급부(44)로부터 조정용 데이터 신호를 출력시키는 동시에, 데이터 취득부(38)에 입력된 신호를 타이밍 신호의 타이밍으로 취득시킴으로써, 데이터 취득부(38) 내의 버퍼부(58)에 조정용 데이터 신호를 버퍼링시킬 수 있다.
계속해서, 조정부(50)는, 버퍼부(58)에 공급한 조정용 데이터 신호의 데이터값과 버퍼부(58)에 버퍼링시킨 조정용 데이터 신호의 데이터값과 비교함으로써 버퍼부(58)가 정상인지의 여부를 체크한다. 조정부(50)는, 일례로서, 버퍼부(58)에 의해 버퍼링한 데이터값을 판정부(42)로 전송시키고, 판정부(42)에, 버퍼부(58)가 버퍼링한 데이터값과 시험 신호 공급부(44)로부터 출력시킨 조정용 데이터 신호의 데이터값이 일치하는지의 여부를 비교시킴으로써, 버퍼부(58)가 정상인지의 여부를 체크한다. 조정부(50)는, 버퍼부(58)가 버퍼링한 데이터값과 조정용 데이터 신호의 데이터값이 일치하는 경우에는, 버퍼부(58)가 정상인 것으로 판단한다. 또한, 조정부(50)는, 일치하지 않는 경우에는 버퍼부(58)가 정상적이지 않은 것으로 판단한다.
조정부(50)는, 버퍼부(58)가 정상적이지 않은 것으로 판단하는 경우에는, 사용자에게 버퍼부(58)가 정상적이지 않다는 것을 통지한다. 조정부(50)는, 버퍼부(58)가 정상인 것으로 판단하는 경우에는, 클록 신호의 지연량의 조정 처리(S32)로 진행한다.
이상과 같이 본 실시 형태에 관한 시험 장치(10)는, 시험에 앞서, 데이터 취득부(38) 내의 버퍼부(58)가 정상적으로 동작하는지의 여부를 검출한다. 이에 의해, 시험 장치(10)는, 양호한 정밀도로 피시험 디바이스(200)를 시험할 수 있다.
도 11은 클록 신호의 지연량의 조정 처리(S32)에서의, 시험 장치(10)의 기능 구성을 나타낸다. 도 12는 클록 신호의 지연량의 조정 처리(S32)에서의, 시험 장치(10)의 처리 플로우를 나타낸다. 단계(S32)에서의 클록 신호의 지연량의 조정 처리시에, 시험 장치(10)는, 도 12에 나타나는 바와 같은 처리를 실행한다.
우선, 단계(S41)에서, 지정부(48)는, 데이터 취득부(38)에 대하여, DDR 인터페이스를 통해 입력된 데이터 신호를, 클록 생성부(36)에 의해 생성된 샘플링 클록의 타이밍으로 취득시키도록 지정한다. 이에 의해, 데이터 취득부(38)는, 입력된 데이터 신호를, 클록 생성부(36)에 의해 생성된 샘플링 클록의 타이밍으로 취득하여 버퍼링한다.
계속해서, 단계(S42)에서, 조정부(50)는, 클록 생성부(36) 내의 지연기(62)의 지연량을, 미리 정해진 초기 지연량으로 설정한다.
계속해서, 단계(S43)에서, 조정부(50)는, 시험 신호 공급부(44)로부터 미리 정해진 조정용 데이터 신호 및 조정용 클록 신호를 출력시키고, 데이터 취득부(38)에 조정용 데이터 신호를 조정용 클록 신호에 따른 타이밍으로 취득시킨다. 여기서, 시험 신호 공급부(44)로부터 출력되는 데이터 신호 및 클록 신호는, 쌍방향 버스인 DDR 인터페이스를 통해 피시험 디바이스(200)로 출력된다. 따라서, 해당 시험 장치(10)에 피시험 디바이스(200)가 접속되어 있지 않은 상태에서는, 시험 신호 공급부(44)로부터 출력된 데이터 신호는, 루프백하여 대응하는 데이터 취득부(38)로 공급된다. 또한, 시험 신호 공급부(44)로부터 출력된 클록 신호는, 루프백하여 클록 생성부(36)로 공급된다. 따라서, 조정부(50)는, 시험 신호 공급부(44)로부터 조정용 데이터 신호 및 조정용 클록 신호를 출력시킴으로써, 데이터 취득부(38)에 조정용 데이터 신호를 조정용 클록 신호에 따른 타이밍으로 취득시킬 수 있다.
그리고, 조정부(50)는, 단계(S43)에서, 판정부(42)에 데이터 취득부(38)의 취득 결과와 시험 신호 공급부(44)로부터 출력시킨 조정용 데이터 신호의 데이터값을 비교시켜, 비교 결과에 기초하여 데이터 취득부(38)가 올바른 데이터값을 취득할 수 있었는지의 여부를 판단한다. 조정부(50)는, 일례로서, 데이터 취득부(38)의 취득 결과와, 시험 신호 공급부(44)로부터 출력시킨 조정용 데이터 신호의 데이터값이 일치한다면, 데이터 취득부(38)가 올바른 데이터를 취득한 것으로 판단하고, 일치하지 않는다면 데이터 취득부(38)가 올바른 데이터를 취득할 수 없었던 것으로 판단한다.
계속해서, 조정부(50)는, 단계(S44)에서, 예정된 처리 횟수 만큼 단계(S43)의 처리가 실행되었는지의 여부를 판단한다. 단계(S43)에서 예정 횟수 만큼의 처리가 실행되어 있지 않다고 판단한 경우에는(단계(S44)의 아니오), 조정부(50)는, 처리를 단계(S44)로 진행한다. 단계(S45)에서, 조정부(50)는, 데이터 취득부(38) 내의 지연기(62)의 지연량을 변경한다. 조정부(50)는, 일례로서, 지연기(62)의 지연량을, 미리 설정된 변화량 만큼, 증가 또는 감소시킨다. 그리고, 조정부(50)는, 단계(S45)의 처리를 마치면, 처리를 단계(S43)로 되돌아가, 단계(S43)의 처리를 재차 실행시킨다.
단계(S44)에서 예정 횟수 만큼의 처리가 실행되었다고 판단한 경우에는(단계(S44)의 예), 조정부(50)는, 처리를 단계(S46)로 처리를 진행한다. 단계(S46)에서, 조정부(50)는, 데이터 취득부(38)에 의한 조정용 데이터 신호의 취득 결과에 기초하여, 데이터 신호를 취득하는 타이밍을 생성하기 위한 클록 신호의 지연량을 조정한다.
보다 구체적으로는, 조정부(50)는, 단계(S43)에서의 판단 결과 및 해당 판단 결과를 얻은 상태에서 설정되어 있었던 지연기(62)의 지연량에 기초하여, 지연기(62)의 최적 지연량을 검출한다. 조정부(50)는, 일례로서, 데이터 취득부(38)가 올바른 데이터를 취득한 것으로 판단된 지연량의 범위 내에서의 대략 중심을, 최적 지연량으로서 검출한다. 그리고, 조정부(50)는, 검출한 최적 지연량으로 클록 신호를 지연하도록, 지연기(62)를 설정한다.
이상과 같이 본 실시 형태에 관한 시험 장치(10)는, 시험에 앞서, 클록 생성부(36) 내의 지연기(62)의 지연량을 최적값으로 설정할 수 있다. 이에 의해, 시험 장치(10)는, 피시험 디바이스(200)로부터 출력된 데이터 신호를, 피시험 디바이스(200)로부터 출력된 클록 신호의 타이밍에 양호한 정밀도로 취득할 수 있다.
이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재의 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 가하는 것이 가능하다는 것은 당업자에게 분명하다. 이와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것은, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서」등으로 명시하고 있지 않고, 또한, 전처리의 출력을 후처리에서 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의하여야 한다. 청구의 범위, 명세서 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용해 설명하였더라도, 반드시 이 순서대로 실시해야만 한다는 것을 의미하는 것은 아니다.
10 시험 장치
12 데이터 단자
14 클록 단자
22 타이밍 발생부
24 패턴 발생부
32 데이터용 컴퍼레이터
34 클록용 컴퍼레이터
36 클록 생성부
38 데이터 취득부
40 클록 취득부
42 판정부
44 시험 신호 공급부
48 지정부
50 조정부
51 제1 취득부
52 제2 취득부
54 데이터 셀렉터
56 클록 셀렉터
58 버퍼부
62 지연기
64 스트로브 발생부
66 합성부
72 홀수측 플립플롭
74 짝수측 플립플롭
76 멀티플렉서
82 플립플롭
200 피시험 디바이스

Claims (6)

  1. 데이터 신호와 상기 데이터 신호를 샘플링하는 타이밍을 나타내는 클록 신호를 쌍방향 버스를 통해 주고 받는 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 쌍방향 버스를 통해 상기 피시험 디바이스에 데이터 신호 및 클록 신호를 시험 신호로서 공급하는 시험 신호 공급부;
    상기 피시험 디바이스가 상기 쌍방향 버스를 통해 출력하는 상기 데이터 신호를, 상기 피시험 디바이스가 상기 쌍방향 버스를 통해 출력하는 상기 클록 신호에 따른 타이밍으로 취득하는 데이터 취득부;
    상기 데이터 취득부가 취득한 상기 데이터 신호를 기대값과 비교한 비교 결과에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부; 및
    조정시에, 상기 시험 신호 공급부로부터 조정용 데이터 신호 및 조정용 클록 신호를 출력시키고, 루프백된 상기 조정용 데이터 신호를 루프백된 상기 조정용 클록 신호에 따른 타이밍으로 상기 데이터 취득부에 의해 취득시키고, 상기 데이터 취득부에 의한 상기 조정용 데이터 신호의 취득 결과에 기초하여, 상기 데이터 신호를 취득하는 타이밍을 생성하기 위한 상기 클록 신호의 지연량을 조정하는 조정부
    를 포함하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 피시험 디바이스로부터 출력된 상기 클록 신호를 지연한 지연 신호를 출력하는 지연기를 가지고, 상기 지연 신호로부터 상기 피시험 디바이스로부터 출력된 상기 데이터 신호를 샘플링하는 타이밍을 나타내는 샘플링 클록을 생성하는 클록 생성부를 더 포함하고,
    상기 데이터 취득부는, 상기 샘플링 클록의 타이밍으로 상기 피시험 디바이스가 출력하는 상기 데이터 신호를 취득하고,
    상기 조정부는, 조정시에, 상기 조정용 클록 신호를 상기 클록 생성부에 공급하여 상기 조정용 클록 신호에 따른 샘플링 클록을 생성시키고, 상기 데이터 취득부에 상기 조정용 클록 신호에 따른 샘플링 클록의 타이밍으로 상기 조정용 데이터 신호를 취득시키고, 상기 데이터 취득부에 의한 상기 조정용 클록 신호에 따른 샘플링 클록의 타이밍으로 취득한 상기 조정용 데이터 신호의 취득 결과에 기초하여, 상기 지연기의 지연량을 조정하는,
    시험 장치.
  3. 데이터 신호와 상기 데이터 신호를 샘플링하는 타이밍을 나타내는 클록 신호를 출력하는 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스가 출력하는 상기 데이터 신호를 상기 피시험 디바이스가 출력하는 상기 클록 신호에 따른 타이밍으로 취득하는 취득부;
    복수의 엔트리를 가지고, 상기 피시험 디바이스가 출력하는 클록 신호에 따른 타이밍으로 상기 취득부에 의해 취득된 데이터 신호를 순차적으로 각 엔트리에 버퍼링하고, 해당 시험 장치의 시험 주기로 발생되는 타이밍 신호의 타이밍으로 각 엔트리에 버퍼링한 데이터 신호를 출력하는 버퍼부;
    상기 버퍼로부터 출력된 상기 데이터 신호를 기대값과 비교한 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부; 및
    시험에 앞서, 상기 버퍼부에 미리 정해진 데이터값의 조정용 데이터 신호를 해당 시험 장치의 시험 주기에 따른 타이밍 신호의 타이밍으로 버퍼링시켜, 상기 버퍼부에 공급한 조정용 데이터 신호의 데이터값과 상기 버퍼부에 버퍼링시킨 조정용 데이터 신호의 데이터값을 비교함으로써 상기 버퍼부가 정상인지의 여부를 체크하는 조정부
    를 포함하는,
    시험 장치.
  4. 제3항에 있어서,
    상기 피시험 디바이스는, 쌍방향 버스를 통해 데이터 신호 및 클록 신호를 주고 받고,
    해당 시험 장치는, 상기 피시험 디바이스가 출력하는 상기 데이터 신호 및 상기 클록 신호를 전송하는 쌍방향 버스를 통해, 상기 피시험 디바이스에 데이터 신호 및 클록 신호를 시험 신호로서 공급하는 시험 신호 공급부를 더 포함하고,
    상기 조정부는, 상기 조정용 데이터 신호를 상기 시험 신호 공급부로부터 출력하여 상기 버퍼부에 버퍼링시키는,
    시험 장치.
  5. 데이터 신호와 상기 데이터 신호를 샘플링하는 타이밍을 나타내는 클록 신호를 쌍방향 버스를 통해 주고 받는 피시험 디바이스를 시험하는 시험 장치에서의 시험 방법에 있어서,
    상기 시험 장치는,
    상기 쌍방향 버스를 통해 상기 피시험 디바이스에 데이터 신호 및 클록 신호를 시험 신호로서 공급하는 시험 신호 공급부;
    상기 피시험 디바이스가 상기 쌍방향 버스를 통해 출력하는 상기 데이터 신호를, 상기 피시험 디바이스가 상기 쌍방향 버스를 통해 출력하는 상기 클록 신호에 따른 타이밍으로 취득하는 데이터 취득부; 및
    상기 데이터 취득부가 취득한 상기 데이터 신호를 기대값과 비교한 비교 결과에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부
    를 구비하고,
    조정시에, 상기 시험 신호 공급부로부터 조정용 데이터 신호 및 조정용 클록 신호를 출력시키고, 루프백된 상기 조정용 데이터 신호를 루프백된 상기 조정용 클록 신호에 따른 타이밍으로 상기 데이터 취득부에 의해 취득시키고,
    상기 데이터 취득부에 의한 상기 조정용 데이터 신호의 취득 결과에 기초하여, 상기 데이터 신호를 취득하는 타이밍을 생성하기 위한 상기 클록 신호의 지연량을 조정하는,
    시험 방법.
  6. 데이터 신호와 상기 데이터 신호를 샘플링하는 타이밍을 나타내는 클록 신호를 출력하는 피시험 디바이스를 시험하는 시험 장치에서의 시험 방법에 있어서,
    상기 시험 장치는,
    상기 피시험 디바이스가 출력하는 상기 데이터 신호를 상기 피시험 디바이스가 출력하는 상기 클록 신호에 따른 타이밍으로 취득하는 취득부;
    복수의 엔트리를 가지고, 상기 피시험 디바이스가 출력하는 클록 신호에 따른 타이밍으로 상기 취득부에 의해 취득된 데이터 신호를 순차적으로 각 엔트리에 버퍼링하고, 해당 시험 장치의 시험 주기로 발생되는 타이밍 신호의 타이밍으로 각 엔트리에 버퍼링한 데이터 신호를 출력하는 버퍼부; 및
    상기 버퍼로부터 출력된 상기 데이터 신호를 기대값과 비교한 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부
    를 포함하고,
    시험에 앞서, 상기 버퍼부에 미리 정해진 데이터값의 조정용 데이터 신호를 해당 시험 장치의 시험 주기에 따른 타이밍 신호의 타이밍으로 버퍼링시켜, 상기 버퍼부에 공급한 조정용 데이터 신호의 데이터값과 상기 버퍼부에 버퍼링시킨 조정용 데이터 신호의 데이터값을 비교함으로써 상기 버퍼부가 정상인지의 여부를 체크하는,
    시험 방법.
KR1020120043441A 2011-05-27 2012-04-25 시험 장치 및 시험 방법 KR101355140B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011119661A JP2012247319A (ja) 2011-05-27 2011-05-27 試験装置および試験方法
JPJP-P-2011-119661 2011-05-27

Publications (2)

Publication Number Publication Date
KR20120132332A KR20120132332A (ko) 2012-12-05
KR101355140B1 true KR101355140B1 (ko) 2014-01-27

Family

ID=47199450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120043441A KR101355140B1 (ko) 2011-05-27 2012-04-25 시험 장치 및 시험 방법

Country Status (5)

Country Link
US (1) US8718123B2 (ko)
JP (1) JP2012247319A (ko)
KR (1) KR101355140B1 (ko)
CN (1) CN102800366B (ko)
TW (1) TWI453445B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012247318A (ja) * 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
JP2012247317A (ja) * 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
US9653186B2 (en) * 2014-02-12 2017-05-16 Mediatek Inc. Memory-testing device and memory-testing method
CN103839590B (zh) * 2014-03-18 2016-09-21 龙芯中科技术有限公司 存储器时序参数的测量装置、方法及存储器芯片
JP6451505B2 (ja) 2015-05-28 2019-01-16 株式会社ソシオネクスト 受信回路、受信回路のタイミング調整方法、半導体装置
US11619667B2 (en) * 2020-03-31 2023-04-04 Advantest Corporation Enhanced loopback diagnostic systems and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008007636A1 (fr) * 2006-07-12 2008-01-17 Advantest Corporation Testeur, procédé d'ajustement, et programme d'ajustement
KR20090027263A (ko) * 2006-05-01 2009-03-17 주식회사 아도반테스토 시험 장치 및 시험 방법
WO2010064312A1 (ja) * 2008-12-04 2010-06-10 富士通株式会社 記憶装置および故障診断方法
JP4714306B1 (ja) * 2009-11-18 2011-06-29 株式会社アドバンテスト 受信装置、試験装置、受信方法、および試験方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245584A (en) * 1990-12-20 1993-09-14 Vlsi Technology, Inc. Method and apparatus for compensating for bit line delays in semiconductor memories
KR100570661B1 (ko) * 2004-04-29 2006-04-12 삼성에스디아이 주식회사 레벨 시프터 및 이를 이용한 평판 표시 장치
CN1694362B (zh) * 2004-05-05 2010-04-28 旺宏电子股份有限公司 集成电路中信号可调整的延迟线
DE112006003595T5 (de) * 2005-12-28 2008-11-13 Advantest Corporation Prüfvorrichtung, Prüfverfahren und Programm
US7603246B2 (en) * 2006-03-31 2009-10-13 Nvidia Corporation Data interface calibration
JP4957092B2 (ja) 2006-06-26 2012-06-20 横河電機株式会社 半導体メモリテスタ
JP5687412B2 (ja) * 2009-01-16 2015-03-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びそのリード待ち時間調整方法、メモリシステム、並びに半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090027263A (ko) * 2006-05-01 2009-03-17 주식회사 아도반테스토 시험 장치 및 시험 방법
WO2008007636A1 (fr) * 2006-07-12 2008-01-17 Advantest Corporation Testeur, procédé d'ajustement, et programme d'ajustement
WO2010064312A1 (ja) * 2008-12-04 2010-06-10 富士通株式会社 記憶装置および故障診断方法
JP4714306B1 (ja) * 2009-11-18 2011-06-29 株式会社アドバンテスト 受信装置、試験装置、受信方法、および試験方法

Also Published As

Publication number Publication date
US20120300826A1 (en) 2012-11-29
TWI453445B (zh) 2014-09-21
KR20120132332A (ko) 2012-12-05
TW201250270A (en) 2012-12-16
JP2012247319A (ja) 2012-12-13
CN102800366A (zh) 2012-11-28
CN102800366B (zh) 2015-04-08
US8718123B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
KR101355140B1 (ko) 시험 장치 및 시험 방법
KR101375760B1 (ko) 시험 장치 및 시험 방법
KR20130001673A (ko) 시험 장치 및 시험 방법
KR101369963B1 (ko) 복수의 집적회로 장치를 포함하는 집적회로 모듈을테스트하기 위한 시스템 및 방법
KR101375758B1 (ko) 시험 장치 및 시험 방법
KR100736675B1 (ko) 반도체 소자 테스트 장치
KR101375759B1 (ko) 시험 장치 및 시험 방법
CN116384306A (zh) 时序仿真验证方法、验证装置、电子设备和可读存储介质
US20080025115A1 (en) Method and system for testing semiconductor memory device using internal clock signal of semiconductor memory device as data strobe signal
KR101429257B1 (ko) 메모리 테스터에서 레이트 및 타이밍 발생장치
TWI405994B (zh) 測試模組、測試裝置以及測試方法
KR20100122212A (ko) 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법
KR101069727B1 (ko) 동기 커맨드 신호 생성 장치 및 어드레스 신호 생성 장치
KR20000006389A (ko) 반도체메모리시험장치및시험방법
JP2009014654A (ja) 測定装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6