TWI405994B - 測試模組、測試裝置以及測試方法 - Google Patents

Description

測試模組、測試裝置以及測試方法

本發明是有關於一種測試模組、測試裝置和測試方法。本發明特別是有關於一種由被測試元件的輸出端子所輸出的輸出信號對輸入信號的相位進行修正的測試模組、測試裝置和測試方法。又，本申請案與下述的日本申請案相關聯。就藉由文獻的參照而被認為可併入的指定國而言，藉由參照下述的申請案中所記載的內容而併入本申請案中，以作為本申請案的一部份。

日本專利特願2008-015219申請日2008年6月10日

測試裝置依據測試程式來對作為測試對象的被測試元件(DUT,Device Under Test)進行測試。測試程式包括：每個命令周期中測試裝置應執行的命令；以及期待值圖案，其與對被測試元件的各端子所輸出的測試圖案或由被測試元件的各端子所輸出的輸出圖案進行比較。

利用被測試元件，則會有由測試圖案輸入直至對應於該測試圖案而輸出了輸出圖案為止的周期數未被特定的情況、或不定的情況。此種被測試元件所輸出的輸出圖案在與期待值圖案比較時，測試裝置較佳是具備以下的功能(搜索(hunt)功能)，即：偵測該被測試元件所預定的標頭圖案(header pattern)已被輸出，且由標頭圖案在特定周期之後所輸出的比較對象的輸出圖案來與期待值圖案進行比較。

例如，專利文獻1中已揭示一種測試裝置和測試方法，其使輸出圖案列的輸出與期待值圖案列的讀出同步而進行比較。該測試裝置中包括：標頭圖案偵測部，其在指示標頭圖案列的偵測開始的偵測開始命令被執行時，偵測標頭圖案列是否已由被測試元件所輸出；以及時序調整部，其在標頭圖案列已被偵測時，使期待值圖案和輸出圖案同步，以便在同一周期中輸入至期待值比較部。

【專利文獻1】日本專利特開2006-10651號公報

先前，以實現搜索功能為目的之DUT輸出的移相中，將標頭圖案施加至DUT，累積由該DUT而來的輸出圖案，以偵測標頭圖案所對應的特定圖案。此處，由DUT而來的輸出圖案之累積量至少要求為標頭圖案的長度以上，求出加上充份超過所要求的移相量的搜索延遲量(Hunt delay)後的結果。對將搜索延遲量加至標頭圖案的長度後所得的全部位元一起進行一致偵測時，若搜索延遲量變大，則會有使一致偵測電路的並列數變大而使電路規模增大的問題。

本發明的目的是解決上述問題，本發明的第1形式中提供一種測試模組，包括：測試圖案生成部，生成施加至被測試元件之測試圖案；期待值圖案生成部，在測試圖案施加至被測試元件時生成所期待的期待值圖案，以作為被測試元件所顯示的響應；圖案比較部，藉由測試圖案施加至被測試元件，來對被測試元件所輸出的輸出圖案和期待值圖案行比較；特定圖案偵測部，在特定的測試圖案施加至被測試元件時，由輸出圖案中偵測所輸出的特定圖案，以作為特定的測試圖案所對應的響應；時序偵測部，偵測出已偵測有該特定圖案的時序；以及相位調整部，依據時序偵測部所偵測的時序，來調整輸出圖案的相位適合於期待值圖案的相位。

又，本發明提供一種測試模組，包括：特定圖案偵測部，由被測試元件中偵測作為特定的測試圖案的響應而輸出的特定圖案，該被測試元件輸出了對所施加的測試圖案起響應的輸出圖案；時序偵測部，偵測出已偵測有特定圖案的時序；以及相位調整部，依據時序偵測部所偵測的時序，來調整輸出圖案的相位適合於期待值圖案的相位，以作為被測試元件對測試圖案所顯示的響應。

特定圖案偵測部可包括：輸入資料儲存部，依序儲存輸出圖案的資料以作為輸入資料；一致偵測部，偵測該輸入資料儲存部所儲存的輸入資料和特定圖案的一致性；以及結果儲存部，依序儲存該一致偵測部的偵測結果。輸入資料儲存部可在每個偵測周期中儲存著輸入資料。一致偵測部可在每個偵測周期偵測該輸入資料和特定圖案的一致性。結果儲存部可依序儲存每個偵測周期的偵測結果。時序偵測部可在結果儲存部所儲存的每個偵測周期的偵測結果中，由結果儲存部的位元位置中偵測出已偵測有特定圖案的時序，該結果儲存部顯示該偵測結果已一致。輸入資料儲存部可以是相當於特定圖案的長度之段數的閂鎖(latch)電路。一致偵測部可以是相當於特定圖案的長度之並列數的比較電路。結果儲存部可以是相當於特定圖案的最大延遲量之段數的管線(pipeline)式電路。

本發明的第2形式中提供一種測試裝置，包括：測試圖案生成部，生成施加至被測試元件之測試圖案；期待值圖案生成部，在測試圖案施加至被測試元件時生成所期待的期待值圖案，以作為被測試元件所顯示的響應；圖案比較部，藉由測試圖案施加至被測試元件，來對被測試元件所輸出的輸出圖案和期待值圖案進行比較；特定圖案偵測部，在特定的測試圖案施加至被測試元件時，由輸出圖案中偵測所輸出的特定圖案，以作為特定的測試圖案所對應的響應；時序偵測部，偵測出已偵測有特定圖案的時序；以及相位調整部，依據時序偵測部所偵測的時序，來調整輸出圖案的相位適合於期待值圖案的相位。

又，提供一種具備上述測試模組的測試裝置。

本發明的第3形式中提供一種測試方法，包括：測試圖案生成步驟，生成施加至被測試元件之測試圖案；期待值圖案生成步驟，在測試圖案施加至被測試元件時生成所期待的期待值圖案，以作為被測試元件所顯示的響應；圖案比較步驟，藉由測試圖案施加至被測試元件，來對被測試元件所輸出的輸出圖案和期待值圖案進行比較；特定圖案偵測步驟，在特定的測試圖案施加至被測試元件時，由輸出圖案中偵測所輸出的特定圖案，以作為特定的測試圖案所對應的響應；時序偵測步驟，偵測出已偵測有特定圖案的時序；以及相位調整步驟，依據時序偵測部所偵測的時序，來調整輸出圖案的相位適合於期待值圖案的相位。

又，本發明提供一種測試方法，包括：特定圖案偵測步驟，由被測試元件中偵測作為特定的測試圖案的響應而輸出的特定圖案，該被測試元件輸出了對所施加的測試圖案起響應的輸出圖案；時序偵測步驟，偵測出已偵測有特定圖案的時序；以及相位調整步驟，依據時序偵測步驟所偵測的時序，來調整輸出圖案的相位適合於所期待的期待值圖案的相位，以作為被測試元件對測試圖案所顯示的響應。

特定圖案偵測步驟可包括：輸入資料儲存步驟，依序儲存輸出圖案的資料以作為輸入資料；一致偵測步驟，偵測該輸入資料儲存步驟所儲存的輸入資料和特定圖案的一致性；以及結果儲存步驟，依序將該一致偵測步驟的偵測結果儲存於結果儲存部中。輸入資料儲存步驟可在每個偵測周期中儲存著輸入資料。一致偵測步驟可在每個偵測周期偵測該輸入資料和特定圖案的一致性。結果儲存步驟可依序將每個偵測周期的偵測結果儲存在結果儲存部中。時序偵測步驟可在結果儲存步驟所儲存的每個偵測周期的偵測結果中，由結果儲存部的位元位置中偵測出已偵測有特定圖案的時序，該結果儲存部顯示該偵測結果已一致。

又，上述發明的概要未列舉本發明必要特徵的全部，這些特徵群的次組合(sub-combination)亦可成為發明。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

以下，本發明將依據適當的實施形式且參照圖面來說明，但實施形式不是用來限定申請專利範圍中所述的發明。又，實施形式中所述的全部的特徵或其組合未必限於發明的解決手段所必須者。

圖1是測試模組10的構成。測試模組10是用來測試DUT100的測試裝置，DUT100具備一個或多個端子。測試模組10具備主記憶體102、中央圖案控制部112以及多個通道方塊130。

主記憶體102儲存著DUT100的測試程式，且記錄該DUT100所輸出的輸出圖案以作為該測試程式執行的結果。主記憶體102具有命令記憶體104、多個測試圖案記憶體106、多個期待值圖案記憶體108、以及數位式截獲記憶體110(digital capture memory)。

命令記憶體104儲存著測試程式中所包含的各命令。多個測試圖案記憶體106分別對應於DUT100的各端子而設置，且對應於各命令而將執行該命令之命令周期期間中所用的測試圖案列儲存在每個端子。

此處，測試圖案列包含：在命令周期期間中應該對於DUT100的端子依序輸出的多個測試圖案。例如，測試模組10在每1個命令周期對DUT100輸出32位元的信號時，該測試圖案記憶體106對應於各命令而儲存著測試圖案列，該測試圖案列包含1命令周期期間中所輸出的32位元的信號所對應的32個測試圖案。

多個期待值圖案記憶體108的每一個都對應於DUT100的各端子而設置，且對應於各命令來儲存著執行該命令的命令周期期間中所用的期待值圖案列。此處，期待值圖案列包含：命令周期期間中由DUT100的端子所依序輸出的多個輸出圖案、以及應依序比較的多個期待值圖案。數位式截獲記憶體110記錄著執行該測試程式後的結果、由DUT100所輸出的輸出圖案。

以上的命令記憶體104、多個測試圖案記憶體106、多個期待值圖案記憶體108及/或數位式截獲記憶體110亦可設計成可分割為構成主記憶體102的各別的記憶體模組、亦可設計成同一記憶體模組內的不同的記憶區域。

中央圖案控制部112連接至主記憶體102和多個通道方塊130，以便在DUT100的各端子中進行共同的處理。中央圖案控制部112具有圖案表列記憶體114、向量生成控制部116、中央截獲控制部120以及圖案結果記憶體122。

圖案表列記憶體114在測試程式的主程序(main routine)或各副程序(sub routine)的每一個中，儲存著命令記憶體104的該程序之開始/終了位址、測試圖案記憶體106的測試圖案的開始位址、期待值圖案記憶體108的期待值圖案的開始位址等。向量生成控制部116作為序列圖案生成部146和順序控制部而發揮功能，且在每個命令周期中依序執行DUT100的測試程式中所包含的命令。更具體而言，向量生成控制部116在每個程序中由圖案表列記憶體114依序讀出由開始位址至終了位址的各命令，且依順序執行。

中央截獲控制部120由各通道方塊130接收DUT100的各端子每個的良否判定結果，以統計各程序中每個DUT100的良否判定結果。圖案結果記憶體122儲存各程序中每個DUT100的良否判定結果。

多個通道方塊130的每一個都對應於DUT100的各端子而設計。各通道方塊130具有通道圖案生成部140、時序生成部160、驅動器170以及比較器180。

通道圖案生成部140生成該端子的測試所用的測試圖案列或期待值圖案列，且對DUT100的輸出圖案列和期待值圖案列進行比較。通道圖案生成部140包括：序列圖案生成部142、格式控制部144、序列圖案生成部146、搜索比較部148、失效截獲控制部150以及失效截獲記憶體152。

序列圖案生成部142亦可作為向量生成控制部116和測試圖案生成部而發揮功能。序列圖案生成部142生成施加至被測試元件即DUT100之測試圖案。序列圖案生成部142由向量生成控制部116接收對應於所執行的程序而應該輸出的測試圖案列的開始位址。然後，序列圖案生成部142對應於各命令周期而由該開始位址依序從該測試圖案記憶體106讀出該測試圖案列，且依序向該格式控制部144輸出。格式控制部144將測試圖案列變換成控制該驅動器170用的格式。

序列圖案生成部146可作為向量生成控制部116和期待值圖案生成部而發揮功能。在測試圖案施加至被測試元件中時，序列圖案生成部146生成所期待的期待值圖案以作為被測試元件所顯示的響應。序列圖案生成部146對應於所執行的程序、而由該向量生成控制部116接收期待值圖案列的開始位址。然後，序列圖案生成部146對應於各命令周期而由該開始位址開始依序從期待值圖案記憶體108讀出期待值圖案，且依序輸出至搜索比較部148和失效截獲控制部150。

搜索比較部148藉由測試圖案施加至DUT100而將DUT100所輸出的輸出圖案和期待值圖案進行比較。搜索比較部148經由比較器180而輸入DUT100所輸出的輸出圖案列、且與期待值圖案列進行比較。此處，搜索比較部148可具有搜索功能，針對DUT100所輸出的時序而不定的輸出圖案列，以由DUT100來輸出特定的標頭圖案列作為條件而開始與期待值圖案列作比較。此時，搜索比較部148亦能以用來開始偵測與標頭圖案列一致的輸出圖案列的偵測開始命令已被執行作為條件，以開始該標頭圖案列的偵測。藉由搜索功能，則搜索比較部148例如可依據由開始偵測該標頭圖案列至該標頭圖案列已被偵測出為止所需要的時間，來調整該輸出圖案列和期待值圖案列比較時的時序。

失效截獲控制部150由搜索比較部148接收DUT100的輸出圖案列和期待值圖案列的一致/不一致的資訊，以生成與該端子有關的DUT100的良否判定結果。失效截獲記憶體152儲存著失效資訊，該失效資訊包含由搜索比較部148而來的搜索處理的結果、或成為與期待值不一致的輸出圖案的值等。

時序生成部160生成：該驅動器170輸出該測試圖案列內的各測試圖案時的時序、以及該比較器180取入該DUT100的輸出圖案時的時序。驅動器170在藉由時序生成部160所指定的時序中使藉由該通道圖案生成部140內的格式控制部144所輸出的各測試圖案輸出至DUT100。比較器180在藉由時序生成部160所指定的時序中取得由DUT100的端子所輸出的輸出圖案，以供給至通道方塊130內的搜索比較部148和數位式截獲記憶體110。

又，通道圖案生成部140亦可不使用以上所示的對序列圖案生成部142和序列圖案生成部146各別設置的構成，而是採用一種具有共同的序列圖案生成部的構成，其具有序列圖案生成部142和146的功能。

圖2顯示搜索比較部148的構成。搜索比較部148具有：標頭圖案儲存部200、標頭圖案偵測部210、對準部220、期待值比較部230、時序調整部240、選擇器250以及錯誤通知部260。標頭圖案儲存部200儲存著多個標頭圖案列。標頭圖案偵測部210依據從向量生成部116所接收的信號來判斷一偵測開始命令是否已執行，該偵測開始命令指出與標頭圖案列一致的輸出圖案列已開始被偵測。此處，該偵測開始命令包含：由標頭圖案儲存部200來選取該偵測對象的標頭圖案列的指示。

標頭圖案偵測部210可以是特定圖案偵測部的一例。標頭圖案偵測部210在將特定的測試圖案施加至DUT100時、由輸出圖案中偵測已輸出的特定圖案，以作為對該特定的測試圖案的回應。標頭圖案偵測部210在該偵測開始命令已執行時，依據該偵測開始命令而由該標頭圖案儲存部200中選取偵測對象的標頭圖案列。然後，該標頭圖案偵測部210依據該偵測開始命令以針對所選取的標頭圖案列，來偵測與該標頭圖案列一致的輸出圖案列是否已由DUT100輸出。具體而言，標頭圖案偵測部210由比較器180的輸出信號中偵測出與標頭圖案列一致的輸出圖案列。

時序調整部240可具有時序偵測部的功能，以偵測特定圖案所偵測的時序。時序調整部240在已偵測出與標頭圖案列一致的輸出圖案列時，依據由標頭圖案列已開始被偵測直至標頭圖案列已被偵測出為止所經過的時間，將用來調節該輸出圖案列之輸出時序的參數設定在對準部220中。例如，時序調整部240亦可使輸出圖案列移相用的移相量設定在該對準部220中。藉由適當地設定該移相量，則可使輸出圖案列和期待值圖案列同步。

對準部220可以是相位調整部的一例。對準部220可依據時序偵測部所偵測的時序，來調整該輸出圖案的相位適合於該期待值圖案的相位。對準部220由比較器180輸入該DUT100所輸出的輸出圖案列。然後，對準部220將所輸入的輸出圖案列的相位僅移相了由時序調整部240所設定的移相量，且將該輸出圖案列發送至期待值比較部230和選擇器250。又，對準部220在未偵測出標頭圖案列時，亦可使輸出圖案列未移相而保持原狀地輸出。

更具體而言，對準部220具有縱向連接的多個正反器(flip flop)，以及選擇多個正反器中的任一個的輸出且予以輸出的選擇器。然後，該輸出圖案列依序輸入至初段的正反器。選擇器依據該時序調整部240所設定的移相量，來選擇任何一個正反器的輸出而予以輸出。藉此，對準部220可使該輸出圖案所通過的正反器的數目成為可變，以使輸出圖案列和期待值圖案列的時序相一致。

期待值比較部230在標頭圖案列已被偵測出時，對由該對準部220所輸入的輸出圖案列、和由序列圖案生成部146所輸入的期待值圖案列進行比較，且將比較結果依序發送至選擇器250。選擇器250在標頭圖案列已被偵測出時，輸入由該期待值比較部230所獲得的比較結果，且發送至失效截獲控制部150。另一方面，選擇器250在標頭圖案列未被偵測出時，將由該對準部220所輸入的輸出圖案列發送至該失效截獲控制部150。

錯誤通知部260由標頭圖案列開始被偵測時在預定的期間內，若與該標頭圖案列一致的輸出圖案列未被偵測到，則將該標頭圖案列的偵測已失敗的訊息通知該測試模組10的利用者。於是，該利用者可適當地知道該標頭圖案列不能被偵測的錯誤的發生，且將此錯誤儲存在失效截獲記憶體152中，藉由對錯誤發生為止的輸出圖案列進行調查，則可容易地追究該錯誤的發生原因。

圖3顯示標頭圖案偵測部210的一例。標頭圖案偵測部210具備：輸入資料儲存部310、一致偵測部320、結果儲存部330、結果選擇部340以及選擇結果儲存部350。

輸入資料儲存部310依序儲存輸出圖案的資料以作為輸入資料。輸入資料儲存部310在每個偵測周期儲存著輸入資料。輸入資料儲存部310可以是相當於特定圖案的長度的段數的閂鎖電路(latch circuit)。

一致偵測部320偵測儲存在輸入資料儲存部中的輸入資料與特定圖案的一致性。一致偵測部320偵測每一偵測周期的輸入資料與特定圖案的一致性。一致偵測部320可以是相當於特定圖案的長度的並列數的比較電路。

結果儲存部330依序儲存一致偵測部的偵測結果。結果儲存部330依序儲存每一偵測周期的偵測結果。結果儲存部330可以是相當於特定圖案的最大延遲量的段數的管線式電路(pipeline circuit)。

結果選擇部340可以是時序偵測部的一例。結果選擇部340在結果儲存部330所儲存的每一偵測周期的偵測結果中，由該結果儲存部330的位元位置來偵測出已偵測有特定圖案的時序，該結果儲存部330顯示該偵測結果已一致。

結果選擇部340在搜索延遲量的處理已終了時，以偵測命令的時序來偵測標頭圖案的前頭。例如，假定1周期的位元數為40，則由偵測命令在5周期的第4位元偵測到標頭的前頭時，則選擇結果即移相量成為163UI。又，多個標頭圖案被偵測到時，選擇最早的相位之資料以作為偵測結果。

選擇結果儲存部350儲存該結果選擇部340所選擇的選擇結果。選擇結果儲存部350中所儲存的選擇結果提供至時序調整部240以作為移相量。

圖4顯示期待值圖案列和輸出圖案列作比較時的處理的時序。向量生成控制部116藉由多個階段的命令執行管線來執行各命令，該多個階段的命令執行管線包括：用來執行命令的命令執行階段、及將輸出圖案與期待值圖案作比較的比較階段。更具體而言，在命令執行階段中，向量生成控制部116在每個命令周期中依序執行PKTST命令和含有PKTEND命令的多個命令，其中，PKTST命令指出標頭圖案列的偵測已開始，PKTEND命令指出該標頭圖案列的偵測已終了。此處，PKTST命令是偵測開始命令的一例，PKTEND命令是偵測終了命令的一例。

序列圖案生成部146就多個命令的每一命令，而由期待值圖案記憶體108依序讀出該命令所對應的期待值圖案。例如，序列圖案生成部146讀出PKTST命令所對應的期待值圖案即ED1。又，序列圖案生成部146讀出PKTST命令的下一個NOP命令所對應的期待值圖案即ED2。此處，由於比較階段較命令執行階段更後才執行，故在比較階段中已輸入有該期待值圖案列的時序較命令執行階段中所對應的命令被執行時的時序更為延遲。

在該比較階段中，比較器180取得由DUT100的端子所輸出的輸出圖案，且供應至該搜索比較部148。例如，比較器180依序取得輸出圖案列D1,D2,D3,...Dn,Dn+1以及Dn+2，且供應至搜索比較部148。對準部220使該輸出圖案列的相位僅移相了由時序調整部240所設定的移相量，且將該輸出圖案列輸出至期待值比較部230。

更具體而言，時序調整部240藉由在對準部220中設定適當的移相量，以便在比較階段中輸入期待值圖案列ED1,ED2和ED3時的時序中，對該比較階段中將應與ED1,ED2和ED3比較的輸出圖案列D1,D2,D3進行輸入時作調整。同樣，時序調整部240在該比較階段中輸入期待值圖案列EDn,EDn+1和EDn+2時的時序中，在該比較階段中輸入應與EDn,EDn+1和EDn+2比較的輸出圖案列Dn,Dn+1,Dn+2。於是，時序調整部240可使各個期待值圖案和應與該期待值圖案比較的輸出圖案同步，且可在同一周期中輸入至期待值比較部230。

因此，依據本實施例中的測試模組10，即使在由DUT100而來的輸出圖案的輸出已開始的時序是不確定時，亦可使期待值圖案和輸出圖案適當地同步。

向量生成控制部116在已執行該PKTEND命令時，時序調整部240藉由期待值比較部230來將該輸出圖案設定成未發生移相。於是，期待值比較部230使輸入的輸出圖案列未發生移相、而保持原狀地輸出至期待值比較部230。更具體而言，PKTEND命令執行後，序列圖案生成部146讀出期待值圖案列EDm,EDm+1和EDm+2。此處，由於比較階段較命令執行階段更後才執行，故在比較階段中已輸入有該期待值圖案列的時序較命令執行階段中所對應的命令被執行時的時序更為延遲。

比較階段中，比較器180依序取得輸出圖案列Dm,Dm+1,Dm+2且供應至搜索比較部148。對準部220使該輸出圖案列未發生相移而輸出至期待值比較部230。結果是，期待值比較部230將該輸出圖案列Dm+1與期待值圖案列EDm進行比較，且將比較結果Rm寫入至失效記憶體。

如上所述，在已執行PKTEND命令時，時序調整部240使該對準部220中已設定的移相量返回至標頭圖案偵測前的狀態。結果是，時序調整部240可使某一命令所對應的期待值圖案、和該命令執行時由DUT100所取得的輸出圖案在同一周期中輸入至該期待值比較部230中。於是，可只對DUT100的測試的一部份來對”是否使期待值圖案和輸出圖案同步”進行控制。

以上，雖然用實施形式來說明本發明，但本發明的技術範圍不限於實施形式中所記載的範圍。上述實施形式中，此行業者已明白可作多樣的變更或改良。此種變更或改良後的形式亦包含在本發明的技術範圍中，這由申請專利範圍的記載即可明白。

申請專利範圍、說明書及圖示中所示的裝置、系統、程式及方法中的動作、程序、步驟以及階段等的各處理的執行順序應留意，只要未特別明確表示“更前面”、“首先”等，而且，在後面的處理中不利用前面處理的輸出，就可以任意的順序來實現。關於申請專利範圍、說明書及圖面中的動作流程，為了說明上的便利而利用〔首先〕、〔繼而〕等進行說明，但並不是意味著必須按照該順序來實施。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．測試模組

100．．．被測試元件(DUT)

102．．．主記憶體

104．．．命令記憶體

106．．．測試圖案記憶體

108．．．期待值圖案記憶體

110．．．數位式截獲記憶體

112．．．中央圖案控制部

114．．．圖案表列記憶體

116．．．向量生成控制部

120．．．中央截獲控制部

122．．．圖案結果記憶體

130．．．通道方塊

140．．．通道圖案生成部

142．．．序列圖案生成部

144．．．格式控制部

146．．．序列圖案生成部

148．．．搜索比較部

150．．．失效截獲控制部

152．．．失效截獲記憶體

160．．．時序生成部

170．．．驅動器

180．．．比較器

200．．．標頭圖案儲存部

210．．．標頭圖案偵測部

220．．．對準部

230．．．期待值比較部

240．．．時序調整部

250．．．選擇器

260．．．錯誤通知部

310．．．輸入資料儲存部

320．．．一致偵測部

330‧‧‧結果儲存部

340‧‧‧結果選擇部

350‧‧‧選擇結果儲存部

圖1顯示一測試模組10的構成。

圖2顯示一搜索比較部148的構成。

圖3顯示標頭圖案偵測部210的一例。

圖4顯示期待值圖案列及輸出圖案列在作比較的處理時的時序。

10．．．測試模組

100．．．被測試元件(DUT)

102．．．主記憶體

104．．．命令記憶體

106．．．測試圖案記憶體

108．．．期待值圖案記憶體

110．．．數位式截獲記憶體

112．．．中央圖案控制部

114．．．圖案表列記憶體

116．．．向量生成控制部

120．．．中央截獲控制部

122．．．圖案結果記憶體

130．．．通道方塊

140．．．通道圖案生成部

142．．．序列圖案生成部

144．．．格式控制部

146．．．序列圖案生成部

148．．．搜索比較部

150．．．失效截獲控制部

152．．．失效截獲記憶體

160．．．時序生成部

170．．．驅動器

180．．．比較器

Claims (8)

1. 一種測試模組，包括：特定圖案偵測部，由被測試元件中偵測作為特定的測試圖案的響應而輸出的特定圖案，該被測試元件輸出了對所施加的測試圖案起響應的輸出圖案；時序偵測部，偵測出已偵測有該特定圖案的時序；以及相位調整部，依據該時序偵測部所偵測的時序，來調整該輸出圖案的相位適合於所期待的期待值圖案的相位，以作為該被測試元件對該測試圖案所顯示的響應；該特定圖案偵測部包括：輸入資料儲存部，依序儲存該輸出圖案的資料以作為輸入資料；一致偵測部，偵測該輸入資料儲存部所儲存的該輸入資料和該特定圖案的一致性；以及結果儲存部，依序儲存該一致偵測部的偵測結果；該輸入資料儲存部是相當於該特定圖案的長度之段數的閂鎖電路，該一致偵測部是相當於該特定圖案的長度之並列數的比較電路。
2. 如申請專利範圍第1項所述的測試模組，其中，該輸入資料儲存部在每個偵測周期中儲存著該輸入資料，該一致偵測部在上述每個偵測周期偵測該輸入資料和該特定圖案的一致性，且 該結果儲存部依序儲存上述每個偵測周期的偵測結果。
3. 如申請專利範圍第2項所述的測試模組，其中，該時序偵測部在該結果儲存部所儲存的上述每個偵測周期的偵測結果中，由該結果儲存部的位元位置中偵測出已偵測有該特定圖案的時序，該結果儲存部顯示該偵測結果已一致。
4. 如申請專利範圍第1至3項中任一項所述的測試模組，其中，該結果儲存部是相當於該特定圖案的最大延遲量之段數的管線式電路。
5. 一種測試裝置包括：如申請專利範圍第1至4項中任一項所述的測試模組。
6. 一種測試方法，包括：特定圖案偵測步驟，由被測試元件中偵測作為特定的測試圖案的響應而輸出的特定圖案，該被測試元件輸出了對所施加的測試圖案起響應的輸出圖案；時序偵測步驟，偵測出已偵測有該特定圖案的時序；以及相位調整步驟，依據該時序偵測步驟所偵測的時序，來調整該輸出圖案的相位適合於所期待的期待值圖案的相位，以作為該被測試元件對該測試圖案所顯示的響應；該特定圖案偵測步驟包括：輸入資料儲存步驟，依序儲存該輸出圖案的資料以作為輸入資料； 一致偵測步驟，偵測該輸入資料儲存步驟所儲存的該輸入資料和該特定圖案的一致性；以及結果儲存步驟，依序將該一致偵測步驟的偵測結果儲存於結果儲存部中；該輸入資料儲存步驟是：相當於該特定圖案的長度之段數的閂鎖電路，該一致偵測步驟是：相當於該特定圖案的長度之並列數的比較電路。
7. 如申請專利範圍第6項所述的測試方法，其中，該輸入資料儲存步驟在每個偵測周期中儲存著該輸入資料，該一致偵測步驟在上述每個偵測周期偵測該輸入資料和該特定圖案的一致性，且該結果儲存步驟依序將上述每個偵測周期的偵測結果儲存在該結果儲存部中。
8. 如申請專利範圍第7項所述的測試方法，其中，該時序偵測步驟在該結果儲存步驟所儲存的上述每個偵測周期的偵測結果中，由該結果儲存部的位元位置中偵測出已偵測有該特定圖案的時序，該結果儲存部顯示該偵測結果已一致。