JP4706577B2 - 信号処理装置及び半導体集積回路試験装置 - Google Patents
信号処理装置及び半導体集積回路試験装置 Download PDFInfo
- Publication number
- JP4706577B2 JP4706577B2 JP2006190284A JP2006190284A JP4706577B2 JP 4706577 B2 JP4706577 B2 JP 4706577B2 JP 2006190284 A JP2006190284 A JP 2006190284A JP 2006190284 A JP2006190284 A JP 2006190284A JP 4706577 B2 JP4706577 B2 JP 4706577B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fail
- test
- trigger
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 107
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 20
- 230000000630 rising effect Effects 0.000 description 18
- 230000015654 memory Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
まず、制御部10は、試験信号発生部20を制御して、試験パターン信号、当該試験パターンの書込アドレス(例えば0番地)を示すライトアドレス信号をテストヘッドTHに出力させる。これにより、DUT40は、ライトアドレス信号により指定されたアドレスに、試験パターンを記憶する。制御部10は、このような一連の動作を繰り返すことにより、DUT40の全アドレスに試験パターンを記憶させる。
なお、本実施形態における半導体集積回路試験装置は、データログコントローラ以外の他の構成は従来の図3と同様であるため、以下では、図1を参照して本実施形態おけるデータログコントローラ80について説明する。
Claims (4)
- 被試験対象デバイスに印加する試験パターンとトリガ信号とを発生する試験信号発生手段と、前記被試験対象デバイスに前記試験パターンを印加して得られる信号のパス/フェイル判定結果を記録するデータログ回路とを備える半導体集積回路試験装置に設けられ、前記トリガ信号又はフェイルの発生を示すフェイル信号に応じて前記試験信号発生手段及び前記データログ回路の動作を停止させる処理を行う信号処理装置において、
前記トリガ信号を入力とし、前記トリガ信号の発生時点を示す第1の発生時点信号を出力する第1の発生時点検出手段と、
前記フェイル信号を入力とし、前記フェイル信号の発生時点を示す第2の発生時点信号を出力する第2の発生時点検出手段と、
前記トリガ信号及び第1の発生時点信号と、前記フェイル信号及び第2の発生時点信号とを入力とし、前記トリガ信号及び第1の発生時点信号を選択的に出力する第1モードと、前記フェイル信号及び第2の発生時点信号を選択的に出力する第2モードとを有する選択手段と
を具備することを特徴とする信号処理装置。 - 前記選択手段から出力されたトリガ信号またはフェイル信号の発生回数に基づいて前記試験信号発生手段及び前記データログ回路の動作を停止させる停止信号を発生する停止信号発生手段を具備することを特徴とする請求項1記載の信号処理装置。
- 被試験対象デバイスに印加する試験パターンとトリガ信号とを発生する試験信号発生手段と、前記被試験対象デバイスに前記試験パターンを印加して得られる信号のパス/フェイル判定結果を記録するデータログ回路とを備える半導体集積回路試験装置であって、
テストプログラムの走行中における前記トリガ信号の発生時点を示すプログラムカウント値を算出し、当該プログラムカウント値を示す第1の発生時点信号を出力する第1のプログラムカウンタと、
テストプログラムの走行中におけるフェイル信号の発生時点を示すプログラムカウント値を算出し、当該プログラムカウント値を示す第2の発生時点信号を出力する第2のプログラムカウンタと、
前記トリガ信号及び第1の発生時点信号と、前記フェイル信号及び第2の発生時点信号とを入力とし、前記トリガ信号及び第1の発生時点信号を選択的に出力する第1モードと、前記フェイル信号及び第2の発生時点信号を選択的に出力する第2モードとを有する選択手段とを具備し、
前記選択手段が出力するフェイル信号またはトリガ信号に基づいて、前記データログ回路及び前記試験信号発生手段の動作を停止させる
ことを特徴とする半導体集積回路試験装置。 - 前記選択手段から出力されたフェイル信号またはトリガ信号の発生回数に基づいて前記試験信号発生手段及び前記データログ回路の動作を停止させる停止信号を発生する停止信号発生手段を備えることを特徴とする請求項3記載の半導体集積回路試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190284A JP4706577B2 (ja) | 2006-07-11 | 2006-07-11 | 信号処理装置及び半導体集積回路試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190284A JP4706577B2 (ja) | 2006-07-11 | 2006-07-11 | 信号処理装置及び半導体集積回路試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008020238A JP2008020238A (ja) | 2008-01-31 |
JP4706577B2 true JP4706577B2 (ja) | 2011-06-22 |
Family
ID=39076297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006190284A Active JP4706577B2 (ja) | 2006-07-11 | 2006-07-11 | 信号処理装置及び半導体集積回路試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4706577B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102057288B (zh) | 2008-06-10 | 2014-02-12 | 爱德万测试株式会社 | 测试模块、测试装置及测试方法 |
KR102319127B1 (ko) * | 2020-07-14 | 2021-11-01 | 주식회사 엑시콘 | 비동기 패턴 데이터를 제공하는 피검사 디바이스 테스트 시스템 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57164497A (en) * | 1981-03-31 | 1982-10-09 | Toshiba Corp | Controlling device of address fail memory |
JPH0296700U (ja) * | 1989-01-12 | 1990-08-01 | ||
JPH09304486A (ja) * | 1996-05-17 | 1997-11-28 | Hitachi Electron Eng Co Ltd | Ic試験装置 |
JPH10107987A (ja) * | 1996-10-02 | 1998-04-24 | Fuji Xerox Co Ltd | 通信端末装置 |
JP2001222897A (ja) * | 2000-02-04 | 2001-08-17 | Advantest Corp | 半導体試験装置 |
-
2006
- 2006-07-11 JP JP2006190284A patent/JP4706577B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57164497A (en) * | 1981-03-31 | 1982-10-09 | Toshiba Corp | Controlling device of address fail memory |
JPH0296700U (ja) * | 1989-01-12 | 1990-08-01 | ||
JPH09304486A (ja) * | 1996-05-17 | 1997-11-28 | Hitachi Electron Eng Co Ltd | Ic試験装置 |
JPH10107987A (ja) * | 1996-10-02 | 1998-04-24 | Fuji Xerox Co Ltd | 通信端末装置 |
JP2001222897A (ja) * | 2000-02-04 | 2001-08-17 | Advantest Corp | 半導体試験装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008020238A (ja) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5723515B2 (ja) | マルチコア集積回路における同時コア試験 | |
KR100328357B1 (ko) | 개선된자동메모리테스터용용장성분석기 | |
US7484141B2 (en) | Semiconductor device capable of performing test at actual operating frequency | |
US7225379B2 (en) | Circuit and method for testing semiconductor device | |
KR100422420B1 (ko) | 반도체장치의 테스트방법 및 시스템 | |
JPH06295599A (ja) | 半導体記憶装置 | |
JP2000187999A (ja) | ストレス用電圧を用いてメモリをテストする機能を有する集積回路及びそのメモリテスト方法 | |
US7240255B2 (en) | Area efficient BIST system for memories | |
JPH09128998A (ja) | テスト回路 | |
JPH11111000A (ja) | 半導体メモリの故障自己診断装置 | |
US7526697B2 (en) | Memory test circuit and method | |
JP4706577B2 (ja) | 信号処理装置及び半導体集積回路試験装置 | |
JPH11329000A (ja) | 内蔵メモリテスト方法、およびそれに用いるバスインタフェースユニット、コマンドデコーダ | |
Kim et al. | At-speed interconnect test and diagnosis of external memories on a system | |
JP2000090693A (ja) | メモリ試験装置 | |
JP3934384B2 (ja) | 半導体デバイス試験装置 | |
JP3879618B2 (ja) | 半導体集積回路試験装置及び方法 | |
US20100148815A1 (en) | Test apparatus | |
US20070088993A1 (en) | Memory tester having master/slave configuration | |
JP5625241B2 (ja) | 半導体装置及びその試験方法 | |
JP4836724B2 (ja) | 位相調整回路およびテスト装置 | |
JPH10300827A (ja) | Icテスタおよびicのテスト方法 | |
JP3165131B2 (ja) | 半導体集積回路のテスト方法及びテスト回路 | |
JP2967917B2 (ja) | 半導体メモリ試験装置 | |
JP4388490B2 (ja) | 半導体メモリ検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4706577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180325 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180325 Year of fee payment: 7 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180325 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |