WO2007072738A1 - 試験装置、調整装置、調整方法、および、調整プログラム - Google Patents

Abstract

　被試験デバイスを試験する試験装置は、それぞれが信号出力部および信号入力部を有する複数の信号入出力部を備える。まず、それぞれの信号入出力部について、信号出力部が信号を出力してから信号入力部が当該信号を入力するまでの位相差が他の信号入出力部と略同一となるように調整する。次に、複数の信号入出力部が互いに接続された状態において、第１の信号出力部が出力した信号を第２の信号入力部が入力するために信号入力タイミングをシフトすべきシフト量と、第２の信号出力部が出力した信号を第１の信号入力部が入力するために信号入力タイミングをシフトすべきシフト量とを検出する。そして、これらのシフト量に基づいて、第１および第２の信号入出力部の信号入出力の位相が略同一となるように調整する。

Description

明 細 書

試験装置、調整装置、調整方法、および、調整プログラム

技術分野

[0001] 本発明は、試験装置、調整装置、調整方法、および、調整プログラムに関する。特 に本発明は、試験工程に先立って信号入出力のタイミングを調整する試験装置、調 整装置、調整方法、および、調整プログラムに関する。本出願は、下記の日本出願に 関連する。文献の参照による組み込みが認められる指定国については、下記の出願 に記載された内容を参照により本出願に組み込み、本出願の一部とする。

1.特願 2005— 365261 出願日 2005年 12月 19日

2.特願 2006— 284569 出願日 2006年 10月 19日

背景技術

[0002] 電子デバイスの試験装置は、被試験デバイスに対する入力信号を遅延素子によつ て遅延させ、被試験デバイスに供給する信号に遅延が生じた場合であっても、予め 定められた規格の範囲内で正常動作する力否かを試験する（例えば、特許文献 1参 照。；)。ここで、被試験デバイスに対する入力信号を遅延させる場合には、被試験デ バイスの複数の入力端子のそれぞれについて同様に信号を遅延させ、これらの入力 端子に対して同一のタイミングで信号を入力しなければならない。同様に、試験装置 は、被試験デバイスカゝら出力された出力信号を試験する場合には、被試験デバイス 力 試験モジュールに出力信号を取り込むタイミングを出力端子毎に同一としなけれ ばならない。

[0003] し力しながら、遅延素子の特性または配線遅延などは端子毎に異なっている。この ため、遅延素子に対して設定する遅延量を各端子について同一としたのでは、同時 に入力すべき複数の入力信号のタイミングが相違する恐れがある。このため、被試験 デバイスの試験工程に先立って、キャリブレーションと呼ばれる調整工程を設け、複 数の端子に対して同時に信号が入力されるように調整している。キャリブレーションに おいて、試験装置は、各端子において入出力される信号の位相差 (スキュー）を検出 する。そして、試験装置は、検出されたその位相差を略 0とするように、各端子におけ る信号の遅延量を調整する。

[0004] 図 1は、試験装置においてキャリブレーションを行うための配線の一例を示す。試験 装置は、被試験デバイスの端子 (P1〜P3)毎に、ピンリソース 105を有する。それぞ れのピンリソース 105は、ドライバ 110と、コンパレータ 120とを有する。ドライバ 110は 、所定の試験信号を被試験デバイスに供給する。コンパレータ 120は、被試験デバィ スから出力信号を取り込む。また、キャリブレーションのために、信号入出力部 150の 各端子 Pl、 P2、 P3間の配線長 Ll、 L2、 L3を等長でショート配線するショート専用 治具 U1を接続する。ショート専用治具 U1は、一例として、被試験デバイス 20の端子 に類似した端子形状を有するものであって ICソケット (又はコンタクトソケット）に装着 可能な形態であってもよ 、し、 ICソケットを外した状態のソケットボードの電極に対し て対面接触するボード状の形態であってもよ 、し、ソケットボードをショート配線する 形態であってもよい。

[0005] 各ドライバ 110は、他チャンネルのコンパレータ 120に接続される。それぞれの端子 P1〜P3を接続する接続点 Pから、端子 Pl、端子 P2、及び、端子 P3のそれぞれまで の配線は、等距離であるものとする。ここで、各コンパレータ 120は、スィッチ付きの終 端抵抗 (例えば 50 Ωを)を有してよい。この場合、調整用信号を出力するドライバ 11 0側のコンパレータ 120は、終端抵抗のスィッチをオフ状態とし、調整用信号を受信 する 2つのコンパレータ 120は、終端抵抗のスィッチをオン状態にして終端抵抗で終 端した状態としてよい。

[0006] 図 2は、試験装置において各端子の信号の位相差を検出する処理の流れを示す。

キャリブレーションを実現するためには、各端子の信号の位相差を精度良く検出する 必要がある。図 2ではその処理の概要を説明する。試験装置は、端子 P2のドライバ 1 10から端子 P1のコンパレータ 120に対して、タイミング調整用の信号 (以下、調整用 信号)を出力する（S200)。そして、試験装置は、端子 P1のコンパレータ 120におい て調整用信号の位相を検出させる（S210)。位相の検出には、ストローブなどの技術 が用いられてもよい。

[0007] 次に、試験装置は、調整用信号を、端子 P3のドライバ 110から端子 P1のコンパレ ータ 120に対して出力する（S220)。そして、試験装置は、端子 P1のコンパレータ 12 0において調整用信号の位相を検出させる（S230)。試験装置は、 S210において 検出された位相と、 S230において検出された位相の位相差を算出する（S240)。試 験装置は、この位相差を略 0とするように、端子 P2のドライバ 110および Zまたは端 子 P3のドライバ 110を調整できる。また、以上の処理を、他の端子の組み合わせに 応用すれば、図示の全てのドライバ 110およびコンパレータ 120について、位相差を 略 0とする調整が可能となる。

特許文献 1 :特開 2000— 199781号公報

発明の開示

発明が解決しょうとする課題

[0008] 以上の位相差検出の技術においては、接続点 Pから、端子 Pl、端子 P2、および、 端子 P3のそれぞれまでの配線長は等しくなければならない。そうでなければ、ドライ バ 110からコンパレータ 120までの信号遅延量が端子毎に異なってしまい、位相差 が正しく算出できない場合がある。即ち、各配線の信号遅延量に誤差があれば、キヤ リブレーシヨンの精度が低下してしまう場合があった。

[0009] また、試験装置は、例えばボード毎にグループィ匕された複数のドライバ 110及び複 数のコンパレータ 120を備えてよい。このような試験装置においては、グループ内に おけるドライバ 110からコンパレータ 120までの信号遅延量がある程度の範囲に調整 されていても、グループとグループとの間での物理的な条件 (温度条件等）に違いが あること力ら、グループ間におけるドライバ 110からコンパレータ 120までの信号遅延 量が、大きくなる場合がある。このような場合も、試験装置は、位相差の正確な算出が 困難となる。

[0010] そこで本発明は、上記の課題を解決することのできる試験装置、調整装置、調整方 法、および、調整プログラムを提供することを目的とする。この目的は請求の範囲に おける独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の 更なる有利な具体例を規定する。

課題を解決するための手段

[0011] 本発明の第 1の形態によると、被試験デバイスを試験する試験装置であって、それ ぞれが被試験デバイスの端子へ信号を出力する信号出力部および端子力 出力さ れた信号を入力する信号入力部を有する複数の信号入出力部と、それぞれの信号 入出力部について、信号出力部が信号を出力して力 信号入力部が当該信号を入 力するまでの位相差が他の信号入出力部と略同一となるように調整する第 1調整部 と、複数の信号入出力部が調整用に互いに接続された状態において、第 1の信号入 出力部内の信号出力部が出力した信号を第 2の信号入出力部内の信号入力部が入 力するために信号入力部の信号入力タイミングをシフトすべき第 1シフト量と、第 2の 信号入出力部内の信号出力部が出力した信号を第 1の信号入出力部内の信号入力 部が入力するために信号入力部の信号入力タイミングをシフトすべき第 2シフト量とを 検出するシフト量検出部と、第 1シフト量および第 2シフト量に基づいて、第 1の信号 入出力部および第 2の信号入出力部の位相のずれ量を算出する算出部と、ずれ量 に基づいて、第 1の信号入出力部および第 2の信号入出力部の信号出力および信 号入力の位相が略同一となるように調整する第 2調整部とを備える試験装置を提供 する。

また、算出部は、第 2シフト量力も第 1シフト量を減じて 2で割った値を、第 1の信号 入出力部に対する第 2の信号入出力部の位相のずれ量としてもよい。

また、シフト量検出部は、複数の信号入出力部のそれぞれを順次選択する第 1選 択部と、選択された信号入出力部内の信号出力部力 調整用信号を出力させる出 力指示部と、調整用信号を 2以上の他の信号入出力部内の信号入力部がそれぞれ 入力するためにそれぞれの信号入力部の信号入力タイミングをシフトすべきシフト量 を並行して検出する検出器とを有し、算出部は、複数の信号入出力部力 第 1の信 号入出力部および第 2の信号入出力部を順次選択する第 2選択部と、選択された第 1の信号入出力部内の信号出力部が出力した信号を選択された第 2の信号入出力 部内の信号入力部が入力するためのシフト量を第 1シフト量とし、選択された第 2の 信号入出力部内の信号出力部が出力した信号を選択された第 1の信号入出力部内 の信号入力部が入力するためのシフト量を第 2シフト量としてずれ量を算出するずれ 量算出器とを有し、第 2調整部は、ずれ量算出器により算出されたそれぞれのずれ 量に基づいて、複数の信号入出力部の信号出力および信号入力の位相が略同一と なるように調整してちょい。 [0013] また、第 1調整部は、検出器によるシフト量の検出と並行して、出力指示部の指示 により出力された調整用信号を選択された信号入出力部内の信号入力部が入力す るまでの位相差を検出する位相差検出部と、検出された位相差に基づいて、算出部 に入力される第 1シフト量および第 2シフト量を補正する補正部とを有してもよい。 また、第 2調整部により第 1の信号入出力部および第 2の信号入出力部の信号出力 および信号入力の位相が略同一となるように調整された状態において、検出部は、 調整後の第 1シフト量および第 2シフト量を検出し、算出部は、調整後の第 1シフト量 および第 2シフト量に基づ 、て、調整後のずれ量を算出してもよ!/、。

[0014] 本発明の第 2の形態によると、被試験デバイスを試験する試験装置を調整する調整 方法であって、試験装置は、それぞれが被試験デバイスの端子へ信号を出力する信 号出力部および端子力 出力された信号を入力する信号入力部を有する複数の信 号入出力部を備え、それぞれの信号入出力部について、信号出力部が信号を出力 して力 信号入力部が当該信号を入力するまでの位相差が他の信号入出力部と略 同一となるように調整する第 1調整段階と、複数の信号入出力部が調整用に互いに 接続された状態において、第 1の信号入出力部内の信号出力部が出力した信号を 第 2の信号入出力部内の信号入力部が入力するために信号入力部の信号入力タイ ミングをシフトすべき第 1シフト量と、第 2の信号入出力部内の信号出力部が出力した 信号を第 1の信号入出力部内の信号入力部が入力するために信号入力部の信号入 力タイミングをシフトすべき第 2シフト量とを検出するシフト量検出段階と、第 1シフト量 および第 2シフト量に基づいて、第 1の信号入出力部および第 2の信号入出力部の 位相のずれ量を算出する算出段階と、ずれ量に基づいて、第 1の信号入出力部およ び第 2の信号入出力部の信号出力および信号入力の位相が略同一となるように調整 する第 2調整段階とを備える調整方法を提供する。

[0015] 本発明の第 3の形態によると、被試験デバイスを試験する試験装置を調整する調整 プログラムであって、当該調整プログラムは、試験装置を、それぞれが被試験デバィ スの端子へ信号を出力する信号出力部および端子力 出力された信号を入力する 信号入力部を有する複数の信号入出力部と、それぞれの信号入出力部について、 信号出力部が信号を出力して力 信号入力部が当該信号を入力するまでの位相差 が他の信号入出力部と略同一となるように調整する第 1調整部と、複数の信号入出 力部が調整用に互いに接続された状態において、第 1の信号入出力部内の信号出 力部が出力した信号を第 2の信号入出力部内の信号入力部が入力するために信号 入力部の信号入力タイミングをシフトすべき第 1シフト量と、第 2の信号入出力部内の 信号出力部が出力した信号を第 1の信号入出力部内の信号入力部が入力するため に信号入力部の信号入力タイミングをシフトすべき第 2シフト量とを検出するシフト量 検出部と、第 1シフト量および第 2シフト量に基づいて、第 1の信号入出力部および第 2の信号入出力部の位相のずれ量を算出する算出部と、ずれ量に基づいて、第 1の 信号入出力部および第 2の信号入出力部の信号出力および信号入力の位相が略 同一となるように調整する第 2調整部として機能させる調整プログラムを提供する。 本発明の第 4の形態によると、被試験デバイスを試験する試験装置であって、与え られるタイミング信号に応じて入出力端子力 信号を出力し、与えられるタイミング信 号に応じて入出力端子力 信号を受け取る信号入出力部を、それぞれ複数有する 第 1の端子グループ及び第 2の端子グループと、第 1の端子グループの信号入出力 部と、第 2の端子グループの信号入出力部とを一対一に接続するキャリブレーション ボードと、第 1の端子グループが有する信号入出力部、及び第 2の端子グループが 有する信号入出力部のタイミング信号の基準位相を、信号入出力部毎に設定するキ ヤリブレーシヨン部とを備え、キャリブレーション部は、第 1の端子グループの第 1の信 号入出力部から出力した信号を、第 2の端子グループの第 2の信号入出力部により 検出させた場合に、第 2の信号入出力部に与えられるタイミング信号の基準位相から の位相シフト量を検出する第 1のシフト量検出部と、第 2の信号入出力部から出力し た信号を、第 1の信号入出力部により検出させた場合に、第 1の信号入出力部に与 えられるタイミング信号の基準位相からの位相シフト量を検出する第 2のシフト量検出 部と、第 1のシフト量検出部が検出した位相シフト量と、第 2のシフト量検出部が検出 した位相シフト量との差分に基づ 、て、第 1の端子グループにおけるタイミング信号 の基準位相の平均と、第 2の端子グループにおけるタイミング信号の基準位相の平 均とが略一致するように、それぞれのタイミング信号の基準位相を設定する位相設定 部とを有する試験装置を提供する。 [0017] 位相設定部は、第 1の端子グループ又は第 2の端子グループのいずれかが有する 信号入出力部のそれぞれのタイミング信号の基準位相を、差分の平均値に基づいて 、略同一のシフト量でシフトさせてよい。

[0018] 試験装置は、複数の信号入出力部に一対一に対応して設けられ、対応する信号入 出力部に与えられるタイミング信号を遅延させる複数の可変遅延回路と、第 1の端子 グループが有する信号入出力部に対応して設けられた可変遅延回路に設定すべき 遅延量を予め格納し、第 1の端子グループが有する信号入出力部に与えられるタイミ ング信号の基準位相を略同一の位相に調整する第 1の遅延量レジスタと、第 2の端 子グループが有する信号入出力部に対応して設けられた可変遅延回路に設定すベ き遅延量を予め格納し、第 2の端子グループが有する信号入出力部に与えられるタ イミング信号の基準位相を略同一の位相に調整する第 2の遅延量レジスタとを更に 備えてよい。

[0019] 第 1の端子グループの複数の信号入出力部及び第 1の遅延量レジスタは、第 1の 基板に設けられ、第 2の端子グループの複数の信号入出力部及び第 2の遅延量レジ スタは、第 1の端子グループとは異なる第 2の基板に設けられてよい。

[0020] 本発明の第 5の形態によると、与えられるタイミング信号に応じて入出力端子信号を 出力し、与えられるタイミング信号に応じて入出力端子力 信号を受け取る信号入出 力部を、それぞれ複数有する第 1の端子グループ及び第 2の端子グループを備え、 被試験デバイスを試験する試験装置を調整する調整装置であって、第 1の端子ダル ープの信号入出力部と、第 2の端子グループの信号入出力部とを一対一に接続する キャリブレーションボードと、第 1の端子グループが有する信号入出力部、及び第 2の 端子グループが有する信号入出力部のタイミング信号の基準位相を、信号入出力部 毎に設定するキャリブレーション部とを備え、キャリブレーション部は、第 1の端子ダル 一プの第 1の信号入出力部力 出力した信号を、第 2の端子グループの第 2の信号 入出力部により検出させた場合に、第 2の信号入出力部に与えられるタイミング信号 の基準位相力ゝらの位相シフト量を検出する第 1のシフト量検出部と、第 2の信号入出 力部力も出力した信号を、第 1の信号入出力部により検出させた場合に、第 1の信号 入出力部に与えられるタイミング信号の基準位相からの位相シフト量を検出する基準 位相第 2のシフト量検出部と、第 1のシフト量検出部が検出した位相シフト量と、第 2 のシフト量検出部が検出した位相シフト量との差分に基づいて、第 1の端子グループ におけるタイミング信号の基準位相の平均と、第 2の端子グループにおけるタイミング 信号の基準位相の平均とが略一致するように、それぞれのタイミング信号の基準位 相を設定する位相設定部とを有する調整装置を提供する。

[0021] 本発明の第 6の形態によると、与えられるタイミング信号に応じて入出力端子力 信 号を出力し、与えられるタイミング信号に応じて入出力端子力 信号を受け取る信号 入出力部を、それぞれ複数有する第 1の端子グループ及び第 2の端子グループを備 え、被試験デバイスを試験する試験装置を調整する調整方法であって、第 1の端子 グループの信号入出力部と、第 2の端子グループの信号入出力部とを一対一に接続 する接続段階と、第 1の端子グループが有する信号入出力部、及び第 2の端子ダル ープが有する信号入出力部のタイミング信号の基準位相を、信号入出力部毎に設 定するキャリブレーション段階とを備え、キャリブレーション段階は、第 1の端子グルー プの第 1の信号入出力部力も出力した信号を、第 2の端子グループの第 2の信号入 出力部により検出させた場合に、第 2の信号入出力部に与えられるタイミング信号の 基準位相からの位相シフト量を検出する第 1のシフト量検出部と、第 2の信号入出力 部から出力した信号を、第 1の信号入出力部により検出させた場合に、第 1の信号入 出力部に与えられるタイミング信号の基準位相からの位相シフト量を検出する基準位 相第 2のシフト量検出部と、第 1のシフト量検出段階において検出した位相シフト量と 、第 2のシフト量検出段階において検出した位相シフト量との差分に基づいて、第 1 の端子グループにおけるタイミング信号の基準位相の平均と、第 2の端子グループに おけるタイミング信号の基準位相の平均とが略一致するように、それぞれのタイミング 信号の基準位相を設定する位相設定段階とを有する調整方法を提供する。

[0022] 本発明の第 7の形態によると、与えられるタイミング信号に応じて入出力端子力 信 号を出力し、与えられるタイミング信号に応じて入出力端子力 信号を受け取る信号 入出力部を、それぞれ複数有する第 1の端子グループ及び第 2の端子グループを備 え、被試験デバイスを試験する試験装置を調整する調整装置を機能させる調整プロ グラムであって、調整装置を、第 1の端子グループの第 1の信号入出力部に信号を 出力させ、且つ第 2の端子グループの第 2の信号入出力部に与えるタイミング信号の 位相を基準位相カゝらシフトさせ、第 2の信号入出力部が当該信号を検出した場合の タイミング信号の位相シフト量を検出する第 1のシフト量検出部と、第 2の信号入出力 部に信号を出力させ、且つ第 1の信号入出力部に与えるタイミング信号の位相を基 準位相からシフトさせ、第 1の信号入出力部が当該信号を検出した場合のタイミング 信号の位相シフト量を検出する第 2のシフト量検出部と、第 1のシフト量検出部が検 出した位相シフト量と、第 2のシフト量検出部が検出した位相シフト量との差分に基づ いて、第 1の端子グループにおけるタイミング信号の基準位相の平均と、第 2の端子 グループにおけるタイミング信号の基準位相の平均とが略一致するように、それぞれ のタイミング信号の基準位相を設定する位相設定部として機能させる調整プログラム を提供する。

[0023] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐ これらの特徴群のサブコンビネーションもまた、発明となりうる。

図面の簡単な説明

[0024] [図 1]図 1は、試験装置においてキャリブレーションを行うための配線の一例を示す。

[図 2]図 2は、試験装置において各端子の信号の位相差を検出する処理の流れを示 す。

[図 3]図 3は、本発明の実施形態に係る試験装置 100の全体構成を示す。

[図 4]図 4は、本発明の実施形態に係る制御装置 200の機能構成を示す。

[図 5]図 5は、それぞれの信号入出力部 150から入出力される信号のタイミングチヤ一 卜を示す。

[図 6]図 6は、本発明の実施形態に係る試験装置 100による調整処理のフローチヤ一 卜を示す。

[図 7]図 7は、本発明の実施形態の第 1変形例に係る制御装置 200の機能構成を示 す。

[図 8]図 8は、本発明の実施形態の第 2変形例に係る試験装置 100の全体構成を示 す。

[図 9]図 9は、第 2変形例に係るピンリソース 300の構成の一例を、第 1の遅延量レジ スタ 760 (第 2の遅延量レジスタ 770)、信号入出力部 150および入出力端子 700とと もに示す。

[図 10]図 10は、第 1の端子グループ 710が有する信号入出力部 150に与えられる各 タイミング信号の基準位相の分布および第 2の端子グループ 720が有する信号入出 力部 150に与えられる各タイミング信号の基準位相の分布を示す。

[図 11]図 11は、第 2変形例に係る試験装置 100による調整処理のフローチャートを 示す。

[図 12]図 12は、本発明の実施形態の第 3変形例に係る構成の一例を示す。

[図 13]図 13は、以上の実施形態またはその変形例において制御装置 200として機 能する情報処理装置 500のハードウェア構成の一例を示す。

符号の説明

20 被試験デバイス

100 試験装置

150 信号入出力部

152 ドライノ

154 コンノ レータ

200 制御装置

300 ピンリソース

310 パターン発生器

320 波形制御部

330 タイミング発生器

340 判定部

350 位相比較部

400 第 1調整部

402 位相差検出部

405 補正部

410 シフト量検出部

420 第 1選択部 430 出力指示部

440 検出器

450 算出部

460 第 2選択部

470 ずれ量算出部

480 第 2調整部

500 情報処理装置

700 入出力端子

710 第 1の端子グループ

720 第 2の端子グループ

750 キャリブレーションボード

755 配線

760 第 1の遅延量レジスタ

770 第 2の遅延量レジスタ

800 キヤジブレーシヨン咅

810 第 1のシフト量検出部

820 第 2のシフト量検出部

830 位相設定部

322 第 1の可変遅延回路

342 第 2の可変遅延回路

344 タイミングコンパレータ

346 良否検出部

発明を実施するための最良の形態

[0026] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範隨こかかる発明を限定するものではなぐまた実施形態の中で説明されている特 徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

[0027] 図 3は、本発明の実施形態に係る試験装置 100の全体構成を示す。試験装置 100 は、制御装置 200と、入出力端子毎に設けられたピンリソース 300および信号入出力 部 150とを有する。信号入出力部 150は、入出力端子毎に複数設けられており、被 試験デバイス 20との間で信号の授受を行う。具体的には、信号入出力部 150は、被 試験デバイス 20の端子へ信号を出力するドライバ DRl〜DRnと、その端子力 出力 された信号を入力するコンパレータ CPl〜CPnとを有する。ピンリソース 300は、パタ ーン発生器 310と、波形制御部 320と、タイミング発生器 330と、判定部 340と、位相 比較部 350とを有する。ノターン発生器 310は、例えば使用者が設定するプログラム に応じて、被試験デバイス 20を試験する試験パターンを生成する。当該試験パター ンに基づいて、被試験デバイス 20に入力する信号等が生成される。

[0028] 波形制御部 320は、パターン発生器 310から与えられる試験パターンに基づいて、 被試験デバイス 20に入力する試験信号を生成する。例えば、波形制御部 320は、与 えられるタイミング信号に基づき、所定タイミングの波形データをドライバ DR1へ供給 する。タイミング発生器 330は、任意のタイミングに遅延可能な遅延回路と遅延設定 用のレジスタとを備え、波形制御部 320に供給する所望タイミングのタイミング信号を 生成する。また、タイミング発生器 330は、判定部 340に供給する所望タイミングのタ イミング信号 (ストローブ信号)を生成する。なお、遅延回路と遅延設定用のレジスタ は、波形制御部 320に含まれてよい。

[0029] コンパレータ（例えば、アナログコンパレータ） CP1は、一例として、被試験デバイス 20の出力信号を受けて、予め設定されるハイ Zローの参照電圧レベルに基づいて 2 本の論理信号に変換してよい。判定部 340は、 2本の論理信号を受け、タイミング発 生器 330から受けるタイミング信号 (ストローブ信号）に基づくタイミングでタイミングを 判定した判定信号に変換する。判定部 340は、判定信号とパターン発生器 310から 受ける期待値信号との比較に基づき良否判定を行う。

[0030] 位相比較部 350は、主に位相差を測定する。そして、位相比較部 350は、予め調 整された信号入力の位相に対する、判定部 340に入力される出力信号の位相差を 検出して制御装置 200に出力する。ここで、試験装置 100は、図 1と同様に、接続点 Pと複数の信号入出力部 150の出力の端子 Pl、 P2、 P3間をショートして接続するシ ョート専用治具 U1を接続してよい。ショート専用治具 U1は、所望の測定精度で位相 差が測定可能な範囲の複数本数の出力端子と接続点 Pとを、ショートして接続してよ い。ショート専用治具 Ulは、一例として、 3本以上 10本程度までの出力端子と接続 点 Pとを接続してよい。

[0031] なお、ショート専用治具 U1によりショート接続されない他チャンネルの信号入出力 部 150は、異なる接続条件の他のショート専用治具 U2により接続されてよい。異なる 接続条件の複数のショート専用治具が順次に接続されることで、試験装置 100は、 被試験デバイス 20の全ての端子 Pnに対する位相差を順次に測定することができる。

[0032] 制御装置 200は、位相比較部 350によって検出された位相差に基づいてタイミング 発生器 330の遅延量を変更して、波形制御部 320による信号出力の位相を調整す る。また、制御装置 200は、検出された位相差に基づいて、判定部 340による信号入 力の位相を調整する。例えば、制御装置 200は、タイミング発生器 330に含まれる遅 延設定用のレジスタに対して書込みを行う。

[0033] 本実施形態に係る試験装置 100は、それぞれの信号入出力部 150の各端子 Pl〜 Pnから接続点 Pまでの配線長にばらつきが存在する場合であっても、それぞれの信 号入出力部 150の各端子 Pl〜Pnにおける信号入出力の位相差 (スキュー）を同一 に調整することを目的とする。

[0034] 図 4は、本発明の実施形態に係る制御装置 200の機能構成を示す。制御装置 200 は、第 1調整部 400と、シフト量検出部 410と、算出部 450と、第 2調整部 480とを有 する。第 1調整部 400は、それぞれの信号入出力部 150について、本発明に係る信 号出力部の一例としてのドライバ 152が信号を出力してから、本発明に係る信号入 力部の一例としてのコンパレータ 154がその信号を入力するまでの位相差が他の信 号入出力部 150と略同一となるように調整する。一例として、第 1調整部 400は、それ ぞれの信号入出力部 150について、ドライバ 152による信号出力の位相と、コンパレ ータ 154による信号入力の位相とを略同一に調整する。

[0035] シフト量検出部 410は、複数の信号入出力部 150が調整用に互いに接続された状 態において、第 1の信号入出力部 150のドライバ 152 (DR1)が出力した信号を第 2 の信号入出力部 150のコンパレータ 154 (CP2)が入力するためにコンパレータ 154 の信号入力タイミングをシフトすべき第 1シフト量 Tを検出する。この第 1シフト量を T と記す。また、シフト量検出部 410は、第 2の信号入出力部 150内のドライバ 152 (D R2)が出力した信号を第 1の信号入出力部 150内のコンパレータ 154 (CP1)が入力 するためにコンパレータ 154の信号入力タイミングをシフトすべき第 2シフト量 Tを検

2 出する。この第 2シフト量を Tと記す。

2

[0036] 詳細には、シフト量検出部 410は、第 1選択部 420と、出力指示部 430と、検出器 4 40とを有してもよい。第 1選択部 420は、複数の信号入出力部 150のそれぞれを順 次選択する。出力指示部 430は、第 1選択部 420によって選択された信号入出力部 150内のドライバ 152から調整用信号を出力させる。そして、検出器 440は、調整用 信号を 2以上の他の信号入出力部 150内のコンパレータ 154がそれぞれ入力するた めにそれぞれのコンパレータ 154の信号入力タイミングをシフトすべきシフト量を並行 して検出する。一例として、 DR1によって CP2から CPnのそれぞれに対して調整用 信号を出力させ、次に、 DR2によって CP3から CPnのそれぞれに対して調整用信号 を出力させ、順次この繰り返しによって DR1から DR(n— 1)のそれぞれに調整用信 号を出力させてもよい。

[0037] 算出部 450は、第 1シフト量および第 2シフト量に基づいて、第 1の信号入出力部 1 50および第 2の信号入出力部 150の位相のずれ量を算出する。詳細には、算出部 4 50は、第 2選択部 460およびずれ量算出部 470を有してもよい。第 2選択部 460は、 複数の信号入出力部 150から第 1の信号入出力部 150および第 2の信号入出力部 1 50を順次選択する。そして、ずれ量算出部 470は、選択された第 1の信号入出力部 150内のドライバ 152が出力した信号を選択された第 2の信号入出力部 150内のコ ンパレータ 154が入力するためのシフト量を第 1シフト量として算出する。また、ずれ 量算出部 470は、選択された第 2の信号入出力部 150内のドライバ 152が出力した 信号を選択された第 1の信号入出力部 150内のコンパレータ 154が入力するための シフト量を第 2シフト量として算出する。そして、ずれ量算出部 470は、これら第 1シフ ト量および第 2シフト量に基づいて、第 1の信号入出力部 150および第 2の信号入出 力部 150の位相のずれ量を算出する。第 2調整部 480は、ずれ量算出部 470により 算出されたそれぞれのずれ量に基づいて、複数の信号入出力部 150の信号出力お よび信号入力の位相が略同一となるように調整する。

[0038] また、検出器 440は、第 2調整部 480により第 1の信号入出力部 150および第 2の 信号入出力部 150の信号出力および信号入力の位相が略同一となるように調整さ れた状態において、調整後の第 1シフト量および第 2シフト量を検出してもよい。そし てこの場合、算出部 450は、調整後の第 1シフト量および第 2のシフト量に基づいて、 調整後のずれ量を算出する。調整後のずれ量が略ゼロでない場合には、第 2調整部 480は、それぞれの信号入出力部 150の信号入出力の位相を再度調整してもよい。 これに代えて、試験装置 100は、調整の工程に何らかの障害が発生したものとして、 エラーが発生した旨を外部に通知してもよい。

[0039] 図 5は、それぞれの信号入出力部 150から入出力される信号のタイミングチャートを 示す。図 5において、 DR1の信号出力および CP1の信号入力の位相は、第 1調整部 400によって略同一に調整されている。同様に、 DR2の信号出力および CP2の信号 入力の位相は、第 1調整部 400によって略同一に調整されている。図 5では、この状 態において、 DR1の信号出力の位相に対する CP2の信号入力の位相のずれ量（ Δ T)を算出する処理を説明する。なお、第 1調整部 400による調整によって、このずれ 量（ ΔΤ)は、 CP1の信号入力の位相に対する DR2の信号出力の位相のずれ量と同 一となる。即ち、このずれ量は、 DR1および CP1を有する第 1の信号入出力部 150 に対する、 DR2および CP2を有する第 2の信号入出力部 150の位相のずれ量となる

[0040] シフト量検出部 410は、 DR1が出力した信号を CP2が入力するために CP2の信号 入力タイミングをシフトすべき第 1シフト量を検出する。このシフト量は、時間の進行方 向を正の数とする整数とする。即ち例えば、図 5の例において第 1シフト量によるシフ ト方向は、時間の進行方向とは逆方向であるから、この第 1シフト量を負の値となる。 また、 DR1から CP2までの間には配線による信号遅延が生じる。この信号遅延による 遅延量を Tとする。図 5からも明らかなように、第 1シフト量 (T )、配線による信号遅

し 1

延 (T )、および、位相のずれ量（ΔΤ)の間には、以下の関係が成り立つ。

し

ΔΤ=Τ -Τ …式（1)

し 1

[0041] また、シフト量検出部 410は、 DR2が出力した信号を CP1が入力するために CP1 の信号入力タイミングをシフトすべき第 2シフト量を検出する。図 5の例において第 2 シフト量によるシフト方向は、時間の進行方向と同一方向であるから、この第 2シフト 量を正の値とする。また、既に述べたように信号遅延による遅延量を Tとする。図 5か

し

らも明らかなように、第 2シフト量 (T )、配線による信号遅延 (T )、および、位相のず

2 し

れ量（Δ Τ)の間には、以下の関係が成り立つ。

Δ Τ=Τ Τ …式（2)

2 L

[0042] 以上の式（1)および式（2)を Δ Τについての方程式として解くと、以下のような解が 導かれる（式 (3) )。

Δ Τ= (Τ -Τ ) /2 …式（3)

2 1

即ち、算出部 450は、第 2シフト量力も第 1シフト量を減じて 2で割った値を、第 1の 信号入出力部 150に対する第 2の信号入出力部 150の位相のずれ量として算出す ることがでさる。

[0043] 図 6は、本発明の実施形態に係る試験装置 100による調整処理のフローチャートを 示す。第 1調整部 400は、それぞれの信号入出力部 150について、ドライバ 152が信 号を出力して力 コンパレータ 154がその信号を入力するまでの位相差が他の信号 入出力部 150と略同一となるように調整する（S600)。この調整を第 1の位相調整と 呼ぶ。第 1選択部 420は、複数の信号入出力部 150のそれぞれを順次選択する（S6 10)。出力指示部 430は、第 1選択部 420によって選択された信号入出力部 150内 のドライバ 152から調整用信号を出力させる（S620)。そして、検出器 440は、調整 用信号を 2以上の他の信号入出力部 150内のコンパレータ 154がそれぞれ入力する ためにそれぞれのコンパレータ 154の信号入力タイミングをシフトすべきシフト量を並 行して検出する（S630)。 S610にお 、て未だ選択されて 、な 、信号入出力部 150 があれば（S640 : NO)、試験装置 100は S610に処理を戻す。既に全ての信号入出 力部 150が選択されていれば（S640 : YES)、試験装置 100は S650に処理を移す

[0044] 第 2選択部 460は、複数の信号入出力部 150から第 1の信号入出力部 150および 第 2の信号入出力部 150を順次選択する（S650)。そして、ずれ量算出部 470は、 選択された第 1の信号入出力部 150内のドライバ 152が出力した信号を選択された 第 2の信号入出力部 150内のコンパレータ 154が入力するためのシフト量を第 1シフ ト量として算出する（S660)。また、ずれ量算出部 470は、選択された第 2の信号入 出力部 150内のドライバ 152が出力した信号を選択された第 1の信号入出力部 150 内のコンパレータ 154が入力するためのシフト量を第 2シフト量として算出する。そし て、ずれ量算出部 470は、これら第 1シフト量および第 2シフト量に基づいて、第 1の 信号入出力部 150および第 2の信号入出力部 150の位相のずれ量を算出する。 S6 50にお!/、て未だ選択されて 、な 、信号入出力部 150があれば（S670： NO)、試験 装置 100は S650に処理を戻す。

[0045] 一方で、 S650において既に全ての信号入出力部 150が選択されていれば（S670 ： YES)、第 2調整部 480は、ずれ量算出部 470により算出されたそれぞれのずれ量 に基づいて、複数の信号入出力部 150の信号出力および信号入力の位相が略同一 となるように調整する（S680)。この調整を第 2の位相調整と呼ぶ。例えば、第 2調整 部 480は、全ての信号入出力部 150の信号入出力の位相を、予め定められた信号 入出力の位相と略同一としてもよい。当該予め定められた信号入出力の位相は、全 ての信号入出力部 150の位相の平均であってもよいし、複数の信号入出力部 150の 中力も選択したある 1つの信号入出力部 150の位相であってもよい。

[0046] 図 7は、本発明の実施形態の第 1変形例に係る制御装置 200の機能構成を示す。

本変形例は、第 1の位相調整および第 2の位相調整を並列に処理することで、調整 処理に要する時間を短縮することを目的とする。本変形例における制御装置 200は 、図 4に示す制御装置 200と同様に、第 1調整部 400と、シフト量検出部 410と、算出 部 450と、第 2調整部 480とを有する。但し、図 4に示す第 1調整部 400とは異なり、 本変形例の第 1調整部 400は、位相差検出部 402と、補正部 405とを有する。

[0047] 位相差検出部 402は、検出器 440によるシフト量の検出と並行して、出力指示部 4 30の指示により出力された調整用信号を、第 1選択部 420によって選択された信号 入出力部 150内のコンパレータ 154が入力するまでの位相差を検出する。即ち例え ば、 DR1から出力された調整用信号は CP2に入力されて、検出器 440によって第 1 シフト量が検出される。これと並行して、 DR1から出力されたこの調整用信号は CP1 にも入力されて、 DR1および CP1の信号入出力の位相差が位相差検出部 402によ つて検出される。

[0048] 補正部 405は、位相差検出部 402によって検出された位相差に基づいて、算出部 450に入力される第 1シフト量および第 2シフト量を補正する。例えば、補正部 405は 、 CP2の信号入力の位相が DR2の信号出力の位相よりも遅れていれば、その位相 差を第 1シフト量に加えてもよい。これにより、それぞれの信号入出力部 150内で信 号出力および信号入力の位相が略等しいことを前提とした第 1シフト量および第 2シ フト量を、算出部 450に入力することができる。

[0049] その他の構成については、図 4と略同一である力 説明を省略する。

以上、本変形例においては、第 1の位相調整および第 2の位相調整を並列に処理 することで、調整処理に要する時間を短縮することができる。また、図 1から図 6に示 す実施形態と同様に、配線の信号遅延量が不明な場合であっても、各端子の信号 入出力の位相を略同一に調整することができる。

[0050] 図 8は、本実施形態の第 2変形例に係る試験装置 100の全体構成を示す。本変形 例に係る試験装置 100は、図 1に示した試験装置 100と略同一の構成および機能を 採るので、図 1に示した部材と略同一の構成および機能を採る部材については、同 一符号を付け、以下相違点を除き説明を省略する。

[0051] 本変形例に係る試験装置 100は、第 1の基板に設けられた第 1の端子グループ 71 0と、第 1の基板とは異なる第 2の基板に設けられた第 2の端子グループ 720と、キヤリ ブレーシヨンボード 750と、第 1の遅延量レジスタ 760と、第 2の遅延量レジスタ 770と 、制御装置 200とを備える。

[0052] ここで、第 1の端子グループ 710と第 2の端子グループ 720との間における信号入 出力部 150の位相差 (スキュー）は、グループ間に物理的な条件 (温度条件、伝送経 路、中継コネクタの嵌合条件、電源電圧条件、その他)の違いがあることから、同一基 板内の場合よりも大きくなり易い。グループ間の位相差を求める別の方法としては、 外部の基準タイミングの信号源と測定器を準備し、順次シリアルに接続して位相差を 求めてキャリブレーションする方法がある。しかし、数千チャンネルもの信号入出力部 150が存在するので、当該方法では時間が力かる難点があり、特に量産ラインの現 場では問題となる。本件の第 2変形例は、このような場合であっても、短時間にダル ープ間の位相差を求めることができる。

[0053] 第 1の端子グループ 710および第 2の端子グループ 720は、所定の単位でグルー プ化された複数の信号入出力部 150および複数のピンリソース 300を有する。信号 入出力部 150およびピンリソース 300は、複数の入出力端子 700のそれぞれに対応 して設けられる。複数の信号入出力部 150およびピンリソース 300のそれぞれは、与 えられるタイミング信号に応じて調整用信号を生成して、入出力端子 700から生成し た調整用信号を出力し、また、与えられるタイミング信号に応じてストローブ信号を生 成して、生成したストローブ信号のタイミングで入出力端子 700受け取った論理信号 を論理判定する。

[0054] また、本変形例において、複数のピンリソース 300のそれぞれは、信号入出力部 15 0に対して与えられるタイミング信号を遅延させた調整用信号およびストローブ信号を 出力する可変遅延回路を有する。即ち、本変形例において、可変遅延回路は、複数 の信号入出力部 150に一対一に対応して設けられる。

[0055] 第 1の端子グループ 710および第 2の端子グループ 720のそれぞれは、一例として 、当該試験装置 100に装着される試験モジュールが搭載された基板単位でグループ ィ匕されてよい。すなわち、第 1の端子グループ 710が有する複数の信号入出力部 15 0およびピンリソース 300は、第 1の基板に設けられ、第 2の端子グループ 720が有す る複数の信号入出力部 150およびピンリソース 300は、第 1の基板とは異なる第 2の 基板に設けられてよい。また、第 1の端子グループ 710および第 2の端子グループ 72 0のそれぞれは、一例として、接続される被試験デバイス 20単位でグループィ匕されて よい。すなわち、第 1の端子グループ 710が有する複数の信号入出力部 150および ピンリソース 300は、第 1の被試験デバイス 20に接続され、第 2の端子グループ 720 が有する複数の信号入出力部 150およびピンリソース 300は、第 1の被試験デバイス 20とは異なる第 2の被試験デバイス 20に接続されてよい。

[0056] キャリブレーションボード 750は、第 1の端子グループ 710の信号入出力部 150と、 第 2の端子グループ 720の信号入出力部 150とを一対一に接続する。ここで、第 1の 端子グループ 710が設けられた第 1の基板と、第 2の端子グループ 720が設けられた 第 1の基板とは、同一の回路内容であってよい。キャリブレーションボード 750は、一 例として、第 1の端子グループ 710の少なくとも 2以上の信号入出力部 150と、第 2の 端子グループ 720における同数の信号入出力部 150とを一対一に接続してよい。ま た、キャリブレーションボード 750は、第 1の端子グループ 710が有する複数の信号 入出力部 150と、第 2の端子グループ 720が有する対応する信号入出力部 150とを 接続する複数の配線 755を有してよい。信号入出力部 150間を接続する複数の配 線 755の長さは、互いに異なっていてもよい。キャリブレーションボード 750は、一例 として、被試験デバイス 20の端子に類似した端子形状を有するものであって ICソケッ ト（又はコンタクトソケット）に装着可能な形態であってもよいし、 ICソケットを外した状 態のソケットボードの電極に対して対面接触するボード状の形態であってもよ 、し、ソ ケットボードをショート配線する形態であってもよい。

[0057] 第 1の遅延量レジスタ 760は、第 1の端子グループ 710の複数のピンリソース 300に 対して、所望のオフセット遅延を付与する。第 1の遅延量レジスタ 760は、第 1の端子 グループ 710が有する信号入出力部 150に対応して設けられた可変遅延回路に設 定すべき基準遅延量を予め格納し、第 1の端子グループ 710が有する信号入出力 部 150に与えられるタイミング信号を遅延して生成される調整用信号およびストロー ブ信号の基準位相を略同一の位相に調整する。ここで、基準位相とは、パターン発 生器により指定された指定遅延量が基準値 (例えば 0)の場合における、ピンリソース 30から出力される調整用信号およびストローブ信号の位相をいう。

[0058] 第 2の遅延量レジスタ 770は、第 2の端子グループ 720の複数のピンリソース 300に 対して、所望のオフセット遅延を付与する。第 2の遅延量レジスタ 770は、第 2の端子 グループ 720が有する信号入出力部 150に対応して設けられた可変遅延回路に設 定すべき基準遅延量を予め格納し、第 2の端子グループ 720が有する信号入出力 部 150およびピンリソース 300に与えられるタイミング信号を遅延して生成される調整 用信号およびストローブ信号の基準位相を略同一の位相に調整する。

[0059] なお、試験モジュール単位で複数の信号入出力部 150およびピンリソース 300が グループィ匕されている場合、第 1の端子グループ 710の複数の信号入出力部 150、 複数のピンリソース 300及び第 1の遅延量レジスタ 760は、一例として、第 1の基板に 設けられ、第 2の端子グループ 720の複数の信号入出力部 150、複数のピンリソース 300及び第 2の遅延量レジスタ 770は、第 1の端子グループ 710とは異なる第 2の基 板に設けられてよい。 [0060] 制御装置 200は、キャリブレーション部 800を有する。キャリブレーション部 800は、 第 1の端子グループ 710が有するピンリソース 300および信号入出力部 150に与え られるタイミング信号を遅延して生成される調整用信号及びストローブ信号の基準位 相、及び第 2の端子グループ 720が有するピンリソース 300および信号入出力部 15 0に与えられるタイミング信号を遅延して生成される調整用信号及びストローブ信号 の基準位相を、信号入出力部 150毎に設定する。キャリブレーション部 800は、第 1 のシフト量検出部 810と、第 2のシフト量検出部 820と、位相設定部 830とを含む。

[0061] 第 1のシフト量検出部 810は、第 1の端子グループ 710の第 1の信号入出力部 150 力も出力した調整用信号を、第 2の端子グループ 720の第 2の信号入出力部 150の ストローブ信号により検出させた場合における、第 2の信号入出力部 150に与えられ るタイミング信号を遅延して生成されるストローブ信号の基準位相からの位相シフト量 を検出する。ここで、位相シフト量とは、遅延量を調整制御することによって調整用信 号またはストローブ信号の位相を変化させた場合における、当該調整用信号または ストローブ信号の位相変化量を 、う。

[0062] また、各コンパレータ 154は、一例として、スィッチ付きの終端抵抗 (例えば 50 Ωを） を有してよい。この場合、調整用信号を出力するドライバ 152側のコンパレータ 154 は、終端抵抗のスィッチをオフ状態とし、調整用信号を受信する 2つのコンパレータ 1 54は、終端抵抗のスィッチをオン状態にして終端抵抗で終端した状態としてよ!/、。

[0063] 第 2のシフト量検出部 820は、第 2の端子グループ 720の第 2の信号入出力部 150 力も出力した調整用信号を、第 1の端子グループ 710の第 1の信号入出力部 150の ストローブ信号により検出させた場合における、第 1の信号入出力部 150に与えられ るタイミング信号を遅延して生成されるストローブ信号の基準位相からの位相シフト量 を検出する。

[0064] 位相設定部 830は、第 1のシフト量検出部 810が検出した位相シフト量と、第 2のシ フト量検出部 820が検出した位相シフト量との差分に基づいて、第 1の端子グループ 710におけるタイミング信号に応じて生成される調整用信号およびストローブ信号の 基準位相の平均と、第 2の端子グループ 720におけるタイミング信号に応じて生成さ れる調整用信号およびストローブ信号の基準位相の平均とが略一致するように、そ れぞれの基準位相を設定する。本変形例において、位相設定部 830は、接続された コンパレータ 150の組み合わせごとに、位相シフト量の差分を算出し、各入出力端子 700について算出した差分の平均値に基づいて、それぞれの信号入出力部 150に 与える調整用信号の基準位相および信号入出力部 150から出力された論理信号を 受け取るストローブ信号の基準位相を設定する。また、位相設定部 830は、一例とし て、第 1の端子グループ 710又は第 2の端子グループ 720のいずれかが有する信号 入出力部 150のそれぞれの調整用信号およびストローブ信号の基準位相を、差分の 平均値に基づいて、略同一のシフト量でシフトさせてもよい。

[0065] 以上のような構成の本変形例に係る試験装置 100によれば、複数の信号入出力部 150およびピンリソース 300を有する端子グループ毎に被試験デバイス 20との間で 信号を授受する場合であっても、被試験デバイス 20との間で授受する信号の位相を 精度よく調整することができる。

[0066] 図 9は、第 2変形例に係るピンリソース 300の構成の一例を、第 1の遅延量レジスタ 760 (又は第 2の遅延量レジスタ 770)、信号入出力部 150および入出力端子 700と ともに示す。

[0067] 波形制御部 320は、一例として、第 1の可変遅延回路 322を含んでよい。第 1の可 変遅延回路 322は、タイミング発生器 330から出力されたタイミング信号を遅延した 調整用信号を出力する。この場合において、第 1の可変遅延回路 322は、パターン 発生器 310により指定された指定遅延量に、第 1の遅延量レジスタ 760 (または第 2 の遅延量レジスタ 770)に格納された基準遅延量を加えた遅延量分、タイミング発生 器 330から出力されたタイミング信号を遅延した調整用信号を生成する。ここで、第 1 の可変遅延回路 322は、パターン発生器 310から指定遅延量として基準値 (例えば 0)が指定された場合、調整用信号が基準位相となるような基準遅延量を格納する。

[0068] そして、波形制御部 320は、第 1の可変遅延回路 322により遅延された調整用信号 を、ドライバ 152および入出力端子 700を介して外部に供給する。これにより、波形 制御部 320によれば、基準位相から、パターン発生器 310により指定された位相分 シフトした位相の調整用信号を、外部に出力することができる。

[0069] 判定部 340は、一例として、第 2の可変遅延回路 342と、タイミングコンパレータ 34 4と、良否検出部 346とを含んでよい。第 2の可変遅延回路 342は、タイミング発生器 330から出力されたタイミング信号を、第 1の遅延量レジスタ 760 (または第 2の遅延 量レジスタ 770)に格納された基準遅延量分遅延したストローブ信号を出力する。ここ で、第 2の可変遅延回路 342は、第 1の可変遅延回路 322に供給される基準遅延量 と共通の値が供給される。

[0070] タイミングコンパレータ 344は、入出力端子 700およびコンパレータ 154を介して受 け取った論理信号を、第 2の可変遅延回路 342から出力されたストローブ信号のタイ ミングで論理判定する。そして、タイミングコンパレータ 344は、論理判定した結果を 表すタイミグ判定信号を出力する。良否検出部 346は、タイミング判定信号とパター ン発生器 310により発生された期待値と比較して良否判定する。この判定部 340によ れば、タイミング発生器 330により指定された位相から、予め指定された基準位相分 シフトさせた位相のタイミングで、外部力も受けた調整用信号を取り込むことができる

[0071] また、試験装置 100は、第 1の端子グループ 710が有する複数のピンリソース 300 に共通した第 1の基準遅延量を第 1の遅延量レジスタ 760から与える。従って、試験 装置 100は、第 1の端子グループ 710が有する複数の信号入出力部 150のそれぞ れに与えられるタイミング信号を略同一のシフト量で全体的にシフトすることができる 。同様に、試験装置 100は、第 2の端子グループ 720が有する複数のピンリソース 30 0に共通した第 2の基準遅延量を第 2の遅延量レジスタ 770から与える。従って、試験 装置 100は、第 2の端子グループ 720が有する複数の信号入出力部 150のそれぞ れに与えられるタイミング信号を略同一のシフト量で全体的にシフトすることができる

[0072] 図 10は、第 1の端子グループ 710が有する信号入出力部 150に与えられる各調整 用信号 (および各ストローブ信号)の基準位相の分布 Aおよび第 2の端子グループ 7 20が有する信号入出力部 150に与えられる各調整用信号 (および各ストローブ信号 )の基準位相の分布 Bを示す。

[0073] 同一端子のドライバ 152からコンパレータ 154までの遅延時間が試験モジュール単 位で予め調整されているとする。この場合、第 1の基板の複数の信号入出力部 150 およびピンリソース 300 (第 1の端子グループ 710)に与えられる調整用信号 (および 各ストローブ信号）の基準位相（TA1、TA2、TA3、 · · ·）の分布は、図 10の Aに示す ように、一例として、第 1の平均位相（MA)をピークとした分布 (例えばガウス分布）と なる。また、第 2の基板の複数の信号入出力部 150およびピンリソース 300 (第 2の端 子グループ 720)に与えられる調整用信号 (および各ストローブ信号)の基準位相 (T Bl、 TB2、 TB3、 ···）の分布は、図 10の Bに示すように、一例として、第 2の平均位 相（MB)をピークとした分布 (例えばガウス分布）となる。

[0074] このような場合において、調整用信号および各ストローブ信号の位相を試験モジュ ール間で略一致させるには、位相設定部 830は、第 1の平均位相（MA)と第 2の平 均位相 (MB)とが一致するように、第 1の端子グループ 710に与えられる各タイミング 信号を遅延して各調整用信号 (および各ストローブ信号)を生成するための基準遅延 量、および第 2の端子グループ 720に与えられる各タイミング信号を遅延して各調整 用信号および各ストローブ信号を生成するための基準遅延量を調整すればよい。す なわち、位相設定部 830は、第 1の平均位相（MA)と第 2の平均位相 (MB)との差（ MB-MA)が略 0となるように、第 1の端子グループ 710における各タイミング信号お よび第 2の端子グループ 720におけるタイミング信号の少なくとも一方の遅延量をシ フトして、調整用信号および各ストローブ信号を生成すればよい。

[0075] ここで、第 1の端子グループ 710および第 2の端子グループ 720が有する複数の信 号入出力部 150の個数をそれぞれ nとした場合、第 1の平均位相（MA)および第 2の 平均位相 (MB)は、式（1)および式（2)により表される。

[0076] [数 1]

MA = - } TAi (1)

[0077] 式（1)および式（2)から、平均の位相ずれ量（MB— MA)は、式（3)により表される [0078] [数 2]

[0079] 式（3)の右辺を書き換えると、式 (4)により表される _c

[0080] [数 3]

[0081] 式 (4)を参照すると、第 1の平均位相（ΜΑ)と第 2の平均位相 (MB)との差 (MB— MA)は、キャリブレーションボード 750によって接続された信号入出力部 150間の調 整用信号およびストローブ信号の位相のずれ量の平均であることがわかる。従って、 調整用信号およびストローブ信号の位相を第 1の端子グループ 710と第 2の端子グ ループ 720との間で略一致するように調整するには、位相設定部 830は、キヤリブレ ーシヨンボード 750によって一対一の関係で接続された信号入出力部 150の組み合 わせごとに位相のずれ量を算出し、算出した位相のずれ量の平均値を算出する。そ して、位相設定部 830は、算出した平均値に応じた遅延時間分、第 1の端子グルー プ 710における各調整用信号およびストローブ信号、並びに第 2の端子グループ 72 0における各調整用信号およびストローブ信号の時間差が小さくなるように、少なくと も一方の各タイミング信号の遅延量をシフトすればよい。

[0082] 図 11は、第 2変形例に係る試験装置 100による調整処理のフローチャートを示す。

まず、試験装置 100は、被試験デバイス 20に代えて、キャリブレーションボード 750 を当該試験装置 100に配置する（S900)。これにより、試験装置 100は、第 1の端子 グループ 710が有する複数の信号入出力部 150のそれぞれと、第 2の端子グループ 720が有する複数の信号入出力部 150のそれぞれとを一対一の関係で接続すること ができる。

[0083] 次に、位相設定部 830は、一対一で接続された信号入出力部 150の組み合わせ 毎に、 S920力ら S940までの処理を繰り返す（S910、 S950)。

[0084] 繰り返し処理内において、第 1のシフト量検出部 810は、第 1の端子グループ 710 の第 1の信号入出力部 150に調整用信号を出力させ、且つ第 2の端子グループ 720 の第 2の信号入出力部 150のストローブ信号の位相を所定位相からシフトさせて、第 2の信号入出力部 150が当該信号を検出できた場合におけるストローブ信号の第 1 の位相シフト量を検出する（S920)。

[0085] ステップ S920において、第 1のシフト量検出部 810は、一例として、第 1の端子ダル ープ 710側のピンリソース 300からパルス波形の調整用信号を出力させ、第 2の端子 グループ 720側のピンリソース 300により当該パルス波形を取り込ませて第 1の位相 シフト量を検出させてよい。この場合において、第 1のシフト量検出部 810は、ノ ルス 波形の調整用信号を試験サイクル毎に繰り返し出力させるとともに、第 2の端子ダル ープ 720側のストローブ信号の位相を試験サイクル毎に所定位相から順次に変化さ せながらパルス波形を取り込ませることより、当該パルス波形を取り込むことができた ストローブ信号の位相を検出する。そして、第 1のシフト量検出部 810は、取り込み開 始時におけるストローブ信号の位相と、パルス波形を取り込むことができた時のスト口 ーブ信号の位相との差を、第 1の位相シフト量として検出してよ!/、。

[0086] 次に、第 2のシフト量検出部 820は、第 2の端子グループ 720の第 2の信号入出力 部 150に調整用信号を出力させ、且つ第 1の端子グループ 710の第 1の信号入出力 部 150のストローブ信号の位相を所定位相からシフトさせて、第 1の信号入出力部 15 0が当該信号を検出できた場合におけるストローブ信号の第 2の位相シフト量を検出 する（S930)。

[0087] ステップ S930において、第 2のシフト量検出部 820は、一例として、第 2の端子ダル ープ 720側のピンリソース 300からパルス波形の調整用信号を出力させ、第 1の端子 グループ 710側のピンリソース 300によりパルス波形を取り込ませて第 2の位相シフト 量を検出させてよい。この場合において、第 2のシフト量検出部 820は、パルス波形 の調整用信号を試験サイクル毎に繰り返し出力させるとともに、第 1の端子グループ 7 10側のストローブ信号の位相を試験サイクル毎に所定位相から順次に変化させなが らパルス波形を取り込ませることにより、当該パルス波形を取り込むことができたスト口 ーブ信号の位相を検出する。そして、第 2のシフト量検出部 820は、取り込み開始時 におけるストローブ信号の位相と、パルス波形を取り込むことができた時のストローブ 信号の位相との差を、第 2の位相シフト量として検出してよい。

[0088] 次に、位相設定部 830は、第 1の位相シフト量と第 2の位相シフト量との差分の 1Z

2の値を算出する（S940)。そして、位相設定部 830は、算出した値を、当該信号入 出力部 150の組み合わせにおける調整用信号およびストローブ信号の位相のずれ 量として、例えばメモリに記憶する。

[0089] S920から S940までの処理を全ての信号入出力部 150の組み合わせについて終 了した後（S950)、次に、位相設定部 830は、信号入出力部 150の組み合わせ毎に 算出された位相のずれ量の平均を算出する（S960)。そして、位相設定部 830は、 ステップ S960により算出された位相のずれ量の平均値に基づいて、第 1の端子ダル ープ 710および第 2の端子グループ 720に与える基準位相を設定する（S970)。

[0090] 以上のような本変形例に係る試験装置 100によれば、複数の信号入出力部 150を 有する端子グループ毎に被試験デバイス 20と信号を授受する場合であっても、被試 験デバイス 20との間で授受する信号の位相を精度よく調整することができる。

[0091] 図 12は、本実施形態の第 3変形例に係る試験装置 100の構成の一例を示す。本 変形例に係る試験装置 100は、図 8に示した第 2変形例に係る試験装置 100と略同 一の構成および機能を採るので、図 8に示した部材と略同一の構成および機能を採 る部材については、同一符号を付け、以下相違点を除き説明を省略する。

[0092] 本変形例に係る試験装置 100は、 1つの第 2の端子グループ 720に代えて、複数 の第 2の端子グループ 720を備える。すなわち、本変形例に係る試験装置 100は、 複数の信号入出力部 150を有する 3以上の端子グループを備える。

[0093] 本変形例において、キャリブレーションボード 750は、第 1の端子グループ 710のそ れぞれの信号入出力部 150と、複数の第 2の端子グループ 720のそれぞれにおける 対応する信号入出力部 150とを接続する。このような本変形例に係るキヤリブレーシ ヨン部 800は、まず、第 1の端子グループ 710と 1番目の第 2の端子グループ 720との 間で、調整用信号およびストローブ信号の位相を略一致させる。次に、キヤリブレー シヨン部 800は、第 1の端子グループ 710と 2番目の第 2の端子グループ 720との間 で調整用信号およびストローブ信号の位相を略一致させる。この場合において、キヤ リブレーシヨン部 800は、第 1の端子グループ 710の調整用信号およびストローブ信 号の位相を変化させずに、 2番目の第 2の端子グループ 720の調整用信号およびス トローブ信号の位相を調整する。

[0094] そして、キャリブレーション部 800は、 3番目以降の第 2の端子グループ 720につい ても、 2番目の第 2の端子グループ 720と同様に調整用信号およびストローブ信号の 位相を調整する。以上により、本変形例に係る試験装置 100によれば、 3以上の端子 グループのタイミング信号の位相を精度よく調整することができる。

[0095] 図 13は、以上の実施形態またはその変形例において制御装置 200として機能する 情報処理装置 500のハードウェア構成の一例を示す。情報処理装置 500は、ホスト コントローラ 1082により相互に接続される CPU1000、 RAM1020,及びグラフィック コントローラ 1075を有する CPU周辺部と、入出力コントローラ 1084によりホストコント ローラ 1082に接続される通信インターフェイス 1030、ハードディスクドライブ 1040、 及び CD— ROMドライブ 1060を有する入出力部と、入出力コントローラ 1084に接 続される BIOS 1010、フレキシブルディスクドライブ 1050、及び入出力チップ 1070 を有するレガシー入出力部とを備える。

[0096] ホストコントローラ 1082は、 RAM1020と、高い転送レートで RAM1020をアクセス する CPU1000及びグラフィックコントローラ 1075とを接続する。 CPU1000は、 BIO S1010及び RAM1020に格納されたプログラムに基づいて動作し、各部の制御を 行う。グラフィックコントローラ 1075は、 CPU1000等が RAM1020内に設けたフレ ームバッファ上に生成する画像データを取得し、表示装置 1080上に表示させる。こ れに代えて、グラフィックコントローラ 1075は、 CPU1000等が生成する画像データ を格納するフレームバッファを、内部に含んでもよい。

[0097] 入出力コントローラ 1084は、ホストコントローラ 1082と、比較的高速な入出力装置 である通信インターフェイス 1030、ハードディスクドライブ 1040、及び CD— ROMド ライブ 1060を接続する。通信インターフェイス 1030は、ネットワークを介して外部の 装置と通信する。ハードディスクドライブ 1040は、情報処理装置 500が使用するプロ グラム及びデータを格納する。 CD— ROMドライブ 1060は、 CD—ROM1095から プログラム又はデータを読み取り、 RAM1020又はハードディスクドライブ 1040に提 供する。 [0098] また、入出力コントローラ 1084には、 BIOS1010と、フレキシブノレディスクドライブ 1 050や入出力チップ 1070等の比較的低速な入出力装置とが接続される。 BIOS 10 10は、情報処理装置 500の起動時に CPU1000が実行するブートプログラムや、情 報処理装置 500のハードウェアに依存するプログラム等を格納する。フレキシブルデ イスクドライブ 1050は、フレキシブルディスク 1090からプログラム又はデータを読み 取り、入出力チップ 1070を介して RAM1020またはハードディスクドライブ 1040に 提供する。入出力チップ 1070は、フレキシブルディスク 1090や、例えばパラレルポ ート、シリアルポート、キーボードポート、マウスポート等を介して各種の入出力装置を 接続する。

[0099] 情報処理装置 500に提供されるプログラムは、フレキシブルディスク 1090、 CD— R OM1095、又は ICカード等の記録媒体に格納されて利用者によって提供される。プ ログラムは、入出力チップ 1070及び/又は入出力コントローラ 1084を介して、記録 媒体カゝら読み出され情報処理装置 500にインストールされて実行される。実行される プログラムは、例えば、本発明の係る調整プログラムである。この調整プログラムが情 報処理装置 500等に働きかけて行わせる動作は、図 1から図 12において説明した制 御装置 200における動作と同一であるから、説明を省略する。

[0100] 以上に示したプログラムは、外部の記憶媒体に格納されてもよい。記憶媒体として は、フレキシブルディスク 1090、 CD— ROM1095の他に、 DVDや PD等の光学記 録媒体、 MD等の光磁気記録媒体、テープ媒体、 ICカード等の半導体メモリ等を用 いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシ ステムに設けたノヽードディスク又は RAM等の記憶装置を記録媒体として使用し、ネ ットワークを介してプログラムを情報処理装置 500に提供してもよい。

[0101] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実 施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または 改良を加えることが可能であることが当業者に明らかである。その様な変更または改 良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から 明らかである。

Claims

請求の範囲

[1] 被試験デバイスを試験する試験装置であって、

それぞれが前記被試験デバイスの端子へ信号を出力する信号出力部および前記 端子から出力された信号を入力する信号入力部を有する複数の信号入出力部と、 それぞれの前記信号入出力部について、前記信号出力部が信号を出力してから 前記信号入力部が当該信号を入力するまでの位相差が他の前記信号入出力部と略 同一となるように調整する第 1調整部と、

前記複数の信号入出力部が調整用に互いに接続された状態において、第 1の前 記信号入出力部内の前記信号出力部が出力した信号を第 2の前記信号入出力部 内の前記信号入力部が入力するために前記信号入力部の信号入力タイミングをシ フトすべき第 1シフト量と、前記第 2の信号入出力部内の前記信号出力部が出力した 信号を前記第 1の信号入出力部内の前記信号入力部が入力するために前記信号入 力部の信号入力タイミングをシフトすべき第 2シフト量とを検出するシフト量検出部と、 前記第 1シフト量および前記第 2シフト量に基づいて、前記第 1の信号入出力部お よび前記第 2の信号入出力部の位相のずれ量を算出する算出部と、

前記ずれ量に基づいて、前記第 1の信号入出力部および前記第 2の信号入出力 部の信号出力および信号入力の位相が略同一となるように調整する第 2調整部と を備える試験装置。

[2] 前記算出部は、前記第 2シフト量力 前記第 1シフト量を減じて 2で割った値を、前 記第 1の信号入出力部に対する前記第 2の信号入出力部の位相のずれ量とする請 求項 1に記載の試験装置。

[3] 前記シフト量検出部は、

前記複数の信号入出力部のそれぞれを順次選択する第 1選択部と、

選択された前記信号入出力部内の前記信号出力部力 調整用信号を出力させる 出力指示部と、

前記調整用信号を 2以上の他の前記信号入出力部内の前記信号入力部がそれぞ れ入力するためにそれぞれの前記信号入力部の信号入力タイミングをシフトすべき シフト量を並行して検出する検出器と を有し、

前記算出部は、

前記複数の信号入出力部から前記第 1の信号入出力部および前記第 2の信号入 出力部を順次選択する第 2選択部と、

選択された前記第 1の信号入出力部内の前記信号出力部が出力した信号を選択 された前記第 2の信号入出力部内の前記信号入力部が入力するためのシフト量を前 記第 1シフト量とし、選択された前記第 2の信号入出力部内の前記信号出力部が出 力した信号を選択された前記第 1の信号入出力部内の前記信号入力部が入力する ためのシフト量を前記第 2シフト量として前記ずれ量を算出するずれ量算出器と を有し、

前記第 2調整部は、前記ずれ量算出器により算出されたそれぞれの前記ずれ量に 基づいて、前記複数の信号入出力部の信号出力および信号入力の位相が略同一と なるように調整する

請求項 1に記載の試験装置。

[4] 前記第 1調整部は、

前記検出器によるシフト量の検出と並行して、前記出力指示部の指示により出力さ れた前記調整用信号を選択された前記信号入出力部内の前記信号入力部が入力 するまでの位相差を検出する位相差検出部と、

検出された位相差に基づいて、前記算出部に入力される前記第 1シフト量および 前記第 2シフト量を補正する補正部と

を有する請求項 3に記載の試験装置。

[5] 前記第 2調整部により前記第 1の信号入出力部および前記第 2の信号入出力部の 信号出力および信号入力の位相が略同一となるように調整された状態において、前 記検出部は、調整後の前記第 1シフト量および前記第 2シフト量を検出し、

前記算出部は、調整後の前記第 1シフト量および前記第 2シフト量に基づいて、調 整後の前記ずれ量を算出する

請求項 1に記載の試験装置。

[6] 被試験デバイスを試験する試験装置を調整する調整方法であって、 前記試験装置は、それぞれが前記被試験デバイスの端子へ信号を出力する信号 出力部および前記端子力 出力された信号を入力する信号入力部を有する複数の 信号入出力部を備え、

それぞれの前記信号入出力部について、前記信号出力部が信号を出力してから 前記信号入力部が当該信号を入力するまでの位相差が他の前記信号入出力部と略 同一となるように調整する第 1調整段階と、

前記複数の信号入出力部が調整用に互いに接続された状態において、第 1の前 記信号入出力部内の前記信号出力部が出力した信号を第 2の前記信号入出力部 内の前記信号入力部が入力するために前記信号入力部の信号入力タイミングをシ フトすべき第 1シフト量と、前記第 2の信号入出力部内の前記信号出力部が出力した 信号を前記第 1の信号入出力部内の前記信号入力部が入力するために前記信号入 力部の信号入力タイミングをシフトすべき第 2シフト量とを検出するシフト量検出段階 と、

前記第 1シフト量および前記第 2シフト量に基づいて、前記第 1の信号入出力部お よび前記第 2の信号入出力部の位相のずれ量を算出する算出段階と、

前記ずれ量に基づいて、前記第 1の信号入出力部および前記第 2の信号入出力 部の信号出力および信号入力の位相が略同一となるように調整する第 2調整段階と を備える調整方法。

被試験デバイスを試験する試験装置を調整する調整プログラムであって、 当該調整プログラムは、前記試験装置を、

それぞれが前記被試験デバイスの端子へ信号を出力する信号出力部および前記 端子から出力された信号を入力する信号入力部を有する複数の信号入出力部と、 それぞれの前記信号入出力部について、前記信号出力部が信号を出力してから 前記信号入力部が当該信号を入力するまでの位相差が他の前記信号入出力部と略 同一となるように調整する第 1調整部と、

前記複数の信号入出力部が調整用に互いに接続された状態において、第 1の前 記信号入出力部内の前記信号出力部が出力した信号を第 2の前記信号入出力部 内の前記信号入力部が入力するために前記信号入力部の信号入力タイミングをシ フトすべき第 1シフト量と、前記第 2の信号入出力部内の前記信号出力部が出力した 信号を前記第 1の信号入出力部内の前記信号入力部が入力するために前記信号入 力部の信号入力タイミングをシフトすべき第 2シフト量とを検出するシフト量検出部と、 前記第 1シフト量および前記第 2シフト量に基づいて、前記第 1の信号入出力部お よび前記第 2の信号入出力部の位相のずれ量を算出する算出部と、

前記ずれ量に基づいて、前記第 1の信号入出力部および前記第 2の信号入出力 部の信号出力および信号入力の位相が略同一となるように調整する第 2調整部と として機能させる調整プログラム。

[8] 被試験デバイスを試験する試験装置であって、

与えられるタイミング信号に応じて入出力端子力 信号を出力し、与えられる前記タ イミング信号に応じて前記入出力端子力 信号を受け取る信号入出力部を、それぞ れ複数有する第 1の端子グループ及び第 2の端子グループと、

前記第 1の端子グループの前記信号入出力部と、前記第 2の端子グループの前記 信号入出力部とを一対一に接続するキャリブレーションボードと、

前記第 1の端子グループが有する前記信号入出力部、及び前記第 2の端子グルー プが有する前記信号入出力部の前記タイミング信号の基準位相を、前記信号入出 力部毎に設定するキャリブレーション部と

を備え、

前記キャリブレーション部は、

前記第 1の端子グループの第 1の前記信号入出力部から出力した信号を、前記第 2の端子グループの第 2の前記信号入出力部により検出させた場合に、前記第 2の 信号入出力部に与えられる前記タイミング信号の前記基準位相からの位相シフト量 を検出する第 1のシフト量検出部と、

前記第 2の信号入出力部力 出力した信号を、前記第 1の前記信号入出力部によ り検出させた場合に、前記第 1の信号入出力部に与えられる前記タイミング信号の前 記基準位相からの位相シフト量を検出する第 2のシフト量検出部と、

前記第 1のシフト量検出部が検出した前記位相シフト量と、前記第 2のシフト量検出 部が検出した前記位相シフト量との差分に基づいて、前記第 1の端子グループにお ける前記タイミング信号の基準位相の平均と、前記第 2の端子グループにおける前記 タイミング信号の基準位相の平均とが略一致するように、それぞれの前記タイミング 信号の前記基準位相を設定する位相設定部と

を有する試験装置。

[9] 前記キャリブレーションボードは、前記第 1の端子グループの少なくとも 2以上の前 記信号入出力部と、前記第 2の端子グループにおける同数の前記信号入出力部とを 一対一に接続し、

前記位相設定部は、接続された前記信号入出力部の組み合わせごとに、前記位 相シフト量の差分を算出し、各入出力端子について算出した前記差分の平均値に 基づいて、それぞれの前記信号入出力部に与える前記タイミング信号の前記基準位 相を設定する

請求項 8に記載の試験装置。

[10] 前記位相設定部は、前記第 1の端子グループ又は前記第 2の端子グループのいず れかが有する前記信号入出力部のそれぞれの前記タイミング信号の前記基準位相 を、前記差分の平均値に基づいて、略同一のシフト量でシフトさせる

請求項 9に記載の試験装置。

[11] 複数の前記信号入出力部に一対一に対応して設けられ、対応する前記信号入出 力部に与えられる前記タイミング信号を遅延させる複数の可変遅延回路と、

前記第 1の端子グループが有する前記信号入出力部に対応して設けられた前記 可変遅延回路に設定すべき遅延量を予め格納し、前記第 1の端子グループが有す る前記信号入出力部に与えられる前記タイミング信号の基準位相を略同一の位相に 調整する第 1の遅延量レジスタと、

前記第 2の端子グループが有する前記信号入出力部に対応して設けられた前記 可変遅延回路に設定すべき遅延量を予め格納し、前記第 2の端子グループが有す る前記信号入出力部に与えられる前記タイミング信号の基準位相を略同一の位相に 調整する第 2の遅延量レジスタと

を更に備える請求項 10に記載の試験装置。

[12] 前記第 1の端子グループの前記複数の信号入出力部及び前記第 1の遅延量レジ スタは、第 1の基板に設けられ、

前記第 2の端子グループの前記複数の信号入出力部及び前記第 2の遅延量レジ スタは、前記第 1の端子グループとは異なる第 2の基板に設けられる

請求項 11に記載の試験装置。

与えられるタイミング信号に応じて入出力端子信号を出力し、与えられる前記タイミ ング信号に応じて前記入出力端子力 信号を受け取る信号入出力部を、それぞれ 複数有する第 1の端子グループ及び第 2の端子グループを備え、被試験デバイスを 試験する試験装置を調整する調整装置であって、

前記第 1の端子グループの前記信号入出力部と、前記第 2の端子グループの前記 信号入出力部とを一対一に接続するキャリブレーションボードと、

前記第 1の端子グループが有する前記信号入出力部、及び前記第 2の端子グルー プが有する前記信号入出力部の前記タイミング信号の基準位相を、前記信号入出 力部毎に設定するキャリブレーション部と

を備え、

前記キャリブレーション部は、

前記第 1の端子グループの第 1の前記信号入出力部から出力した信号を、前記第 2の端子グループの第 2の前記信号入出力部により検出させた場合に、前記第 2の 信号入出力部に与えられる前記タイミング信号の前記基準位相からの位相シフト量 を検出する第 1のシフト量検出部と、

前記第 2の信号入出力部力 出力した信号を、前記第 1の前記信号入出力部によ り検出させた場合に、前記第 1の信号入出力部に与えられる前記タイミング信号の前 記基準位相からの位相シフト量を検出する基準位相第 2のシフト量検出部と、 前記第 1のシフト量検出部が検出した前記位相シフト量と、前記第 2のシフト量検出 部が検出した前記位相シフト量との差分に基づいて、前記第 1の端子グループにお ける前記タイミング信号の基準位相の平均と、前記第 2の端子グループにおける前記 タイミング信号の基準位相の平均とが略一致するように、それぞれの前記タイミング 信号の前記基準位相を設定する位相設定部と

を有する調整装置。 [14] 与えられるタイミング信号に応じて入出力端子力 信号を出力し、与えられる前記タ イミング信号に応じて前記入出力端子力 信号を受け取る信号入出力部を、それぞ れ複数有する第 1の端子グループ及び第 2の端子グループを備え、被試験デバイス を試験する試験装置を調整する調整方法であって、

前記第 1の端子グループの前記信号入出力部と、前記第 2の端子グループの前記 信号入出力部とを一対一に接続する接続段階と、

前記第 1の端子グループが有する前記信号入出力部、及び前記第 2の端子グルー プが有する前記信号入出力部の前記タイミング信号の基準位相を、前記信号入出 力部毎に設定するキャリブレーション段階と

を備え、

前記キャリブレーション段階は、

前記第 1の端子グループの第 1の前記信号入出力部から出力した信号を、前記第 2の端子グループの第 2の前記信号入出力部により検出させた場合に、前記第 2の 信号入出力部に与えられる前記タイミング信号の前記基準位相からの位相シフト量 を検出する第 1のシフト量検出部と、

前記第 2の信号入出力部力 出力した信号を、前記第 1の前記信号入出力部によ り検出させた場合に、前記第 1の信号入出力部に与えられる前記タイミング信号の前 記基準位相からの位相シフト量を検出する基準位相第 2のシフト量検出部と、 前記第 1のシフト量検出段階において検出した前記位相シフト量と、前記第 2のシ フト量検出段階において検出した前記位相シフト量との差分に基づいて、前記第 1の 端子グループにおける前記タイミング信号の基準位相の平均と、前記第 2の端子グ ループにおける前記タイミング信号の基準位相の平均とが略一致するように、それぞ れの前記タイミング信号の前記基準位相を設定する位相設定段階と

を有する調整方法。

[15] 与えられるタイミング信号に応じて入出力端子力 信号を出力し、与えられる前記タ イミング信号に応じて前記入出力端子力 信号を受け取る信号入出力部を、それぞ れ複数有する第 1の端子グループ及び第 2の端子グループを備え、被試験デバイス を試験する試験装置を調整する調整装置を機能させる調整プログラムであって、 調整装置を、

前記第 1の端子グループの第 1の前記信号入出力部に信号を出力させ、且つ前記 第 2の端子グループの第 2の前記信号入出力部に与える前記タイミング信号の位相 を基準位相カゝらシフトさせ、前記第 2の信号入出力部が当該信号を検出した場合の 前記タイミング信号の位相シフト量を検出する第 1のシフト量検出部と、

前記第 2の信号入出力部に信号を出力させ、且つ前記第 1の信号入出力部に与え る前記タイミング信号の位相を基準位相カゝらシフトさせ、前記第 1の信号入出力部が 当該信号を検出した場合の前記タイミング信号の位相シフト量を検出する第 2のシフ ト量検出部と、

前記第 1のシフト量検出部が検出した前記位相シフト量と、前記第 2のシフト量検出 部が検出した前記位相シフト量との差分に基づいて、前記第 1の端子グループにお ける前記タイミング信号の基準位相の平均と、前記第 2の端子グループにおける前記 タイミング信号の基準位相の平均とが略一致するように、それぞれの前記タイミング 信号の前記基準位相を設定する位相設定部と

して機能させる調整プログラム。