JPH09325174A - 半導体検査装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体検査装置の機能判定回路ごと、および
各機能判定回路相互間の入出力タイミングを補正し、各
入力端子の入出力タイミングの精度を向上させる。 【解決手段】 スイッチ20〜23により各機能判定回路14
内のドライバ回路１からコンパレータ回路６への入出力
タイミングの絶対誤差を測定する。スイッチ20〜23によ
り各機能判定回路14相互間のドライバ回路１からコンパ
レータ回路６への入出力タイミングの相対誤差を測定す
る。測定した絶対誤差と相対誤差により遅延回路５，10
の遅延量を補正して入出力タイミングの精度を向上させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の検査
のための信号を与える各入出力端子間の相対的な入出力
タイミングを高精度にすることができる半導体検査装置
に関するものである。

【０００２】

【従来の技術】従来の半導体装置において、その検査時
間が、半導体装置の価格に与える影響は大きい。このた
め、最近では半導体装置に費やす検査時間はますます短
くなる傾向にある。このことは、半導体装置のそれぞれ
の端子に対して半導体装置を検査するための入力信号
(以下、テストパターンと記す)を与える端子の入力タイ
ミングや、それぞれの出力端子について、その出力信号
を測定する端子の出力タイミングに、より高い精度が要
求されることを意味する。

【０００３】ところが、一般的に構成される回路は長時
間使用するといった環境変化によりその遅延時間が変化
するため、半導体装置のそれぞれの端子についてテスト
パターンを与える回路相互間、および出力信号を測定す
るための回路相互間に、遅延時間のばらつきが生じるこ
ととなり、入出力タイミングの精度の低下を招いてしま
う。

【０００４】このため、一般に半導体検査装置は、一定
期間ごとに遅延時間のばらつきを測定し補正することに
より入出力タイミングの精度を向上させるという、いわ
ば自己診断機能を有している。

【０００５】以下に、従来の半導体検査装置の自己診断
機能について説明する。図２は従来の半導体検査装置を
示す構成図である。図２において、１はテストパターン
を検査する半導体装置に与えるドライバ回路、４は予め
設定されたハイレベル入力電圧(Ｖ_IH)２または予め設定
されたローレベル入力電圧(Ｖ_IL)３を出力する出力回
路、５は入力された信号を一定時間遅延して出力する遅
延回路、６は半導体装置から出力された信号と期待値と
を比較するコンパレータ回路、９は予め設定されたハイ
レベル出力電圧(Ｖ_OH)７または予め設定されたローレベ
ル出力電圧(Ｖ_OL)８と、入力されたテストパターンとの
比較をする比較器、10は入力信号を一定時間遅延して出
力する遅延回路、11はテストパターンを発生するパター
ン発生器、12はテストパターンを与えるタイミングを発
生するタイミング発生器、13は、ドライバ回路１へ出力
するテストパターンを整形する波形フォーマッタおよび
期待値と、コンパレータ回路６の出力する信号とを比較
する論理比較回路である波形比較回路、14はドライバ回
路１とコンパレータ回路６からなり半導体装置の入出力
端子と接続される機能判定回路である。

【０００６】なお、図面では省略しているが、半導体装
置の入出力端子の数だけの機能判定回路14が設けられて
いる。

【０００７】この半導体検査装置の機能テストでは、パ
ターン発生器11で発生されたテストパターンがタイミン
グ発生器12および波形比較回路13を介してドライバ回路
１に入力される。さらに、テストパターンは遅延回路５
で一定時間遅延されたのち出力回路４に入力され、出力
回路４では予め設定されたハイレベル入力電圧(Ｖ_IH)２
またはローレベル入力電圧(Ｖ_IL)３のテストパターンと
して半導体装置に与えられる。そして、半導体装置から
出力された信号はコンパレータ回路６に入力され、予め
設定されたハイレベル出力電圧(Ｖ_OH)７またはローレベ
ル出力電圧(Ｖ_OL)８と比較されて、その結果が波形比較
回路13に入力され、期待値と一致していれば機能が正常
であると判断する。

【０００８】次に、この半導体検査装置の自己診断機能
について説明する。まず、ドライバ回路１から出力され
たテストパターンの信号がそのままコンパレータ回路６
に入力され、期待値の入出力タイミングと比較される。
その入出力タイミングの差が一定量(全ての機能判定回
路14のドライバ回路１からコンパレータ回路６への入出
力タイミングの差が一致するよう)になるように、ドラ
イバ回路１とコンパレータ回路６の各遅延回路５，10の
遅延量を設定する。これにより、環境変化による遅延時
間のばらつきを吸収することができ、半導体装置の正常
な検査を行うことができる。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うな構成の半導体検査装置の自己診断機能では半導体検
査装置の各入出力端子ごと、つまり機能判定回路内のド
ライバ回路とコンパレータ回路という絶対的な意味では
タイミング精度を補正できるものであったが、入力端子
相互間の入出力タイミングを補正することはできなかっ
た。

【００１０】すなわち、半導体検査装置の各入出力端子
ごとのドライバ回路とコンパレータ回路といういわば閉
じた回路では入出力タイミングは補正されることになる
が、半導体検査装置の各入出力端子相互間のドライバ回
路からコンパレータ回路については入出力タイミングを
補正することはできないという問題があった。

【００１１】本発明は、前記従来技術の問題を解決する
ものであり、半導体検査装置の入出力端子ごとのドライ
バ回路からコンパレータ回路に至るまでの入出力タイミ
ング、および各入出力端子相互間のドライバ回路からコ
ンパレータ回路への入出力タイミングを補正し、各入出
力端子の入出力タイミングの精度を向上させることがで
きる半導体検査装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】この目的を達成するため
に、本発明に係る半導体検査装置は、検査信号の発生手
段と、各入出力端子ごとに設けられた検査信号を遅延出
力する出力手段と検査信号を遅延入力する入力手段から
なる判定手段と、出力したのち再び入力した検査信号の
タイミングを比較する比較手段とを備えた複数の入出力
端子を有し、出力手段と入力手段に検査信号の入出力方
向を切り換える手段を設けて構成したものである。

【００１３】前記構成によれば、切り換え手段により判
定手段内の出力手段から入力手段への検査信号の入出力
タイミングを測定し補正することで期待値と一致させる
とともに、判定手段の出力手段から隣接する他の判定手
段の入力手段へ、または隣接する他の判定手段の出力手
段から判定手段の入力手段への検査信号の入出力タイミ
ングを測定し補正することにより、各入力端子間の信号
入出力タイミングを一致させることができる。

【００１４】

【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態を詳細に説明する。図１は本発明の一実施の
形態における半導体検査装置を示す構成図である。ここ
で、前記従来例を示す図２で説明した構成部材に対応す
る同一作用効果のものには同じ符号を付してある。図１
において、１は出力手段であるドライバ回路、２はハイ
レベル入力電圧(Ｖ_IH)、３はローレベル入力電圧
(Ｖ_IL)、４は出力回路、５は遅延回路、６は入力手段で
あるコンパレータ回路、７はハイレベル出力電圧
(Ｖ_OH)、８はローレベル出力電圧(Ｖ_OL)、９は比較器、
10は遅延回路、11はパターン発生器、12はタイミング発
生器、13は比較手段である波形比較回路、14は判定手段
である機能判定回路、20〜23は各ドライバ回路１とコン
パレータ回路６の入出力を切り換える手段であるスイッ
チ、24，25は半導体検査装置の入出力端子である。

【００１５】以上のように構成された半導体検査装置の
自己診断機能の動作について説明する。また、実際には
各機能判定回路14は検査対象の半導体装置の入出力端子
の数だけ設けられているが、ここでは２つの機能判定回
路14(入出力端子24，25)を例とする。このため、図１で
は図示していないが、入出力端子24，25の２つの機能判
定回路14を例としているため、スイッチ20のｂ側とスイ
ッチ23のｂ側は接続されている。

【００１６】まず、半導体検査装置の入出力端子24の機
能判定回路14において、接続されるドライバ回路１から
コンパレータ回路６に至るまでの入出力タイミングを補
正する場合、スイッチ20，21をａ側に切り換えることに
より従来の半導体検査装置と同様に、ドライバ回路１と
コンパレータ回路６とを接続して入出力タイミングの誤
差を測定する。また、半導体検査装置の入出力端子25に
おいて、接続されるドライバ回路１からコンパレータ回
路６に至るまでの入出力タイミングを補正する場合も同
様にスイッチ22，23をａ側に切り換え、入出力タイミン
グの誤差を測定する。これは、ドライバ回路１からコン
パレータ回路６に至るまでの絶対的な入出力タイミング
の誤差を測定することとなる。

【００１７】次に、入出力端子24と入出力端子25の相互
間のドライバ回路１からコンパレータ回路６への入出力
タイミングを補正する場合について説明する。

【００１８】初めに、相互間の入出力タイミングを補正
する場合として、入出力端子25のドライバ回路１から入
出力端子24のコンパレータ回路６を接続するために、ス
イッチ21，22をｂ側に切り換える。なお、図１では省略
されているが、半導体装置に接続する半導体検査装置の
他の入出力端子に対応したスイッチも同様に切り換え
る。半導体検査装置の入出力端子25のドライバ回路１か
ら、入出力端子24のコンパレータ回路６にテストパター
ンの信号を与えることにより、タイミング精度の誤差を
測定する。これは、半導体検査装置の任意の入出力端子
のドライバ回路１から、隣の入出力端子のコンパレータ
回路６へのテストパターンを与えることにより、入出力
端子25のドライバ回路１から入出力端子24のコンパレー
タ回路６への相対的なタイミング誤差を測定しているこ
ととなる。

【００１９】次に、入出力端子24のドライバ回路１から
入出力端子25のコンパレータ回路６のタイミング精度を
補正する場合は、スイッチ20，23をｂ側に切り換えて前
記と同様にタイミング精度の誤差を測定する。これは、
入出力端子24のドライバ回路１から入出力端子25のコン
パレータ回路６への相対的なタイミング精度の誤差を測
定していることとなる。

【００２０】最後に、入出力タイミングの誤差を測定し
た後の補正について説明する。入出力タイミングの補正
は、それぞれの半導体検査装置の入出力端子のドライバ
回路１からコンパレータ回路６に至るまでの絶対的な入
出力タイミングの誤差を、ドライバ回路１およびコンパ
レータ回路６の相対的な入出力タイミングの誤差の比で
調整し、すべての絶対的な入出力タイミングの誤差が一
致するようにして実現する。

【００２１】具体的には、ドライバ回路１からコンパレ
ータ回路６に至るまでの絶対的な入出力タイミングの誤
差が、測定により１nsと0.7nsのものがある場合、0.7ns
のドライバ回路１とコンパレータ回路６の遅延回路５，
10の遅延量の和が0.3ns(１ns−0.7ns)となるようにする
ことで、入出力タイミングの精度を向上させる。

【００２２】そして、このドライバ回路１の相対的な入
出力タイミングの誤差が0.1ns、コンパレータ回路６の
相対的な入出力タイミングの誤差が0.3nsである場合、
１：３の比つまり、0.1nsの遅延量をドライバ回路１の
遅延回路５に、0.3nsの遅延量をコンパレータ回路６の
遅延回路10に与える。これにより、ドライバ回路１から
コンパレータ回路６に至るまでの絶対的な入出力タイミ
ングの精度を向上させることができるとともに、ドライ
バ回路１，コンパレータ回路６の相対的な入出力タイミ
ングの精度も向上させることができる。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
機能判定回路内のドライバ回路とコンパレータ回路によ
る絶対的な入出力タイミングと隣接する機能判定回路の
ドライバ回路とコンパレータ回路による相対的な入出力
タイミングを測定することにより、全入出力端子の機能
測定回路の入出力タイミングの精度を絶対精度かつ相対
精度を保証する補正を行うことができ、半導体装置の機
能テストを高精度で行える半導体検査装置を実現できる
という効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施の形態における半導体検査装置
を示す構成図である。

【図２】従来の半導体検査装置を示す構成図である。

【符号の説明】

１…ドライバ回路、 ２…ハイレベル入力電圧、 ３…
ローレベル入力電圧、４…出力回路、 ５，10…遅延回
路、 ６…コンパレータ回路、 ７…ハイレベル出力電
圧、 ８…ローレベル出力電圧、 ９…比較器、 11…
パターン発生器、 12…タイミング発生器、 13…波形
比較回路、 14…機能判定回路、 20〜23…スイッチ、
24，25…入出力端子。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の入力端子を有する半導体検査装置
   の任意の端子において出力される検査信号を入力して、
   該検査信号の入出力タイミングを測定することにより前
   記入出力タイミングを補正して期待値と一致させるとと
   もに、前記任意の端子から他の端子へ、または他の端子
   から前記任意の端子へ出力される検査信号を入力し、該
   検査信号のタイミングを測定し補正することにより各入
   出力端子間の信号入出力タイミングを一致させることを
   特徴とする半導体検査装置。
2. 【請求項２】 検査信号の発生手段と、各入出力端子ご
   とに設けられた前記検査信号を遅延出力する出力手段と
   前記検査信号を遅延入力する入力手段からなる判定手段
   と、出力したのち再び入力した前記検査信号のタイミン
   グを比較する比較手段とを備えた複数の入出力端子を有
   する半導体検査装置において、 前記出力手段と前記入力手段に前記検査信号の入出力方
   向を切り換える手段を設け、該手段の切り換えにより前
   記判定手段内の前記出力手段から前記入力手段への前記
   検査信号の入出力タイミングを測定し補正することで期
   待値と一致させるとともに、前記判定手段の前記出力手
   段から隣接する他の判定手段の前記入力手段へ、または
   隣接する他の判定手段の前記出力手段から前記判定手段
   の前記入力手段への前記検査信号の入出力タイミングを
   測定し補正することにより、各入出力端子間の信号入出
   力タイミングを一致させることを特徴とする半導体検査
   装置。