KR101315499B1 - 시험 장치, 교정 방법 및 프로그램 - Google Patents

시험 장치, 교정 방법 및 프로그램 Download PDF

Info

Publication number
KR101315499B1
KR101315499B1 KR1020117022744A KR20117022744A KR101315499B1 KR 101315499 B1 KR101315499 B1 KR 101315499B1 KR 1020117022744 A KR1020117022744 A KR 1020117022744A KR 20117022744 A KR20117022744 A KR 20117022744A KR 101315499 B1 KR101315499 B1 KR 101315499B1
Authority
KR
South Korea
Prior art keywords
terminal group
group
reference phase
delay amount
output
Prior art date
Application number
KR1020117022744A
Other languages
English (en)
Other versions
KR20110132412A (ko
Inventor
노리요시 코주카
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110132412A publication Critical patent/KR20110132412A/ko
Application granted granted Critical
Publication of KR101315499B1 publication Critical patent/KR101315499B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스에 신호를 출력하는 복수의 드라이버를 가지는 제1 단자 그룹 및 제2 단자 그룹과, 제1 단자 그룹 내의 하나의 드라이버 및 제2 단자 그룹 내의 하나의 드라이버로부터 출력되는 신호의 지연량을 공통으로 설정하는 제1 공통 설정부와, 제1 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 제1 공통 설정부가 설정한 지연량의 설정값, 및 제2 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 제1 공통 설정부가 설정한 지연량의 설정값에 기초하여, 제1 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상과 제2 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상을 접근시키는 그룹간 조정부를 포함하는 시험 장치를 제공한다.

Description

시험 장치, 교정 방법 및 프로그램{TEST APPARATUS, METHOD FOR CORRECTING AND PROGRAM}
본 발명은, 시험 장치, 교정 방법 및 프로그램에 관한 것이다.
시험 장치는, 시험 주기마다, 기준 위상으로부터 지정된 시간이 지연된 타이밍에, 지정된 파형의 시험 신호를 출력한다. 또한, 시험 장치는, 기준 위상으로부터 지정된 시간이 지연된 타이밍에, 피시험 디바이스로부터의 응답 신호의 값을 취득한다. 또한, 시험 장치는, 피시험 디바이스와 신호를 주고 받는 다수의 신호 입출력부를 구비한다. 복수의 신호 입출력부는, 시험에 앞서 서로의 기준 위상이 일치하도록 조정된다(특허 문헌 1).
특허 제3565837호 명세서
그런데, 복수의 신호 입출력부는, 복수의 기판에 분산하여 설치된다. 2개의 신호 입출력부간의 기준 위상의 위상차는, 기판마다의 조건(예를 들면, 커넥터의 감합 조건 등)의 차이로부터, 동일 기판 내의 경우보다도, 기판이 다른 경우가 커지기 쉽다.
여기서, 시험 장치는, 복수의 신호 입출력부의 기준 위상을 일치시키는 경우, 복수의 신호 입출력부를 그룹마다(예를 들면 기판마다)로 나누어, 우선, 그룹 내에서 신호 입출력부의 기준 위상을 조정하고, 계속하여 그룹 사이에서 신호 입출력부의 기준 위상을 조정한다. 이에 의해, 시험 장치는, 양호한 효율로 복수의 신호 입출력부의 기준 위상을 일치시킬 수 있다.
여기서, 2 단계로 조정을 실시하는 경우, 시험 장치는, 그룹 내에서 신호 입출력부의 기준 위상을 조정하기 위한 교정용 보드와, 그룹 사이에서 신호 입출력부의 기준 위상을 조정하기 위한 교정용 보드가 필요하다. 그룹 내에서의 조정용의 교정용 보드는, 일례로서 그룹 내의 인접하는 단자끼리 쇼트하는 배선이 설치된다. 시험 장치는, 이러한 교정용 보드를 이용하여, 서로 접속된 2개의 신호 입출력부의 사이의 기준 위상을 순차적으로 일치시켜 간다. 이에 의해, 시험 장치는, 그룹 내의 모든 신호 입출력부의 기준 위상을 일치시킬 수 있다.
한편, 그룹 사이에서의 조정용의 교정용 보드는, 일례로서 다른 그룹 사이의 복수의 단자끼리 일대일로 쇼트하는 배선이 설치되어 있다. 시험 장치는, 이러한 교정용 보드를 이용하여, 다른 그룹 사이에 서로 접속된 2개의 신호 입출력부의 페어의 기준 위상의 차이를 산출한다. 그리고, 시험 장치는, 일방의 그룹 내의 복수의 신호 입출력부의 기준 위상의 각각을, 복수의 페어의 기준 위상의 차이의 평균만큼 쉬프트시킨다. 이에 의해, 시험 장치는, 다른 그룹 사이의 복수의 신호 입출력부의 기준 위상을 일치시킬 수 있다.
그러나, 이와 같이 2 단계로 조정을 실시하면, 기준 위상을 조정하기 위해서 시험 장치 본체에 부착하는 교정용 보드가 적어도 2 종류 필요하게 된다. 따라서, 교정용 보드의 부착 작업 시간 및 교정용 보드 비용 등이 커지게 되어, 그 결과, 시험 코스트가 커져 버린다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 상기 피시험 디바이스에 신호를 출력하는 복수의 드라이버를 가지는 제1 단자 그룹 및 제2 단자 그룹과, 상기 제1 단자 그룹 내의 하나의 드라이버 및 상기 제2 단자 그룹 내의 하나의 드라이버로부터 출력되는 신호의 지연량을 공통으로 설정하는 제1 공통 설정부와, 상기 제1 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제1 공통 설정부가 설정한 지연량의 설정값, 및 상기 제2 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제1 공통 설정부가 설정한 지연량의 설정값에 기초하여, 상기 제1 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상과 상기 제2 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상을 접근시키는 그룹간 조정부를 포함하는 시험 장치를 제공한다. 또한, 이러한 시험 장치를 교정하는 교정 방법 및 프로그램을 제공한다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 실시 형태에 관한 시험 장치(10)의 하드웨어 구성을 피시험 디바이스(300)와 함께 도시한다.
도 2는 본 실시 형태에 관한 시험 장치(10)의, 교정시에 있어서의 기능 구성을 도시한다.
도 3은 입출력부(30)의 구성의 일례를 나타낸다.
도 4는 동일한 신호를 출력하는 2개의 입출력부(30)의 구성의 일례를 도시한다.
도 5는 본 실시 형태에 관한 시험 장치(10)의 교정 처리 플로우를 나타낸다.
도 6은 단계 S11 처리의 신호 흐름을 나타낸다.
도 7은 단계 S12 처리의 신호 흐름을 나타낸다.
도 8은 단계 S13 처리의 신호 흐름을 나타낸다.
도 9는 첫 번째의 단자 그룹의 지연량의 설정값의 평균을 0으로 한 경우에, 단자 그룹 내에서 기준 위상의 조정이 수행된 후의 첫 번째에서 세 번째의 단자 그룹의 지연량의 설정값의 일례를 나타낸다.
도 10은 도 9의 내용에 더하여, 네 번째의 단자 그룹의 지연량의 설정값을 기준으로 한 첫 번째의 단자 그룹의 지연량의 설정값의 일례를 나타낸다.
도 11은 단계 S12의 다른 처리의 접속예를 나타낸다.
도 12는 본 실시 형태에 관한 컴퓨터(1900)의 하드웨어 구성의 일례를 나타낸다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따르는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은 본 실시 형태에 관한 시험 장치(10)의 하드웨어 구성을 피시험 디바이스(300)와 함께 도시한다. 본 실시 형태에 관한 시험 장치(10)는, 피시험 디바이스(DUT)(300)를 시험한다. 시험 장치(10)는, 본체부(12)와, 접속부(14)와, 제어 장치(16)를 구비한다.
본체부(12)는, 복수의 시험 모듈(18)을 탑재한다. 복수의 시험 모듈(18)의 각각은, 시험 프로그램을 실행하고, 피시험 디바이스(300)와의 사이에 신호를 송수신 하여 피시험 디바이스(300)를 시험한다.
더욱 상세하게는, 복수의 시험 모듈(18)의 각각은, 시험 주기마다, 기준 위상으로부터 지정된 시간이 지연된 타이밍에, 지정된 파형의 시험 신호를 출력한다. 또한, 복수의 시험 모듈(18)의 각각은, 기준 위상으로부터 지정된 시간이 지연된 타이밍에, 피시험 디바이스(300)로부터의 응답 신호의 값을 취득한다.
접속부(14)는, 본체부(12)에 재치된다. 접속부(14)는, 피시험 디바이스(300)을 탑재해, 복수의 시험 모듈(18) 및 피시험 디바이스(300)와의 사이를 접속한다. 접속부(14)는, 일례로서 본체부(12)에 재치되는 보드 등이어도 된다.
제어 장치(16)는, 본체부(12)에 탑재된 시험 모듈(18)을 제어하여, 복수의 시험 모듈(18)에 피시험 디바이스(300)의 시험을 실행시킨다. 더욱이, 제어 장치(16)는, 시험에 앞서, 복수의 시험 모듈(18)의 각각을 교정한다. 더욱 상세하게는, 제어 장치(16)는, 교정시에, 복수의 시험 모듈(18)의 각각의 기준 위상을 서로 일치시킨다.
도 2는 본 실시 형태에 관한 시험 장치(10)의, 교정시에서의 기능 구성을 나타낸다. 시험 장치(10)는, 제1 단자 그룹(21)과, 제2 단자 그룹(22)과, 제3 단자 그룹(23)과, 복수의 제1 개별 설정부(31)와, 복수의 제2 개별 설정부(32)와, 복수의 제3 개별 설정부(33)와, 적어도 하나의 제1 공통 설정부(41)와, 적어도 하나의 제2 공통 설정부(42)와, 단자 조정부(54)와, 그룹내 조정부(56)와, 그룹간 조정부(58)를 구비한다.
또한, 단자 조정부(54), 그룹내 조정부(56) 및 그룹간 조정부(58)는, 일례로서 제어 장치(16)에 의해 실현된다. 나머지의 부재는, 일례로서 본체부(12) 내의 시험 모듈(18) 내에 실현된다. 또한, 교정시에서는, 시험 모듈(18)에 대신하여, 교정용 접속부(19)가 본체부(12)에 부착된다.
제1 단자 그룹(21), 제2 단자 그룹(22) 및 제3 단자 그룹(23)의 각각은, 복수의 입출력부(30)를 가진다. 복수의 입출력부(30)의 각각은, 하나 또는 복수의 피시험 디바이스(300)의 단자의 각각에 대응하여 설치된다. 복수의 입출력부(30)의 각각은, 피시험 디바이스(300)의 단자에 신호를 출력하는 드라이버 및 단자로부터 신호를 입력받는 컴퍼레이터를 가진다. 그리고, 복수의 입출력부(30)의 각각은, 피시험 디바이스(300)의 대응하는 단자와의 사이에 신호를 입출력하여, 피시험 디바이스(300)를 시험한다. 또한, 입출력부(30)의 구성의 일례는, 도 3 및 도 4에서 더 설명한다.
제1 공통 설정부(41)는, 제1 단자 그룹(21) 내의 어느 하나의 입출력부(30)에 대응하여 설치된다. 제1 공통 설정부(41)는, 제1 단자 그룹(21) 내의 하나의 입출력부(30) 내의 드라이버로부터 출력되는 신호의 지연량, 및 제1 단자 그룹(21) 내의 하나의 입출력부(30) 내의 컴퍼레이터가 신호를 입력받는 타이밍의 지연량을 설정한다.
여기서, 제1 공통 설정부(41)가 지연량을 조정하는 제1 단자 그룹(21) 내의 하나의 입출력부(30) 내의 드라이버는, 제2 단자 그룹(22) 내의 어느 하나의 입출력부(30) 내의 드라이버와 동일한 신호를 출력한다. 따라서, 제1 공통 설정부(41)는, 제1 단자 그룹(21) 내의 하나의 드라이버로부터 출력되는 신호의 지연량 및 제2 단자 그룹(22) 내의 하나의 드라이버로부터 출력되는 신호의 지연량을, 공통으로 설정한다.
예를 들면, 제1 공통 설정부(41)가 지연량을 조정하는 제1 단자 그룹(21) 내의 하나의 드라이버 및 제2 단자 그룹(22) 내의 어느 하나의 드라이버에는, 공통의 지연 회로로부터 신호가 주어진다. 그리고, 이 경우에는, 제1 공통 설정부(41)는, 제1 단자 그룹(21) 내의 하나의 드라이버 및 제2 단자 그룹(22) 내의 하나의 드라이버에 대하여 공통으로 주어지는 신호를 지연하는 지연 회로의 지연량을 설정한다.
또한, 제2 공통 설정부(42)는, 제2 단자 그룹(22) 내의 어느 하나의 입출력부(30)에 대응하여 설치된다. 제2 공통 설정부(42)는, 제2 단자 그룹(22) 내의 하나의 입출력부(30) 내의 드라이버로부터 출력되는 신호의 지연량, 및 제2 단자 그룹(22) 내의 하나의 입출력부(30) 내의 컴퍼레이터가 신호를 입력받는 타이밍의 지연량을 설정한다.
여기서, 제2 공통 설정부(42)가 지연량을 조정하는 제2 단자 그룹(22) 내의 하나의 입출력부(30) 내의 드라이버는, 제3 단자 그룹(23) 내의 어느 하나의 입출력부(30) 내의 드라이버와 동일한 신호를 출력한다. 따라서, 제2 공통 설정부(42)는, 제2 단자 그룹(22) 내의 하나의 드라이버로부터 출력되는 신호의 지연량 및 제3 단자 그룹(23) 내의 하나의 드라이버로부터 출력되는 신호의 지연량을, 공통으로 설정한다.
예를 들면, 제2 공통 설정부(42)가 지연량을 조정하는 제2 단자 그룹(22) 내의 하나의 드라이버 및 제3 단자 그룹(23) 내의 어느 하나의 드라이버에는, 공통의 지연 회로로부터 신호가 주어진다. 그리고, 이 경우에는, 제2 공통 설정부(42)는, 제2 단자 그룹(22) 내의 하나의 드라이버 및 제3 단자 그룹(23) 내의 하나의 드라이버에 대해서 공통으로 주어지는 신호를 지연하는 지연 회로의 지연량을 설정한다.
예를 들면, 해당 시험 장치(10)가 복수의 피시험 디바이스(300)를 병행하여 시험하는 구성인 경우이면, 제1 공통 설정부(41) 및 제2 공통 설정부(42)는, 복수의 피시험 디바이스(300)에 동일한 신호(예를 들면 어드레스 신호)를 주기 위한 복수의 드라이버에 대응하여 설치되어도 된다.
복수의 제1 개별 설정부(31)의 각각은, 제1 단자 그룹(21) 내의 제1 공통 설정부(41)가 대응하는 하나의 입출력부(30) 이외의 복수의 입출력부(30)의 각각에 대응하여 설치된다. 복수의 제2 개별 설정부(32)의 각각은, 제2 단자 그룹(22) 내의 제2 공통 설정부(42)가 대응하는 하나의 입출력부(30) 이외의 복수의 입출력부(30)의 각각에 대응하여 설치된다. 복수의 제3 개별 설정부(33)의 각각은, 제3 단자 그룹(23) 내의 복수의 입출력부(30)의 각각에 대응하여 설치된다.
그리고, 복수의 제1 개별 설정부(31), 복수의 제2 개별 설정부(32) 및 복수의 제3 개별 설정부(33)는, 대응하는 입출력부(30) 내의 드라이버로부터 출력되는 신호의 지연량, 및 대응하는 입출력부(30) 내의 컴퍼레이터가 신호를 입력받는 타이밍의 지연량을 설정한다. 또한, 복수의 제2 개별 설정부(32) 및 복수의 제3 개별 설정부(33)는, 대응하는 입출력부(30) 내의 드라이버의 지연량이, 제1 공통 설정부(41) 또는 제2 공통 설정부(42)에 의해 설정되는 경우에는, 컴퍼레이터가 신호를 입력받는 타이밍만의 지연량을 설정한다.
단자 조정부(54)는, 복수의 입출력부(30)의 각각마다, 드라이버로부터 출력하는 신호의 기준 위상과, 컴퍼레이터가 신호를 입력받는 타이밍의 기준 위상을 서로 접근시켜 일치시킨다.
그룹내 조정부(56)는, 제1 공통 설정부(41) 및 복수의 제1 개별 설정부(31)의 각각이 설정하는 지연량을 조정하여, 제1 단자 그룹(21) 내의 복수의 드라이버의 각각으로부터 출력되는 신호의 기준 위상을 서로 접근시켜 일치시킨다. 더욱이, 그룹내 조정부(56)는, 제1 공통 설정부(41) 및 복수의 제2 개별 설정부(32)의 각각이 설정하는 지연량을 조정하여, 제2 단자 그룹(22) 내의 복수의 드라이버의 각각으로부터 출력되는 신호의 기준 위상을 서로 접근시켜 일치시킨다.
그룹간 조정부(58)는, 제1 단자 그룹(21) 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상과 제2 단자 그룹(22) 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상을 접근시켜 일치시킨다. 더욱이, 그룹간 조정부(58)는, 제2 단자 그룹(22) 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상과 제3 단자 그룹(23) 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상을 접근시켜 일치시킨다.
또한, 시험 장치(10)는, 4 이상의 복수의 단자 그룹을 구비한 구성이어도 된다. 이 경우에, 복수의 단자 그룹의 각각은, 제1 단자 그룹(21) 및 제2 단자 그룹(22)과 같은 기능 및 구성을 가진다.
또한, 4 이상의 복수의 단자 그룹을 구비한 경우, 시험 장치(10)는, 복수의 단자 그룹의 각각에 대응한 복수의 개별 설정부 및 적어도 하나의 공통 설정부를 구비한다. 복수의 개별 설정부의 각각은, 제1 개별 설정부(31), 제2 개별 설정부(32) 및 제3 개별 설정부(33)와 같은 기능 및 구성을 가진다. 또한, 적어도 하나의 공통 설정부는, 제1 공통 설정부(41) 및 제2 공통 설정부(42)와 같은 기능 및 구성을 가진다.
또한, 4 이상의 복수의 단자 그룹을 구비한 단자 조정부(54)는, 복수의 단자 그룹 내의 모든 입출력부(30)의 각각마다, 드라이버로부터 출력하는 신호의 기준 위상과, 컴퍼레이터가 신호를 입력받는 타이밍의 기준 위상을 서로 접근시켜 일치시킨다. 또한, 그룹내 조정부(56)는, 복수의 단자 그룹의 각각마다, 단자 그룹 내의 복수의 입출력부(30)의 기준 위상을 서로 접근시켜 일치시킨다. 또한, 그룹간 조정부(58)는, 복수의 단자 그룹 사이의 복수의 입출력부(30)의 기준 위상을 서로 접근시켜 일치시킨다.
도 3은 입출력부(30)의 구성의 일례를 나타낸다. 입출력부(30)는 드라이버(60)와, 컴퍼레이터(62)와, 패턴 발생기(64)와, 타이밍 발생기(66)와, 출력측 지연 회로(68)와, 파형 성형부(70)와, 취득측 지연 회로(72)와, 취득부(74)와, 판정부(76)를 포함한다.
드라이버(60)는, 파형 성형부(70)로부터 주어진 논리 신호에 따른 전압 레벨의 신호를, 피시험 디바이스(300)의 대응하는 단자로 공급한다. 컴퍼레이터(62)는, 피시험 디바이스(300)의 대응하는 단자로부터 신호를 입력받고, 입력된 신호의 전압 레벨에 따른 논리값을 나타내는 논리 신호를 생성한다. 컴퍼레이터(62)는, 생성한 논리 신호를 취득부(74)에 준다. 또한, 드라이버(60)가 신호를 출력하는 단자 및 컴퍼레이터(62)가 신호를 입력받는 단자는 동일하다.
패턴 발생기(64)는, 해당 입출력부(30)로부터 발생하는 신호의 파형 및 발생 타이밍을 지정하는 논리 패턴을 발생한다. 또한, 패턴 발생기(64)는, 해당 입출력부(30)가 입력받는 신호의 기대값 및 신호를 취득하는 취득 타이밍을 지정하는 기대 패턴을 발생한다. 패턴 발생기(64)는, 발생한 논리 패턴을, 시험 주기마다 파형 성형부(70)에 공급한다. 또한, 패턴 발생기(64)는, 발생한 기대 패턴을 판정부(76)에 공급한다.
타이밍 발생기(66)는, 해당 입출력부(30)가 신호를 출력하는 타이밍을 지정하기 위한 타이밍 신호를 발생한다. 또한, 타이밍 발생기(66)는, 해당 입출력부(30)가 신호의 값을 입력받는 타이밍을 지정하기 위한 스트로브 신호를 발생한다. 타이밍 발생기(66)는, 일례로서 시험 주기마다, 타이밍 신호 및 스트로브 신호를 발생한다. 타이밍 발생기(66)는, 타이밍 신호를 출력측 지연 회로(68)로 공급하고, 스트로브 신호를 취득측 지연 회로(72)로 공급한다.
출력측 지연 회로(68)는, 타이밍 발생기(66)로부터 시험 주기마다 공급되는 타이밍 신호를, 기준 위상으로부터, 지정된 발생 타이밍에 따른 지연량만큼 지연하여 파형 성형부(70)에 공급한다. 또한, 출력측 지연 회로(68)는, 제1 개별 설정부(31), 제2 개별 설정부(32) 또는 제3 개별 설정부(33)로부터 지연량의 설정값이 주어진다. 출력측 지연 회로(68)는, 기준 위상을 주어진 설정값에 따른 위상으로 설정한다.
파형 성형부(70)는, 출력측 지연 회로(68)에 의해 지연된 타이밍 신호의 타이밍에, 패턴 발생기(64)에 의해 지정된 파형의 논리 신호를 발생한다. 파형 성형부(70)는, 발생한 논리 신호를 드라이버(60)로 공급한다.
취득측 지연 회로(72)는, 타이밍 발생기(66)로부터 시험 주기마다 공급되는 스트로브 신호를, 기준 위상으로부터, 지정된 취득 타이밍에 따른 지연량만큼 지연 하여 취득부(74)에 공급한다. 또한, 취득측 지연 회로(72)는, 제1 개별 설정부(31), 제2 개별 설정부(32) 또는 제3 개별 설정부(33)로부터 지연량의 설정값이 주어진다. 취득측 지연 회로(72)는, 기준 위상을 주어진 설정값에 따른 위상으로 설정한다.
취득부(74)는, 취득측 지연 회로(72)에 의해 지연된 스트로브 신호의 타이밍 에, 컴퍼레이터(62)로부터 출력된 논리 신호의 논리값을 취득한다. 취득부(74)는, 취득한 논리값을 판정부(76)로 공급한다.
판정부(76)는, 취득부(74)에 의해 취득된 논리값을, 패턴 발생기(64)에 의해 지정된 기대값과 일치하는지 여부를 비교한다. 취득부(74)는, 비교 결과를 패턴 발생기(64), 제어 장치(16) 또는 제어 장치(16)로부터 판독 가능한 메모리 등에 공급한다.
도 4는 동일한 신호를 출력하는 2개의 입출력부(30)의 구성의 일례를 나타낸다. 제2 단자 그룹(22) 내의 복수의 입출력부(30) 중 어느 하나의 입출력부(30)는, 제1 단자 그룹(21) 내의 어느 하나의 입출력부(30)와 동일한 신호를 출력한다. 이 경우, 제2 단자 그룹(22) 내의 하나의 입출력부(30)는, 출력측 지연 회로(68) 및 파형 성형부(70)를 갖지 않는 구성이 된다.
그리고, 이 경우, 제2 단자 그룹(22) 내의 하나의 입출력부(30) 내에서의 드라이버(60)는, 제1 단자 그룹(21) 내의 하나의 입출력부(30) 내의 파형 성형부(70)로부터 신호를 받는다. 따라서, 제1 공통 설정부(41)는, 제1 단자 그룹(21) 내의 하나의 입출력부(30) 내의 드라이버(60), 및 제2 단자 그룹(22) 내의 하나의 입출력부(30) 내의 드라이버(60)로부터 출력되는 신호의 지연량을 공통으로 설정할 수 있다.
또한, 마찬가지로, 제3 단자 그룹(23) 내의 복수의 입출력부(30) 중 어느 하나의 입출력부(30)는, 제2 단자 그룹(22) 내의 어느 하나의 입출력부(30)와 동일한 신호를 출력한다. 이 경우, 제3 단자 그룹(23) 내의 하나의 입출력부(30)는, 출력측 지연 회로(68) 및 파형 성형부(70)를 갖지 않는 구성이 된다.
그리고, 이 경우, 제3 단자 그룹(23) 내의 하나의 입출력부(30) 내에서의 드라이버(60)는, 제2 단자 그룹(22) 내의 하나의 입출력부(30) 내의 파형 성형부(70)로부터 신호를 받는다. 따라서 제2 공통 설정부(42)는, 제2 단자 그룹(22) 내의 하나의 입출력부(30) 내의 드라이버(60), 및 제3 단자 그룹(23) 내의 하나의 입출력부(30) 내의 드라이버(60)로부터 출력되는 신호의 지연량을 공통으로 설정할 수 있다.
도 5는 본 실시 형태에 관한 시험 장치(10)의 교정 처리 플로우를 나타낸다. 시험 장치(10)는, 시험에 앞서, 이하의 단계 S11 내지 S13의 교정 처리를 순차적으로 실시한다.
우선, 시험 장치(10)는, 해당 시험 장치(10)가 구비한 복수의 입출력부(30)의 각각마다, 드라이버(60)로부터 출력되는 신호의 기준 위상과, 컴퍼레이터(62)가 신호를 취입하는 타이밍의 기준 위상을 일치시킨다(S11). 단계 S11의 처리의 일례에 대해서는, 도 6에서 더 설명한다.
계속하여, 시험 장치(10)는, 단자 그룹마다, 단자 그룹 내에서의 복수의 입출력부(30)의 각각의 기준 위상을, 서로 일치시킨다(S12). 단계 S12의 처리의 일례에 대해서는, 도 7에서 더 설명한다.
계속하여, 시험 장치(10)는, 다른 단자 그룹 사이의 입출력부(30)의 기준 위상을 서로 일치시킨다(S13). 단계 S13의 처리에 대해서는, 도 8 이후에서 더 설명한다. 이상의 처리를 실행함으로써, 시험 장치(10)는, 해당 시험 장치(10) 내의 모든 입출력부(30)의 기준 위상을 서로 일치시킬 수 있다.
도 6은 단계 S11 처리의 신호 흐름을 나타낸다. 단계 S11에서, 단자 조정부(54)는, 복수의 입출력부(30)의 각각에 대하여 다음의 처리를 실행한다.
단자 조정부(54)는, 드라이버(60)로부터 소정 파형의 신호를 출력시킨다. 드라이버(60)로부터 출력된 신호는, 루프백되어 해당 입출력부(30) 내의 컴퍼레이터(62)에게 주어진다. 그리고, 단자 조정부(54)는, 출력한 소정 파형의 신호를, 배선분 지연한 시간에 취득부(74)가 취득하도록, 출력측 지연 회로(68) 또는 취득측 지연 회로(72)에게 주는 지연량의 설정값을 변경한다.
이에 의해, 단자 조정부(54)는, 복수의 입출력부(30)마다, 드라이버(60)로부터 출력되는 신호의 기준 위상과, 컴퍼레이터(62)로부터 취입되는 신호의 기준 위상을 일치시킬 수 있다. 또한, 단자 조정부(54)는, 단계 S11의 처리를 실행하는 경우, 입출력부(30)와 피시험 디바이스(300)의 사이의 릴레이를 개방하는 것이 바람직하다.
도 7은 단계 S12 처리의 신호 흐름을 나타낸다. 단계 S12에서, 그룹내 조정부(56)는, 복수의 단자 그룹의 각각(본 예에서는, 제1 단자 그룹(21), 제2 단자 그룹(22) 및 제3 단자 그룹(23)의 각각)에 대해서, 다음의 처리를 실행한다.
우선, 단자 그룹 내의 인접하는 단자 사이를 쇼트하는 교정용 접속부(19)를, 해당 시험 장치(10)에 부착한다. 계속하여, 그룹내 조정부(56)는, 단자 그룹 내의 첫 번째의 입출력부(30)로부터 소정 파형의 신호를 출력시키고, 첫 번째의 입출력부(30)로부터 출력된 소정 파형의 신호를 두 번째의 입출력부(30)가 취득하도록, 신호의 출력 타이밍 또는 취득 타이밍을 초기값으로부터 변화시킨다.
계속하여, 그룹내 조정부(56)는, 단자 그룹 내의 두 번째의 입출력부(30)로부터 소정 파형의 신호를 출력시키고, 두 번째의 입출력부(30)로부터 출력된 소정 파형의 신호를 첫 번째의 입출력부(30)가 취득하도록, 신호의 출력 타이밍 또는 취득 타이밍을 초기값으로부터 변화시킨다. 계속하여, 첫 번째의 입출력부(30)가 출력한 신호를 두 번째의 입출력부(30)가 취득한 경우에 있어서의 초기값으로부터의 타이밍의 변화량과, 두 번째의 입출력부(30)가 출력한 신호를 첫 번째의 입출력부(30)가 취득한 경우에 있어서의 초기값으로부터의 타이밍의 변화량의 차이의 1/2를 산출한다.
그리고, 그룹내 조정부(56)는, 산출 결과에 따른 지연량만큼, 두 번째의 입출력부(30) 내의 출력측 지연 회로(68) 및 취득측 지연 회로(72)에게 주는 지연량의 설정값을 쉬프트시킨다. 이에 의해, 그룹내 조정부(56)는, 첫 번째의 입출력부(30)의 기준 위상과, 두 번째의 입출력부(30)의 기준 위상을 일치시킬 수 있다.
계속하여, 그룹내 조정부(56)는, 두 번째의 입출력부(30)와 세 번째의 입출력부(30)의 사이에도 같은 처리를 실시한다. 또한, 세 번째 이후의 각각의 입출력부(30)와 다음의 입출력부(30)의 사이에도, 같은 처리를 실시한다. 이에 의해, 그룹내 조정부(56)는, 각각의 단자 그룹 내에서, 복수의 드라이버(60)의 각각으로부터 출력되는 신호의 기준 위상을 서로 접근시켜 일치시킬 수 있다. 또한, 그룹내 조정부(56)는, 단계 S12의 처리를 실행하는 경우에는, 처리를 실시하지 않은 입출력부(30)의 입출력 단자를 종단시키는 것이 바람직하다.
도 8은 단계 S13 처리의 신호 흐름을 나타낸다. 단계 S13에서, 그룹간 조정부(58)는 다음의 처리를 실행한다.
우선, 그룹간 조정부(58)는, 제1 단자 그룹(21) 내에서 기준 위상이 조정된 경우에 있어서의 제1 공통 설정부(41)가 설정한 지연량의 설정값을 취득한다. 계속하여, 그룹간 조정부(58)는, 제2 단자 그룹(22) 내에서 기준 위상이 조정된 경우에 있어서의 제1 공통 설정부(41)가 설정한 지연량의 설정값을 취득한다.
계속하여, 그룹간 조정부(58)는, 제1 단자 그룹(21) 내에서 기준 위상이 조정된 경우에 있어서의 제1 공통 설정부(41)가 설정한 지연량의 설정값과, 제2 단자 그룹(22) 내에서 기준 위상이 조정된 경우에 있어서의 제1 공통 설정부(41)가 설정한 지연량의 설정값의 차분값을 산출한다.
계속하여, 그룹간 조정부(58)는, 산출한 차분값에 따른 제1 쉬프트량을 산출한다. 그룹간 조정부(58)는, 제1 공통 설정부(41)가 하나인 경우에는, 예를 들면, 산출한 차분값을 제1 쉬프트량으로 한다. 또한, 해당 시험 장치(10)가 복수의 제1 공통 설정부(41)를 구비한 경우에는, 그룹간 조정부(58)는, 복수의 제1 공통 설정부(41)의 각각에 대하여 산출한 복수의 차분값의 평균을 제1 쉬프트량으로 한다.
그리고, 그룹간 조정부(58)는, 산출한 제1 쉬프트량만큼, 제2 공통 설정부(42) 및 복수의 제2 개별 설정부(32)가 설정하는 지연량의 설정값의 각각을 쉬프트한다. 이에 의해, 그룹간 조정부(58)는, 제1 단자 그룹(21) 내의 복수의 드라이버(60)로부터 출력되는 신호의 기준 위상과, 제2 단자 그룹(22) 내의 복수의 드라이버(60)로부터 출력되는 신호의 기준 위상을 접근시켜 일치시킬 수 있다.
또한, 더하여, 그룹간 조정부(58)는, 제2 단자 그룹(22) 내에서 기준 위상이 조정된 경우에 있어서의 제2 공통 설정부(42)가 설정한 지연량의 설정값을 취득한다. 계속하여, 그룹간 조정부(58)는, 제3 단자 그룹(23) 내에서 기준 위상이 조정된 경우에 있어서의 제2 공통 설정부(42)가 설정한 지연량의 설정값을 취득한다.
계속하여, 그룹간 조정부(58)는, 제2 단자 그룹(22) 내에서 기준 위상이 조정된 경우에 있어서의 제2 공통 설정부(42)가 설정한 지연량의 설정값과, 제3 단자 그룹(23) 내에서 기준 위상이 조정된 경우에 있어서의 제2 공통 설정부(42)가 설정한 지연량의 설정값의 차분값을 산출한다.
계속하여, 그룹간 조정부(58)는, 산출한 차분값에 따른 제2 쉬프트량을 산출한다. 그룹간 조정부(58)는, 제2 공통 설정부(42)가 하나인 경우에는, 예를 들면, 산출한 차분값을 제2 쉬프트량으로 한다. 또한, 해당 시험 장치(10)가 복수의 제2 공통 설정부(42)를 구비하는 경우에는, 그룹간 조정부(58)는, 복수의 제2 공통 설정부(42)의 각각에 대하여 산출한 복수의 차분값의 평균을, 제2 쉬프트량으로 한다.
그리고, 그룹간 조정부(58)는, 산출한 제1 쉬프트량과 제2 쉬프트량을 가산 한 값만큼, 복수의 제3 개별 설정부(33)가 설정하는 지연량의 설정값의 각각을 쉬프트한다. 이것에 의해, 그룹간 조정부(58)는, 제2 단자 그룹(22) 내의 복수의 드라이버(60)로부터 출력되는 신호의 기준 위상과 제3 단자 그룹(23) 내의 복수의 드라이버(60)로부터 출력되는 신호의 기준 위상을 접근시켜 일치시킬 수 있다.
또한, 그룹간 조정부(58)는, 단계 S13에서, 복수의 단자 그룹의 각각의 쉬프트량을 일괄연산으로 산출하여도 된다. 그리고, 그룹간 조정부(58)는, 복수의 단자 그룹의 각각의 입출력부(30)의 지연량의 설정값을 일괄하여 쉬프트시켜도 된다.
이러한 시험 장치(10)에 의하면, 단자 그룹 사이를 조정하기 위한 전용의 교정용 접속부(예를 들면, 다른 그룹 사이의 단자끼리 일대일로 쇼트하는 보드)를 이용하지 않고 , 단자 그룹 사이에서의 기준 위상의 조정을 실시할 수 있다. 이에 의해, 시험 장치(10)에 의하면, 단자 그룹 사이를 조정하기 위한 전용의 교정용 접속부를 교체하는 작업 및 작성 비용을 없앨 수 있으므로, 시험 코스트를 작게 할 수 있다.
도 9는 첫 번째의 단자 그룹의 지연량의 설정값의 평균을 0으로 한 경우에, 단자 그룹 내에서 기준 위상의 조정이 수행된 후의 첫 번째에서 네 번째의 단자 그룹의 지연량의 설정값의 일례를 나타낸다. g 번째의 단자 그룹(g는 1 이상의 정수)과 g+1 번째의 단자 그룹 내의 사이에, 서로 동일한 출력 신호를 출력하는 단자가 nmax개(nmax는 1 이상의 정수) 설치되어 있다고 한다.
이러한 단자 중 g 번째의 단자 그룹 내의 n 번째의 단자(n는 1 이상, nmax 이하의 정수)에서의, 공통 설정부에 의한 지연량의 설정값을 CALDA(Gg, n)로 한다. 또한, 이 단자와 동일한 출력 신호를 출력하는 g+1 번째의 단자 그룹 내의 단자에서의, 공통 설정부에 의한 지연량의 설정값을 CALDA(Gg +1, n)로 한다.
이 경우, g 번째의 단자 그룹과 g+1 번째의 단자 그룹의 사이의 차분값(Diff(Gg, Gg +1))은, 하기의 수학식 1에서 나타내는 값이 된다. 즉, 차분값(Diff(Gg, Gg +1))은, 서로 동일한 신호를 출력하는 단자의 각각의 페어의, g+1 번째의 단자 그룹의 단자의 지연량의 설정값으로부터, g 번째의 단자 그룹의 단자의 지연량의 설정값을 뺀 값의 평균이 된다.
Figure 112011075645799-pct00001
그룹간 조정부(58)는, h 번째 (h는 2 이상, 단자 그룹 수(gmax) 이하의 정수)의 단자 그룹에 대하여, 하기의 수학식 2에 의해 나타내는 쉬프트량(ShiftTime(Gh))을 산출한다. 즉, 그룹간 조정부(58)는, h 번째의 단자 그룹에 대하여, 첫 번째와 두 번째의 단자 그룹 사이의 차분값으로부터, h-1 번째와 h 번째의 단자 그룹 사이의 차분값까지를 누적하여 쉬프트량(ShiftTime(Gh))을 산출한다.
Figure 112011075645799-pct00002
그리고, 그룹간 조정부(58)는, h 번째의 단자 그룹 내의 각 입출력부(30)에 대한 지연량의 설정값을, 산출한 쉬프트량(ShiftTime(Gh))만큼 쉬프트한다. 이에 의해, 그룹간 조정부(58)는, 복수의 단자 그룹 내의 각각의 입출력부(30)의 기준 위상을, 서로 일치시킬 수 있다.
예를 들면, 도 9의 예에서는, 첫 번째의 단자 그룹과 두 번째의 단자 그룹의 사이의 차분값(Diff(G1, G2)), 두 번째의 단자 그룹과 세 번째의 단자 그룹의 사이의 차분값(Diff(G2, G3)), 세 번째의 단자 그룹과 네 번째의 단자 그룹의 사이의 차분값(Diff(G3, G4))은, 아래와 같은 값이 된다.
Diff(G1, G2) = -5.0 ns
Diff(G2, G3) = 9.0 ns
Diff(G3, G4) = -7.0 ns
따라서, 이 경우, 첫 번째의 단자 그룹에 대한 쉬프트량(ShiftTime(G1)), 두 번째의 단자 그룹에 대한 쉬프트량(ShiftTime(G2)), 세 번째의 단자 그룹에 대한 쉬프트량(ShiftTime(G3)) 및 네 번째의 단자 그룹에 대한 쉬프트량(ShiftTime(G4))은, 아래와 같이 된다.
ShiftTime(G1) = 0.0 ns
ShiftTime(G2) = 0.0 ns - 5.0 ns = -5.0 ns
ShiftTime(G3) = 0.0 ns - 5.0 ns + 9.0 ns = 4.0 ns
ShiftTime(G4) = 0.0 ns - 5.0 ns + 9.0 ns - 7.0 ns = -3.0 ns
도 10은 도 9의 내용에 더하여, 네 번째의 단자 그룹의 지연량의 설정값을 기준으로 한 첫 번째의 단자 그룹의 지연량의 설정값의 일례를 나타낸다. 여기서, 단자 그룹 사이의 차분값(Diff(Gg, Gg+1))을 1주(周)분 순회하여 누적한 순회 오차(PeriodicError)가, 측정 오차 등에 의해 생긴다.
순회 오차는, 하기의 수학식 4에 의해 나타낸다. 즉, 순회 오차는, 마지막 단자 그룹의 쉬프트량과, 마지막 단자 그룹과 첫 번째의 단자 그룹의 사이의 차분값을 가산한 값에 의해 나타낸다. 또한, 수학식 3에서, Diff(Ggmax, G1)는, 수학식 4에 나타낸 바와 같이, gmax 번째의 단자 그룹과 첫 번째의 단자 그룹의 사이의 차분값을 나타낸다.
Figure 112011075645799-pct00003
Figure 112011075645799-pct00004
이러한 순회 오차는, 일례로서 그룹간 조정부(58)에 의해 산출된다. 그룹간 조정부(58)는, 우선, 첫 번째의 단자 그룹으로부터 마지막에서 하나 전의 단자 그룹까지의 각각에 대하여, 해당 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 대응하는 공통 설정부가 설정한 지연량의 설정값과, 다음의 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 대응하는 공통 설정부가 설정한 지연량의 설정값의 차분값을 산출한다.
다음으로, 그룹간 조정부(58)는, 마지막 단자 그룹에 대하여, 해당 마지막 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 대응하는 공통 설정부가 설정한 지연량의 설정값과 첫 번째의 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 대응하는 공통 설정부가 설정한 지연량의 설정값의 차분값을 산출한다. 그리고, 그룹간 조정부(58)는, 첫 번째의 단자 그룹으로부터 마지막 단자 그룹까지의 각각의 차분값의 평균을, 순회 오차로서 산출한다.
여기서, 예를 들면 순회 오차가 미리 정해진 값보다 큰 경우, 그룹간 조정부(58)는, 순회 오차를 복수의 단자 그룹의 각각에 분산하여, 기준 위상을 조정하는 것이 바람직하다. 여기서, 그룹간 조정부(58)는, 일례로서 g 번째의 단자 그룹 내의 각 입출력부(30)에 대한 지연량의 설정값을, 하기의 수학식 5에 의해 나타내는 보정 쉬프트량(CorrShiftTime)만큼, 쉬프트시켜도 된다. 또한, 수학식 5의 AverageTime은, 수학식 6과 같이 복수의 단자 그룹의 쉬프트량의 평균을 나타낸다.
Figure 112011075645799-pct00005
Figure 112011075645799-pct00006
즉, 그룹간 조정부(58)는, 복수의 단자 그룹의 쉬프트량의 평균(AverageTime)에서, 해당 g 번째의 단자 그룹에 대하여 산출된 쉬프트량(ShiftTime(Gg))과 해당 g 번째의 단자 그룹에 분산된 순회 오차의 성분(((g-1)/gmax)×PeriodicError)의 가산값을 뺀 값만큼, g 번째의 단자 그룹 내의 각 입출력부(30)에 대한 지연량의 설정값을 쉬프트한다. 또한, g 번째의 단자 그룹에 분산된 순회 오차의 성분은, 단자 그룹의 총수(gmax)에 대한 g-1의 비율((g-1)/gmax)에, 순회 오차(PeriodicError)를 곱한 값을 나타낸다.
예를 들면, 도 10의 예에서는, 네 번째의 단자 그룹과 첫 번째의 단자 그룹의 사이의 차분값(Diff(G4, G1))은, 3.4(ns)가 된다. 따라서, 이 경우, 순회 오차는, 0.4(ns)가 된다. 또한, 복수의 단자 그룹의 쉬프트량의 평균(AverageTime)은, -1.0(ns)이 된다.
따라서, 이 경우, 첫 번째의 단자 그룹에 대한 보정 쉬프트량(CorrShiftTime(G1)), 두 번째의 단자 그룹에 대한 보정 쉬프트량(CorrShiftTime(G2)), 세 번째의 단자 그룹에 대한 보정 쉬프트량(CorrShiftTime(G3)) 및 네 번째의 단자 그룹에 대한 보정 쉬프트량(CorrShiftTime(G4))은, 아래와 같이 된다.
Figure 112011075645799-pct00007
도 11은 단계 S12의 다른 처리의 접속예를 나타낸다. 단계 S12에서, 그룹내 조정부(56)는, 복수의 단자 그룹의 각각(본 예에서는, 제1 단자 그룹(21), 제2 단자 그룹(22) 및 제3 단자 그룹(23)의 각각)에 대해서, 도 7에서 설명한 처리에 대신하여, 다음의 처리를 실행하여도 된다.
각 단자 그룹 내의 복수의 입출력부(30)는, 더하여, 복수의 내부 그룹(본 예에서는, 제1 내부 그룹(91) 및 제2 내부 그룹(92))으로 분할된다. 우선, 제1 내부 그룹(91)의 각각의 입출력부(30)와, 제2 내부 그룹(92)의 각각의 입출력부(30)를 서로 쇼트하는 교정용 접속부(93)를, 해당 시험 장치(10)에 부착한다. 이에 의해, 제1 내부 그룹(91)의 각각의 입출력부(30)와, 제2 내부 그룹(92)의 각각의 입출력부(30)를 서로 접속한 상태로 할 수 있다.
계속하여, 그룹간 조정부(58)는, 서로 접속된 제1 내부 그룹(91)의 입출력부(30) 및 제2 내부 그룹(92)의 입출력부(30)의 각 페어에 대해, 서로의 기준 위상의 차분을 산출한다. 계속하여, 그룹간 조정부(58)는, 복수의 페어의 기준 위상의 차분의 평균을 산출한다.
그리고, 그룹간 조정부(58)는, 제2 내부 그룹(92) 내의 복수의 입출력부(30)에 대한 지연량의 설정값을, 제1 내부 그룹(91) 내의 복수의 입출력부(30)에 대한 지연량의 설정값에 대해서, 산출한 평균값만큼 상대적으로 쉬프트한다. 이에 의해, 그룹간 조정부(58)는, 제1 내부 그룹(91) 내의 복수의 입출력부(30)의 각각의 기준 위상과, 제2 내부 그룹(92) 내의 복수의 입출력부(30)의 각각의 기준 위상을 서로의 기준 위상에 접근시킬 수 있다.
이러한 단계 S12를 실행함으로써, 시험 장치(10)가 다수의 단자를 구비한 거대한 시스템인 경우이어도, 양호한 효율로 기준 위상의 조정 처리를 할 수 있다. 또한, 단계 S12의 처리를 적용하는 경우도, 시험 장치(10)의 기능 및 구성, 그리고, 단계 S12 이외의 단계 S11 및 단계 S13의 처리는, 도 1 내지 도 10에서 설명한 내용과 동일하다.
도 12는 본 실시 형태에 관한 컴퓨터(1900)의 하드웨어 구성의 일례를 나타낸다. 본 실시 형태에 관한 컴퓨터(1900)는, 호스트·컨트롤러(2082)에 의해 서로 접속되는 CPU(2000), RAM(2020), 그래픽·컨트롤러(2075), 및 표시 장치(2080)를 가지는 CPU 주변부와, 입출력 컨트롤러(2084)에 의해 호스트·컨트롤러(2082)에 접속되는 통신 인터페이스(2030), 하드 디스크 드라이브(2040), 및 CD-ROM 드라이브(2060)를 가지는 입출력부와, 입출력 컨트롤러(2084)에 접속되는 ROM(2010), 플렉시블 디스크·드라이브(2050), 및 입출력 칩(2070)을 가지는 레거시 입출력부를 구비한다.
호스트·컨트롤러(2082)는, RAM(2020)과, 높은 전송 레이트로 RAM(2020)을 액세스하는 CPU(2000) 및 그래픽·컨트롤러(2075)를 접속한다. CPU(2000)는, ROM(2010) 및 RAM(2020)에 격납된 프로그램에 기초하여 동작하여, 각부의 제어를 실시한다. 그래픽·컨트롤러(2075)는, CPU(2000) 등이 RAM(2020) 내에 마련한 프레임·버퍼 상에 생성하는 화상 데이터를 취득하여, 표시 장치(2080)상에 표시시킨다. 이에 대신하여, 그래픽·컨트롤러(2075)는, CPU(2000) 등이 생성하는 화상 데이터를 격납하는 프레임·버퍼를, 내부에 포함하여도 된다.
입출력 컨트롤러(2084)는, 호스트·컨트롤러(2082)와, 비교적 고속인 입출력 장치인 통신 인터페이스(2030), 하드 디스크 드라이브(2040), CD-ROM 드라이브(2060)를 접속한다. 통신 인터페이스(2030)는, 네크워크를 통해서 다른 장치와 통신한다. 하드 디스크 드라이브(2040)는, 컴퓨터(1900) 내의 CPU(2000)가 사용하는 프로그램 및 데이터를 격납한다. CD-ROM 드라이브(2060)는, CD-ROM(2095)으로부터 프로그램 또는 데이터를 독취하여, RAM(2020)을 통해서 하드 디스크 드라이브(2040)에 제공한다.
또한, 입출력 컨트롤러(2084)에는, ROM(2010)과, 플렉시블 디스크·드라이브(2050), 및 입출력 칩(2070)의 비교적 저속인 입출력 장치가 접속된다. ROM(2010)은, 컴퓨터(1900)가 기동시에 실행하는 부트·프로그램, 및/또는 컴퓨터(1900)의 하드웨어에 의존하는 프로그램 등을 격납한다. 플렉시블 디스크·드라이브(2050)는, 플렉시블 디스크(2090)로부터 프로그램 또는 데이터를 독취하여, RAM(2020)을 통해서 하드 디스크 드라이브(2040)에 제공한다. 입출력 칩(2070)은, 플렉시블 디스크·드라이브(2050)를 입출력 컨트롤러(2084)와 접속하는 동시에, 예를 들면 패러럴·포트, 시리얼·포트, 키보드·포트, 마우스·포트 등을 통해서 각종의 입출력 장치를 입출력 컨트롤러(2084)에 접속한다.
RAM(2020)을 통해서 하드 디스크 드라이브(2040)에 제공되는 프로그램은, 플렉시블 디스크(2090), CD-ROM(2095), 또는 IC 카드 등의 기록 매체에 격납되어 이용자에 의해 제공된다. 프로그램은, 기록 매체로부터 독출되어 RAM(2020)을 통해서 컴퓨터(1900) 내의 하드 디스크 드라이브(2040)에 인스톨되어, CPU(2000)에서 실행된다.
컴퓨터(1900)에 인스톨되어 컴퓨터(1900)를 시험 장치(10)로서 기능시키는 프로그램은, 단자 조정 모듈과, 그룹내 조정 모듈과, 그룹간 조정 모듈을 구비한다. 이러한 프로그램 또는 모듈은, CPU(2000) 등의 제어에 의해, 컴퓨터(1900)를, 단자 조정부(54), 그룹내 조정부(56) 및 그룹간 조정부(58)로서 각각 기능시킨다.
이러한 프로그램에 기술된 정보 처리는, 컴퓨터(1900)에 읽어들여지는 것으로, 소프트웨어와 상술한 각종의 하드웨어 자원이 협동한 구체적 수단인 단자 조정부(54), 그룹내 조정부(56) 및 그룹간 조정부(58)로서 기능한다. 그리고, 이러한 구체적 수단에 의해, 본 실시 형태에서의 컴퓨터(1900)의 사용 목적에 따른 정보의 연산 또는 가공을 실현함으로써, 사용 목적에 따른 특유의 시험 장치(10)가 구축된다.
일례로서 컴퓨터(1900)와 외부의 장치 등의 사이에 통신을 실시하는 경우에는, CPU(2000)는, RAM(2020) 상에 로드된 통신 프로그램을 실행하여, 통신 프로그램에 기술된 처리 내용에 기초하여 통신 인터페이스(2030)에 대해서 통신 처리를 지시한다. 통신 인터페이스(2030)는, CPU(2000)의 제어를 받아, RAM(2020), 하드 디스크 드라이브(2040), 플렉시블 디스크(2090), 또는 CD-ROM(2095) 등의 기억 장치 상에 마련한 송신 버퍼 영역 등에 기억된 송신 데이터를 독출하여 네크워크로 송신하거나, 또는, 네크워크로부터 수신한 수신 데이터를 기억 장치 상에 마련한 수신 버퍼 영역 등으로 기입한다. 이와 같이, 통신 인터페이스(2030)는, DMA(다이렉트·메모리·액세스) 방식에 의해 기억 장치와의 사이에 송수신 데이터를 전송하여도 되고, 이에 대신하여, CPU(2000)가 전송원의 기억 장치 또는 통신 인터페이스(2030)로부터 데이터를 독출하여, 전송처의 통신 인터페이스(2030) 또는 기억 장치로 데이터를 기입하는 것으로 송수신 데이터를 전송하여도 된다.
또한, CPU(2000)는, 하드 디스크 드라이브(2040), CD-ROM 드라이브(2060)(CD-ROM(2095)), 플렉시블 디스크·드라이브(2050)(플렉시블 디스크(2090)) 등의 외부 기억 장치에 격납된 파일 또는 데이터베이스 등의 중에서, 전부 또는 필요한 부분을 DMA 전송 등에 의해 RAM(2020)으로 읽어들이게 하여, RAM(2020) 상의 데이터에 대해서 각종의 처리를 실시한다. 그리고, CPU(2000)는, 처리를 끝낸 데이터를, DMA 전송 등에 의해 외부 기억 장치로 기입하여 되돌린다. 이러한 처리에서, RAM(2020)은, 외부 기억 장치의 내용을 일시적으로 유지하는 것으로 간주할 수 있기 때문에, 본 실시 형태에서는 RAM(2020) 및 외부 기억 장치 등을 메모리, 기억부, 또는 기억 장치 등으로 총칭한다. 본 실시 형태에서의 각종의 프로그램, 데이터, 테이블, 데이터베이스 등의 각종의 정보는, 이러한 기억 장치 상에 격납되어, 정보 처리의 대상이 된다. 또한, CPU(2000)는, RAM(2020)의 일부를 캐시 메모리로 유지하고, 캐시 메모리 상에서 읽기 및 쓰기를 실시할 수도 있다. 이러한 형태에서도, 캐시 메모리는 RAM(2020)의 기능의 일부를 담당하기 때문에, 본 실시 형태에서는, 구별해 나타내는 경우를 제외하고는, 캐시 메모리도 RAM(2020), 메모리, 및/또는 기억 장치에 포함되는 것으로 한다.
또한, CPU(2000)는, RAM(2020)으로부터 독출한 데이터에 대해서, 프로그램의 명령열에 의해 지정된, 본 실시 형태 중에 기재한 각종의 연산, 정보의 가공, 조건 판단, 정보의 검색·치환 등을 포함한 각종의 처리를 실시하고, RAM(2020)으로 기입하여 되돌린다. 예를 들면, CPU(2000)는, 조건 판단을 실시하는 경우에 있어서는, 본 실시 형태에서 나타낸 각종의 변수가, 다른 변수 또는 상수와 비교하여, 큰, 작은, 이상, 이하, 동일한 등의 조건을 만족하는지 여부를 판단하고, 조건이 성립한 경우(또는 불성립인 경우)에, 다른 명령열로 분기하거나, 또는 서브 루틴을 호출 한다.
또한, CPU(2000)는, 기억 장치 내의 파일 또는 데이터베이스 등에 격납된 정보를 검색할 수 있다. 예를 들면, 제1 속성의 속성값에 대해 제2 속성의 속성값이 각각 대응된 복수의 엔트리가 기억 장치에 격납되어 있는 경우에, CPU(2000)는, 기억 장치에 격납되어 있는 복수의 엔트리 중에서 제1 속성의 속성값이 지정된 조건과 일치하는 엔트리를 검색하고, 그 엔트리에 격납되어 있는 제2 속성의 속성값을 독출하는 것으로, 소정의 조건을 만족하는 제1 속성에 대응된 제2 속성의 속성값을 얻을 수 있다.
이상으로 나타낸 프로그램 또는 모듈은, 외부의 기록 매체에 격납되어도 된다. 기록 매체로서는, 플렉시블 디스크(2090), CD-ROM(2095) 외에, DVD 또는 CD 등의 광학 기록 매체, MO 등의 광자기 기록 매체, 테이프 매체, IC 카드 등의 반도체 메모리 등을 이용할 수 있다. 또한, 전용 통신 네크워크 또는 인터넷에 접속된 서버 시스템에 마련한 하드 디스크 또는 RAM 등의 기억 장치를 기록 매체로서 사용하여, 네크워크를 통해서 프로그램을 컴퓨터(1900)에 제공하여도 된다.
이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의하여야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용하여 설명하였다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
10 시험 장치
12 본체부
14 접속부
16 제어 장치
18 시험 모듈
19 교정용 접속부
21 제1 단자 그룹
22 제2 단자 그룹
23 제3 단자 그룹
30 입출력부
31 제1 개별 설정부
32 제2 개별 설정부
33 제3 개별 설정부
41 제1 공통 설정부
42 제2 공통 설정부
54 단자 조정부
56 그룹내 조정부
58 그룹간 조정부
60 드라이버
62 컴퍼레이터
64 패턴 발생기
66 타이밍 발생기
68 출력측 지연 회로
70 파형 성형부
72 취득측 지연 회로
74 취득부
76 판정부
91 제1 내부 그룹
92 제2 내부 그룹
93 교정용 접속부
300 피시험 디바이스
1900 컴퓨터
2000 CPU
2010 ROM
2020 RAM
2030 통신 인터페이스
2040 하드 디스크 드라이브
2050 플렉시블 디스크·드라이브
2060 CD-ROM 드라이브
2070 입출력 칩
2075 그래픽·컨트롤러
2080 표시 장치
2082 호스트·컨트롤러
2084 입출력 컨트롤러
2090 플렉시블 디스크
2095 CD-ROM

Claims (11)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스에 신호를 출력하는 복수의 드라이버를 가지는 제1 단자 그룹 및 제2 단자 그룹;
    상기 제1 단자 그룹 내의 하나의 드라이버 및 상기 제2 단자 그룹 내의 하나의 드라이버로부터 출력되는 신호의 지연량을 공통으로 설정하는 제1 공통 설정부; 및
    상기 제1 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제1 공통 설정부가 설정한 지연량의 설정값, 및 상기 제2 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제1 공통 설정부가 설정한 지연량의 설정값에 기초하여, 상기 제1 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상과 상기 제2 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상을 접근시키는 그룹간 조정부
    를 포함하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 제1 공통 설정부는, 상기 제1 단자 그룹 내의 하나의 드라이버 및 상기 제2 단자 그룹 내의 하나의 드라이버에 대해서 공통으로 주어지는 신호를 지연하는 지연 회로의 지연량을 설정하는,
    시험 장치.
  3. 제2항에 있어서,
    상기 제1 단자 그룹 내의 하나의 드라이버 이외의 드라이버의 각각으로부터 출력되는 신호의 지연량을 설정하는 복수의 제1 개별 설정부;
    상기 제2 단자 그룹 내의 하나의 드라이버 이외의 드라이버의 각각으로부터 출력되는 신호의 지연량을 설정하는 복수의 제2 개별 설정부;
    상기 제1 공통 설정부 및 상기 복수의 제1 개별 설정부의 각각이 설정하는 지연량을 조정하고, 상기 제1 단자 그룹 내의 복수의 드라이버의 각각으로부터 출력되는 신호의 기준 위상을 서로 접근시켜 상기 제1 공통 설정부 및 상기 복수의 제2 개별 설정부의 각각이 설정하는 지연량을 조정하고, 상기 제2 단자 그룹 내의 복수의 드라이버의 각각으로부터 출력되는 신호의 기준 위상을 서로 접근시키는 그룹내 조정부
    를 더 포함하는,
    시험 장치.
  4. 제3항에 있어서,
    상기 그룹간 조정부는, 상기 제1 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제1 공통 설정부가 설정한 지연량의 설정값과, 상기 제2 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제1 공통 설정부가 설정한 지연량의 설정값의 차분값에 따른 제1 쉬프트량만큼, 상기 복수의 제2 개별 설정부가 설정하는 지연량의 설정값의 각각을 쉬프트하는,
    시험 장치.
  5. 제4항에 있어서,
    상기 시험 장치는, 복수의 상기 제1 공통 설정부를 포함하고,
    상기 그룹간 조정부는, 복수의 상기 제1 공통 설정부의 각각에 대한 상기 차분값의 평균을, 상기 제1 쉬프트량으로 하는,
    시험 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 피시험 디바이스에 신호를 출력하는 복수의 드라이버를 가지는 제3 단자 그룹;
    상기 제2 단자 그룹 내의 하나의 드라이버 및 상기 제3 단자 그룹 내의 하나의 드라이버로부터 출력되는 신호의 지연량을 공통으로 설정하는 제2 공통 설정부; 및
    상기 제3 단자 그룹 내의 하나의 드라이버 이외의 드라이버의 각각으로부터 출력되는 신호의 지연량을 설정하는 복수의 제3 개별 설정부
    를 더 포함하고,
    상기 그룹내 조정부는, 상기 제2 공통 설정부 및 상기 복수의 제3 개별 설정부의 각각이 설정하는 지연량을 조정하여, 상기 제3 단자 그룹 내의 복수의 드라이버의 각각으로부터 출력되는 신호의 기준 위상을 서로 접근시키고,
    상기 그룹간 조정부는,
    상기 제1 쉬프트량만큼, 상기 제1 공통 설정부 및 상기 복수의 제2 개별 설정부가 설정하는 지연량의 설정값의 각각을 쉬프트하고,
    상기 제2 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제2 공통 설정부가 설정한 지연량의 설정값과, 상기 제3 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제2 공통 설정부가 설정한 지연량의 설정값의 차분값에 따른 제2 쉬프트량, 및 상기 제1 쉬프트량을 가산한 값만큼, 상기 복수의 제3 개별 설정부가 설정하는 지연량의 설정값을 쉬프트하는,
    시험 장치.
  7. 제6항에 있어서,
    상기 피시험 디바이스에 신호를 출력하는 복수의 드라이버를 가지는 복수의 단자 그룹; 및
    상기 복수의 단자 그룹의 각각에 대응하여, 대응하는 단자 그룹 내의 하나의 드라이버 및 대응하는 단자 그룹의 다음의 단자 그룹 내의 하나의 드라이버로부터 출력되는 신호의 지연량을 공통으로 설정하는 복수의 공통 설정부;
    를 포함하고,
    상기 그룹간 조정부는,
    첫 번째의 단자 그룹으로부터 마지막에서 하나 전의 단자 그룹까지의 각각에 대하여, 기준 위상이 조정된 경우에 있어서의 대응하는 공통 설정부가 설정한 지연량의 설정값과, 다음의 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 대응하는 상기 공통 설정부가 설정한 지연량의 설정값의 차분값을 산출하고,
    마지막 단자 그룹에 대하여, 기준 위상이 조정된 경우에 있어서의 대응하는 공통 설정부가 설정한 지연량의 설정값과, 첫 번째의 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 대응하는 상기 공통 설정부가 설정한 지연량의 설정값의 차분값을 산출하고,
    상기 첫 번째의 단자 그룹으로부터 상기 마지막 단자 그룹까지의 각각의 상기 차분값의 평균을, 순회 오차로서 산출하고,
    상기 복수의 단자 그룹의 각각에 대하여, 상기 차분값에 따른 쉬프트량, 및 해당 단자 그룹에 대해서 분산된 상기 순회 오차의 성분에 기초하는 보정 쉬프트량만큼, 해당 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 지연량의 설정값을 쉬프트하는,
    시험 장치.
  8. 제1항에 있어서,
    상기 시험 장치는, 복수의 피시험 디바이스를 병행하여 시험하고,
    상기 제1 공통 설정부는, 상기 복수의 피시험 디바이스에 동일한 신호를 주기 위한 복수의 드라이버에 대응하여 설치되는,
    시험 장치.
  9. 제3항에 있어서,
    상기 제1 단자 그룹 및 상기 제2 단자 그룹은, 상기 피시험 디바이스의 단자에 신호를 출력하는 드라이버 및 상기 단자로부터 신호를 입력받는 컴퍼레이터를 가지는 입출력부를 복수로 가지는 제1 내부 그룹 및 제2 내부 그룹을 포함하고,
    상기 그룹내 조정부는, 상기 제1 내부 그룹의 각각의 상기 입출력부와 상기 제2 내부 그룹의 각각의 상기 입출력부를 서로 접속한 상태로, 서로 접속된 상기 제1 내부 그룹의 상기 입출력부 및 상기 제2 내부 그룹의 상기 입출력부의 각 페어에 대해 기준 위상의 차분을 산출하고, 산출한 기준 위상의 차분에 기초하여, 서로의 기준 위상을 접근시키는,
    시험 장치.
  10. 피시험 디바이스를 시험하는 시험 장치의 교정 방법에 있어서,
    상기 시험 장치는,
    상기 피시험 디바이스에 신호를 출력하는 복수의 드라이버를 가지는 제1 단자 그룹 및 제2 단자 그룹; 및
    상기 제1 단자 그룹 내의 하나의 드라이버 및 상기 제2 단자 그룹 내의 하나의 드라이버로부터 출력되는 신호의 지연량을 공통으로 설정하는 제1 공통 설정부
    를 포함하고,
    상기 제1 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제1 공통 설정부가 설정한 지연량의 설정값, 및 상기 제2 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제1 공통 설정부가 설정한 지연량의 설정값에 기초하여, 상기 제1 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상과 상기 제2 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상을 접근시키는,
    교정 방법.
  11. 피시험 디바이스를 시험하는 시험 장치를 교정하는 장치로서 컴퓨터를 기능 시키기 위한 프로그램을 격납하는 기록 매체에 있어서,
    상기 시험 장치는,
    상기 피시험 디바이스에 신호를 출력하는 복수의 드라이버를 가지는 제1 단자 그룹 및 제2 단자 그룹; 및
    상기 제1 단자 그룹 내의 하나의 드라이버 및 상기 제2 단자 그룹 내의 하나의 드라이버로부터 출력되는 신호의 지연량을 공통으로 설정하는 제1 공통 설정부
    를 포함하고,
    상기 프로그램은, 상기 컴퓨터를,
    상기 제1 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제1 공통 설정부가 설정한 지연량의 설정값, 및 상기 제2 단자 그룹 내에서 기준 위상이 조정된 경우에 있어서의 상기 제1 공통 설정부가 설정한 지연량의 설정값에 기초하여, 상기 제1 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상과 상기 제2 단자 그룹 내의 복수의 드라이버로부터 출력되는 신호의 기준 위상을 접근시키는 그룹간 조정부
    로서 기능시키는,
    기록 매체.
KR1020117022744A 2009-06-29 2009-06-29 시험 장치, 교정 방법 및 프로그램 KR101315499B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/002996 WO2011001463A1 (ja) 2009-06-29 2009-06-29 試験装置、校正方法およびプログラム

Publications (2)

Publication Number Publication Date
KR20110132412A KR20110132412A (ko) 2011-12-07
KR101315499B1 true KR101315499B1 (ko) 2013-10-07

Family

ID=43410566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117022744A KR101315499B1 (ko) 2009-06-29 2009-06-29 시험 장치, 교정 방법 및 프로그램

Country Status (6)

Country Link
US (1) US20120062256A1 (ko)
JP (1) JPWO2011001463A1 (ko)
KR (1) KR101315499B1 (ko)
CN (1) CN102460194A (ko)
TW (1) TWI400463B (ko)
WO (1) WO2011001463A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692538B2 (en) * 2011-06-09 2014-04-08 Teradyne, Inc. Test equipment calibration
WO2014031210A2 (en) 2012-06-19 2014-02-27 The Procter & Gamble Company Surfactant composition and method for decontamination
TWI519806B (zh) * 2014-10-31 2016-02-01 致茂電子股份有限公司 校正板及其時序校正方法
US20170125125A1 (en) * 2015-10-30 2017-05-04 Texas Instruments Incorporated Area-efficient parallel test data path for embedded memories
CN105679218A (zh) * 2016-01-21 2016-06-15 昆山龙腾光电有限公司 延时电路及测试治具
SG11201811687YA (en) * 2016-07-08 2019-01-30 Eaton Intelligent Power Ltd Electrical network inspection devices
CN112804015B (zh) * 2019-10-28 2022-04-01 大唐移动通信设备有限公司 一种通道相位校准方法、设备、装置及存储介质
JP2022189388A (ja) * 2021-06-11 2022-12-22 株式会社アドバンテスト 試験装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007072738A1 (ja) 2005-12-19 2007-06-28 Advantest Corporation 試験装置、調整装置、調整方法、および、調整プログラム
JP2008122251A (ja) 2006-11-13 2008-05-29 Advantest Corp 試験装置、調整用ボードおよび調整方法
WO2009069209A1 (ja) 2007-11-29 2009-06-04 Advantest Corporation ショート配線治具、スキュー測定方法、スキュー調整方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2688941B2 (ja) * 1988-08-29 1997-12-10 株式会社アドバンテスト 位相補正装置
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
US6417682B1 (en) * 1998-05-19 2002-07-09 Advantest Corporation Semiconductor device testing apparatus and its calibration method
US7210074B2 (en) * 2005-06-23 2007-04-24 Agilent Technologies, Inc Built-in waveform edge deskew using digital-locked loops and coincidence detectors in an automated test equipment system
JP2007024524A (ja) * 2005-07-12 2007-02-01 Advantest Corp 試験装置、制御方法、および制御プログラム
KR100868995B1 (ko) * 2005-12-19 2008-11-17 주식회사 아도반테스토 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체
US7574633B2 (en) * 2006-07-12 2009-08-11 Advantest Corporation Test apparatus, adjustment method and recording medium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007072738A1 (ja) 2005-12-19 2007-06-28 Advantest Corporation 試験装置、調整装置、調整方法、および、調整プログラム
JP2008122251A (ja) 2006-11-13 2008-05-29 Advantest Corp 試験装置、調整用ボードおよび調整方法
WO2009069209A1 (ja) 2007-11-29 2009-06-04 Advantest Corporation ショート配線治具、スキュー測定方法、スキュー調整方法

Also Published As

Publication number Publication date
CN102460194A (zh) 2012-05-16
WO2011001463A1 (ja) 2011-01-06
US20120062256A1 (en) 2012-03-15
KR20110132412A (ko) 2011-12-07
TW201109692A (en) 2011-03-16
JPWO2011001463A1 (ja) 2012-12-10
TWI400463B (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
KR101315499B1 (ko) 시험 장치, 교정 방법 및 프로그램
US6883128B2 (en) PC and ATE integrated chip test equipment
US7571296B2 (en) Memory controller-adaptive 1T/2T timing control
US5727182A (en) Method and apparatus for adjusting output current values for expansion memories
US7739435B2 (en) System and method for enhancing I2C bus data rate
US20040216018A1 (en) Direct memory access controller and method
JP4948421B2 (ja) 試験装置、調整装置、調整方法、および、調整プログラム
KR20090045153A (ko) 교정 디바이스
CN112445740A (zh) 一种数据异步采集方法、系统和设备
US7830192B2 (en) Delay circuit and related method thereof
CN113221490A (zh) 一种芯片间可配置延时链的数据采样方法与系统
US6418552B1 (en) Method and apparatus for optimizing trace lengths to maximize the speed of a clocked bus
CN220105586U (zh) 多通道高速dac板卡同步控制装置及设备
US7054979B2 (en) Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports
WO2006036569A2 (en) Latency normalization by balancing early and late clocks
US7783804B2 (en) Bus relay device and bus control system including plurality of bus masters, bus slave, interconnect section, and bridge section
CN115952132A (zh) 异步桥、soc、电子组件、电子设备及芯片设计方法
US20090265597A1 (en) Signal output device, signal detection device, tester, electron device, and program
JP2011089857A (ja) 試験装置、調整方法、キャリブレーション用ボード、調整装置およびプログラム
US7526691B1 (en) System and method for using TAP controllers
US20030097534A1 (en) Memory system using non-distributed command/address clock
US7810005B1 (en) Method and system for correcting timing errors in high data rate automated test equipment
JP5274648B2 (ja) 試験装置、キャリブレーション方法、および、プログラム
JP2010107230A (ja) 試験装置、プログラム、記憶媒体、および、試験方法
JP2003122625A (ja) インターフェース回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee