TWI519806B - 校正板及其時序校正方法 - Google Patents

Description

校正板及其時序校正方法

本揭露係關於一種自動測試設備，特別是一種可插拔地設置於自動測試設備中，用以校正自動測試設備中的測試通道之訊號延遲的校正板及其時序校正方法。

自動測試設備允許半導體裝置製造商大量地測試於市場上販賣之每一個元件之功能。一般而言，自動測試設備係輸出驅動訊號至一個受測元件，然後偵測由此受測元件回饋的訊號，並將偵測出之值與期望之值作比較。

目前的半導體元件通常包含數百至數千個之間之接腳(Pin)，以接收及送出許多輸入或輸出訊號。由於每一個接腳對應一待測試功能(Function to be tested)，因此自動測試設備可以透過多個功能板(Function Board)來分別測試待測半導體元件的接腳所對應的多個待測試功能。

然而，每一個功能板到待測半導體元件的接腳的訊號路徑(亦即通道)長短不同，並且路徑長短不同可能會造成待測半導體元件的接腳與對應的功能板之間訊號傳遞上的延遲，因此自動測試設備會在測試待測半導體元件的待測試功能之前，先校正接腳與對應的功能板之間的訊號延遲。

此外，接腳所對應之通道的選擇係透過多個切換元件所構成的陣列來執行，因此當通道越多，所需的切換元件就越多。因此需要一個有效又節省成本之校正板及其時序校正方法。

有鑑於以上的需求，本揭露提出一種校正板及其時序校正方法，以有效地校正或補償接腳與對應的功能板之間訊號傳遞上的發射延遲和接收延遲，以及降低設備所花費的成本。

根據本揭露之一或多個實施例的一種校正板(Calibration board)，其可插拔地設置在一自動測試設備(Automatic test apparatus)中，用以校正自動測試設備中的多個測試通道(Test channel)的訊號延遲。在其中一實施例中，校正板包含一第一共同節點、多個校正群組和一切換模組。每一校正群組中包含一第二共同節點(Common node)和與此第二共同節點電性連接的多個導電接墊(Conductive pad)。每一導電接墊選擇性地電性連接這些測試通道的其中一個測試通道。切換模組連接第一共同節點和這些第二共同節點之間。當一第一延遲校正程序被執行時，切換模組切斷第一共同節點與這些第二共同節點間的連結。當一第二延遲校正程序被執行時，切換模組致能第一共同節點與這些第二共同節點間的連結。

在校正板的其中一實施例中，切換模組係為一開關陣列，開關陣列提供多個切換路徑，每一切換路徑選擇性地將這些第二共同節點的其中一個第二共同節點電性連接於第一共同節點。

在校正板的其中一實施例中，切換模組係為一繼電器陣列。

在校正板的其中一實施例中，更包含一延遲偵測模組。延遲偵測模組電性連接第一共同節點和這些測試通道。在第一延遲校正程序中，延遲偵測模組偵測同一個校正群組電性連接的測試通道間的訊號延遲，使同一個校正群組電性連接的測試通道被同步。然後，在第二延遲校正程序中，延遲偵測模組偵測這些校正群組間的訊號延遲，使這些校正群組被同步。

根據本揭露之一或多個實施例的一種時序校正方法，此時序校正方法適用於一自動測試設備。自動測試設備包含多個測試通道和可插拔 校正方法適用於一自動測試設備。自動測試設備包含多個測試通道和可插拔的一校正板。校正板包含多個校正群組、一第一共同節點和一切換模組。每一個校正群組中包含一第二共同節點和電性連接此第二共同節點的多個導電接墊。每一個導電接墊選擇性地電性連接這些測試通道的其中一個測試通道。切換模組連接第一共同節點和這些第二共同節點之間。在一實施例中，時序校正方法包含下列步驟。首先，當一第一延遲校正程序被執行，並且由切換模組切斷第一共同節點與這些第二共同節點間的連結時，偵測同一個校正群組的測試通道間的訊號延遲，以同步同一個校正群組的測試通道。接著，當一第二延遲校正程序被執行，並且由切換模組致能第一共同節點與這些第二共同節點間的連結時，偵測這些校正群組間的訊號延遲，以同步這些校正群組。

在時序校正方法的其中一實施例中，第一延遲校正程序包含以下步驟。首先，根據一合成訊號，依序偵測並校正這些測試通道的接收延遲。此合成訊號係根據部分的測試通道提供之一第一測試訊號所產生。接著，根據一反射訊號，依序偵測並校正這些測試通道的發射延遲。反射訊號係根據待校正之一個測試通道所提供的一第二測試訊號所產生。

在時序校正方法的其中一實施例中，根據合成訊號，依序偵測並校正這些測試通道的接收延遲的步驟包含下列步驟。首先，逐一選擇這些測試通道的其中一個測試通道作為一第一待測通道。然後，由這些測試通道的其他測試通道同時輸出第一測試訊號至第二共同節點，以產生合成訊號。接著，由第二共同節點回傳合成訊號至對應第一待測通道的導電接墊。根據被回傳的合成訊號，計算對應第一待測通道的一第一校正值，並且根據第一校正值，校正第一待測通道的接收延遲。

在時序校正方法的其中一實施例中，根據反射訊號，依序偵測並校正這些測試通道的發射延遲的步驟包含下列步驟。首先，逐一選擇這 些測試通道的其中一個測試通道作為一第二待測通道，並且由第二待測通道輸出一第二測試訊號至第二共同節點。接著，由這些測試通道的其他測試通道同時輸出一第三測試訊號至第二共同節點。第二測試訊號不同於第三測試訊號。然後，由第二共同節點根據第二測試訊號和第三測試訊號回傳反射訊號至對應第二待測通道的導電接墊。反射訊號不同於第二測試訊號。最後，根據被回傳的反射訊號，計算對應第二待測通道的一第二校正值，並且根據第二校正值，校正第二待測通道的發射延遲。

在時序校正方法的其中一實施例中，第二延遲校正程序包含下列步驟。首先，選擇這些校正群組的其中一個校正群組作為一參考校正群組，並且由參考校正群組提供一參考訊號至第一共同節點。接著，由這些校正群組的其他校正群組依序提供一測試訊號至一共同節點。然後，根據測試訊號和參考訊號，計算提供測試訊號的校正群組的一延遲校正值，並且根據延遲校正值，校正提供測試訊號的校正群組的訊號延遲。

上述一或多個實施例的校正板和時序校正方法，首先將待測電子裝置的接腳及其對應的測試通道群組化。接著，當自動測試設備執行第一延遲校正程序時，切換模組會切斷第一共同節點與所有第二共同節點間的連結，使得自動測試設備可逐一偵測並校正同一個校正群組的測試通道間的訊號延遲。然後，當自動測試設備執行第二延遲校正程序時，切換模組會致能第一共同節點與所有第二共同節點間的連結，使得自動測試設備可偵測並校正這些校正群組間的訊號延遲。如此一來，可以有效地校正或補償測試通道在訊號傳遞上的發射延遲和接收延遲，以及降低每一個測試通道至延遲偵測模組之間設置切換路徑所花費的成本。

上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本揭露之精神與原理，並且提供本揭露之專利申請範圍更進一步之解釋。

10‧‧‧自動測試設備

100‧‧‧控制裝置

200‧‧‧功能板

300‧‧‧校正板

310‧‧‧切換模組

400‧‧‧延遲偵測模組

20‧‧‧待測電子裝置

CH_1~CH_K‧‧‧測試通道

Com‧‧‧通道比較器

Dr‧‧‧通道驅動器

G_1~G_N‧‧‧校正群組

P_1~P_K‧‧‧導電接墊

R1‧‧‧第一共同節點

R2‧‧‧第二共同節點

SW_1~SW_N‧‧‧切換路徑

第1圖，係為根據本揭露一實施例之執行時間校正的自動測試設備的方塊示意圖。

第2圖，係為根據本揭露一實施例之校正板的結構示意圖。

第3圖，係為根據本揭露一實施例之時序校正方法的流程圖。

第4圖，係為根據本揭露一實施例之第一延遲校正程序的流程圖。

第5A、5B圖，係為根據本揭露另一實施例之第一延遲校正程序的流程圖。

第6圖，係為根據本揭露一實施例之第二延遲校正程序的流程圖。

以下在實施方式中詳細敘述本揭露之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本揭露之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本揭露相關之目的及優點。以下之實施例係進一步詳細說明本揭露之觀點，但非以任何觀點限制本揭露之範疇。

本揭露涉及一自動測試設備。請參考『第1圖』，其係為根據本揭露一實施例之執行時間校正的自動測試設備的方塊示意圖。此自動測試設備10用以測試一或多個待測電子裝置(Electronic device under test)20，例如超大型積體電路(Very large scale integration,VLSI)晶片或其他類似的電子裝置。由於待測電子裝置20包含多個接腳(Pin，未繪示)，並且每一個接腳對應一待測試功能(Function to be tested)，因此自動測試設備10可以透過功能板(Function board)200來測試待測電子裝置20的每一接腳所對應的待測試功能。為了清楚說明本揭露的自動測試設備10的運作，以 下將舉一個待測電子裝置20作為示例。

另一方面，由於每一個功能板200到待測電子裝置20的接腳的路徑(即測試通道)長短不盡相同，並且路徑長短不同可能會造成待測電子裝置20的接腳與對應的功能板之間訊號傳遞上的延遲，因此自動測試設備10會在測試待測電子裝置20的待測試功能之前，先透過時序校正方法校正或補償每一測試通道在訊號傳遞上的發射延遲和接收延遲。

因此，如『第1圖』所示，自動測試設備10至少包含一控制裝置100、一或多個功能板200、一校正板300和一延遲偵測模組400。控制裝置100電性連接功能板200，功能板200電性連接校正板300，校正板300電性連接待測電子裝置20和延遲偵測模組400，延遲偵測模組400電性連接控制裝置100。

控制裝置100提供多個插槽(未繪示)，每一個插槽可允許一個功能板200置入，使被置入的功能板200可以與控制裝置100電性連接。控制裝置100用以驅動每一個功能板200發送一測試訊號至此功能板200所對應之待測電子裝置20的一個接腳，並且接收待測電子裝置20回傳的訊號以作為後續訊號分析之用。另一方面，控制裝置100也可根據校正值(Calibration value)，控制每一個功能板200發送測試訊號的時間。

校正板300可插拔地設置於自動測試設備10中，用以校正自動測試設備10中的測試通道的訊號延遲。請同時參考『第1圖』和『第2圖』所示，校正板300包含一切換模組310、N個校正群組G_1至G_N和一第一共同節點R1。N為大於等於2的正整數。每一個校正群組中包含一第二共同節點R2和K個導電接墊P_1至P_K。K為大於等於2的正整數。在同一個校正群組中，導電接墊P_1至P_K分別選擇性地電性連接測試通道CH_1至CH_K和電性連接第二共同節點R2。假設當待測電子裝置20包含(N×K)個接腳時，這(N×K)個接腳可一對一接觸前述(N×K)個導電接墊。 前述的第二共同節點R2例如為一短路電路(Short-circuit)。

切換模組310電性連接於第一共同節點R1和每一個第二共同節點R2之間，因此所有的第二共同節點R2可選擇性電性連接第一共同節點R1。換句話說，切換模組310可提供多個切換路徑SW_1至SW_N，每一個切換路徑可選擇性地將其中一個第二共同節點R2電性連接於第一共同節點R1。舉例來說，切換路徑SW_1可切斷或致能第一共同節點R1和校正群組G_1的第二共同節點R2間的連結。切換模組310可例如一次致能一個切換路徑。舉例來說，當切換路徑SW_1被致能時，其他的切換路徑SW_2至SW_N將失效。並且，切換路徑SW_1至SW_N被致能的順序可根據實際的需求而設定。切換模組310例如為一開關陣列。此開關陣列可例如為由多個繼電器架構成的一繼電器陣列(Relay matrix)、由多個二極體或電晶體等電子開關所構成的一電子開關陣列等。

前述的單一測試通道係指一個功能板200至待測電子裝置20的其中一個接腳之間訊號傳輸的通道。每一個測試通道包含一通道驅動器Dr和一通道比較器Com。通道驅動器Dr用以在一時間點輸出訊號至第二共同節點R2和通道比較器Com，以及在另一時間點輸出訊號至第一共同節點R1。通道比較器Com可用以在一時間點接收來自通道驅動器Dr的訊號，以及在另一時間點接收來自第二共同節點R2的訊號，以識別和傳送所接收之訊號的接收時間至延遲偵測模組400。另一方面，當切換模組310致能其中一個切換路徑時，被致能的切換路徑所對應的校正群組中任一通道驅動器Dr的訊號可經由通道驅動器Dr對應的導電接墊、第二共同節點R2和第一共同節點R1，傳送至延遲偵測模組400。藉此，延遲偵測模組400可以根據所接收到的時間資訊和訊號，偵測每一個測試通道的延遲情形，以通知控制裝置100進行延遲校正。在一實施例中，延遲偵測模組400可設置於校正板300中。在另一實施例中，延遲偵測模組400可獨立於校正板300。

此外，在進行時序校正的過程中，控制裝置100可先分別對校正群組G_1至G_N執行一第一延遲校正程序。在第一延遲校正程序中，切換模組310會切斷第一共同節點R1和第二共同節點R2間的連結，並且延遲偵測模組400會偵測同一個校正群組的測試通道CH_1至CH_K間的訊號延遲，使控制裝置100根據延遲偵測模組400的偵測結果，使同一個校正群組的測試通道CH_1至CH_K同步。

接著，控制裝置100可對這些校正群組G_1至G_N執行一第二延遲校正程序。在第二延遲校正程序中，切換模組310會致能第一共同節點R1和第二共同節點R2間的連結，並且延遲偵測模組400會偵測這些校正群組G_1至G_N間的訊號延遲，使控制裝置100根據延遲偵測模組400的偵測結果，依序使這些校正群組G_1至G_N同步。本揭露中所謂測試通道間的同步係指在每一個測試通道上傳輸的訊號可同時到達目的地，和/或指每一個測試通道可同時接收到訊號。第一延遲校正程序和第二延遲校正程序將於之後詳述。

為清楚闡述自動測試設備10如何執行時序校正方法，請同時參考『第1圖』至『第3圖』。『第3圖』係為根據本揭露一實施例之時序校正方法的流程圖。時序校正方法適用於自動測試設備10並包含以下步驟。首先，分別對這些校正群組G_1至G_N執行一第一延遲校正程序，如步驟S100所示，以偵測並校正同一個校正群組的測試通道CH_1至CH_K間的訊號延遲。接著，對這些校正群組G_1至G_N執行一第二延遲校正程序，如步驟S200所示，以偵測並校正這些校正群組G_1至G_N間的訊號延遲。

在步驟S100的一實施例中，第一延遲校正程序的流程圖如『第4圖』所示。第一延遲校正程序包含以下步驟。首先，根據一合成訊號(Combination signal)，依序偵測並校正同一個校正群組的測試通道CH_1 至CH_K的接收延遲，如步驟S102所示。此合成訊號係根據測試通道CH_1至CH_K中部分的測試通道提供之一第一測試訊號所產生。舉例來說，合成訊號係根據測試通道CH_1至CH_K中除了第一待測通道以外的其餘測試通道所提供之第一測試訊號所產生。假設測試群組G_1的測試通道CH_1係為第一待測通道，此時合成訊號將由其他的測試通道CH_2至CH_K提供之例如為一脈衝訊號(Pulse signal)或方波訊號等的第一測試訊號所產生。

接著，根據一反射訊號，依序偵測並校正同一個校正群組的測試通道CH_1至CH_K的發射延遲，如步驟S104所示。此反射訊號係根據測試通道CH_1至CH_K中第二待測通道所提供的一第二測試訊號所產生。舉例來說，假設根據測試群組G_1的測試通道CH_1係為第二待測通道，此時反射訊號係由測試群組G_1的測試通道CH_1提供之例如為一脈衝訊號或方波訊號等的第二測試訊號反射而獲得。

請參考『第5A圖』和『第5B圖』所示，其係為根據本揭露另一實施例之第一延遲校正程序的流程圖。步驟S300至S310係為步驟S102的進一步實施態樣，步驟S312至S320係為步驟S104的進一步實施態樣。以下為方便說明此第一延遲校正程序，將假設根據由測試群組G_1至G_N的順序和由測試通道CH_1至CH_K的順序，依序校正每一個測試群組的測試通道CH_1至CH_K的接收延遲。

首先，控制裝置100逐一選擇其中一個測試群組(例如為測試群組G_1)的測試通道CH_1至CH_K的其中一個測試通道作為上述的第一待測通道，如步驟S300所示。接著，由測試通道CH_1至CH_K的其他測試通道同時提供上述的第一測試訊號至第二共同節點R2，以產生前述的合成訊號，如步驟S302所示。然後，由第二共同節點R2回傳此合成訊號至第一待測通道對應的導電接墊，如步驟S304所示。延遲偵測模組400可透 過此導電接墊接收此合成訊號。接著，延遲偵測模組400根據被回傳的合成訊號，計算對應第一待測通道的一第一校正值，如步驟S306所示。延遲偵測模組400將此第一校正值傳送至控制裝置100，以通知控制裝置100根據此第一校正值，校正第一待測通道的接收延遲，如步驟S308所示。

舉例來說，當自動測試設備10對測試群組G_1進行校正時，控制裝置100會先選擇測試群組G_1的測試通道CH_1作為第一待測通道，電性連接測試通道CH_1的導電接墊P_1則可視為第一目標接墊。接著，控制裝置100驅動測試通道CH_2至CH_K的通道驅動器Dr，以經由導電接墊P_2至P_K提供例如脈衝訊號或方波訊號的第一測試訊號至第二共同節點R2。由於第二共同節點R2為一短路電路，這些第一測試訊號會在第二共同節點R2上形成前述的合成訊號。並且，由於測試通道CH_1的通道驅動器Dr未被驅動，因此合成訊號會經由第一目標接墊被回傳至第一待測通道的通道比較器Com。此時，第一待測通道的通道比較器Com會識別並傳送此合成訊號的接收時間資訊至延遲偵測模組400。

同時，測試通道CH_2至CH_K的通道驅動器Dr輸出的第一測試訊號也會被傳送至測試通道CH_2至CH_K的通道比較器Com。測試通道CH_2至CH_K的通道比較器Com會識別並傳送第一測試訊號的接收時間資訊至延遲偵測模組400。因此，延遲偵測模組400根據接收到的接收時間資訊和此合成訊號，計算對應第一待測通道的一第一校正值。接著，延遲偵測模組400將此第一校正值傳送至控制裝置100，以通知控制裝置100根據此第一校正值校正測試群組G_1的測試通道CH_1的接收延遲。

當測試群組G_1的測試通道CH_1之接收延遲的校正完成後，控制裝置100接著選擇下一個測試通道(亦即測試通道CH_2)作為第一待測通道，以進行接收延遲的校正，直到測試群組G_1中所有的測試通道CH_1至CH_K都完成接收延遲的校正為止，如步驟S310所示。測試群組 G_1的測試通道CH_2至CH_K的接收延遲的校正可以參考測試通道CH_1的接收延遲的校正，故於此不再贅述。

當完成測試群組G_1的測試通道CH_1至CH_K的接收延遲的校正後，自動測試設備10進一步對測試群組G_1的測試通道CH_1至CH_K進行發射延遲的校正，如步驟S312至S320所示。

首先，當自動測試設備10對測試群組G_1進行校正時，控制裝置100選擇前述測試群組G_1的測試通道CH_1至CH_K的其中一個測試通道作為一第二待測通道，如步驟S312所示。接著，由第二待測通道輸出一第二測試訊號至前述的第二共同節點R2，以及由其他的測試通道同時輸出一第三測試訊號至此第二共同節點R2，如步驟S314所示。然後，第二共同節點R2根據第二測試訊號和第三測試訊號回傳前述的反射訊號至對應第二待測通道的導電接墊，如步驟S316所示。接著，延遲偵測模組400根據被回傳的反射訊號，計算對應第二待測通道的一第二校正值，如步驟S318所示。最後，延遲偵測模組400將此第二校正值傳送至控制裝置100，以通知控制裝置100根據此第二校正值，校正第二待測通道的發射延遲，如步驟S320所示。反射訊號不同於第二測試訊號，且第二測試訊號不同於第三測試訊號。

舉例來說，當自動測試設備10對測試群組G_1進行校正時，控制裝置100可例如選擇測試通道CH_1作為前述的第二待測通道。接著，控制裝置100驅動測試通道CH_2至CH_K的通道驅動器Dr輸出第二測試訊號至第二共同節點R2(例如將導電接墊P_2至P_K皆設為低邏輯位準)，以及驅動第二待測通道的通道驅動器Dr輸出例如為脈衝訊號的第三測試訊號至第二共同節點R2。由於第二共同節點R2為短路電路，因此傳送至第二共同節點R2的第三測試訊號會被折返而形成前述的反射訊號。此反射訊號例如為第三測試訊號的反向訊號。此時，測試通道CH_1的通道比較器 Com接收此反射訊號，以識別並傳送此反射訊號的接收時間資訊至延遲偵測模組400。

此外，測試通道CH_2至CH_K的通道比較器Com也會接收到第二測試訊號，以及測試通道CH_1的通道比較器Com也會接收第三測試訊號。測試通道CH_1的通道比較器Com會識別並傳送第二測試訊號的接收時間資訊至延遲偵測模組400，以及測試通道CH_2至CH_K的通道比較器Com會識別並傳送第三測試訊號的接收時間資訊至延遲偵測模組400。接著，延遲偵測模組400便可根據接收到的接收時間資訊和反射訊號，計算出對應第二待測通道的第二校正值。接著，延遲偵測模組400將此第二校正值傳送至控制裝置100，以通知控制裝置100根據此第二校正值，校正第二待測通道的發射延遲。

當測試群組G_1的測試通道CH_1之發射延遲的校正完成後，自動測試設備10接著由選擇下一個測試通道(亦即測試通道CH_2)作為第二待測通道，以進行發射延遲的校正，直到測試群組G_1中所有的測試通道CH_1至CH_K都完成發射延遲的校正為止，如步驟S322所示。測試群組G_1的測試通道CH_2至CH_K的發射延遲的校正可以參考測試通道CH_1的發射延遲的校正，故於此不再贅述。

當自動測試設備10第一次執行完步驟S300至S322時，即完成第一輪的第一延遲校正程序。在此實施例或其他實施例中，使用者可以自行設定第一延遲校正程序的執行次數。當第一延遲校正程序的執行次數尚未達到一預設次數時，則回到步驟S300執行下一輪的第一延遲校正程序(即再一次執行步驟S300至S322)，直到執行的次數滿足此預設次數為止，如步驟S324所示，使每一個測試通道之間更趨近於同步。

接續『第3圖』的步驟S100的第一延遲校正程序，在步驟S200的一實施例中，第二延遲校正程序的流程圖如『第6圖』所示。第二 延遲校正程序包含以下步驟。首先，控制裝置100選擇N個校正群組G_1至G_N的其中一個校正群組作為一參考校正群組，如步驟S402。接著，控制裝置100驅動參考校正群組的任一測試通道提供一參考訊號至第一共同節點R1，如步驟S404。然後，控制裝置100由校正群組G_1至G_N的其他校正群組中選擇並驅動其中一個校正群組的任一測試通道提供一測試訊號至第一共同節點R1，如步驟S406。延遲偵測模組400透過第一共同節點R1接收測試訊號和參考訊號。接著，延遲偵測模組400根據測試訊號和參考訊號，計算提供此測試訊號的校正群組的一延遲校正值，如步驟S408。最後，控制裝置100根據延遲校正值，校正提供此測試訊號的校正群組的訊號延遲，如步驟S410。

為清楚說明此第二延遲校正程序，以下示例將假設根據由測試群組G_1至G_N的順序，依序校正每一個測試群組的訊號延遲。首先，控制裝置100會先由校正群組G_1至G_N中選擇校正群組G_1作為上述的參考校正群組。接著，控制裝置100驅動校正群組G_1的任一通道驅動器Dr提供參考訊號至第一共同節點R1和對應的通道比較器Com。此通道比較器Com會識別並傳送參考訊號的發送時間資訊至延遲偵測模組400。延遲偵測模組400也會經由第一共同節點R1接收此參考訊號。

接著，控制裝置100選擇地驅動校正群組G_2的任一通道驅動器Dr提供測試訊號至第一共同節點R1和對應的通道比較器Com。此通道比較器Com會識別並傳送測試訊號的發送時間資訊至延遲偵測模組400。延遲偵測模組400經由第一共同節點R1接收測試訊號。然後，延遲偵測模組400根據測試訊號、測試訊號的發送時間資訊、參考訊號和參考訊號的發送時間資訊，計算校正群組G_1與校正群組G_2間的發送延遲，以作為用以校正校正群組G_2的一延遲校正值。最後，延遲偵測模組400將此延遲校正值傳送至控制裝置100，使控制裝置100根據此延遲校正值，校 正此校正群組G_2中測試通道CH_1至CH_K的訊號延遲。

當校正群組G_2中測試通道CH_1至CH_K的訊號延遲的校正完成後，自動測試設備10接著對下一個校正群組(亦即校正群組G_3)進行校正，直到所有的測試群組G_1至G_K都完成校正為止，如步驟S412所示。測試群組G_3至G_K的校正可以參考校正群組G_2的校正，故於此不再贅述。

綜上所述，本揭露的校正板和時序校正方法首先將待測電子裝置的接腳及其對應的測試通道群組化，而形成多個校正群組。接著，執行第一延遲校正程序，以偵測並校正同一個校正群組內多個測試通道間的訊號延遲。然後，執行第二延遲校正程序，以偵測並校正這些校正群組間的訊號延遲。如此一來，可以有效地校正或補償測試通道在訊號傳遞上的發射延遲和接收延遲，以及降低每一個測試通道至延遲偵測模組之間設置切換路徑所花費的成本。

雖然本揭露以前述之實施例揭露如上，然其並非用以限定本揭露。在不脫離本揭露之精神和範圍內，所為之更動與潤飾，均屬本揭露之專利保護範圍。關於本揭露所界定之保護範圍請參考所附之申請專利範圍。

310‧‧‧切換模組

CH_1~CH_K‧‧‧測試通道

Com‧‧‧通道比較器

Dr‧‧‧通道驅動器

G_1~G_N‧‧‧校正群組

P_1~P_K‧‧‧導電接墊

R1‧‧‧第一共同節點

R2‧‧‧第二共同節點

SW_1~SW_N‧‧‧切換路徑

Claims (9)

1. 一種校正板，可插拔地設置於一自動測試設備中，用以校正該自動測試設備中的多個測試通道的訊號延遲，該校正板包含：一第一共同節點；多個校正群組，每一該校正群組包含：一第二共同節點；以及多個導電接墊，每一該導電接墊電性連接該第二共同節點，且每一該導電接墊用以選擇性地電性連接該些測試通道的其中一個測試通道；以及一切換模組，連接該第一共同節點和該些第二共同節點之間，其中當一第一延遲校正程序被執行時，該切換模組切斷該第一共同節點與該些第二共同節點間的連結；以及當一第二延遲校正程序被執行時，該切換模組致能該第一共同節點與該些第二共同節點間的連結。
2. 如請求項1所述的校正板，其中該切換模組係為一開關陣列，該開關陣列提供多個切換路徑，每一該切換路徑選擇性地將該些第二共同節點的其中一個第二共同節點電性連接於該第一共同節點。
3. 如請求項2所述的校正板，其中該切換模組係為一繼電器陣列。
4. 如請求項1所述的校正板，更包含：一延遲偵測模組，電性連接該第一共同節點和該些測試通道，用以在該第一延遲校正程序中偵測同一該校正群組電性連接的該些測試通道間的訊號延遲，使同一該校正群組電性連接的該些測試通道被同步，以及在該第二延遲校正程序中偵測該些校正群組間的訊號延遲，使該些校正群組被同步。
5. 一種時序校正方法，適用於一自動測試設備，該自動測試設備包含多個測試通道和可插拔的一校正板，該校正板包含多個校正群組、一第一共同節點和一切換模組，每一該校正群組中包含一第二共同節點和電性連接該第二共同節點的多個導電接墊，每一該導電接墊選擇性地電性連接該些測試通道的其中一個測試通道，該切換模組連接該第一共同節點和該些第二共同節點之間，該時序校正方法包含：當一第一延遲校正程序被執行，並且由該切換模組切斷該第一共同節點與該些第二共同節點間的連結時，偵測同一該校正群組的該些測試通道間的訊號延遲，以同步同一該校正群組的該些測試通道；以及當一第二延遲校正程序被執行，並且由該切換模組致能該第一共同節點與該些第二共同節點間的連結時，偵測該些校正群組間的訊號延遲，以同步該些校正群組。
6. 如請求項5所述的時序校正方法，其中該第一延遲校正程序包含：根據一合成訊號，依序偵測並校正該些測試通道的接收延遲，該合成訊號係根據部分的該些測試通道提供之一第一測試訊號所產生；以及根據一反射訊號，依序偵測並校正該些測試通道的發射延遲，該反射訊號係根據待校正之該測試通道所提供的一第二測試訊號所產生。
7. 如請求項6所述的時序校正方法，其中根據該合成訊號，依序偵測並校正該些測試通道的接收延遲的步驟包含：逐一選擇該些測試通道的其中一個測試通道作為一第一待測通道；由該些測試通道的其他測試通道同時輸出該第一測試訊號至該第二共同節點，以產生該合成訊號；由該第二共同節點回傳該合成訊號至對應該第一待測通道的該導電接墊； 根據被回傳的該合成訊號，計算對應該第一待測通道的一第一校正值；以及根據該第一校正值，校正該第一待測通道的接收延遲。
8. 如請求項6所述的時序校正方法，其中根據該反射訊號，依序偵測並校正該些測試通道的發射延遲的步驟包含：逐一選擇該些測試通道的其中一個測試通道作為一第二待測通道；由該第二待測通道輸出一第二測試訊號至該第二共同節點，以及由該些測試通道的其他測試通道同時輸出一第三測試訊號至該第二共同節點，該第二測試訊號不同於該第三測試訊號；由該第二共同節點根據該第二測試訊號和該第三測試訊號回傳該反射訊號至對應該第二待測通道的該導電接墊，該反射訊號不同於該第二測試訊號；根據被回傳的該反射訊號，計算對應該第二待測通道的一第二校正值；以及根據該第二校正值，校正該第二待測通道的發射延遲。
9. 如請求項5所述的時序校正方法，其中該第二延遲校正程序包含：選擇該些校正群組的其中一個校正群組作為一參考校正群組；由該參考校正群組提供一參考訊號至該第一共同節點；由該些校正群組的其他校正群組依序提供一測試訊號至該第一共同節點；根據該測試訊號和該參考訊號，計算提供該測試訊號的該校正群組的一延遲校正值；以及根據該延遲校正值，校正提供該測試訊號的該校正群組的訊號延遲。