KR20140078170A - 제이택 인터페이스 보드 - Google Patents

제이택 인터페이스 보드 Download PDF

Info

Publication number
KR20140078170A
KR20140078170A KR1020120147217A KR20120147217A KR20140078170A KR 20140078170 A KR20140078170 A KR 20140078170A KR 1020120147217 A KR1020120147217 A KR 1020120147217A KR 20120147217 A KR20120147217 A KR 20120147217A KR 20140078170 A KR20140078170 A KR 20140078170A
Authority
KR
South Korea
Prior art keywords
target boards
board
boards
target
interface board
Prior art date
Application number
KR1020120147217A
Other languages
English (en)
Inventor
서영주
이재석
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020120147217A priority Critical patent/KR20140078170A/ko
Publication of KR20140078170A publication Critical patent/KR20140078170A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

복수의 타깃 보드들에 프로그램들을 다운로드하며 상기 타깃 보드들에 설치된 프로그램들의 동작 상태를 테스트하기 위한 제이택 인터페이스 보드에 있어서, 제어용 컴퓨터와의 연결을 위한 제이택 커넥터와, 상기 제이택 커넥터와 연결되며 상기 타깃 보드들에 대한 프로그램 다운로드 및 테스트를 위한 제이택 인터페이스 회로와, 상기 제이택 인터페이스 회로와 상기 타깃 보드들을 연결하기 위한 멀티 보드 커넥터와, 상기 제이택 인터페이스 회로에 연결되는 상기 타깃 보드들의 수량을 입력하기 위한 스위치 회로가 상기 제이택 인터페이스 회로에 구비된다. 따라서, 상기 타깃 보드들에 대한 프로그램 다운로드 및 설치가 동시에 이루어질 수 있으며, 이에 따라 상기 타깃 보드들에 대한 셋업 및 유지보수에 소요되는 시간이 크게 단축될 수 있다.

Description

제이택 인터페이스 보드{JTAG interface board}
본 발명의 실시예들은 제이택 인터페이스 보드에 관한 것이다. 보다 상세하게는, 반도체 제조 공정에서 반도체 소자들의 테스트를 위한 테스트 핸들러와 테스터 사이에서 신호 전달을 위한 복수의 보드들에 대하여 프로그램 다운로드, 프로그램 테스트 등을 위하여 사용되는 제이택 인터페이스 보드에 관한 것이다.
일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정을 통해 분할될 수 있으며 본딩 공정을 통해 기판 상에 본딩될 수 있다.
상기와 같이 제조된 반도체 소자들은 테스트 핸들러 및 테스터와 같은 설비를 이용한 테스트 공정을 통하여 양불 판정이 이루어지며, 상기 반도체 소자들 중 양품으로 판정된 반도체 소자들에 대하여 출하가 이루어질 수 있다.
상기 반도체 소자들은 상기 테스트 핸들러에서 테스트 트레이 등에 수납된 상태에서 상기 테스터와 전기적으로 접속될 수 있다. 특히, 일 예로서, 상기 반도체 소자들은 하이픽스 보드 또는 테스트 보드 등과 같은 연결 보드를 통하여 상기 테스터와 연결될 수 있으며, 상기 연결 보드는 상기 반도체 소자들의 접속 단자들과 접촉되는 복수의 콘택터들이 구비된 복수의 테스트 소켓들을 포함할 수 있다.
또한, 일 예로서, 상기 하이픽스 보드는 상기 반도체 소자들을 테스트하기 위한 복수의 채널들을 제공하며 상기 테스터로부터의 테스트 신호를 전달하는 복수의 보드들을 포함할 수 있다. 상기 하이픽스 보드와 같은 연결 보드의 일 예는 대한민국 특허공개 제10-2009-0060773호 등에 개시되어 있다.
상기와 같은 복수의 보드들에는 상기 반도체 소자들의 테스트를 위한 소프트웨어 또는 펌웨어 등의 프로그램들이 설치될 수 있다. 상기 프로그램들은 제이택(JTAG; Joint Test Action Group) 인터페이스 보드를 이용하여 다운로드될 수 있으며, 또한 상기 보드들에 설치된 프로그램의 동작 테스트와 디버깅 작업 등이 상기 제이택 인터페이스 보드를 통하여 이루어질 수 있다.
상기 제이택을 이용하여 타깃 보드에 펌웨어 업데이트 프로그램을 전송하는 방법에 대한 일 예는 대한민국 특허공개 제10-2006-0084710호 등에 개시되어 있다. 그러나, 종래의 제이택 인터페이스 보드의 경우 하나의 타깃 보드에 대하여만 작업이 가능하므로, 상기 복수의 보드들에 대하여 프로그램 다운로드, 프로그램 동작 테스트, 디버깅 등의 작업을 순차적으로 수행하는데에는 상당한 시간이 소요될 수 있으며, 이에 따라 상기 테스트 핸들러의 설치 및 유지보수에 소요되는 전체적인 시간이 크게 증가하는 문제점이 발생될 수 있다.
본 발명의 실시예들은 복수의 타깃 보드들에 대하여 프로그램의 다운로드, 프로그램 동작 테스트, 디버깅 등을 동시에 수행할 수 있는 제이택 인터페이스 보드를 제공하는데 그 목적이 있다.
본 발명의 실시예들에 따르면, 복수의 타깃 보드들에 프로그램들을 다운로드하며 상기 타깃 보드들에 설치된 프로그램들의 동작 상태를 테스트하기 위한 제이택 인터페이스 보드에 있어서, 제어용 컴퓨터와의 연결을 위한 제이택 커넥터와, 상기 제이택 커넥터와 연결되며 상기 타깃 보드들에 대한 프로그램 다운로드 및 테스트를 위한 제이택 인터페이스 회로와, 상기 제이택 인터페이스 회로와 상기 타깃 보드들을 연결하기 위한 멀티 보드 커넥터와, 상기 제이택 인터페이스 회로에 연결되는 상기 타깃 보드들의 수량을 입력하기 위한 스위치 회로가 상기 제이택 인터페이스 보드에 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 제이택 인터페이스 회로와 상기 타깃 보드들은 병렬로 연결될 수 있다.
본 발명의 실시예들에 따르면, 상기 스위치 회로에서 입력되는 보드의 수는 상기 멀티 보드 커넥터에 연결된 상기 타깃 보드들의 수와 일치하는 것이 바람직하다.
본 발명의 실시예들에 따르면, 상기 타깃 보드들에 대한 프로그램 다운로드는 동시에 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 타깃 보드들은 반도체 소자들의 테스트를 위한 테스트 핸들러와 테스터 사이에서 신호전달을 위하여 사용될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 제이택 인터페이스 보드는 제어용 컴퓨터와의 연결을 위한 제이택 커넥터와, 타깃 보드들에 대한 프로그램 다운로드, 프로그램 테스트 및 디버깅 등의 작업을 위한 제이택 인터페이스 회로와, 상기 타깃 보드들과의 연결을 위한 멀티 보드 커넥터 등을 구비하고, 상기 타깃 보드들에 대한 프로그램 다운로드를 동시에 수행하고, 상기 타깃 보드들에 설치된 프로그램의 테스트 및 디버깅 작업을 순차적으로 수행할 수 있으므로, 상기 타깃 보드들의 셋업 및 유지보수에 소요되는 시간이 크게 단축될 수 있다.
도 1은 본 발명의 일 실시예에 따른 제이택 인터페이스 보드를 설명하기 위한 개략적인 구성도이다.
이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 제이택 인터페이스 보드를 설명하기 위한 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 제이택 인터페이스 보드(100)는 복수의 타깃 보드들(10)에 대하여 소트트웨어, 펌웨어 등의 프로그램들을 다운로드하고, 상기 프로그램들의 동작 테스트 및 디버깅 작업 등을 수행하기 위하여 사용될 수 있다.
특히, 본 발명의 일 실시예에 따른 제이택 인터페이스 보드(100)는 복수의 반도체 소자들에 대한 테스트 공정을 수행하기 위한 테스트 핸들러와 테스터 사이에서 전기적인 신호 전달을 위한 복수의 보드들(이하, 타깃 보드들이라 함)에 대하여 프로그램의 다운로드, 프로그램의 동작 테스트, 디버깅 등의 작업을 수행하기 위하여 바람직하게 사용될 수 있다.
상기 테스트 핸들러와 상기 테스터 사이에는 상기 반도체 소자들의 외부 접속 단자들과 전기적인 접속을 위한 하이픽스 보드가 배치될 수 있으며, 상기 하이픽스 보드는 복수의 콘택터들이 구비된 테스트 소켓들이 장착될 수 있다. 또한, 상기 반도체 소자들에는 상기 테스트 소켓들과 연결된 상기 복수의 타킷 보드들을 통하여 테스트 신호가 전달될 수 있으며, 상기 테스터는 상기 반도체 소자들로부터 출력되는 신호로부터 상기 반도체 소자들의 동작 상태 등을 검사할 수 있다.
상기 타깃 보드들(10)은 상기 반도체 소자들의 테스트를 위한 채널들을 제공할 수 있으며, 또한 상기 테스터와 반도체 소자들 사이에서 전달되는 신호들의 주파수 변환 등을 위하여 사용될 수 있다. 그러나, 상기 타깃 보드들(10)의 구성과 동작 사양 등은 다양하게 변경될 수 있으므로 이에 의해 본 발명의 범위가 제한되지는 않을 것이다.
한편, 상기 타깃 보드들(10)에 셋업 단계에서 상기 반도체 소자들의 테스트를 위한 프로그램들이 설치될 수 있으며, 이는 본 발명의 일 실시예에 따른 제이택 인터페이스 보드(100)를 통하여 이루어질 수 있다. 일 예로서, 상기 제이택 인터페이스 보드(100)는 제어용 컴퓨터(미도시)에 연결될 수 있으며, 또한 상기 타깃 보드들(10)은 상기 제이택 인터페이스 보드(100)에 연결될 수 있다. 또한, 상기 제이택 인터페이스 보드(100)는 상기 타깃 보드들(10)에 다운로드되어 설치된 프로그램들에 대한 동작 테스트 및 디버깅 등의 작업에 사용될 수도 있다.
상기 제어용 컴퓨터는 상기 프로그램들의 다운로드, 상기 프로그램들의 동작 테스트, 상기 프로그램들에 대한 디버깅 등을 제어할 수 있으며, 상기 제이택 인터페이스 보드(100)에는 상기 제어용 컴퓨터와의 연결을 위한 제이택 커넥터(110)가 구비될 수 있다.
또한, 상기 제이택 인터페이스 보드(100)에는 상기 제이택 커넥터(110)와 연결되며 상기 제어용 컴퓨터로부터 제공되는 데이터를 상기 타킷 보드들(10)에 동시에 다운로드하고, 상기 타깃 보드들(10)에 설치된 프로그램들의 동작 상태 테스트 및 디버킹 작업을 위하여 상기 제어용 컴퓨터와 상기 타깃 보드들(10) 사이의 통신을 위한 제이택 인터페이스 회로(120)가 구비될 수 있다. 일 예로서, 상기 제이택 인터페이스 회로(120)는 CPLD(Complex Programmable Logic Device) 또는 FPGA(Field Programmable Gate Array) 등을 이용하여 구현될 수 있다.
특히, 상기 제이택 인터페이스 보드(100)에는 상기 타깃 보드들(10)의 수량을 입력하기 위한 스위치 회로(130)가 구비될 수 있다. 이때, 상기 제이택 인터페이스 보드(100)에 연결되는 타깃 보드들(10)의 수량과 상기 스위치 회로(130)에 의해 입력되는 수량은 동일한 것이 바람직하다.
한편, 상기 타깃 보드들(10)은 메인 보드(미도시)에 장착될 수 있으며, 상기 제이택 인터페이스 보드(100)에는 상기 타깃 보드들(10)과의 연결을 위한 멀티 보드 커넥터(140)가 구비될 수 있다. 특히, 상기 제이택 인터페이스 보드(100)와 상기 타깃 보드들(10)은 도 1에 도시된 바와 같이 병렬로 연결될 수 있으며, 상기 타깃 보드들(10)에 대한 프로그램 다운로드 및 설치가 동시에 이루어질 수 있다. 또한, 도시되지는 않았으나, 상기 메인 보드에는 상기 제이택 인터페이스 보드(100)와의 연결을 위한 별도의 커넥터가 구비될 수 있으며, 상기 별도의 커넥터와 상기 타깃 보드들(10)을 연결하는 배선들이 구비될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 제이택 인터페이스 보드(100)는 제어용 컴퓨터와의 연결을 위한 제이택 커넥터(110)와, 타깃 보드들(10)에 대한 프로그램 다운로드, 프로그램 테스트 및 디버깅 등의 작업을 위한 제이택 인터페이스 회로(120)와, 상기 타깃 보드들(10)과의 연결을 위한 멀티 보드 커넥터(140) 등을 구비하고, 상기 타깃 보드들(10)에 대한 프로그램 다운로드를 동시에 수행하고, 상기 타깃 보드들(10)에 설치된 프로그램의 테스트 및 디버깅 작업을 순차적으로 수행할 수 있으므로, 상기 타깃 보드들(10)의 셋업 및 유지보수에 소요되는 시간이 크게 단축될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 타깃 보드 100 : 제이택 인터페이스 보드
110 : 제이택 커넥터 120 : 제이택 인터페이스 회로
130 : 스위치 회로 140 : 멀티 보드 커넥터

Claims (5)

  1. 복수의 타깃 보드들에 프로그램들을 다운로드하며 상기 타깃 보드들에 설치된 프로그램들의 동작 상태를 테스트하기 위한 제이택 인터페이스 보드에 있어서,
    제어용 컴퓨터와의 연결을 위한 제이택 커넥터;
    상기 제이택 커넥터와 연결되며 상기 타깃 보드들에 대한 프로그램 다운로드 및 테스트를 위한 제이택 인터페이스 회로;
    상기 제이택 인터페이스 회로와 상기 타깃 보드들을 연결하기 위한 멀티 보드 커넥터; 및
    상기 제이택 인터페이스 회로에 연결되는 상기 타깃 보드들의 수량을 입력하기 위한 스위치 회로를 포함하는 것을 특징으로 하는 제이택 인터페이스 보드.
  2. 제1항에 있어서, 상기 제이택 인터페이스 회로와 상기 타깃 보드들은 병렬로 연결되는 것을 특징으로 하는 제이택 인터페이스 보드.
  3. 제1항에 있어서, 상기 스위치 회로에서 입력되는 보드의 수는 상기 멀티 보드 커넥터에 연결된 상기 타깃 보드들의 수와 일치하는 것을 특징으로 하는 제이택 인터페이스 보드.
  4. 제1항에 있어서, 상기 프로그램 다운로드는 동시에 수행되는 것을 특징으로 하는 제이택 인터페이스 보드.
  5. 제1항에 있어서, 상기 타깃 보드들은 반도체 소자들의 테스트를 위한 테스트 핸들러와 테스터 사이에서 신호전달을 위하여 사용되는 것을 특징으로 하는 제이택 인터페이스 보드.
KR1020120147217A 2012-12-17 2012-12-17 제이택 인터페이스 보드 KR20140078170A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120147217A KR20140078170A (ko) 2012-12-17 2012-12-17 제이택 인터페이스 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120147217A KR20140078170A (ko) 2012-12-17 2012-12-17 제이택 인터페이스 보드

Publications (1)

Publication Number Publication Date
KR20140078170A true KR20140078170A (ko) 2014-06-25

Family

ID=51129840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147217A KR20140078170A (ko) 2012-12-17 2012-12-17 제이택 인터페이스 보드

Country Status (1)

Country Link
KR (1) KR20140078170A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180026180A (ko) * 2016-09-02 2018-03-12 주식회사 아이닉스 체인 형태로 연결된 디바이스 및 그 설정 방법
CN109425796A (zh) * 2017-08-30 2019-03-05 中兴通讯股份有限公司 一种背板工装测试系统
KR101962684B1 (ko) * 2017-10-24 2019-03-27 주식회사 수산이앤에스 제어기용 보드 및 제어기용 보드를 테스트하기 위한 테스트 장치
KR102256750B1 (ko) * 2020-02-18 2021-05-26 제이제이티솔루션 주식회사 Dut 맵이 서로 다른 반도체 테스터와 핸들러 사이의 인터페이싱을 위한 장치 및 이를 포함하는 반도체 테스트 장비

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180026180A (ko) * 2016-09-02 2018-03-12 주식회사 아이닉스 체인 형태로 연결된 디바이스 및 그 설정 방법
CN109425796A (zh) * 2017-08-30 2019-03-05 中兴通讯股份有限公司 一种背板工装测试系统
CN109425796B (zh) * 2017-08-30 2021-09-07 中兴通讯股份有限公司 一种背板工装测试系统
KR101962684B1 (ko) * 2017-10-24 2019-03-27 주식회사 수산이앤에스 제어기용 보드 및 제어기용 보드를 테스트하기 위한 테스트 장치
KR102256750B1 (ko) * 2020-02-18 2021-05-26 제이제이티솔루션 주식회사 Dut 맵이 서로 다른 반도체 테스터와 핸들러 사이의 인터페이싱을 위한 장치 및 이를 포함하는 반도체 테스트 장비

Similar Documents

Publication Publication Date Title
US7944225B2 (en) Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
CN101065681B (zh) 用于半导体器件测试器的接口设备
US20120131403A1 (en) Multi-chip test system and test method thereof
KR20070100835A (ko) 프로브 카드상의 신호를 라우팅하기 위한 프로그래머블장치
US8872534B2 (en) Method and apparatus for testing devices using serially controlled intelligent switches
US20130082731A1 (en) Switching matrix and testing system for semiconductor characteristic measurement using the same
JP6185969B2 (ja) シリアル制御された資源を使用して装置を検査するための方法及び装置
KR20140078170A (ko) 제이택 인터페이스 보드
JP6484310B2 (ja) テスト用回路板及びその操作方法
CN116660719A (zh) 一种基于flex测试系统的通用ate接口子母板测试方法
TW201727249A (zh) 使用開關切換單一訊號通道與複數個連接墊之連結的測試電路
US8373434B2 (en) Control board for connection between FPGA boards and test device thereof
CN101311740A (zh) 电子组件测试系统
KR101161809B1 (ko) 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법
US7688087B2 (en) Test apparatus
JP2008039452A (ja) 検査装置
KR20080061735A (ko) 피시험 장치, 이를 테스트 하기 위한 시스템 및 방법
KR100768578B1 (ko) 집적회로의 검사 장치
KR20210105313A (ko) Dut 맵이 서로 다른 반도체 테스터와 핸들러 사이의 인터페이싱을 위한 장치 및 이를 포함하는 반도체 테스트 장비
CN112782563A (zh) 载板测试结构及测试方法
KR101222737B1 (ko) 내장형 기판의 경계 스캔 테스트 장치 및 그 방법
JP5319907B2 (ja) ソケット基板上にスイッチ素子を有するテスト装置
KR20100082153A (ko) 반도체 디바이스 테스트 시스템
CN110781049A (zh) 一种jtag链路自动识别与拓展装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination