JP6484310B2 - テスト用回路板及びその操作方法 - Google Patents

テスト用回路板及びその操作方法 Download PDF

Info

Publication number
JP6484310B2
JP6484310B2 JP2017172398A JP2017172398A JP6484310B2 JP 6484310 B2 JP6484310 B2 JP 6484310B2 JP 2017172398 A JP2017172398 A JP 2017172398A JP 2017172398 A JP2017172398 A JP 2017172398A JP 6484310 B2 JP6484310 B2 JP 6484310B2
Authority
JP
Japan
Prior art keywords
circuit board
electrical connection
test
connection points
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017172398A
Other languages
English (en)
Other versions
JP2018040801A (ja
Inventor
勝▲ユ▼ 曾
勝▲ユ▼ 曾
Original Assignee
エス ブイ プローブ プライベート リミテッド
エス ブイ プローブ プライベート リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス ブイ プローブ プライベート リミテッド, エス ブイ プローブ プライベート リミテッド filed Critical エス ブイ プローブ プライベート リミテッド
Publication of JP2018040801A publication Critical patent/JP2018040801A/ja
Application granted granted Critical
Publication of JP6484310B2 publication Critical patent/JP6484310B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511Wafer Test

Description

本発明は、電気検出装置に関し、特に電気検出用の回路板に関するものである。
従来のプローブカードは、そのプローブでチップの信号接点に接触し、チップの回路が正常であるか否かをテストしていた。通常、チップの回路のレイアウトはチップ内の回路素子特性によって異なるため、それに応じてテストするチップの信号接点は、そのチップの回路のレイアウトによって異なる。従って、テストするチップの回路素子のレイアウトに対応するために、プローブカードのサプライヤーは、通常、特定のプローブカードを製造し、当該特定のプローブカードの回路板がテストするチップの回路素子特性に対応する回路配置及びプローブ分布構造を有するようにする必要があった。
しかしながら、上述したような特定のプローブカードは、製造費が高く、テストする特定のチップに対してしかテストできないため、実際に適用した場合、プローブカードのサプライヤーは、プローブカード回路板の回路配線を特定チップの回路素子に対応する専用ボード構造として配置するほか、ユニバーサルボード構造の回路板を予め製造することがよくある。そのうち、ユニバーサルボード構造の回路板平面には、周縁から中央まで複数の半田接点がそれぞれ設置されている。より詳しくは、ユニバーサルボード構造の回路板は、径方向に分布し、周縁から中央までテスト領域の半田接点、スイッチング領域の半田接点、及びプローブ領域の半田接点がそれぞれ設けられている。そのうち、該プローブ領域の半田接点は、直接回路板下方に設けられたプローブに導通される。該テスト領域とスイッチング領域の半田接点との間は簡単な径方向配線設計であり、テスト領域上にテスト機が接触される半田接点がスイッチング領域に導通し電気的に接続するものである。そして、顧客から提供されたチップ回路素子のレイアウトに基づいて、スイッチング領域の半田接点とプローブ領域の半田接点との間に設けられる回路のジャンパーによりスイッチング領域の半田接点はプローブ領域の半田接点に導通され、プローブと電気的に接続される。
上記のユニバーサルボード構造を有する回路板のプローブカードは、製造コストが低いが、プローブがジャンパーによりスイッチング領域の半田接点に電気的に接続されているため、信号伝送の品質が悪くなる。
従って、上記課題を解決することは、現在解決すべき極めて重要な課題となっている。
従って、従来技術の種々の欠点に鑑み、本発明は、中央領域と周縁領域とが定義された回路板本体と、回路板本体の中央領域に設けられた複数の第1の電気接続点と、回路板本体の周縁領域に設けられた複数の第2の電気接続点と、回路板本体に予め設けられる前記複数の第1の電気接続点のうちの対応するものと前記複数の第2の電気接続点のうちの対応するものに接続される複数の回路と、テスト信号を受信し回路板本体の周縁領域であって複数の第2の電気接続点の付近に設けられる複数のテスト接点と、を備えるテスト用回路板を提供する。
また、本発明は、前記テスト用回路板を提供し、前記回路板本体の中央領域で前記複数の第1の電気接続点の周囲に位置して前記複数の第1の電気接続点と電気的に接続するように複数のプローブを設ける工程と、前記複数のテスト接点を導電部材を介して前記第2の電気接続点のうちの対応するものに電気的に接続する工程と、前記テスト信号を、前記テスト接点、前記複数の第2の電気接続点、前記回路板本体の回路、前記複数の第1の電気接続点のうちの対応するもの、および前記複数のプローブを介してテストする装置に伝送する工程と、を備えるテスト用回路板の操作方法をさらに提供する。
上記のテスト用回路板及びその操作方法において、プローブの周囲には複数の導電接点がさらに設けられており、プローブは、複数の第1の電気接続点と複数の導電接点とに電気的に接続されている。
上記のテスト用回路板及びその操作方法において、第1の電気接続点、第2の電気接続点とテスト接点は、接地接点、電源接点または信号接点である。
上記のテスト用回路板及びその操作方法において、回路板本体は、ユニバーサルボード構造である。
上記のテスト用回路板及びその操作方法において、プローブは、ケーブルを介して第1の電気接続点に電気的に接続されており、テスト接点は、例えば導電ペースト、ピン、ジャンパー、スイッチングボード、スイッチまたは接続ソケット等の導電部材を介して第2の電気接続点に電気的に接続されている。
上記のように、本発明に係るテスト用回路板及びその操作方法は、主にテスト機のテスト接点を回路板本体の周縁領域に集中的に設置し、テスト接点周囲に対して複数の第2の電気接続点を設置し、プローブ周囲に対して複数の第1の電気接続点を設置し、第1の電気接続点及び第2の電気接続点が回路板本体の回路を介して接続可能にしているため、テストする装置の電気検出をする場合、テスト接点を導電部材(例えば導電ペースト、ピン、ジャンパー、スイッチングボード、スイッチまたは接続ソケット)を介して周囲の第2の電気接続点に接続するだけで、テスト機のテスト信号は、該テスト接点、第2の電気接続点、回路板本体の回路、対応する第1の電気接続点、及びプローブを介してテストする装置に伝送されるとともに信号のフィードバックを行うことができる。これにより、信号伝送品質の向上及び操作工程の単純化が達成可能であり、従来のユニバーサルボード構造ではプローブをジャンパーによりスイッチング領域半田接点に電気的に接続させることによる信号伝送品質の不良及び作業の煩雑が発生するという課題を回避することができるとともにユニバーサルボード構造の低コスト、高自由度の利点を有することができる。
本発明に係るテスト用回路板の平面模式図である。 本発明に係るテスト用回路板の操作方法模式図である。
以下、具体的な実施例を用いて本発明の実施形態を説明する。この技術分野を熟知する者は、本明細書の記載内容によって簡単に本発明のその他の利点や効果を理解できる。
また、明細書に添付された図面に示す構造、比例、寸法等は、この技術分野を熟知する者が理解できるように明細書に記載の内容に合わせて説明されるものであり、本発明の実施を制限するものではないため、技術上の実質的な意味を有せず、いかなる構造の修飾、比例関係の変更または寸法の調整は、本発明の効果及び目的に影響を与えるものでなければ、本発明に開示された技術内容の範囲に入る。また、明細書に記載された例えば「上」、「一」等の用語は、説明が容易に理解できるようにするためのものであり、本発明の実施可能な範囲を限定するものではなく、その相対関係の変更または調整は、技術内容の実質的変更がなければ、本発明の実施可能の範囲と見なされる。
図1に示すように、本発明に係るテスト用回路板1は、回路板本体10と、複数の第1の電気接続点D1、D2、D3、D4と、複数の第2の電気接続点d1、d2、d3、d4と、複数の回路L1、L2、L3、L4と、テスト接点T1、T2、T3、T4とを含む。テスト用回路板1は、ウェハ/チップのプローブカードまたはパッケージテストのためのテストロードボード(load board)等で、テスト機用の回路板に使用可能である。
この実施例において、回路板本体10は、ユニバーサルボード構造であってもよく、専用ボード構造であってもよい。回路板本体10には、中央領域と、周縁領域と、中央領域と周縁領域との間に介在する中間領域とが定義されている。
回路板本体10の中央領域の中心箇所には、観察口100が設けられており、観察口100には複数のプローブ111が設けられている。
複数の第1の電気接続点D1、D2、D3、D4は、回路板本体10の中央領域に設けられ、観察口100(またはプローブ111)の周囲に位置する。この実施例において、第1の電気接続点D1、D2、D3、D4は接地接点である。ここで、4つの第1の電気接続点を例に説明する。その他の実施例において、第1の電気接続点は、電源接点または信号接点であってもよく、その数量は特に限定されるものではない。
また、回路板本体10の中央領域には、観察口100(またはプローブ111)に対向する周囲にも複数の導電接点S1、S2、S3、S4が設けられている。この実施例において、導電接点S1、S2、S3、S4は、信号接点である。ここで、4つの導電接点を例に説明する。その他の実施例において、導電接点は電源接点または接地接点であってもよく、その数量は特に限定されるものではない。
複数の第2の電気接続点d1、d2、d3、d4は、回路板本体10の周縁領域に設けられ、かつ複数の第1の電気接続点D1、D2、D3、D4に対して接続されている。この実施例において、複数の第2の電気接続点d1、d2、d3、d4は接地接点である。その他の実施例において、第2の電気接続点は、電源接点または信号接点であってもよい。
複数の回路L1、L2、L3、L4は、回路板本体10に予め設けられており、主に中間領域に配設されており、かつ第1の電気接続点D1、D2、D3、D4及び第2の電気接続点d1、d2、d3、d4に対して接続されている。
複数のテスト接点T1、T2、T3、T4は、回路板本体10の周縁領域に設けられており、かつ複数の第2の電気接続点d1、d2、d3、d4に隣接している。複数のテスト接点T1、T2、T3、T4は、テスト機のテスト信号を受信し、回路板本体10の周縁領域に集中的に設けられ、それと同時に複数の第2の電気接続点d1、d2、d3、d4は複数のテスト接点T1、T2、T3、T4に対して位置している。この実施例において、複数のテスト接点T1、T2、T3、T4は、テスト機の接地テスト信号を受信する。ここで、4つのテスト接点を例に説明する。その他の実施例において、テスト接点は、テスト機の電源テスト信号まはた高、低周波のテスト信号を受信してもよく、その数量は特に限定されるものではない。
また、複数のテスト接点T1、T2、T3、T4に隣接した箇所には、複数の第2の電気接続点d1’、d2’がさらに設けられてもよい。そのうち、第2の電気接続点d1’、d2’は、回路板本体10に予め設けられた回路L1’、L2’を介して第2の電気接続点d1、d2に電気的に接続されている。このように、テスト接点T1、T2、T3、T4は、その近傍で第2の電気接続点d1、d2または第2の電気接続点d1’、d2’を介して第1の電気接続点D1、D2と選択的に電気的に接続可能である。
図2は、本発明に係るテスト用回路板1の操作方法模式図であり、図1におけるテスト用回路板1がテストする装置(たとえばウェハ、チップまたはパッケージ等)の回路素子に対応する配置である様子を示している。プローブ111は、複数のケーブル120を介して第1の電気接続点D1、D2、D3、D4及び導電接点S1、S2、S3、S4に対して接続されている。それと同時にプローブ111に接続された第1の電気接続点D1、D2、D3、D4、テスト機のテスト信号送信位置に対応して、複数のテスト接点T1、T2、T3、T4は、導電部材130(例えば導電ペースト、ピン、ジャンパー、スイッチングボード、スイッチまたは接続ソケット等)を介して対応する第2の電気接続点d1、d4、d3、d2’に接続される。さらに、回路板本体10に予め設けられた回路L1、L2、L3、L4(L2’)を介して第1の電気接続点D1、D2、D3、D4に電気的に接続される。このように、テスト機のテスト信号は、順次にテスト接点T1、T2、T3、T4、第2の電気接続点d1、d4、d3、d2’、第1の電気接続点D1、D2、D3、D4、プローブ111を介してテストする装置に伝送され、電気的テストが行われる。
上記のように、本発明に係るテスト用回路板及びその操作方法では、テスト機のテスト接点を回路板本体の周縁領域に集中的に設置し、テスト接点周囲に対して複数の第2の電気接続点を設置し、プローブ周囲に対して複数の第1の電気接続点を設置し、第1の電気接続点及び第2の電気接続点が回路板本体の回路を介して接続可能であるようにしているため、テストする装置の電気検出をする場合、テスト接点を導電部材(例えば導電ペースト、ピン、ジャンパー、スイッチングボード、スイッチまたは接続ソケット)を介して周囲の第2の電気接続点に接続するだけで、テスト機のテスト信号は、テスト接点、第2の電気接続点、回路板本体の回路、対応する第1の電気接続点、プローブを介してテストする装置に伝送するとともに信号のフィードバックを行うことができる。これにより、信号伝送品質の向上及び操作工程の単純化が達成可能であり、従来のユニバーサルボード構造ではプローブをジャンパーによりスイッチング領域半田接点に電気的に接続させることによる信号伝送品質の不良及び作業の煩雑が発生するという課題を回避することができるとともにユニバーサルボード構造の低コスト、高自由度の利点を保有することができる。
上記のように、これらの実施形態は本発明の原理およびその効果を例示的に説明するに過ぎず、本発明は、これらによって限定されるものではない。上記実施形態は、この技術分野を熟知する者により本発明の主旨を逸脱しない範囲で種々に修正や変更されることが可能であり、本発明の権利保護範囲は、後述の特許請求の範囲に入るものである。
1 テスト用回路板
10 回路板本体
100 観察口
111 プローブ
120 ケーブル
L1、L2、L3、L4、L1’、L2’ 回路
130 導電部材
D1、D2、D3、D4 第1の電気接続点
d1、d2、d3、d4、d1’、d2’ 第2の電気接続点
S1、S2、S3、S4 導電接点
T1、T2、T3、T4 テスト接点

Claims (13)

  1. 内周領域と外周領域とが定義された回路板本体と、
    前記回路板本体の前記内周領域に設けられた複数の第1の電気接続点と、
    前記回路板本体の前記外周領域に設けられた複数の第2の電気接続点と、
    前記回路板本体に予め設けられ、対応する前記第1の電気接続点と前記第2の電気接続点に接続された複数の回路と、
    テスト信号を受信し、前記回路板本体の前記外周領域であって前記複数の第2の電気接続点の付近に設けられる複数のテスト接点と、
    を備え、
    前記複数の第2の電気接続点の数は前記複数のテスト接点の数よりも多く、前記複数の第2の電気接続点は前記複数のテスト接点を概ね囲むように前記回路板本体の前記外周領域に配置される、テスト用回路板。
  2. 前記内周領域には複数のプローブが設けられている請求項1に記載のテスト用回路板。
  3. 前記複数の第1の電気接続点は前記プローブの周囲に設けられている請求項2に記載のテスト用回路板。
  4. 前記プローブの周囲には複数の導電接点がさらに設けられている請求項3に記載のテスト用回路板。
  5. 前記プローブは、前記複数の第1の電気接続点と前記複数の導電接点とに電気的に接続されている請求項4に記載のテスト用回路板。
  6. 前記第1の電気接続点、前記第2の電気接続点と前記テスト接点は、接地接点、電源接点または信号接点である請求項1に記載のテスト用回路板。
  7. 前記テスト接点は前記第2の電気接続点に電気的に接続されている請求項1に記載のテスト用回路板。
  8. 前記回路板本体はユニバーサルボード構造である請求項1に記載のテスト用回路板。
  9. 請求項1に記載のテスト用回路板を提供し、前記回路板本体の前記内周領域に複数のプローブが設けられ、前記複数の第1の電気接続点は前記複数のプローブの周囲に位置し、前記複数のプローブは前記複数の第1の電気接続点に電気的に接続されるようにする工程と、
    前記複数のテスト接点を導電部材を介して対応する第2の電気接続点に電気的に接続する工程と、
    テスト信号を、前記テスト接点、前記第2の電気接続点、前記複数の回路、対応する第1の電気接続点およびプローブを介してテストする装置に伝送する工程と、
    を備えるテスト用回路板の操作方法。
  10. 前記プローブの周囲には複数の導電接点が設けられている請求項9に記載のテスト用回路板の操作方法。
  11. 前記プローブはケーブルを介して前記第1の電気接続点に電気的に接続されている請求項9に記載のテスト用回路板の操作方法。
  12. 前記第1の電気接続点、前記第2の電気接続点と前記テスト接点は、接地接点、電源接点または信号接点である請求項9に記載のテスト用回路板の操作方法。
  13. 前記テスト接点は、導電ペースト、ピン、ジャンパー、スイッチングボード、スイッチまたは接続ソケットを介して前記第2の電気接続点に電気的に接続されている請求項9に記載のテスト用回路板の操作方法。
JP2017172398A 2016-09-07 2017-09-07 テスト用回路板及びその操作方法 Active JP6484310B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105128888 2016-09-07
TW105128888A TWI595237B (zh) 2016-09-07 2016-09-07 測試用電路板及其操作方法

Publications (2)

Publication Number Publication Date
JP2018040801A JP2018040801A (ja) 2018-03-15
JP6484310B2 true JP6484310B2 (ja) 2019-03-13

Family

ID=60189227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017172398A Active JP6484310B2 (ja) 2016-09-07 2017-09-07 テスト用回路板及びその操作方法

Country Status (3)

Country Link
JP (1) JP6484310B2 (ja)
KR (1) KR101989232B1 (ja)
TW (1) TWI595237B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109471011A (zh) * 2017-09-07 2019-03-15 新加坡商美亚国际电子有限公司 测试用电路板及其操作方法
CN116068380B (zh) * 2023-03-01 2023-07-07 上海聚跃检测技术有限公司 一种芯片封装测试方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034533A (en) * 1997-06-10 2000-03-07 Tervo; Paul A. Low-current pogo probe card
JP4667679B2 (ja) * 2001-09-27 2011-04-13 Okiセミコンダクタ株式会社 プローブカード用基板
JP2006138705A (ja) * 2004-11-11 2006-06-01 Yamaha Corp プローブカード及びそれを用いた検査方法
JP2007198930A (ja) * 2006-01-27 2007-08-09 Renesas Technology Corp 半導体検査システムおよび半導体装置
JP2007278828A (ja) * 2006-04-06 2007-10-25 Sharp Corp 半導体チップ評価用基板
KR20080061735A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 피시험 장치, 이를 테스트 하기 위한 시스템 및 방법
TWI413777B (zh) * 2010-09-01 2013-11-01 Multi - power circuit board and its application probe card
KR101610448B1 (ko) * 2011-01-16 2016-04-07 일본전자재료(주) 프로브 카드 및 그 제조 방법
TWI444625B (zh) * 2012-03-20 2014-07-11 Mpi Corp High frequency probe card
US9372205B2 (en) * 2014-01-15 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal probe card PCB design

Also Published As

Publication number Publication date
TWI595237B (zh) 2017-08-11
JP2018040801A (ja) 2018-03-15
TW201812307A (zh) 2018-04-01
KR101989232B1 (ko) 2019-06-13

Similar Documents

Publication Publication Date Title
US20100117673A1 (en) Interface structure of wafer test equipment
US10753960B2 (en) Probe card and signal path switching module assembly
CN102770778B (zh) 用于测试集成电路的方法
JPWO2009098770A1 (ja) 品種交換ユニットおよび製造方法
JP2008185420A (ja) 試験装置およびプローブカード
JP6484310B2 (ja) テスト用回路板及びその操作方法
US7288949B2 (en) Semiconductor test interface
US20150168454A1 (en) Probe module
KR20170011519A (ko) 브레이크 아웃 박스
JPWO2009031394A1 (ja) 電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法
US20200341053A1 (en) Vertical ultra low leakage probe card for dc parameter test
KR20140078170A (ko) 제이택 인터페이스 보드
US8988092B2 (en) Probing apparatus for semiconductor devices
US9759746B2 (en) Probe module
JP2013145210A (ja) 基板積層式プローブカード
JP2008268124A (ja) テストヘッド
JP2008261853A (ja) 試験装置及び診断用パフォーマンスボード
JP6199584B2 (ja) 半導体集積回路及び表示パネルドライバ
US20190204357A1 (en) Contactors with signal pins, ground pins, and short ground pins
JP6812270B2 (ja) プローブカード
JP2018112546A (ja) プローブカードモジュール
TWI413777B (zh) Multi - power circuit board and its application probe card
US8878545B2 (en) Test apparatus with physical separation feature
CN102288897A (zh) 具有物理隔离特征的测试装置
KR102035998B1 (ko) 인터페이스 장치, 제조 방법 및 시험 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190215

R150 Certificate of patent or registration of utility model

Ref document number: 6484310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250