KR101498523B1 - 번인 테스트용 테스트 보드 - Google Patents

Abstract

본 발명은 번인 테스트용 테스트 보드에 관한 것으로서, 더욱 상세하게는 패키지된 반도체소자에 전원을 인가하고 작동시킬 때, 반도체소자의 열 스트레스에 대한 신뢰성을 테스트하기 위한 번인 테스터(Burn-In Tester)의 테스트보드에 관한 것이다.
상기와 같은 본 발명에 따르면, 테스트신호의 플라이 바이 구조에 의해 테스트 신호가 반도체 소자로 인가되기 때문에 반도체 소자의 반응속도가 빨라 고속의 데이터 처리가 가능하게 되고, 입출력 신호의 분리로 테스트 시간을 최소화할 수 있게 되어 번인 테스터의 성능을 향상시킬 수 있는 효과가 있다.

Description

번인 테스트용 테스트 보드{Test board for burn-in testing}

본 발명은 번인 테스트용 테스트 보드에 관한 것으로서, 더욱 상세하게는 패키지된 반도체소자에 전원을 인가하고 작동시킬 때, 반도체소자의 열 스트레스에 대한 신뢰성을 테스트하기 위한 번인 테스터(Burn-In Tester)의 테스트보드에 관한 것이다.

종래, 한국공개실용신안 제1999-0004919호, 외에 다수 공개 및 출원되어 있다. 종래기술에 의하면, 반도체 패키지 테스트용 번-인 보드에 있어서, 일측에 접속부가 구비되는 피시비와, 그 피시비의 상면에 설치되는 복수개의 소켓과, 그 소켓들과 상기 접속부가 연결되는 전원전압 인가선과, 그 전원전압 인가선과 상기 각각의 소켓이 병렬로 연결되는 전원전압 연결선들과, 그 전원전압 연결선들에 각각 설치되어 전원전압연결선으로 과전압이 흐를시에 개별적으로 단락시키기 위한 복수개의 퓨즈를 구비하여서 구성된 것을 특징으로 한다.

반도체 소자는 생산된 후, 여러 가지 테스트를 거치게 되는데, 번인 테스트는 반도체 소자들에 전기적 신호를 인가하고 작동시킬 때, 반도체 소자가 열 스트레스에 얼마나 잘 견딜 수 있는 가를 확인하는 테스트이다. 그리고 이러한 번인테스트를 실시하는 장비가 번인 테스터인 것이다.

번인 테스터는 반도체소자를 수용하는 번인 챔버와 번인 챔버에 수용된 반도체 소자들에 테스트 신호를 인가한 후 피드백(Feed back)되는 결과 신호를 판독하기 위한 테스터 기판이 수용되는 테스터 챔버를 구비한다.

반도체소자들은 다수 개가 한꺼번에 테스트될 수 있도록 테스트보드에 행렬 형태로 적재되어진 채로 번인 챔버에 수용되며, 처리 용량을 더욱 높이기 위해 번인 챔버에는 여러 개의 테스트 보드가 함께 수용되는 구조를 가진다. 그리고 테스트 보드에 적재된 반도체 소자들은 테스트보드에 구비된 보드 커넥터에 의해 테스터 기판과 전기적으로 연결된다.

일반적으로 테스트 보드는 복수 개의 소켓, 회로 기판 및 커넥터 등을 가진다. 그리고 이와 같은 구조의 테스트 보드에 따르면 커넥터를 통해 테스터 기판으로부터 오는 테스트 신호가 회로 기판에 있는 전기 회로를 통해 반도체 소자가 적재된 각각의 소켓에 적재된 반도체소자로 인가되게 된다.

그런데, 종래에는 커넥터를 통해 테스터 기판으로부터 오는 테스트신호에 따른 입출력 신호가 다른 입력신호들과 동일한 전체 플라이 바이(Fly by) 구조의 전기 회로를 따라 각각의 소켓에 적재된 반도체 소자들로 인가되며, 이때 소켓에 적재된 반도체 소자들의 동작은 플라이바이(Fly by) 또는 스캔 순서에 맞추어 순차적으로 동작하게 되어, 입출력 신호에 플라이 바이(Fly by)형태로 구성된 소켓(반도체 소자)의 수만큼의 테스트 시간이 소모되게 되는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 입출력 신호를 추가하여 테스트 보드에 적재된 반도체 소자의 테스트 시간을 단축시키는 번인 테스트용 테스트 보드를 제공하는데 목적이 있다.

이러한 기술적 과제를 달성하기 위한 본 발명은 번인 테스트용 테스트 보드에 있어서, 테스트될 반도체 소자가 적재되며, 행렬 형태로 마련되는 복수 개의 소켓; 테스터 기판 측으로부터 오는 테스트 신호를 상기 복수 개의 소켓으로 인가시키기 위한 전송 선로 그룹들을 가지는 전기 회로가 구비된 회로 기판; 및 상기 회로 기판의 일 측에 결합되며, 테스터 기판측과 전기적으로 연결되는 커넥터;를 포함하며, 상기 복수개의 소켓 중 동일 열에 속한 소켓들은 하나의 전송 선로 그룹 상에 함께 배치되는 플라이 바이(Fly by)구조를 가지며, 상기 회로 기판은 테스트 신호에 따른 반도체 소자의 입출력 신호가 하나의 입출력 채널구조를 갖도록 소켓을 연결하는 다수의 입출력 신호 전송선로; 및 반도체 소자의 선택신호(Chip select)를 상기 입출력 채널 구조의 각 채널별 소켓에 연결하여 신호가 서로 다르게 인가하도록 하는 선택신호 전송선로;를 포함한다.

바람직하게 회로기판은 소켓 설치영역 및 미설치 영역에 따라 임피던스가 서로 다르게 설정된 것을 특징으로 한다.

또한 바람직하게 회로기판은 소켓 설치영역의 임피던스가 미설치 영역의 임피던스보다 높게 설정되며, 상기 소켓에 반도체 소자가 적재시 상기 소켓 설치영역(B)의 임피던스와 미설치영역(A)의 임피던스가 동일하도록 설정된 것을 특징으로 한다.

또한 바람직하게 입출력 채널구조는 하나의 소켓에 적재된 반도체 소자에 테스트 신호가 입력되고, 상기 소켓에 연결되는 다른 하나의 소켓에 적재된 반도체 소자의 출력신호가 출력되는 것을 특징으로 한다.

그리고 입출력 신호 전송선로, 선택신호 전송선로 및 전송 선로 그룹들의 끝단이 터미네이션 처리되어 있는 것을 특징으로 한다.

상기와 같은 본 발명에 따르면, 테스트신호의 플라이 바이 구조에 의해 테스트 신호가 반도체 소자로 인가되기 때문에 반도체 소자의 반응속도가 빨라 고속의 데이터 처리가 가능하게 되고, 입출력 신호의 분리로 테스트 시간을 최소화할 수 있게 되어 번인 테스터의 성능을 향상시킬 수 있는 효과가 있다.

도 1은 본 발명의 일실시예에 따른 번인 테스트용 테스트 보드에 대한 도면이고,
도 2는 종래의 테스트 보드에 대한 개념도이며,
도 3은 본 발명의 일실시예에 따른 번인 테스트용 테스트 보드의 입출력 신호가 2개 소켓 단위로 분리되어 인가되는 도면이고,
도 4는 본 발명의 일실시예에 따른 번인 테스트용 테스트 보드의 반도체소자의 선택신호(Chip select)를 입출력 신호의 2개 소켓 중 홀수, 짝수를 나누어 제어하는 도면이며,
도 5는 본 발명의 일실시예에 따른 번인 테스트용 테스트 보드를 동시에 0번과 1번 들의 테스트 결과를 입출력 신호로 확인할 수 있도록 하는 예시도이다.

본 발명의 구체적 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.

이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.

도 1에 도시된 바와 같이, 본 발명에 따른 번인 테스트용 테스트 보드는 소켓(100), 회로기판(200) 및 커넥터(300)를 포함하여 구성된다.

소켓(100)은 테스트될 반도체 소자가 적재되며, 행렬형태로 마련되는 복수 개의 소켓으로, 회로 기판(200)상에 설치된다. 이러한 소켓은 복수개의 소켓 중 동일 열에 속한 소켓들은 하나의 전송 선로 그룹 상에 함께 배치되는 플라이 바이(Fly by)구조를 가진다.

회로기판(200)은 테스터 기판측으로부터 오는 테스트 신호(반도체 소자가 동작하도록 하는 신호)를 복수 개의 소켓으로 인가시키기 위한 전송 선로 그룹(210)과 입출력 신호 전송선로(220)와 선택신호 전송선로(230)를 가지는 전기 회로가 구비된 구성이다.

이러한 회로기판은 테스터기판 측으로부터 오는 테스트 신호를 복수 개의 소켓에 각각 적재된 반도체소자(D)들로 인가시킨 후 반도체 소자(D)의 동작에 따라 피드백되는 결과 신호를 테스터 기판(미도시) 측으로 보내기 위한 8개 또는 그 이하의 전송 선로 그룹을 가지는 전기회로를 구비한다.

이때, 전송 선로 그룹(210)은 Ca 내지 Ch, 참고로 하나의 전송 선로 그룹에는 반도체 소자를 동작시키기 위한 신호들 중, 입출력 신호를 제외한 신호를 전송하는 선로가 포함된다.

이러한 회로기판에 있는 전송 선로 그룹(Ca 내지 Ch)들 각각에는 복수개의 소켓들이 함께 배치된다.

즉, 하나의 전송 선로 그룹(Ca 내지 Ch) 상에는 두 개 열에 속한 소켓들이 배치되고, 플라이 바이(Fly by)구조를 취함으로써 테스터 기판으로부터 오는 테스트 신호가 방사 등이 없이 소켓에 적재된 반도체 소자들을 순차적으로 동작시킬 수 있기 때문에 데이터의 고속 처리가 가능해진다.

물론, 실시하기에 따라서는 한 개의 열에 속한 소켓들만을 하나의 전송선로 그룹 상에 배치하는 구조를 가지거나 3개 이상의 열에 속한 소켓들을 하나의 전송 선로 그룹 상에 배치하는 구조를 가지도록 할 수도 있는데, 이렇게 몇 개 열에 속한 소켓(D)들을 하나의 전송 선로 그룹 상에 배치하느냐는 문제는 소켓들의 개수나 처리 속도 등을 감안하여 상황에 따라 임의적으로 설계할 수 있을 것이다.

더 나아가 동일 행 또는 열에 서로 속하지 아니한 여러 개의 소켓들을 하나의 전송 선로 그룹상에 플라이 바이 구조로 배치하는 것도 얼마든지 고려될 수 있을 것이다.

그리고 전송 선로 그룹(Ca 내지 Ch)들의 끝단은 터미네이션 처리됨으로써, 반송파의 발생이 이루어지지 않도록 한다. 이러한 이유는 고속 처리에 따라 결과 신호의 시간 길이가 짧아지기 때문에 신호 왜곡으로 작용하는 반송파의 발생을 방지하기 위함이다.

한편, 반도체 소자(D)가 소켓에 적재되게 되면 임피던스가 낮아지는 결과를 가져온다. 따라서, 회로 기판에 있는 전기 회로는 복수 개의 소켓이 설치된 설치 영역(B)의 임피던스와 커넥터(300)를 통해 테스트 신호가 설치 영역(B)으로 진입하기 전에 있는 미설치 영역(A)의 임피던스를 서로 다르게 설정해 놓는 것이 바람직하다.

즉, 반도체 소자(D)가 소켓에 적재된 경우 임피던스가 낮아지기 때문에 설치 영역(B)의 임피던스를 미설치 영역(A)의 임피던스보다 더 높게 설정해 놓아야 한다.

예를들어 도 1에 도시된 바와 같이, 미설치 영역(A)의 임피던스가 40 옴인 경우 설치 영역(B)의 임피던스는 미설치 영역(A)의 임피던스보다 더 높은 60 옴으로 설정해 놓음으로써, 차후 소켓에 반도체 소자(D)가 적재되었을 때, 설치 영역(B)의 임피던스가 20옴 낮아져 40옴으로 되어 미설치 영역(A)의 임피던스와 동일해질 수 있도록 양 영역(A,B)의 임피던스 차이를 20옴으로 가져가는 것이 바람직한 것이다.

이러한 회로기판은 전송 선로 그룹 외에, 다수의 입출력 신호 전송선로(220)와 선택신호 전송선로(230)를 포함한다.

다수의 입출력 신호 전송선로(220)는 테스트 신호에 따른 반도체 소자의 입출력 신호가 하나의 입출력 채널구조를 갖도록 소켓을 연결하는 구성이다.

여기서, 입출력 채널구조는 하나의 소켓에 적재된 반도체 소자에 테스트 신호가 입력되고, 소켓에 연결되는 다른 하나의 소켓에 적재된 반도체 소자의 출력신호가 출력되는 것을 특징으로 한다.

선택신호 전송선로(230)는 반도체 소자의 선택신호(Chip select)를 입출력 채널 구조의 각 채널별 소켓에 연결하여 신호가 서로 다르게 인가하도록 하는 구성이다.

커넥터(300)는 회로 기판의 일 측에 결합되며, 테스터 기판 측과 전기적으로 연결되는 구성이다.

종래의 구성을 가지는 테스트 보드에 의하면 도 2에 도시된 바와 같이, 적재된 반도체 소자(D)들 중 이웃하는 2개 열에 속한 반도체 소자(D)들을 대상으로 0번 반도체 소자부터 31번 반도체 소자 순으로 선택된 반도체 소자들에 대하여 순차적으로 테스트 신호가 인가되어 테스트를 진행할 수 있게 된다.

본 발명의 일실시예에 따르면, 도 3에 도시된 바와 같이, 적재된 반도체 소자들 중 이웃하는 2개 열에 속한 반도체 소자들을 대상으로 시간상 순차적으로 테스트 신호가 인가되나, 입출력 신호가 2개 소켓 단위로 분리되어 인가되고, 도 4에 도시된 바와 같이, 반도체소자의 선택신호(Chip select)를 입출력 신호의 2개 소켓 중 홀수, 짝수를 나누어 제어할 수 있게 한다.

그리고 도 5에 도시된 바와 같이, 반도체 소자의 선택신호를 짧은 시간으로 나누어 제어하므로, 동시에 0번과 1번 들의 테스트 결과를 입출력 신호로 확인할 수 있게 된다.

이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.

100: 소켓 200 : 회로기판
210 : 전송 선로 그룹 220 : 입출력 신호 전송선로
230 : 선택신호 전송선로 300 : 커넥터

Claims (5)

1. 테스트될 반도체 소자가 적재되며, 행렬 형태로 마련되는 복수 개의 소켓;
   테스터 기판 측으로부터 오는 테스트 신호를 상기 복수 개의 소켓으로 인가시키기 위한 전송 선로 그룹들을 가지는 전기 회로가 구비된 회로 기판; 및
   상기 회로 기판의 일 측에 결합되며, 테스터 기판측과 전기적으로 연결되는 커넥터;를 포함하며,
   상기 복수개의 소켓 중 동일 열에 속한 소켓들은 하나의 전송 선로 그룹 상에 함께 배치되는 플라이 바이(Fly by)구조를 가지며,
   상기 회로 기판은 테스트 신호에 따른 반도체 소자의 입출력 신호가 하나의 입출력 채널구조를 갖도록 소켓을 연결하는 다수의 입출력 신호 전송선로; 및
   반도체 소자의 선택신호(Chip select)를 상기 입출력 채널 구조의 각 채널별 소켓에 연결하여 신호가 서로 다르게 인가하도록 하는 선택신호 전송선로;를 포함하는 것을 특징으로 하는 번인 테스트용 테스트 보드.
   
2. 제 1 항에 있어서,
   상기 회로기판은 소켓 설치영역 및 미설치 영역에 따라 임피던스가 서로 다르게 설정된 것을 특징으로 하는 번인 테스트용 테스트 보드.
   
3. 제 1 항에 있어서,
   상기 회로기판은 소켓 설치영역의 임피던스가 미설치 영역의 임피던스보다 높게 설정되며, 상기 소켓에 반도체 소자가 적재시 상기 소켓 설치영역의 임피던스와 미설치영역의 임피던스가 동일하도록 설정된 것을 특징으로 하는 번인 테스트용 테스트 보드.
   
4. 제 1 항에 있어서,
   상기 입출력 채널구조는 하나의 소켓에 적재된 반도체 소자에 테스트 신호가 입력되고, 상기 소켓에 연결되는 다른 하나의 소켓에 적재된 반도체 소자의 출력신호가 출력되는 것을 특징으로 하는 번인 테스트용 테스트 보드.
   
5. 제 1 항에 있어서,
   상기 입출력 신호 전송선로, 선택신호 전송선로 및 전송 선로 그룹들의 끝단이 터미네이션 처리되어 있는 것을 특징으로 하는 번인 테스트용 테스트 보드.
   

Images