KR100439832B1 - 반도체집적회로검사장치 - Google Patents

반도체집적회로검사장치 Download PDF

Info

Publication number
KR100439832B1
KR100439832B1 KR1019970027036A KR19970027036A KR100439832B1 KR 100439832 B1 KR100439832 B1 KR 100439832B1 KR 1019970027036 A KR1019970027036 A KR 1019970027036A KR 19970027036 A KR19970027036 A KR 19970027036A KR 100439832 B1 KR100439832 B1 KR 100439832B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
semiconductor integrated
pad
power
pin
Prior art date
Application number
KR1019970027036A
Other languages
English (en)
Other versions
KR19990003212A (ko
Inventor
이덕규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970027036A priority Critical patent/KR100439832B1/ko
Publication of KR19990003212A publication Critical patent/KR19990003212A/ko
Application granted granted Critical
Publication of KR100439832B1 publication Critical patent/KR100439832B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31721Power aspects, e.g. power supplies for test circuits, power saving during test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 반도체 집적회로 검사장치는, 반도체 집적회로 패키지와 상기 반도체 집적회로 패키지를 검사하기 위한 검사채널을 직접 연결하지 않고 그 사이에 파워 연결 패드부를 삽입함으로써 상기 반도체 집적회로의 종류에 관계없이 검사하고자 하는 반도체 집적회로의 규격에서 파워 핀 목록을 찾아 해당하는 곳에 점퍼로 연결하여 용이하게 파워를 공급할 수 있는 효과가 있다.

Description

반도체 집적회로 검사 장치
본 발명은 반도체 장치에 관한 것으로서, 특히 패키지(package) 레벨에서 반도체 집적회로를 검사하기 위한 반도체 집적회로 검사장치에 관한 것이다.
반도체 집적회로를 패키지 레벨에서 검사하기 위해서는 패키지의 각 핀, 즉 소켓(socket)의 핀과 검사를 위한 각 채널을 연결하기 위하여 주로 로드 보드(load board)를 사용한다.
초창기의 경우에는 반도체 패키지의 핀수가 40핀 이하로 매우 적고 패키지 형태는 패키지 양측에 직각으로 핀이 형성되는 DIP(Dual Inline Package)와 갈윙(gull wing)형상의 SOP(Small Outline Package)가 주종을 이루었으며 반도체 소자의 개발건수가 적었기 때문에, 상기 로드보드 제작에 별다른 어려움없이 검사장치 제작업체로부터 받은 작업(performance) 보드 상에 소켓을 장착하고 와이어(wire)를 이용하여 소켓 핀과 상기 작업 보드 상의 테스트 채널을 연결하는 방법으로 로드 보드를 제작하였다.
그러나 반도체 산업이 급속도로 발전함에 따라 대부분의 소자가 다핀, 고주파화 되고 또한 주문형 반도체(ASIC) 제품군의 특성상 소량, 다품종으로 인해 상기와 같은 방법으로는 로드보드 제작과 테스트가 거의 불가능하게 되었으며, 뿐만 아니라 테스트 비용 또한 제품의 단가를 상승시키는 주요 원인으로 등장하게 되었다.
이를 해결하기 위해 최근에는 주로 패키지 각 유형별로 피씨비(PCB)를 제작하거나 반도체 소자 규격에 맞추어 피씨비 설계 단계에서 파워 핀을 고정시키는 전용보드를 사용하고 있지만 이 경우에도 다음과 같은 문제점들이 있다.
먼저, 전자의 패키지 각 유형별로 피씨비(PCB)를 제작하는 경우, 피씨비상에서 소켓 핀과 채널을 패턴으로 연결하고 소켓 프로그램을 사용하여 각각의 핀들을 검사할때 상기 테스트 채널에서 핀을 제어할 수 없기 때문에 각 소자 규격에 맞게하드웨어적으로 직접연결해야 하므로 연결시간(wiring time)이 많이 필요하며, 연결시 인두를 사용하여 고온을 가하므로 상기 피시비에 손상을 주어 피씨비 수명을 단축시킬뿐만 아니라 동일한 패키기 유형의 다른 소자로도 전용이 용이하지 않기 때문에 개발되는 모든 보드를 보관해야 하는 문제점이 있다.
한편 후자의 파워핀을 고정시킨 전용보드를 사용하는 경우에는 피씨비 설계시간, 제조 시간등 장기간의 제작시간이 필요하며 제조단가도 기존방법에 비해 약 3배 이상 증가하기 때문에 현실적으로 많은 시간과 경비가 소모되는 문제점이 있다.
따라서 본 발명의 목적은 이와 같은 종래기술의 문제점을 해결하기 위하여, 피씨비 설계 단계에서 소켓 핀과 테스트 채널 사이에 파워 핀 연결 패드부를 삽입하고 각 핀에 해당하는 파워는 상기 파워 핀 연결 패드부에서 점퍼(jumper)를 통해 연결되도록 함으로써 반영구적으로 여러가지 소자에서 사용이 가능한 반도체 집적회로 검사장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 반도체 집적회로 검사장치는, 패키지 레벨에서 반도체 집적회로를 검사하기 위한 반도체 집적회로 검사장치에 있어서,
반도체 집적회로 패키지의 각 핀에 상기 반도체 집적회로를 검사하기 위한 검사신호를 입력하고 이에 대응되는 반도체 집적회로의 신호를 출력하는 검사 채널부와 상기 반도체 집적회로 패키지 사이에 상기 반도체 집적회로의 종류에 관계없이 파워를 공급하는 파워 연결 패드부를 연결하여 구성된 것을 특징으로 한다.
도 1 은 반도체 집적회로와 이를 검사하기 위한 본 발명에 의한 반도체 집적회로 검사 장치의 연결상태를 도시한 것이고,
도 2 는 도 1 의 파워 핀 연결 패드부 중 3단호열의 상세 구조를 도시한 것이고,
도 3 은 도 2 의 3단호열을 피씨비에 삽입하여 각종 파워를 연결한 상태를 도시한 것이다.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 소켓 20 : 파워 패드 연결부
30 : 피씨비(PCB) 40 : 3단호열
50 : 점퍼(jumper) 60 : 패턴
70 : 검사 채널부
이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
본 발명의 반도체 집적회로 검사장치는, 반도체 집적회로 패키지의 각 핀을 검사하기 위한 검사 채널부(70)와 상기 반도체 집적회로 패키지가 장착되는 소켓(10) 사이에 파워 연결 패드부(20)를 삽입한 것으로서, 상기 파워 연결 패드부(20)를 제작하기 위해서는 먼저 피씨비(30)를 로드보드에 맞게 설계해야 하는데 이때 패턴(60)의 길이가 짧을수록 안정적으로 파워가 공급되기 때문에 도 1 에 도시한 바와 같이 반도체 집적회로 패키지가 장착되는 소켓(10)의 각 핀과 1:1로 대응되도록 제 1 패드(31)를 정렬하고, 상기 제 1 패드(31) 상, 하 양측에 100mil 간격으로 접지용의 제 2 패드(32) 및 VDD를 공급하기 위한 제 3 패드(33)를 정렬시킨다.
상기 패턴의 라우팅(routing)은 반도체 집적회로의 패키지 핀과 1:1로 형성된 제 1 패드(31)를 거쳐서 테스트 채널(70)로 연결하고 나머지는 통상적인 테스트 보드와 동일하게 연결함으로써 상기 피씨비 설계를 완료하며, 상기 피씨비에 도 2 에 도시한 3단호열(40)을 삽입한다.
여기서 상기 3단호열(40)은, 금속으로된 복수개의 도전체 막대(41,42,43)를 절연판(44)에 서로 일정간격을 유지하도록 정렬시킨 것으로서, 도 1 의 a-b 를 확대시킨 도 3 에 도시한 바와 같이 납땜(36)을 통해 상기 피씨비의 각 패드와 연결한다.
그리고 상기 피씨비는 도체패턴으로 둘러싸인 복수개의 쓰루홀(35)과, 다층으로서 예를들어 Fr4와 같은 절연물질로 층간 절연되는 6개의 도체층(34)으로 구성되는데, 상기 각 도체층 중 최하부와 최상부의 도체층은 반드시 상기 쓰루홀(35)과 연결되며, 나머지 도체층들은 각각 제 1 내지 제 3 의 각 패드별로 상기 쓰루홀과 선택적으로 연결되어 접지 또는 VDD와 그외의 전압이 공급되도록 되어있다.
한편 상기와 같이 제작된 파워 연결 패드부를 사용하여 반도체 패키지를 검사하려면 개발된 반도체 소자의 규격에서 파워 핀 목록을 찾아 해당하는 핀번호에 해당하는 곳에 점퍼(30)로 VDD 또는 접지를 연결하면 된다. 도 1 의 ①번 핀은 도 3 에 도시한 바와 같이 접지용의 제 2 패드에 연결되므로 접지된다.
이상에서와 같이 본 발명에 의하면, 반도체 집적회로 패키지와 상기 반도체 집적회로 패키지를 검사하기 위한 검사채널을 직접 연결하지 않고 그 사이에 파워 연결 패드부를 삽입함으로써 상기 반도체 집적회로의 종류에 관계없이 검사하고자 하는 반도체 집적회로의 규격에서 파워 핀 목록을 찾아 해당하는 곳에 점퍼로 연결하여 용이하게 파워를 공급할 수 있는 효과가 있다.

Claims (1)

  1. 패키지 레벨에서 반도체 집적회로를 검사하기 위한 반도체 집적회로 검사장치에 있어서:
    반도체 집적회로 패키지의 각 핀에 상기 반도체 집적회로를 검사하기 위한 검사신호를 입력하고 이에 대응되는 반도체 집적회로의 신호를 출력하는 검사 채널부와;
    상기 반도체 집적회로 패키지의 파워핀을 연결하기 위한 제 1 패드, 접지용의 제 2 패드 및 상기 접지를 제외한 다른 파워용의 제 3 패드를 구비하는 피씨비 기판과, 상기 피씨비 기판에 삽입되어 상기 제 1 패드, 제 2 패드 및 제 3 패드에 각각 연결되는 상호 절연된 다수개의 도전형 막대를 구비하는 3단호열과, 상기 제 2 패드에 연결된 상기 3단호열의 도전형막대를 제 1 패드 또는 상기 제 3 패드에 연결된 도전형막대와 선택적으로 연결하여 상기 반도체 집적회로의 파워핀에 해당 파워를 공급하도록 하는 점퍼를 포함하여 구성되어, 상기 반도체 집적회로 패키지 사이에 상기 반도체 집적회로의 종류에 관계없이 파워를 공급하는 파워 연결 패드부를 연결하여 구성된 것을 특징으로 하는 반도체 집적회로 검사장치.
KR1019970027036A 1997-06-25 1997-06-25 반도체집적회로검사장치 KR100439832B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027036A KR100439832B1 (ko) 1997-06-25 1997-06-25 반도체집적회로검사장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027036A KR100439832B1 (ko) 1997-06-25 1997-06-25 반도체집적회로검사장치

Publications (2)

Publication Number Publication Date
KR19990003212A KR19990003212A (ko) 1999-01-15
KR100439832B1 true KR100439832B1 (ko) 2004-10-28

Family

ID=37357433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027036A KR100439832B1 (ko) 1997-06-25 1997-06-25 반도체집적회로검사장치

Country Status (1)

Country Link
KR (1) KR100439832B1 (ko)

Also Published As

Publication number Publication date
KR19990003212A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
EP1812967B1 (en) Off-width pitch for improved circuit card routing
US3939381A (en) Universal burn-in fixture
KR100702003B1 (ko) 프로브 카드
JP2004523908A (ja) プラスチックリード付きチップキャリア(plcc)および他の表面実装技術(smt)チップキャリアのためのアダプタ
KR100192575B1 (ko) 유니버셜 번-인 보오드
US6181146B1 (en) Burn-in board
US6657133B1 (en) Ball grid array chip capacitor structure
KR100393938B1 (ko) 반도체 집적회로의 검사장치
EP1081757B1 (en) Multichip module packaging process for known good die burn-in
KR100439832B1 (ko) 반도체집적회로검사장치
US6507205B1 (en) Load board with matrix card for interfacing to test device
US7705619B2 (en) Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
KR100216992B1 (ko) 복수의 전원배선이 형성된 검사용 기판
US6320758B1 (en) Integrated circuit mounting board with bypass capacitors
KR200202519Y1 (ko) 테스트용 소켓 보드
JP2001210926A (ja) 集合基板および回路基板、および集合基板を用いた回路基板の製造方法
JPH11330655A (ja) プリント基板
KR100216894B1 (ko) Bga 반도체패키지의 전기테스트장치
JPH11344537A (ja) 半導体デバイス
KR19990001663A (ko) 반도체 집적회로 검사장치
KR100688544B1 (ko) 반도체 패키지의 번인 스트레스 테스트 모듈
US6218850B1 (en) Apparatus for selecting high-reliability integrated circuits
KR0182507B1 (ko) 신호 교환 기판
KR19990031691A (ko) 반도체 패키지 테스트 보드
KR0169815B1 (ko) 범용 번-인 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee