KR100393938B1 - 반도체 집적회로의 검사장치 - Google Patents

반도체 집적회로의 검사장치 Download PDF

Info

Publication number
KR100393938B1
KR100393938B1 KR10-2001-0006079A KR20010006079A KR100393938B1 KR 100393938 B1 KR100393938 B1 KR 100393938B1 KR 20010006079 A KR20010006079 A KR 20010006079A KR 100393938 B1 KR100393938 B1 KR 100393938B1
Authority
KR
South Korea
Prior art keywords
semiconductor integrated
connection
socket
integrated circuit
substrate
Prior art date
Application number
KR10-2001-0006079A
Other languages
English (en)
Other versions
KR20010110979A (ko
Inventor
하시모토오사무
타니무라마사아키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20010110979A publication Critical patent/KR20010110979A/ko
Application granted granted Critical
Publication of KR100393938B1 publication Critical patent/KR100393938B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 번인 검사의 실행에 알맞은 검사장치에 관한 것으로, 여러 가지의 반도체 집적회로에 대한 범용성을 높이는 것을 목적으로 한다. 이러한 본 발명은, 베이스 기판(12)의 배선패턴과 도통하는 복수의 중계핀(18)을 설치한다. 베이스기판(12)상에, 반도체 집적회로를 수용하는 소켓(14)을 탑재한다. 이 소켓(14)이 가지는 소켓단자(24)를 특정한 중계핀(18)에 도통시키는 교환기판(22)을 설치한다. 교환기판(22)을 스페이서(20)를 통해 베이스기판(12)상에 탑재한다. 반도체 집적회로의 종류에 따라서 교환기판(22) 및 소켓(14)을 교환한다.

Description

반도체 집적회로의 검사장치{ APPARATUS OF INSPECTING SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은, 반도체 집적회로의 검사장치에 관한 것으로, 특히 번인(Burn-in) 검사의 실행에 알맞은 검사장치에 관한 것이다.
반도체 집적회로의 제조공정에서는, 초기 불량을 발견하기 위한 번인 검사 등이 실행된다. 번인 검사를 하기 위한 검사장치는, 통상, 복수의 반도체 집적회로를 탑재하기 위한 번인기판을 구비하고 있다. 번인기판의 위에는, 반도체 집적회로를 장착하기 위한 복수의 소켓이 배치된다. 소켓에 장착된 반도체 집적회로는, 소켓의 단자나 번인기판의 배선패턴 등을 통해서 검사장치의 본체와 전기적으로 접속된다.
번인기판에 탑재된 소켓은, 반도체 집적회로의 패키지마다 준비해야 한다. 따라서, 패키지가 다른 복수의 반도체 집적회로를 대상으로 하여서 검사를 할 필요가 있는 경우는, 개개의 반도체 집적회로마다 번인기판을 준비해야 한다.
또한, 같은 패키지를 가지는 반도체 집적회로에서도, 각 핀의 기능이 통일되어 있지 않은 경우는, 검사장치 본체의 설정 변경으로 대처할 수 없는 한, 동일한 번인기판을 사용할 수는 없다. 따라서, 이 경우는, 같은 패키지를 가지는 복수의 반도체 집적회로의 각각에 관해서 전용 번인기판을 준비할 필요가 생긴다.
번인기판에, 품종이 다른 복수의 반도체 집적회로에 대한 범용성을 갖게 하는 방법은, 예를 들면 일본국 특개평 6-58987호 공보에 개시되어 있다. 이 방법은, 패키지가 동일하고, 주로 전원 핀과 GND 핀의 배열이 다른 반도체 집적회로에 관해서, 동일한 번인기판을 공용하기 위한 방법이다.
도 10은, 상기 공보에 개시된 번인기판의 일부를 나타낸 사시도이다. 도 10에 있어서, 번인기판(1)의 표면에는, 반도체 집적회로(2)를 수용하는 복수의 소켓(3)이 배치되어 있다(도 10에는, 그것들의 하나가 표시되어 있다). 소켓(3)에는, 반도체 집적회로(2)를 구비한 복수의 단자의 각각에 대응하는 소켓단자(4)가 설치된다.
번인기판(1)은 그것들의 소켓단자(4)에 대응하는 스루홀(through-hole)을 구비하고 있고, 소켓(3)은, 소켓단자(4)가 번인기판(1)의 이면측으로 돌출하도록 배치되어 있다. 또한, 번인기판(1)의 이면측에는, 번인기판(1)이 구비한 전원용 패턴, 혹은 GND용 패턴과 도통하는 중계핀(5)이 설치된다.
번인기판(1)의 이면에는, 교환기판(6)이 장착된다. 교환기판(6)에는, 소켓단자(4)용의 스루홀(7을 포함한다)과 중계핀(5)용의 스루홀(8) 및 특정한 스루홀(7)과 중계핀(5)용의 스루홀(8)을 맺는 배선패턴(9)이 설치된다.
특정한 스루홀(7)에 삽입되는 소켓단자(4)와, 스루홀(8)에 삽입되는 중계핀(8)은, 교환기판(6)이 번인기판(1)에 장착되는 것에 의해 도통한다. 요컨대, 반도체 집적회로의 단자중, 스루홀(7)에 대응하는 단자는, 교환기판(6)이 번인기판에 장착됨으로써, 교환기판(6)을 통해 번인기판의 전원용 패턴 혹은 GND용 패턴과 도통한다. 따라서, 도 10에 나타낸 구조에 의하면, 교환기판(6)을 적당히 교환함으로써, 단일의 번인기판(3)에 대하여, 전원 핀이나 GND 핀의 배치가 다른 복수의 반도체 집적회로(2)에 대한 범용성을 가질 수 있다.
최근에는, 반도체 집적회로의 검사기능을 가지는 번인 검사장치가 사용되고 있다. 이러한 검사장치에서는, 반도체 집적회로의 전원 핀이나 GND 핀에 대한 전기적인 접속이 필요해짐과 아울러, 반도체 집적회로의 신호 핀에 대한 전기적 접속도 요구된다. 따라서, 복수의 반도체 집적회로가 다른 신호 핀 배치를 가지는 경우, 번인기판은, 그 신호 핀 배치가 상이하여도 대처할 필요가 있다.
도 11a 및 도 11b는, 전원 핀이나 GND 핀의 배치에 덧붙여 신호 핀의 배치가 상이한 2개의 반도체 집적회로 IC1 및 IC2를 대상으로서, 상술한 종래의 방법을 사용한 경우를 설명하기 위한 도면을 나타낸다. 또한, 이들의 도면에 있어서는, 간단하기 위해서, 번인기판 및 소켓의 도시는 생략하고 있다.
도 11a 및 도 11b에 나타낸 예에서는, IC1 및 IC2가 구비한 모든 단자에 대응하여 중계핀(8)이 준비되어, 모든 단자는 교환기판 6A 또는 6B를 통해서 번인기판의 배선패턴과 접속된다. 이 경우, 교환기판 6A나 6B에는, 원하는 접속을 얻기 위해서, 복잡한 배선구조가 요구되는 경우가 있다. 이 예에서는, 도 11b에 나타낸 것처럼, 교환기판 6B에 대하여 복잡한 크로스 배선이 요구된다.
도 11b에 나타낸 것과 같은 크로스 배선은, 예를 들면 교환기판 6B를 다층배선기판으로 하는 것에 의해, 또는 복수의 단층 기판을 포개어 교환기판 6B를 구성하는 것에 의해 실현할 수는 있다. 그러나, 그와 같은 조치를 꾀하였다면, 번인기판의 범용화에 따르는 이익이 상쇄되어, 실용적인 의미가 희박하여 진다.
또한, 상술한 종래의 방법에서는, 번인기판(1)에 소켓단자(4)의 스루홀을 설치하고, 또한 중계핀을 배치해야 한다. 이 때문에, 종래의 방법에서는, 번인기판(1)에, 개개의 반도체 집적회로에 대해서 큰 점유 면적이 필요해진다. 그 결과, 한 장의 번인기판에 탑재할 수 있는 반도체 집적회로의 수가 감소한다고 하는 문제도 생긴다.
또한, 종래의 방법에 있어서, 번인기판(1)에 설정되는 스루홀은, 개개의 소켓(3) 전용으로 설정된 것이다. 이 때문에, 단일의 번인기판(1)을 복수의 소켓에 관해서 공통으로 사용할 수는 없고, 한 장의 번인기판(1)으로 광범한 반도체 집적회로에 대응할 수는 없었다.
또한, 종래의 방법은, 상술한 문제점에 추가하여, 워드 비트 구성이 다른 복수의 반도체 집적회로에 대처할 수 없는, 또는, 전원용 패턴이나 GND용 패턴에 생기는 노이즈를 제거하기 위한 바이패스 콘덴서 등을 배치하는 공간을 확보할 수 없는 등의 문제도 가지고 있다.
본 발명은, 상기와 같은 과제를 해결하기 위해 주어진 것으로, 여러 가지의 반도체 집적회로에 대하여 광범히 대처할 수 있는 범용성이 높은 검사장치를 제공하는데 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 제 1 국면은, 베이스 기판 상에 복수의 반도체 집적회로를 탑재하여 그것들의 검사를 하는 반도체 집적회로의 검사장치에 있어서,
상기 베이스 기판의 배선패턴과 도통하는 복수의 중계핀과,
상기 베이스 기판 상에 반도체 집적회로를 수용하기 위해서 탑재되는 소켓과,
상기 소켓이 가지는 소켓단자를 특정한 중계핀에 도통시키는 교환기판과,
상기 교환기판과 상기 베이스 기판 사이에 개재하는 스페이서를 구비한 것을 특징으로 한다.
또한, 본 발명의 제 2 국면은, 상기 제 1 국면에 따른 반도체 집적회로의 검사장치에 있어서, 상기 교환기판은, 필름형의 시이트기판으로, 상기 시이트기판과 스페이서 사이에 상기 시이트기판을 보강하는 보강판을 구비하는 것을 특징으로 한다.
본 발명의 제 3 국면은, 상기 제 1 국면 또는 제 2 국면에 기재된 반도체 집적회로의 검사장치에 있어서, 상기 교환기판은, 상기 중계핀을 끼워 맞추어 보유한 핀소켓을 구비하여, 상기 중계핀에 대하여 탈착가능한 것을 특징으로 한다.
본 발명의 제 4 국면은, 상기 제 1 국면 또는 제 2 국면에 기재된 반도체 집적회로의 검사장치에 있어서, 상기 베이스 기판은, 상기 중계핀을 끼워 맞추어 보유한 핀소켓을 구비하여, 상기 교환기판은, 상기 중계핀과 함께 상기 베이스 기판으로부터 탈착가능한 것을 특징으로 한다.
본 발명의 제 5 국면은, 상기 제 1 국면 내지 제 4 국면중 어느 하나에 기재된 반도체 집적회로의 검사장치에 있어서, 상기 베이스 기판은, 상기 교환기판과 대향하는 영역에, 회로소자 또는 회로소자를 탑재하기 위한 패턴을 구비하는 것을 특징으로 한다.
또한, 본 발명의 제 6 국면은, 상기 제 1 국면 내지 제 4 국면중 어느 하나에 기재된 반도체 집적회로의 검사장치에 있어서, 상기 교환기판은, 상기 베이스 기판과 대향하는 면에, 회로소자 또는 회로소자를 탑재하기 위한 패턴을 구비하는 것을 특징으로 한다.
또한, 본 발명의 제 7 국면은, 베이스 기판상에 복수의 반도체 집적회로를탑재하여 그들을 검사하는 반도체 집적회로의 검사장치에 있어서,
상기 베이스 기판은,
검사장치 본체의 단자와 도통하는 복수의 접속단자와, 반도체 집적회로의 단자에 결선되는 복수의 배선패턴과,
상기 접속단자와 상기 배선패턴의 결선상태를 바꾸는 결선부를 구비하는 것을 특징으로 한다.
또한, 본 발명의 제 8 국면은, 상기 제 7 국면에 기재된 반도체 집적회로의 검사장치에 있어서,
상기 결선부는, 핀이 삽입되는 것에 의해, 상기 배선패턴과 상기 접속단자를 접속상태로 하는 핀소켓을 포함하고, 상기 핀소켓은, 복수의 배선패턴의 각각과 하나의 접속단자의 사이, 및 /또는, 복수의 접속단자의 각각과 하나의 배선패턴의 사이에 배치되는 것을 특징으로 한다.
본 발명의 제 9 국면은, 상기 제 7 국면에 기재된 반도체 집적회로의 검사장치에 있어서,
상기 결선부는, 단락소자가 탑재되는 것에 의해, 상기 배선패턴과 상기 접속단자를 접속상태로 하는 소자실장패턴을 포함하고, 상기 소자실장패턴은, 복수의 배선패턴의 각각과 하나의 접속단자의 사이, 및/또는, 복수의 접속단자의 각각과 하나의 배선패턴의 사이에 배치되는 것을 특징으로 한다.
또한, 본 발명의 제 10 국면은, 상기 제 7 국면에 기재된 반도체 집적회로의 검사장치에 있어서,
상기 결선부는, 복수의 배선패턴의 각각과 하나의 접속단자의 접속상태를 바꾸는 딥스위치, 및 복수의 접속단자의 각각과 하나의 배선패턴의 접속상태를 바꾸는 딥스위치의 적어도 한쪽을 포함하는 것을 특징으로 한다.
도 1은 본 발명의 실시예 1의 번인 검사장치의 주요부를 나타낸 도면,
도 2는 실시예 1의 번인 검사장치의 전체 구성을 설명하기 위한 개념도,
도 3은 본 발명의 실시예 2의 번인 검사장치의 주요부를 나타낸 도면,
도 4는 도 3에 나타낸 시이트기판 및 보강판의 평면도, 및 시이트기판, 보강판, 및 소켓으로 이루어지는 조립체를 이면측에서 본 사시도,
도 5는 본 발명의 실시예 3의 번인 검사장치의 전체 구조를 설명하기 위한 도면,
도 6은 도 5에 나타내는 번인 검사장치가 구비한 결선부의 일례인 핀소켓의 사시도,
도 7은 도 5에 나타내는 번인 검사장치가 구비한 결선부의 다른 예로, 어떤 소자실장패턴 및 단락 소자의 사시도,
도 8은 실시예 3의 번인 검사장치의 효과를 설명하기 위한 교환기판의 평면도,
도 9는 실시예 1 내지 3에서 사용 가능한 교환기판의 다른 예의 평면도,
도 10은 종래의 검사장치의 주요부를 나타낸 사시도,
도 11은 종래의 검사장치의 문제를 설명하기 위한 교환기판의 평면도.
*도면의 주요 부분에 대한 부호의 설명*
12 : 번인기판 14 : 소켓
18 : 중계핀 20 : 스페이서
22; 22A, 22B; 22C : 교환기판 24 : 소켓단자
26 : 시이트기판 28 : 보강판
40, 49 : 결선부 42, 50 : 배선패턴
44 : 핀소켓 47 : 소자실장패턴
48 : 단락소자 52 : Vdd 영역
54 : GND 영역
이하, 도면을 참조하여 본 발명의 실시예에 관해서 설명한다. 또한, 각 도면에 있어서 공통된 요소에는, 동일한 부호를 부착하여 중복된 설명을 생략한다.
(실시예 1)
도 1은, 본 발명의 실시예 1의 반도체 집적회로의 번인 검사장치의 주요부를 나타낸 도면이다. 또한, 도 2는, 본 실시예의 번인 검사장치의 전체 구성을 설명하기 위한 개념도이다. 본 실시예의 번인 검사장치는, 반도체 집적회로의 동작을 검사하는 기능을 구비하고, 통상의 번인 처리에 덧붙여, 반도체 집적회로의 OK/NG 을 판정할 수 있다.
도 2에 나타낸 것처럼, 번인 검사장치는, 검사장치 본체(10)와, 번인기판(12)을 구비한다. 검사장치 본체(10)에는, 복수의 선택신호단자(선택신호 1 및 2의 단자를 포함함), 복수의 I/O 단자(I/00∼I/05의 단자를 포함한다), 복수의 신호단자(신호 A 및 B의 단자를 포함함), 및 전원단자 PS1 및 GND 단자 등이 설치된다.
번인기판(12)에는, 반도체 집적회로를 수용하기 위한 복수의 소켓(14)이 배치된다. 소켓(14)은, 행방향(종방향) 및 열방향(횡방향)으로 각각 소정수로 나란히 배치된다. 도 2에 나타낸 예에 있어서, 선택신호는 행마다 설정되어 있고, 예를 들면 선택신호 1은 도면중 우측 행에 속하는 모든 소켓(14)에 공급된다. I/00∼I/05의 단자는 열마다 설정되어 있고, 예를 들면 I/00단자는, 도면중 가장 상측의 열에 속하는 모든 소켓(14)에 접속된다. 또한, 신호 A나 신호 B의 단자는, 모든 소켓(14)에 대하여 공통으로 접속된다.
본 실시예에 있어서, 같은 열에 속한 모든 소켓(14)에는, 상기한 것처럼 단일의 I/O 단자가 접속된다. 요컨대, 같은 열에 배치된 모든 반도체 집적회로에는, 단일의 I/O 단자가 접속된다. 본 실시예의 검사장치는, 그것들의 반도체 집적회로로부터 출력되는 신호가, I/O 단자에 통하는 신호선 내에서 충돌하는 것을 피하기 위해서, 선택신호에 의해 개개의 행을 주사하면서 복수의 반도체 집적회로를 검사한다. 이러한 방법에 의하면, 비교기를 구비한 비싼 I/O 단자 등을 복수의 반도체 집적회로에 대하여 공용하면서, 개개의 반도체 집적회로의 상태를 정확히 검사할 수 있다.
본 실시예의 검사장치에서는, 소켓(14)을 통해서 반도체 집적회로를 번인기판(12)에 탑재하여, 그것들의 반도체 집적회로의 단자를, 번인기판(12)을 통해 검사장치 본체(10)의 여러 가지의 단자에 접속시키는 것이 요구된다. 반도체 집적회로의 패키지에는, 다양한 종류가 존재한다. 따라서, 소켓(14)은, 그것들의 다양한 종류의 각각에 따라서 변경해야 한다. 또한, 반도체 집적회로에 있어서, 개개의 핀에 할당되는 기능은 제품마다 따로따로 결정된다. 따라서, 반도체 집적회로의 단자와 검사장치 본체의 단자를 맺는 배선의 구조는, 반도체 집적회로마다 결정되지 않으면 안된다.
이와 같이, 여러 가지의 반도체 집적회로를 검사대상으로서 가정한 경우, 번인기판(12)에는, 소켓(14)의 종류나 배선의 구조 등에 관해서, 높은 유연성이 요구된다. 본 실시예의 검사장치는, 번인기판(12)을 도 1에 나타낸 구조로 함으로써, 여러 가지의 반도체 집적회로에 대처하기 위한 유연성 내지 범용성을 실현하고 있다.
도 1에 나타낸 것처럼, 본 실시예에 있어서, 번인기판(12)에는, 복수의 중계핀(18), 보다 구체적으로는, 검사대상인 반도체 집적회로의 단자 수와 같은 수의 중계핀(18)이 삽입된다. 중계핀(18)은, 각각 번인기판(12)에 형성된 스루홀에 납땜된다. 개개의 스루홀은, 검사장치 본체(10)(도 2 참조)가 구비하는 여러 가지의 단자에 도통되어 있다. 따라서, 중계핀(18)의 각각은, 검사장치 본체(10)가 구비하는 복수의 단자의 각각과 도통하고 있다.
번인기판(12)의 위에는, 스페이서(20)를 통해 교환기판(22)이 배치되어 있다. 따라서, 본 실시예에 있어서, 번인기판(12)과 교환기판(22)의 사이에는, 스페이서(20)의 높이와 같은 공간이 확보되어 있다. 번인기판(12)으로부터 연장되어 있는 중계핀(18)은, 교환기판(22)에도 삽입되어 있고, 교환기판(22)이 구비한 스루홀에 납땜되어 있다.
교환기판(22)의 상부에는, 소켓(14)이 배치된다. 소켓(14)은, 그 내부에 수용한 반도체 집적회로의 단자에 대응하는 복수의 소켓단자(24)를 구비한다. 소켓단자(24)는, 교환기판(22)이 구비한 스루홀에 납땜된다.
교환기판(22)에는, 소켓단자(24)에 납땜된 스루홀과, 중계핀(18)에 납땜된 스루홀을 전기적으로 도통시키는 배선패턴이 설치된다. 이 때문에, 도 1에 나타낸 구조에 있어서, 특정한 소켓단자(24)는, 각각 특정한 중계핀(18)과 도통하고 있고, 또, 중계핀(18) 및 번인기판(12)을 통해서, 검사장치 본체(10)(도 2 참조)의 특정한 단자와 도통하고 있다.
도 1에 나타낸 구조에 의하면, 중계핀(18)과 교환기판(22)의 납땜을 제거함으로써, 번인기판(12)에 조금도 손상을 주지 않고서 교환기판(22)을 번인기판(12)으로부터 뗄 수 있다. 요컨대, 본 실시예의 구조에 의하면, 교환기판(22)과 소켓(14)의 교환을, 번인기판(12)에 손상을 주지 않고서 용이하게 할 수 있다. 따라서, 본 실시예의 검사장치에 의하면, 반도체 집적회로의 핀 수가 중계핀(18)의 개수를 넘지 않은 한, 반도체 집적회로의 패키지나 핀 배치의 상이함에 관계없이, 단일의 번인기판(12)을 널리 범용적으로 사용할 수 있다. 한편, 스페이서(20)는, 교환기판(22)에 고정하여 교환기판(22)과 함께 교환되어도 되고, 또한, 번인기판(12)측에 고정하여 교환기판(22)의 교환시에는 교환하지 않은 것이어도 된다.
또한, 도 1에 나타낸 구조에 의하면, 소켓단자(24)와 교환기판(22)의 납땜을 제거함으로써, 소켓(14)을 교환기판(22)으로부터 뗄 수 있다. 소켓(14)은, 동종의 패키지가 사용되는 한, 핀 배치의 상이함에 관계없이 여러 가지의 반도체 집적회로를 수용할 수 있다. 따라서, 떼어낸 소켓(14)을, 다른 교환기판(22)에 장착하여 번인기판(12)에 장착하면, 동종의 패키지를 가지는 복수 종류의 반도체 집적회로 사이에서, 동종의 소켓(14)을 공용할 수 있다.
또한, 본 실시예의 구조에 의하면, 번인기판(12)에, 소켓단자(24)를 관통시키기 위한 스루홀을 설치할 필요가 없다. 이 때문에, 본 실시예에서는, 하나의 반도체 집적회로를 탑재하기 위해서 번인기판(12)상에 확보해야 할 점유 면적을 비교적 작게 억제할 수 있다. 이 때문에, 본 실시예의 구조에 의하면, 한 장의 번인기판(12)의 위에 다수의 반도체 집적회로를 배치하여, 그것들의 검사를 효율적으로 할 수 있다.
또한, 본 실시예의 구조에 있어서는, 번인기판(12)과 교환기판(22)의 사이에 스페이서(20)에 기인하는 공간이 확보되어 있다. 반도체 집적회로의 전원단자나 GND 단자와 통하는 전원용 패턴이나 GND용 패턴에 중첩하는 노이즈를 제거하기 위해서는, 전원용 패턴이나 GND 패턴에 바이패스 콘덴서 등을 설치하는 것이 유효하다. 본 실시예에서는, 번인기판(12)과 교환기판(22) 사이의 공간내에, 바이패스 콘덴서를 배치할 수 있다. 이 점에서, 본 실시예의 구조는, 검사공정에서 생기는 노이즈의 감소를 꾀하여, 검사 정밀도의 향상을 꾀하는데에도 유효하다.
그런데, 상술한 실시예 1에서는, 중계핀(18)과 번인기판(12)의 접속, 중계핀(18)과 교환기판(22)과의 접속, 및 교환기판(14)과 소켓단자(24)의 접속을, 어느 쪽이나 납땜으로 확보하는 것으로 하고 있지만, 그것들의 접속 방법은 납땜으로 한정되는 것이 아니다. 즉, 그것들의 접속은, 예를 들면, 중계핀(18)이나 소켓 단자(24)를 끼워 맞추어서 보유한 핀소켓을 이용하여 확보하여도 된다.
번인기판(12)이, 핀소켓을 사용하여서 중계핀(18)을 끼워 맞추어 보유한 경우는, 번인기판(12)에 손상을 주지 않고서 중계핀(18)을 번인기판(12)으로부터 빼낼 수 있다. 따라서, 이 경우는, 교환기판(22) 및 소켓(14)과 함께, 중계핀(18)도 교환부품으로 하여도 된다.
더욱이, 상술한 실시예 1에서는, 중계핀(18)을 소켓(14)의 외측에 배치하는 것으로 하였지만, 중계핀(18)의 레이아웃은 이것으로 한정되는 것이 아니다. 즉, 중계핀(18)은, 소켓(14)의 바로 아래에 수납되도록 레이아웃하여도 된다. 이 경우, 중계핀(18)이 소켓(14)의 외측에 배치되는 경우에 비하여, 더 뛰어난 공간효율을 얻을 수 있다.
(실시예 2)
다음으로, 도 3 및 도 4를 참조하여, 본 발명의 실시예 2에 관해서 설명한다.
도 3은, 본 실시예의 번인 검사장치의 주요부를 설명하기 위한 도면을 나타낸다. 본 실시예의 검사장치는, 도 1에 나타낸 교환기판(22) 대신에, 필름형의 시이트기판(26)과 보강판(28)을 구비하는 점을 제외하고, 실시예 1의 검사장치와 마찬가지다.
도 4a 및 도 4b는, 각각 시이트기판(26)의 평면도 및 보강판(28)의 평면도를 나타낸다. 또한, 도 4c는, 소켓(14)과 시이트기판(26)과 보강판(28)과의 조립체를 보강판(26)측에서 본 사시도이다. 도 4a 및 도 4b에 있어서, 점선으로 표시된 직사각형은 소켓(14)이 배치된 영역을, 또한, 점선으로 표시되는 원은 스페이서(20)가 배치된 영역을 각각 표시하고 있다.
도 4a에 나타낸 것처럼, 시이트기판(26)은, 소켓단자(24)와 도통하기 위한 스루홀 30, 및 중계핀(18)과 도통하기 위한 스루홀(32)을 구비한다. 또한, 도 4b에 나타낸 것처럼, 보강판(28)에는, 소켓단자(24)와 보강판(28)의 간섭을 피하기 위한 개구(34)와, 중계핀(18)을 관통시키기 위한 스루홀(36)이 설치된다. 도 4c에 나타낸 것처럼, 소켓단자(24)는 개구(34)를 통해서 보강판(28)의 이면측에 관통할 수 있다.
본 실시예에 있어서, 시이트기판(26)에는, 실시예 1에 있어서의 교환기판(22)이 구비하는 것과 같은 배선패턴이 형성된다. 또한, 중계핀(18) 및 소켓단자(24)는, 납땜 또는 끼워 맞추기에 의해 시이트기판(26)의 스루홀(30, 32)과 도통되어 있다. 따라서, 본 실시예의 구조에 의해서도, 실시예 1의 경우와 마찬가지로, 반도체 집적회로의 특정한 단자를, 검사장치 본체의 특정한 단자와 도통할 수 있다.
본 실시예에 있어서, 보강판(28)은, 소켓단자(24)가 개구(34)내에 수납되는 한, 여러 가지의 소켓(14)에 대하여, 즉, 여러 가지의 반도체 집적회로에 대하여 범용적으로 사용할 수 있다. 요컨대, 본 실시예에서는, 시이트기판(26)과 소켓(14)만을 교환함으로써, 광범한 종류의 반도체 집적회로에 대처할 수 있다. 이 때문에, 본 실시예의 구조에 의하면, 실시예 1의 경우에 비하여, 교환 부분의 가격을 보다 염가로 할 수 있다.
(실시예 3)
다음으로, 도 5 내지 도 9를 참조하여 본 발명의 실시예 3에 관해서 설명한다.
도 5는, 본 실시예의 번인 검사장치의 특징적 구조를 설명하기 위한 평면도를 나타낸다. 도 5에 나타낸 것처럼, 본 실시예에 있어서, 검사장치 본체(10)는, 선택신호 1∼4를 발생하는 단자, 신호 A∼D를 발생하는 단자, 및 복수의 I/O단자(I/00∼I/03을 포함함)를 구비한다.
선택신호 1∼4는, 번인기판(12)상에 배열된 복수의 반도체 집적회로(1)를, 행단위로 활성화시키기 위한 신호이다. 신호 A∼D는, 모든 반도체 집적회로에 공급해야 할 신호이다. 또한, I/O 단자는, 번인기판(12)상에 배열된 복수의 반도체 집적회로중, 열방향으로 나란히 선 것 끼리가 공용해야 할 단자이다.
도 5에 있어서, 번인기판(12)상에 표시되는 영역(38)은, 하나의 반도체 집적회로에 할당된 회로 탑재 영역이다. 본 실시예에 있어서, 번인기판(12)상에는, 회로 탑재 영역(38)의 각 열에 대응하여 결선부(40)가 하나씩 설치된다. 개개의 결선부(40)에는, 각 열에 속한 모든 회로 탑재 영역(38)중의 특정한 중계핀(18)에 통하는 배선패턴(42)이 도통하고 있다. 결선부(40)는, 그 배선패턴(42)에, 선택신호 1∼4의 임의의 하나를 전파시킬 수 있도록 구성된다.
도 6은, 결선부(40)의 구조를 보다 상세히 설명하기 위한 도면을 나타낸다. 구체적으로는, 도 6은, 결선부(40)가 구비한 핀소켓(44)의 단면 사시도를 나타낸다. 결선부(40)는, 도 6에 나타낸 핀소켓(44)을, 선택신호 1∼4의 각각에 대응하여 구비한다. 핀소켓(44)은, 그 내부에 핀(46)이 삽입되어 있는 경우에 한하여, 선택신호 1∼4를 배선패턴(42)에 전파시킨다. 따라서, 본 실시예에 있어서는, 원하는 선택신호에 대응하는 핀소켓(44)에 핀(46)을 삽입함으로써, 회로 탑재 영역(38)중의 특정한 중계핀(18)에 원하는 선택신호를 이끌 수 있다.
그런데, 복수의 신호경로중 임의의 하나를 중계핀(18)에 이끄는 방법은, 핀소켓(44)을 사용하는 수법으로 한정되는 것이 아니다. 예를 들면, 도 7에 나타낸 것처럼, 복수의 소자실장패턴(47)의 일부에만 단락소자(48)를 실장함으로써 임의의 신호경로만을 도통시켜도 된다. 또한, 신호경로의 도중에 딥스위치를 설치하여, 그 상태를 적절히 바꾸는 것에 의해 원하는 신호경로만을 도통시켜도 된다.
상술한 것처럼, 결선부(40)는, 적당한 결선구조를 채용함으로써, 복수의 선택신호 1∼4중 원하는 신호만을, 각 열에 속하는 모든 회로 탑재 영역(38)중의 특정한 중계핀(18)에 전파시킬 수 있다. 따라서, 본 실시예의 검사장치에 의하면, 그 특정한 중계핀(18)을, 용이하게 원하는 선택신호에 대응한 핀으로 할 수 있다.
번인기판(12)상에는, 회로 탑재 영역(38)의 각 행에 대응하여 결선부(49)가 하나씩 설치된다. 개개의 결선부(49)에는, 복수의 배선패턴(50)을 통해서, 각 행에 속한 모든 회로 탑재 영역(38)중의 복수의 중계핀(18)이 도통하고 있다. 결선부(49)는, 상술한 결선부 40과 마찬가지로, 적당한 결선구조를 채용함으로써 특정한 신호를 임의의 배선패턴(50)에 공급할 수 있도록 구성된다.
보다 구체적으로는, 결선부(49)는, 신호 A∼D를, 모든 회로 탑재 영역(38)중의 임의의 중계핀(18)에 전파시킬 수 있도록 구성되어 있음과 아울러, 개개의 I/O 단자를, 개개의 행에 속한 모든 회로 탑재 영역(38)중의 임의의 중계핀(18)에 도통시킬 수 있도록 구성된다. 따라서, 본 실시예의 검사장치에 의하면, 용이하게 회로 탑재 영역(38)중의 임의의 중계핀(18)을 신호 A∼D에 대응한 핀으로 하고, 회로 탑재 영역(38)중의 임의의 중계핀(18)을 각 행마다 정해진 I/O 단자에 접속시킬 수 있다.
도 8a 및 도 8b는, 도 5에 나타낸 번인기판(12)을 사용하여서 얻을 수 있는 효과를 설명하기 위한 도면을 나타낸다. 보다 구체적으로는, 도 8a는 제 1 검사대상인 IC1과, 그 IC1을 검사하기 위해서 사용된 교환기판 22A의 평면도를 나타낸다. 또한, 도 8b는 제 2 검사대상인 IC2와, 그 IC2를 검사하기 위해서 사용되는 교환기판 22B의 평면도를 나타낸다. 한편, 이들 도면에 있어서는, 간단하게 하기 위해, 소켓(14)의 도시는 생략한다.
도 8a 및 도 8b에 나타낸 예에서는, IC1 및 IC2가 구비한 모든 단자에 대응하여 중계핀(8)이 준비되어 있다. IC1과 IC2는, 패키지는 동일하지만, 핀 배치가 크게 다르다. 즉, IC1과 IC2에서는, Vdd 단자(전원단자) 및 GND 단자의 위치가 상이함과 아울러, 모든 신호단자(/CS단자, SIG0단자, SIG1단자, DQ0단자)의 위치가 상이하다. 이 경우, 개개의 중계핀(18)에 할당되는 기능이 고정되어 있으면, 교환기판 상에 복잡한 크로스 배선이 필요해지는 경우가 있다(도 11b 참조).
이것에 대하여, 본 실시예에서는, 번인기판(12)상에서 임의의 결선상태를 실현하는 것에 의해, 개개의 중계핀(18)에 대하여 원하는 기능을 자유롭게 할당할 수 있다. 이 때문에, 도 8a 및 도 8b에 나타낸 것처럼, 본 실시예에서는, 교환기판 22A, 22B 상에 복잡한 크로스 배선을 형성하지 않고서, IC1 및 IC2의 모든 단자에 원하는 결선을 시행할 수 있다. 이 점, 본 실시예의 검사장치는, 실시예 1 또는 2의 장치에 비하여, 교환 부분의 가격을 더 염가로 하여 얻는다고 하는 효과를 가지고 있다.
다음으로, 도 9를 참조하여, 실시예 1 내지 3의 검사장치에 있어서 사용할 수 있는 타 교환기판 22C에 관해서 설명한다.
도 9는, 교환기판 22C의 투시도를 나타낸다. 또한, 도 9에 있어서는, 간단하게 하기 위해서, IC2를 수납하기 위한 소켓(14)의 표시를 생략한다.
교환기판 22C는, 다층배선구조를 가지고 있고, 그 하나의 층내에 Vdd 영역(52) 및 GND 영역(54)을 구비한다. Vdd 영역(52)은, 소정 형상의 넓은 면적을 가지는 도전영역으로, 전원전압을 공급받는 중계핀(18)과 IC2의 Vdd 단자의 사이에 설치된다. 한편, GND 영역(54)은, 소정 형상의 넓은 면적을 가지는 도전영역으로, 접지되는 중계핀(18)과 IC2의 GND 단자의 사이에 설치된다.
교환기판(22C)은, 더욱이, 그 이면측, 즉, 번인기판(12)과 대향하는 측의 면에, 바이패스 콘덴서(56)를 구비한다. 교환기판(22C)은, 실시예 1 또는 2의 경우와 같이, 스페이서(20)를 통해 번인기판(12)에 고정된다. 이 때문에, 교환기판(22C)의 이면 측에는, 번인기판(12)과의 간섭을 생기는 일없이 바이패스 콘덴서(56)를 배치할 수 있다. 상술한 교환기판(22C)에 의하면, Vdd 영역(52), GND 영역(54), 및 바이패스 콘덴서(56)의 기능에 의해, 전원전류의 변동에 기인하는 노이즈의 발생 등을 효과적으로 방지할 수 있다.
그런데, 상술한 실시예 1 내지 3에서는, 반도체 집적회로의 검사장치가 번인 검사장치로 한정되어 있지만, 본 발명은 이것에 한정되는 것이 아니다. 즉, 본 발명은, 번인 검사장치에 한하지 않고, 베이스 기판상에 복수의 반도체 집적회로를 탑재하여 그것들의 검사를 한번에 실행하는 형식의 장치에 널리 적용할 수 있다.
본 발명은 이상 설명한 것처럼 구성되어 있기 때문에, 이하에 나타낸 것 같은 효과를 나타낸다.
본 발명의 상기 제 1 국면에 의하면, 교환기판과 소켓을 교환함으로써, 단일의 베이스 기판을 사용하면서 다종다양한 반도체 집적회로에 대처할 수 있다. 교환기판을 중계핀으로부터 떼어서 교환하는 경우는, 베이스 기판에 조금도 손상을 주는 것 없이 그 교환을 실행할 수 있다. 또한, 소켓은 교환기판에 탑재되어 있기 때문에, 베이스 기판에 조금도 손상을 주지 않고서 소켓의 재이용을 꾀할 수 있다. 또한, 베이스 기판에 소켓단자용의 스루홀 등을 설치할 필요가 없기 때문에, 베이스 기판상의 공간을 유효하게 이용할 수 있다. 또한, 베이스 기판과 교환기판의 사이에 공간이 확보되기 위해서, 그 공간내에, 바이패스 콘덴서 등의 소자를 탑재하는 것이 가능해진다.
또한, 본 발명의 제 2 국면에 의하면, 교환기판을 염가인 시이트기판으로 할 수 있다. 이 때문에, 본 발명에 의하면 교환 부분의 가격을 하강시킬 수 있다.
또한, 본 발명의 제 3 국면에 의하면, 교환기판이 핀소켓으로 중계핀을 보유하기 때문에, 교환기판의 탈착을 용이하게 할 수 있다.
그리고, 본 발명의 제 4 국면에 의하면, 베이스 기판이 핀소켓으로 중계핀을 보유하기 때문에, 베이스 기판에 손상을 주지 않고, 베이스 기판으로부터 중계핀을 뗄 수 있다. 따라서, 본 발명에 의하면, 베이스 기판의 열화를 촉진하지 않고서 중계핀을 포함하는 부분을 교환 부분으로 할 수 있다.
본 발명의 제 5 국면에 의하면, 베이스 기판의 교환기판과 대향하는 면에, 스페이서에 의해서 확보되는 공간을 이용하여 바이패스 콘덴서 등의 회로소자를 탑재할 수 있다.
본 발명의 제 6 국면에 의하면, 교환기판의 베이스 기판과 대향하는 면에, 스페이서에 의해서 확보되는 공간을 이용하여 바이패스 콘덴서 등의 회로 소자를 탑재할 수 있다.
또한, 본 발명의 제 7 국면에 의하면, 검사장치 본체의 단자와 통하는 접속단자와, 반도체 집적회로의 단자에 결선되는 배선패턴과의 결선상태를, 결선부에 의해 변경할 수 있다. 요컨대, 본 발명에 의하면, 베이스 기판 상의 배선패턴에 할당되는 역할을, 결선부를 사용하여 변경할 수 있다. 따라서, 본 발명에 의하면, 개개의 반도체 집적회로의 워드 비트 구성에 따른 효율적인 상태를 실현할 수 있다. 또, 본 발명에 의하면, 베이스 기판 상에 교환기판이 탑재되는 경우에는, 그 교환기판 내의 배선패턴을 간단화할 수 있다.
본 발명의 제 8 국면에 의하면, 적당한 핀소켓에만 핀을 삽입함으로써, 접속단자와 배선패턴의 결선상태를 용이하게 원하는 상태로 할 수 있다.
또한, 본 발명의 제 9 국면에 의하면, 소자실장패턴에 적당히 단락소자를 실장하는 것에 의해, 접속단자와 배선패턴의 결선상태를 용이하게 원하는 상태로 할 수 있다.
본 발명의 제 10 국면에 의하면, 딥스위치의 상태를 적당히 바꿈으로써, 접속단자와 배선패턴의 결선상태를 용이하게 원하는 상태로 할 수 있다.
또한, 본 발명의 제 11 국면에 의하면, 범용성이 뛰어난 검사장치를 사용하여, 여러 가지의 반도체 집적회로를 효율적으로 검사할 수 있다.

Claims (6)

  1. 베이스 기판 상에 복수의 반도체 집적회로를 탑재하여 그것들을 검사하는 반도체 집적회로의 검사장치에 있어서,
    상기 베이스 기판에 배치되고 상기 베이스 기판에 형성된 배선패턴과 도통하는 복수의 중계핀과,
    상기 반도체 집적회로를 수용하는 소켓과,
    상기 소켓을 탑재하며 상기 베이스 기판의 중계핀에 접속되고 상기 소켓이 가지는 소켓단자를 상기 중계핀중에서 특정한 중계핀에 도통시키는 교환기판과,
    상기 교환기판과 상기 베이스 기판의 사이에 개재하는 스페이서를 구비한 것을 특징으로 하는 반도체 집적회로의 검사장치.
  2. 제 1 항에 있어서,
    상기 교환기판은, 필름형의 시이트기판으로,
    상기 시이트기판과 스페이서의 사이에, 상기 시이트기판을 보강하는 보강판을 구비한 것을 특징으로 하는 반도체 집적회로의 검사장치.
  3. 베이스 기판 상에 복수의 반도체 집적회로를 탑재하여 그것들을 검사하는 반도체 집적회로의 검사장치에 있어서,
    상기 베이스 기판은, 검사장치 본체의 단자와 도통하는 복수의 접속단자와,
    반도체 집적회로의 단자에 결선되는 복수의 배선패턴과, 상기 접속단자와 상기 배선패턴의 결선상태를 바꾸는 결선부를 구비하고,
    상기 결선부는, 핀이 삽입됨으로써 상기 배선패턴과 상기 접속단자를 접속상태로 하는 핀소켓을 포함하고,
    상기 핀소켓은 복수의 배선패턴 각각과 하나의 접속단자 및/또는 복수의 접속단자 각각과 하나의 배선패턴 사이에 배치되는 것을 특징으로 하는 반도체 집적회로의 검사장치.
  4. 삭제
  5. 베이스 기판 상에 복수의 반도체 집적회로를 탑재하여 그것들을 검사하는 반도체 집적회로의 검사장치에 있어서,
    상기 베이스 기판은, 검사장치 본체의 단자와 도통하는 복수의 접속단자와,
    반도체 집적회로의 단자에 결선되는 복수의 배선패턴과, 상기 접속단자와 상기 배선패턴의 결선상태를 바꾸는 결선부를 구비하고,
    상기 결선부는, 단결소자가 탑재됨으로써 상기 배선패턴과 상기 접속단자를 접속상태로 하는 소자실장패턴을 포함하고,
    상기 소자실장패턴은, 복수의 배선패턴 각각과 하나의 접속단자 사이 및/또는 복수의 접속단자 각각과 하나의 배선패턴 사이에 배치되는 것을 특징으로 하는 반도체 집적회로의 검사장치.
  6. 베이스 기판 상에 복수의 반도체 집적회로를 탑재하여 그것들을 검사하는 반도체 집적회로의 검사장치에 있어서,
    상기 베이스 기판은, 검사장치 본체의 단자와 도통하는 복수의 접속단자와,
    반도체 집적회로의 단자에 결선되는 복수의 배선패턴과, 상기 접속단자와 상기 배선패턴의 결선상태를 바꾸는 결선부를 구비하고,
    상기 결선부는, 복수의 배선패턴 각각과 하나의 접속단자와 접속상태를 바꾸는 딥스위치 및 복수의 접속단자 각각과 하나의 배선패턴의 접속상태를 바꾸는 딥스위치의 적어도 한쪽을 포함하는 것을 특징으로 하는 반도체 집접회로의 검사장치.
KR10-2001-0006079A 2000-06-09 2001-02-08 반도체 집적회로의 검사장치 KR100393938B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-173471 2000-06-09
JP2000173471A JP2001349925A (ja) 2000-06-09 2000-06-09 半導体集積回路の検査装置および検査方法

Publications (2)

Publication Number Publication Date
KR20010110979A KR20010110979A (ko) 2001-12-15
KR100393938B1 true KR100393938B1 (ko) 2003-08-06

Family

ID=18675697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0006079A KR100393938B1 (ko) 2000-06-09 2001-02-08 반도체 집적회로의 검사장치

Country Status (5)

Country Link
US (1) US6774657B2 (ko)
JP (1) JP2001349925A (ko)
KR (1) KR100393938B1 (ko)
DE (1) DE10060585A1 (ko)
TW (1) TW509797B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301124A1 (de) * 2003-01-14 2004-07-29 Infineon Technologies Ag Universal-Messadapter-System
WO2006054435A1 (ja) * 2004-11-16 2006-05-26 Advantest Corporation 試験装置
TWI339270B (en) * 2007-09-27 2011-03-21 King Yuan Electronics Co Ltd Socket boards with switch components on a testing apparatus
KR20100069300A (ko) * 2008-12-16 2010-06-24 삼성전자주식회사 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
CN102043100B (zh) * 2009-10-09 2013-03-06 中芯国际集成电路制造(上海)有限公司 老化测试系统
KR101397370B1 (ko) 2013-04-22 2014-05-27 세메스 주식회사 Tiu 보드 검사 장치
KR102341784B1 (ko) * 2015-04-29 2021-12-22 주식회사 탑 엔지니어링 카메라 모듈용 테스트 기판
US11362447B2 (en) * 2020-05-20 2022-06-14 SK Hynix Inc. Storage device with detachable capacitor connection structure
JP2022165234A (ja) * 2021-04-19 2022-10-31 株式会社アドバンテスト バーンインボード、及び、バーンイン装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658987A (ja) * 1992-08-10 1994-03-04 Hitachi Ltd バーンイン基板
JPH06174786A (ja) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp バーンインボード

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6267474A (ja) * 1985-09-20 1987-03-27 Mitsubishi Electric Corp 半導体試験装置
EP0405765A3 (en) 1989-06-05 1991-09-11 Kawasaki Steel Corporation Configurable electronic circuit board, adapter therefor , and designing method of electronic circuit using the same board
US5387861A (en) 1993-06-16 1995-02-07 Incal Technology, Inc. Programmable low profile universally selectable burn-in board assembly
KR970007971B1 (ko) 1993-09-22 1997-05-19 삼성전자 주식회사 반도체 집적회로 패키지용 테스트 장치
JP2929948B2 (ja) 1994-09-20 1999-08-03 三菱電機株式会社 プローブ式テストハンドラー及びそれを用いたｉｃのテスト方法
US5854558A (en) * 1994-11-18 1998-12-29 Fujitsu Limited Test board for testing a semiconductor device and method of testing the semiconductor device
US5537051A (en) 1995-04-24 1996-07-16 Motorola, Inc. Apparatus for testing integrated circuits
US5831441A (en) 1995-06-30 1998-11-03 Fujitsu Limited Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
JP2856195B2 (ja) * 1997-05-20 1999-02-10 日本電気株式会社 回路基板に対するデバイスの実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658987A (ja) * 1992-08-10 1994-03-04 Hitachi Ltd バーンイン基板
JPH06174786A (ja) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp バーンインボード

Also Published As

Publication number Publication date
TW509797B (en) 2002-11-11
DE10060585A1 (de) 2002-01-03
JP2001349925A (ja) 2001-12-21
US6774657B2 (en) 2004-08-10
US20010050569A1 (en) 2001-12-13
KR20010110979A (ko) 2001-12-15

Similar Documents

Publication Publication Date Title
US6862190B2 (en) Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers
CN100498344C (zh) 用于测试不同的半导体装置的通用系统
KR102215404B1 (ko) 중간 접속 부재 및 검사 장치
KR100393938B1 (ko) 반도체 집적회로의 검사장치
US20070063718A1 (en) Contact assembly and LSI chip inspecting device using the same
KR20130047933A (ko) 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드
US6657133B1 (en) Ball grid array chip capacitor structure
US6040704A (en) Probe unit and inspection head
KR20180092027A (ko) 프로브 카드 어셈블리
US20070126456A1 (en) Test socket
US7559773B2 (en) Electrical connecting apparatus
KR19980071445A (ko) 집합기판 및 그 집합기판을 이용한 전자기기의 제조방법
KR100776985B1 (ko) 반도체 소자 검사용 프로브 카드
KR200202519Y1 (ko) 테스트용 소켓 보드
KR101106607B1 (ko) 반도체 장치의 시험 장치
JPH09292439A (ja) 回路素子用検査装置
JP7493952B2 (ja) 配線回路基板
KR100439832B1 (ko) 반도체집적회로검사장치
JP2010054487A (ja) プローバ装置
JPH06180343A (ja) Ｉｃ測定装置用テストボード
JP2024076447A (ja) 電気的接続装置
KR20000059294A (ko) Ｐｌｃｃ형 반도체 칩 패키지용 소켓
KR0169815B1 (ko) 범용 번-인 기판
JP3747649B2 (ja) プリント回路板試験装置
KR20240078322A (ko) 전기적 접속 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee