JPH06174786A - バーンインボード - Google Patents

バーンインボード

Info

Publication number
JPH06174786A
JPH06174786A JP4352722A JP35272292A JPH06174786A JP H06174786 A JPH06174786 A JP H06174786A JP 4352722 A JP4352722 A JP 4352722A JP 35272292 A JP35272292 A JP 35272292A JP H06174786 A JPH06174786 A JP H06174786A
Authority
JP
Japan
Prior art keywords
burn
wiring
board
semiconductor device
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4352722A
Other languages
English (en)
Inventor
Kazuyoshi Fukuda
和良 福田
Yasushi Okamoto
泰 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4352722A priority Critical patent/JPH06174786A/ja
Publication of JPH06174786A publication Critical patent/JPH06174786A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 バーンインボードにマトリクス状配線領域を
形成し、バーンインボード上の結線および配線の変更を
容易にする。 【構成】 図1に示すように、従来のバーンインボード
上にマトリクス状配線パターンを形成する。これは、半
導体装置の端子とバーンインボードの電極を結線するた
めの配線パターンである。結線はプリント基板の穴にジ
ャンパー線,抵抗等を用いて行う。 【効果】 ピン数,ピン配列,パッケージの違う複数品
種の半導体装置に対して利用でき、バーンインボードの
標準化,バーンインボード製造工期,費用低減の効果が
ある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はバーンインボードに関
し、特に半導体装置の高温動作試験に用いるバーンイン
ボードに関するものである。
【0002】
【従来の技術】一般に、半導体装置(以下、ICと称
す)には、加熱,加湿,加圧等、様々な信頼性試験が行
われる。これら信頼性試験の中に、ICに電源を供給し
てICを動作させた状態で、ICを高温槽に数千時間保
存し、その信頼性の評価を行う高温動作試験、いわゆる
バーンイン試験がある。バーンインボードはこのバーン
イン試験に用いる半導体信頼性試験治具である。
【0003】図9は従来のバーンインボードを示し、図
10は従来のバーンインボードの作製のための工程フロ
ーチャートを示す。図9において、1はプリント基板、
2は半導体装置固定治具(以下、ICソケットと称
す)、4はバーンインボードに外部から電気信号を与え
るための電極、3は半導体装置固定治具2と電極4とを
接続するためプリント基板1上に形成された配線であ
る。
【0004】図10に示すように、従来のバーンインボ
ードの製作においては、信頼性試験を行う半導体装置
(以下、ICと称す)に合わせて、該バーンインボード
を回路設計したのち、プリント基板設計工程A、プリン
ト基板製作工程B、プリント基板実装工程C、及びバー
ンインボード検査工程Dを経ることにより、バーンイン
ボードの作製を完了することができる。ここで、プリン
ト基板設計工程Aは、回路パターン設計、CAD入力、
plot図チェック、の各ステップ、及びCAD修正、
のフィードバックステップからなる。また、プリント基
板製作工程Bは、プリント基板製作、の各ステップ、及
び上記最初の回路設計の後の、部品手配、のステップを
含めて、プリント基板目視検査、のステップからなる。
また、上記プリント基板実装工程Cは、ソケット,抵
抗,コンデンサ,ジャンパー線等の部品手挿入、リフロ
ーハンダ付、ハンダ修正、実装目視検査、の各ステッ
プ、及びハンダ修正、のステップの前に戻る,修正、の
フィードバックステップからなる。また、バーンインボ
ード検査工程Dは、バーンインボードの完成品の、完成
品全数導通検査、サンプルICによる電源電流入・出力
波形検査、のステップからなり、これによりバーンイン
ボードの製作工程を終了する。
【0005】
【発明が解決しようとする課題】一般的に半導体装置は
個々の品種で、そのピン数,ピン配列,及びパッケージ
が異なる。従って、従来のバーンインボードの製作にあ
たっては、被検査半導体装置の個々の品種に合わせて、
該半導体装置の電極と、バーンインボードの電極とを結
ぶ配線パターンを設けなければならず、プリント基板の
回路パターン等をすべて個々の品種別に設計する必要が
あり、このため図10の製作フローの全体を個々の品種
別に最初から行わなければならなかった。このように、
バーンインボードの製作は非常に煩雑であるととに、バ
ーンインボードを他の半導体装置の試験に転用しようと
しても配線の変更によりこれを行うことは非常に困難で
あるという問題点があった。
【0006】この発明は上記のような問題点を解消する
ためになされたもので、ピン数,ピン配列,パッケージ
の異なる複数品種の半導体装置の信頼性試験に利用する
ことのできるバーンインボードを得ることを目的とし、
かつ該バーンインボードの標準化を行うことでバーンイ
ンボード製造期間の短縮,費用の低減を図ることのでき
るバーンインボードを提供することを目的としている。
【0007】
【課題を解決するための手段】この発明に係るバーンイ
ンボードは、搭載された半導体装置の電極に接続される
配線パターンと、バーンインボードの入出力用の電極に
接続された配線パターンとが交差するようマトリクス状
に設けられてなるマトリクス状配線領域を設け、その各
配線パターン間の結線を任意に行って半導体装置の電極
と、バーンインボードの電極とを任意に接続できるよう
にしたものである。
【0008】またこの発明は、上記マトリクス状配線領
域の上記半導体装置の電極に接続される側の配線パター
ンに接続された信号線の配線パターンを設け、該信号線
の配線パターンは、複数設けられたICソケットのすべ
ての電極に接続したものである。
【0009】またこの発明は、上記マトリクス状配線領
域を、半導体装置の電極に接続される配線パターンと、
これと直交する上記バーンインボードの電極に接続され
た配線パターンとを上記プリント基板の相異なる2つの
面に有し、上記プリント基板を透視的に見て、上記半導
体装置の電極に接続される配線パターンと、上記バーン
インボードの電極に接続された配線パターンとの交差す
る点に、接続に使用することのできる穴を有するものと
したものである。
【0010】またこの発明は、上記バーンインボードの
電極から上記半導体装置の電極に至る配線のうち、電源
配線の幅を、他の信号配線の幅よりも太く配線してなる
ものである。
【0011】またこの発明は、上記搭載された半導体装
置の電極を、ジャンパー線等のワイヤを用いて開放状
態,接地状態,電源に接続された状態の任意の状態にで
きるよう、上記半導体装置固定治具の近傍の上記プリン
ト基板上に、電源配線、及びグランド配線を備えたもの
である。
【0012】またこの発明は、上記信号線の配線パター
ンと、上記各ICソケットの電極との間に、該信号線の
パターンと各ICソケットの電極とを任意に接続するよ
う、各ICソケットの近傍に、第2の複数のマトリクス
状配線領域をさらに備えたものである。
【0013】
【作用】この発明におけるバーンインボードは、プリン
ト基板上に形成したマトリクス状配線領域で、ICの電
極からの配線と、バーンインボードの電極からの配線と
の接続を行うため、マトリクス状配線領域の配線接続の
選択の仕方によってプリント基板上の配線の変更を容易
に行うことができる。従って、バーンインボードの標準
化を行うことにより、大幅なバーンインボード製造期間
の短縮,費用の低減を達成できる。
【0014】また、上記マトリクス状配線領域におい
て、電流電圧測定装置や波形測定装置を用いることによ
り、個々のICの電源電流や、ICの入,出力波形の検
査を容易に行うことができる。
【0015】
【実施例】
実施例1.図1はこの発明の一実施例によるバーンイン
ボードを示し、図において、1はバーンインボード本体
のプリント基板、2は半導体装置を搭載するICソケッ
ト、3はプリント基板1上の信号線の配線パターン、4
は外部と信号の入出力を行うためのバーンインボードの
入出力用の電極、5はプリント基板1上に形成したマト
リクス状配線領域である。上記ICソケット2の端子の
数をm個(ICの端子の数も同じ)、バーンインボード
の電源端子、入・出力端子の数、即ち入出力用電極の数
をn個とすると、このマトリクス状配線領域5は、m本
の配線パターンと、n本の配線パターンとが相互に直交
するよう格子状に配置されて構成されている。以下にマ
トリクス状配線領域5について詳しく説明する。
【0016】図2は本実施例1の図1のマトリクス状配
線領域5を示す拡大図であり、図2において、6はマト
リクス状配線パターン、7はプリント基板1上に形成し
た結線のための穴である。
【0017】図2に示すマトリクス状配線領域におい
て、マトリクス状配線パターン6は、ICの電極に接続
される図中横方向に走るm本の配線パターン6aと、該
バーンインボードの入出力用電極4に接続された図中縦
方向に走るn本の配線パターン6bとが相互に直交して
マトリクス状に設けられ、これがバーンインボードの片
面に形成されている。そして、上記各配線パターン6
a,6bには、該横方向、縦方向の配線パターン6a,
6bの所要のも同士を相互に接続することができるよ
う、該配線パターンより幅の大きい穴7を形成してい
る。
【0018】そして、本実施例においては、上記マトリ
クス状配線領域の半導体装置の電極に接続される側の配
線パターンはm本の信号線の配線パターン3に接続さ
れ、該信号線の配線パターン3は、複数あるすべてのI
Cソケット2の電極が接続されている。
【0019】図5は、図2に示したマトリクス状配線パ
ターン6における結線方法を示し、図5において、12
は結線のためのジャンパー配線又は抵抗等である。図5
での結線では、IC側の第1端子(1,2,…,mのう
ちの1)と、バーンインボード側の第1端子(1,2,
…,nのうちの1)とがジャンパー線12により接続さ
れている。このように、ジャンパー線12を各配線6
a,6bに設けた穴7間にどのように設けるかにより、
各配線間の接続を変えることができる。
【0020】このように本実施例1においては、複数の
ICソケット2の各々に被試験ICを搭載し、バーンイ
ンボードの電極を、所要の装置に接続することにより、
バーンインテストを行うことができ、所要時間のテスト
の結果、被試験IC中に不良のICがあるか否かを知る
ことができる。またこの際、バーンインボードのプリン
ト基板上に設けたマトリクス状配線領域5における配線
間の接続を、試験の対象となる半導体装置のピン数,ピ
ン配列,パッケージ等の品種に応じて上記ジャンパー線
12を設ける位置を変えることにより、変更することが
でき、同一のバーンインボードを複数品種の半導体装置
の試験に利用することができる。従って、図10の作製
フローにおけるプリント基板製作工程までの工程を各種
のバーンインボードにつき、同一とすることができ、こ
のようなバーンインボードの標準化を行うことにより、
バーンインボード製造期間の短縮,費用の低減を大幅に
達成することができる。
【0021】実施例2.図3は本発明の第2の実施例に
よるバーンインボードにおけるマトリクス状配線領域を
示し、図4はその構造をより詳細に示す図であり、図6
は該マトリクス状配線領域における結線例と結線方法を
示す図である。
【0022】図3において、6はマトリクス状配線パタ
ーン、7は該マトリクス状配線パターンに設けたその配
線幅より大きい径の穴、8は表面配線、9は裏面配線で
ある。図3に示される本実施例2のマトリクス状配線領
域は、プリント基板1の片面にマトリクス状配線のIC
側に接続されるm本の表面配線8を形成し、上記プリン
ト基板のもう一方の面に上記表面配線8と直交する,バ
ーンインボードの電極側に接続されるn本の裏面配線9
を形成し、該両面の配線の交点となる位置に、該両配線
8,9を貫通する穴7を形成したものである。
【0023】図4(a),(b),(c) は図3のマトリクス状配
線パターンの構造をより詳細に説明するための基板1の
表面,裏面を示す図、及び基板1の断面図であり、図4
(a)において、8は表面配線、7は穴であり、図4(b)
において、9は裏面配線、7は穴であり、図4(c) にお
いて、1はプリント基板、10はその表面、11は裏面
である。
【0024】また図6は、図4に示すマトリクス状配線
パターンにおける結線例と結線方法を示し、図6(a) に
おいて、13は非接続、14は接続の状態を示し、図6
(b)はバーンインボードの両面の配線を接続するため、
はんだ流し込み15をおこない、図6(a) に示す接続1
4の状態としたものである。また、バーンイン基板の製
造工程において、一枚マスクを追加してマトリクス状配
線パターンにおける各々の接続用の穴の一部に対して基
板の表と裏を導通させるためのスルーホールメッキを行
い、残りにはメッキを行わないことにより配線を行うこ
ともできる。
【0025】本実施例2のマトリクス状配線パターンに
おいては、一方の配線パターンを基板の片面に、他方の
配線パターンを基板の他方の面に設けたので、半導体装
置側の配線と、バーンインボードの入出力電極側の配線
との接続の仕方の自由度を、上記実施例1に比し非常に
大きくすることができる効果がある。
【0026】実施例3.図13はこの発明の第3の実施
例によるバーンインボードを示し、図13において、2
2は信号線の配線パターン17と複数ある各ICソケッ
ト2との間に設けられ、半導体装置の端子と信号線の配
線パターンとを接続するための第2のマトリクス状配線
領域であり、バーンインボード上に搭載されるICソケ
ット2と同数だけ、該ICソケット2の各々に近接して
設けられている。
【0027】図14は図13に示す第2のマトリクス状
配線領域22の詳細を示し、23はICの端子からのl
(エル)本の配線、24は信号線17からのm本の配線
を示す。本マトリクス状配線領域22の構造は、(IC
の端子からのl(エル)本)×(信号線17からのm
本)の配線を有するものである。上記第2のマトリクス
状配線領域部分22の構造の詳細図,及びその結線方法
は図2,図3,図4,図5,図6に示したものとほとん
ど同様である。
【0028】このような本実施例4では、バーンインボ
ード上に搭載されるICソケット2の数と同数の半導体
装置,信号線接続用の第2のマトリクス状配線領域22
を設け、そこでICソケット2の各電極の端子と各信号
線17との結線を行うようにしているので、ピン数,ピ
ン配列,パッケージ等の異なる複数品種のICを1度の
バーンインテストで試験することができる。
【0029】実施例4.図7はこの発明の第4の実施例
によるバーンインボードを示し、図において、16は電
源配線、17は電源配線以外の信号配線である。ここ
で、電源配線16の幅は他の信号線17の幅より太く、
プリント基板上に形成する。また、該電源配線16と、
ICの電源端子との接続は、図8に示すような接続用ジ
ャンパー用ソケット18を用いて行う。即ち、ICソケ
ット2の近傍を走るICの電源用の配線2a上に設けた
穴2bと、電源配線16に設けた穴16aとに、該接続
用ジャンパー用ソケット18の両足18a,18bを挿
入することにより、該両配線2a,16間を接続するも
のである。
【0030】このように本実施例4においては、電源配
線16の幅が他の信号線17の幅よりも太いため、電源
配線16の電源電圧が他の信号線17の影響を受けるこ
とがなくなり、不安定になることはない。また、上記接
続用ジャンパー用ソケット18の代わりに、抵抗を付け
た抵抗付ジャンパーソケット19を用いれば、電源から
の過電流によるICの破壊をも防止することもできる。
【0031】実施例5.図8はこの発明の第5の実施例
によるバーンインボードを示す。図において、2はIC
ソケット、2a,2bはICソケット2の近傍を走るI
Cの電源用配線及びその穴、16,16aは電源(Vc
c,及びGND)配線及びその配線上に設けた穴、17
は信号配線、18はジャンパー用ソケットの一例であ
る。
【0032】ICソケット2に搭載されるICの端子
は、図8に示すジャンパー用ソケット18によりICの
端子の配線に設けた穴2bと、電源(Vcc),またはグ
ランド(GND)線に設けた穴16aとにその両足を挿
入することにより、容易に該ICの端子を電源(Vc
c),またはグランド(GND)に接続でき、またこの
ジャンパー用ソケット18を用いない場合は、該ICの
端子を開放(オープン)状態とすることができる。
【0033】このような本実施例6では、ICソケット
2に搭載されるICの端子を、信号線17を経ることな
く、ICソケット2の近傍で直接、電源,グランド,ま
たは開放状態とすることができる。
【0034】実施例6.図12はこの発明の第6の実施
例によるバーンインボード上のマトリクス状配線領域を
示す図である。図12において、iはバーンインボード
上に搭載されるICソケットの数である。本実施例3
は、上記実施例1におけるm×n本の配線を有するマト
リクス状配線領域、またはこれと同等のもの5を、図1
に示すバーンインボード上に搭載されるICソケットと
同数(i個)だけ1箇所に集めて設けてなる第3のマト
リクス状配線領域(配線数はi×(m×n)本となる)
21を設けている。
【0035】このような本実施例3では、該マトリクス
状配線領域において、電流電圧測定装置や波形測定装置
を用い、個々のICの電源電流、入,出力波形を観測す
ることにより、高温動作試験中に発生するICの不良を
検出し、不良となったICを特定することができる。
【0036】実施例7.図11はこの発明の第7の実施
例によるバーンインボードを示す。図11において、1
はバーンインボードを構成するプリント基板、2はIC
ソケット、20はICソケット2とはパッケージの異な
るICを搭載するためのICソケットである。
【0037】この発明によるバーンインボードをパッケ
ージの異なるICに対して使用する場合には、ICソケ
ット2上に搭載することのできるICソケット20を変
換ソケットとして用いることにより、ピン数,パッケー
ジの異なるICに対して本バーンインボードを利用する
ことができる。
【0038】
【発明の効果】以上のように、この発明にかかるバーン
インボードによれば、バーンインボード上にマトリクス
状配線領域を設けて、半導体装置の電極からの配線と、
バーンインボードの電極からの配線との間を任意に結線
できるように構成したので、配線変更を容易に行うこと
ができ、またピン数,ピン配列,パッケージの異なる複
数の品種のICに対しても利用することができ、汎用性
の高いバーンインボードが得られる効果がある。
【0039】また、この発明によるプリント基板を使用
することにより、バーンインボードの標準化を実現で
き、バーンインボード製造工期の短縮,費用低減を達成
できる効果がある。
【図面の簡単な説明】
【図1】この発明の第1の実施例によるバーンインボー
ドを示す平面図。
【図2】図1に示す実施例1のバーンインボードのマト
リクス状配線領域を示す平面図。
【図3】この発明の第2の実施例によるバーンインボー
ドにおけるマトリクス状配線領域を示す平面図。
【図4】図3に示す実施例2のマトリクス状配線領域の
詳細を示す表面図、裏面図及び断面図。
【図5】図2に示す実施例1のマトリクス状配線パター
ンでの結線方法を示す図。
【図6】図3に示す実施例2のマトリクス状配線パター
ンでの結線方法を示す図。
【図7】この発明の第4の実施例によるバーンインボー
ドを示す平面図。
【図8】この発明の第5の実施例によるバーンインボー
ドを示す平面図。
【図9】従来のバーンインボードを示す平面図。
【図10】従来のバーンインボードの作製工程フローを
示す流れ図。
【図11】この発明の第7の実施例によるバーンインボ
ードを示す図。
【図12】この発明の第6の実施例によるマトリクス状
配線領域を示す平面図。
【図13】この発明の第3の実施例によるバーンインボ
ードを示す平面図。
【図14】図13に示す実施例3のマトリクス状配線領
域の詳細図。
【符号の説明】
1 プリント基板 2 半導体装置固定治具(ICソケット) 2a ICの電源用配線 2b ICの電源用配線上に設けられた穴 3 配線 4 バーンインボードの電極 5 マトリクス状配線領域 6 マトリクス状配線パターン 6a 横配線パターン 6b 縦配線パターン 7 結線用穴 8 表面配線 9 裏面配線 10 表面 11 裏面 12 ジャンパー配線,抵抗 13 非接続状態 14 接続状態 15 はんだ流し込み 16 電源配線 16a 電源配線上に設けられた穴 17 電源配線以外の信号線の配線パターン 18 接続用ジャンパーソケット 18a ジャンパーソケットの片足 18b ジャンパーソケットの片足 19 抗付ジャンパーソケット 20 半導体装置固定治具 21 i×(m×n)の配線を有する第2のマトリク
ス状配線領域 22 半導体装置,信号線接続用の第3のマトリクス
状配線領域 23 半導体装置固定治具からの配線 24 信号線17からの配線 25 IC側第一端子 26 バーンインボード側第一端子

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 プリント基板上に半導体装置を搭載する
    ための半導体装置固定治具と、搭載された半導体装置に
    電気的信号を与えるための電極及び配線を有する、半導
    体の高温動作試験を行うためのバーンインボードにおい
    て、 該バーンインボード上に設けられ、上記搭載された半導
    体装置の電極に接続される配線パターンと、該バーンイ
    ンボードの入出力用の電極に接続された配線パターンと
    が相互に交差するようマトリクス状に設けられてなるマ
    トリクス状配線領域と、 該マトリクス状配線領域において、上記半導体装置の電
    極に接続される配線パターンと、上記バーンインボード
    の入出力用電極に接続された配線パターンとを任意に結
    線できる接続手段とを備えたことを特徴とするバーンイ
    ンボード。
  2. 【請求項2】 請求項1記載のバーンインボードにおい
    て、 上記マトリクス状配線領域の上記半導体装置の電極に接
    続される配線パターンに接続された信号線の配線パター
    ンを備え、 該信号線の配線パターンは、複数設けられた上記半導体
    装置固定治具のすべての各電極に接続されていることを
    特徴とするバーンインボード。
  3. 【請求項3】 請求項1または2に記載のバーンインボ
    ードにおいて、 上記マトリクス状配線領域は、上記半導体装置の電極に
    接続される配線パターンと、これと直交して配置される
    上記バーンインボードの入出力用電極に接続された配線
    パターンとを、上記プリント基板の相異なる2つの面に
    有し、かつ、上記プリント基板を透視的に見て、上記半
    導体装置の電極に接続される配線パターンと、上記バー
    ンインボードの電極に接続された配線パターンとが交差
    する点に、接続に使用することのできる穴を有するもの
    であることを特徴とするバーンインボード。
  4. 【請求項4】 請求項1ないし3のいずれかに記載のバ
    ーンインボードにおいて、 上記バーンインボードの電極から上記半導体装置の電極
    に至る配線のうち、電源配線の幅を、他の信号配線の幅
    よりも太く配線してなることを特徴とするバーンインボ
    ード。
  5. 【請求項5】 請求項1ないし4のいずれかに記載のバ
    ーンインボードにおいて、 上記搭載された半導体装置の電極を、ジャンパー線等の
    ワイヤを用いて直接開放状態,接地状態,電源に接続さ
    れた状態の任意の状態にできるよう、上記半導体装置固
    定治具の近傍の上記プリント基板上に、電源配線、及び
    グランド配線を備えたことを特徴とするバーンインボー
    ド。
  6. 【請求項6】 請求項2に記載のバーンインボードにお
    いて、 上記信号線の配線パターンと、上記各半導体装置固定治
    具の電極との間に、該信号線のパターンと各半導体装置
    固定治具の電極とを任意に接続するよう、各半導体装置
    固定治具の近傍にて、上記各半導体装置固定治具の電極
    に接続される配線パターンと、上記各信号線の配線パタ
    ーンに接続される配線パターンとが相互に交差するよう
    マトリクス状に設けられてなる第2の複数のマトリクス
    状配線領域をさらに備えたことを特徴とするバーンイン
    ボード。
  7. 【請求項7】 請求項1に記載のバーンインボードにお
    いて、 上記マトリクス状配線領域は、各m本の電極を有するi
    個の半導体装置固定治具の計(i×m)本(i,mは2
    以上の整数)の電極に接続される配線パターンと、バー
    ンインボードの入出力用の電極に接続されるn本の配線
    パターンとが相互に交差するようマトリクス状に設けら
    れてなる第3の複数のマトリクス状配線領域であること
    を特徴とするバーンインボード。
  8. 【請求項8】 請求項1ないし7のいずれかに記載のバ
    ーンインボードにおいて、 上記半導体装置固定治具は、該半導体装置固定治具に直
    接搭載できる半導体装置と異なる品種の半導体装置を搭
    載するための変換ソケットを備えたことを特徴とするバ
    ーンインボード。
JP4352722A 1992-12-09 1992-12-09 バーンインボード Pending JPH06174786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4352722A JPH06174786A (ja) 1992-12-09 1992-12-09 バーンインボード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4352722A JPH06174786A (ja) 1992-12-09 1992-12-09 バーンインボード

Publications (1)

Publication Number Publication Date
JPH06174786A true JPH06174786A (ja) 1994-06-24

Family

ID=18425991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4352722A Pending JPH06174786A (ja) 1992-12-09 1992-12-09 バーンインボード

Country Status (1)

Country Link
JP (1) JPH06174786A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393938B1 (ko) * 2000-06-09 2003-08-06 미쓰비시덴키 가부시키가이샤 반도체 집적회로의 검사장치
JP2007299995A (ja) * 2006-05-01 2007-11-15 Alps Electric Co Ltd 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板、並びにその製造方法によって製造され回路モジュール
US8871532B2 (en) 2011-10-20 2014-10-28 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2015169645A (ja) * 2014-03-11 2015-09-28 株式会社アドバンテスト 試験装置および接続ユニット

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393938B1 (ko) * 2000-06-09 2003-08-06 미쓰비시덴키 가부시키가이샤 반도체 집적회로의 검사장치
US6774657B2 (en) 2000-06-09 2004-08-10 Renesas Technology Corp. Apparatus and method of inspecting semiconductor integrated circuit
JP2007299995A (ja) * 2006-05-01 2007-11-15 Alps Electric Co Ltd 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板、並びにその製造方法によって製造され回路モジュール
US8871532B2 (en) 2011-10-20 2014-10-28 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2015169645A (ja) * 2014-03-11 2015-09-28 株式会社アドバンテスト 試験装置および接続ユニット

Similar Documents

Publication Publication Date Title
US6870381B2 (en) Insulative covering of probe tips
CN101231322A (zh) 集成电路开路/短路的测试连接方法及装置
US10739382B2 (en) Testing apparatus having a configurable probe fixture
US6181146B1 (en) Burn-in board
JPH06174786A (ja) バーンインボード
US6326797B2 (en) Apparatus and method for evaluating printed circuit board assembly manufacturing processes
JPH11261179A (ja) 試験用プリント回路基板
CN111722079B (zh) 一种集成电路老炼方案功能验证装置
US6507205B1 (en) Load board with matrix card for interfacing to test device
US6442718B1 (en) Memory module test system with reduced driver output impedance
JPH03296672A (ja) スルーホールを有するプリント配線板の検査方法
JPS61182237A (ja) プロ−ブカ−ド
JPH1138079A (ja) ボールグリッドアレイ型集積回路の試験方法
JP2000162237A (ja) 基板検査装置
JP3128442B2 (ja) バーンイン試験用ボード
JPH01277949A (ja) メモリ試験方式
JP2008060162A (ja) ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法
TWI385391B (zh) 高效率和高準確度之測試治具
JPH1194896A (ja) 半導体試験装置用布線インターフェイス検査装置
KR100187725B1 (ko) 연산 증폭회로 소자의 단일 검사 기판
JPH0315765A (ja) テストボード
JPS6340391A (ja) 表面実装プリント配線板
JPH07154053A (ja) 配線基板の試験方法、その装置および配線基板
JPH05346455A (ja) インサーキットテスタ治具
JP2591453B2 (ja) バーンインボード検査装置およびバーンインボード検査方法