JP2015169645A - 試験装置および接続ユニット - Google Patents

Abstract

【課題】低コストで、実動作に近い条件で被試験デバイスを試験する。【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスが着脱可能に接続されるインタポーザと、インタポーザに固定された試験用デバイスと、インタポーザに接続され、試験用デバイスを介さずに被試験デバイスに試験信号を入力する試験部とを備え、試験用デバイスは、被試験デバイスが出力する信号に応じて動作する試験装置を提供する。【選択図】図１

Description

本発明は、試験装置および接続ユニットに関する。

被試験デバイスと他のデバイスとを同一基板上に実装してパッケージして、実動作に近い条件で被試験デバイスを試験する場合がある。
なお、関連する先行技術文献として下記の文献がある。
特開２０１１−１２８１５９号公報

しかし、上記の実装はコストがかかるので、パッケージ前に、実動作に近い条件で被試験デバイスを試験できることが好ましい。

本発明の第１の態様においては、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスが着脱可能に接続されるインタポーザと、インタポーザに固定された試験用デバイスと、インタポーザに接続され、試験用デバイスを介さずに被試験デバイスに試験信号を入力する試験部とを備え、試験用デバイスは、被試験デバイスが出力する信号に応じて動作する試験装置を提供する。

本発明の第２の態様においては、被試験デバイスを試験部に接続する接続ユニットであって、被試験デバイスが着脱可能に接続されるインタポーザと、インタポーザに固定された試験用デバイスとを備え、インタポーザは、試験用デバイスを介さずに被試験デバイスと試験部との間で信号を伝送する接続ユニットを提供する。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

被試験デバイス２００を試験する試験装置１００の構成例を示す図である。 試験部１１０、被試験デバイス２００および試験用デバイス１４０の信号入出力例を示す図である。 試験部１１０、被試験デバイス２００および試験用デバイス１４０の他の信号入出力例を示す図である。 接続ユニット１５０の他の構成例を示す図である。 試験用デバイス１４０の構成例を示す図である。 試験用デバイス１４０の他の構成例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、被試験デバイス２００を試験する試験装置１００の構成例を示す図である。被試験デバイス２００は、入力される信号に応じて動作して、動作結果に応じた信号を出力する。被試験デバイス２００は、ＣＰＵまたはＭＰＵ等の演算ユニットを有するデバイスであってよい。

また、被試験デバイス２００は、実動作時には、他のデバイスと同一基板上に２．５次元実装される。被試験デバイス２００は、ベアダイであってよい。また、被試験デバイス２００は、半導体素子を含んでよい。

試験装置１００は、試験部１１０、接続ユニット１５０および押圧部１６０を備える。接続ユニット１５０は、試験部１１０および被試験デバイス２００を接続する。接続ユニット１５０は、パフォーマンスボード１２０、インタポーザ１３０および試験用デバイス１４０を有する。

インタポーザ１３０には、被試験デバイス２００が着脱可能に接続される。インタポーザ１３０は、被試験デバイス２００の複数の端子２０２と電気的に接続する複数の端子１３６を有する。被試験デバイス２００は、それぞれの端子２０２が対応する端子１３６と接触するように位置決めされる。

押圧部１６０は、位置決めされた被試験デバイス２００をインタポーザ１３０に向けて押圧することで、被試験デバイス２００およびインタポーザ１３０との電気的な接続を維持する。本例のインタポーザ１３０は、絶縁基板に配線が形成されている。

インタポーザ１３０は、例えばシリコン基板に配線が形成されたシリコンインタポーザである。インタポーザ１３０は、パフォーマンスボード１２０よりも薄くてもよい。また、端子１３６は、例えばニードルピンである。端子１３６は、押圧部１６０の押圧方向において弾性を有してよい。

試験用デバイス１４０は、インタポーザ１３０上に固定される。本例において、試験用デバイス１４０および被試験デバイス２００は、インタポーザ１３０の同一の面に設けられる。試験用デバイス１４０は、インタポーザ１３０に半田等で固定されてよい。試験用デバイス１４０は、インタポーザ１３０と電気的に接続された複数の端子１３８を有する。また、インタポーザ１３０は、被試験デバイス２００が実装される基板と同一の材質および形状を有してよい。

試験用デバイス１４０は、被試験デバイス２００と信号を入出力する。例えば試験用デバイス１４０は、被試験デバイス２００が出力する出力信号を受け取り、当該出力信号に応じて動作する。試験用デバイス１４０は、動作結果に応じた入力信号を、被試験デバイス２００に入力する。

試験用デバイス１４０は、被試験デバイス２００をパッケージするときに、被試験デバイス２００と同一の基板に設けられるデバイスを模擬するデバイスであってよい。試験用デバイス１４０は、ベアダイであってよく、ベアダイでなくともよい。

試験用デバイス１４０は、被試験デバイス２００が出力するデータ信号を記憶するメモリ部を有してよい。試験用デバイス１４０が記憶したデータ信号は、被試験デバイス２００からの読出信号に応じて、被試験デバイス２００に読み出される。被試験デバイス２００と同一基板上に試験用デバイス１４０を設けることで、被試験デバイス２００を実動作に近い条件で試験することができる。

試験部１１０は、インタポーザ１３０に接続される。本例では、試験部１１０は、パフォーマンスボード１２０を介してインタポーザ１３０に接続される。試験部１１０は、ケーブル等によりパフォーマンスボード１２０に接続されてよい。

パフォーマンスボード１２０は、試験部１１０の各ピンと、インタポーザ１３０の各ピンを接続する配線が設けられたプリント基板であってよい。試験部１１０は、インタポーザ１３０を介して、且つ、試験用デバイス１４０を介さずに、被試験デバイス２００に試験信号を入力する。

被試験デバイス２００は試験信号に応じて動作して、動作結果に応じた出力信号を出力する。試験用デバイス１４０は、当該出力信号に応じて動作して、動作結果に応じた入力信号を被試験デバイス２００に入力する。被試験デバイス２００は、当該入力信号に応じて動作して、動作結果に応じた応答信号を出力する。試験部１１０は、当該応答信号に基づいて、被試験デバイス２００の良否を判定する。

本例のインタポーザ１３０は、複数の第１配線１３４および複数の第２配線１３２を有する。第１配線１３４は、被試験デバイス２００と試験用デバイス１４０とを電気的に接続する。本例の第１配線１３４は、複数の端子１３６の一部と、複数の端子１３８とを電気的に接続する。第１配線１３４は、インタポーザ１３０の内部に形成されてよい。また、第１配線１３４は、インタポーザ１３０の表面に形成されてもよい。

第２配線１３２は、被試験デバイス２００と試験部１１０とを電気的に接続する。本例の第２配線１３２は、複数の端子１３６の一部と、パフォーマンスボード１２０とを電気的に接続する。第２配線１３２は、インタポーザ１３０を貫通して形成された貫通ビアであってよい。本例のインタポーザ１３０は、試験用デバイス１４０を介さずに、被試験デバイス２００と試験部１１０との間で信号を伝送する。

図２は、試験部１１０、被試験デバイス２００および試験用デバイス１４０の信号入出力例を示す図である。上述したように、試験部１１０および被試験デバイス２００が互いに信号を入出力し、被試験デバイス２００および試験用デバイス１４０が互いに信号を入出力する。

試験部１１０は、被試験デバイス２００に、実動作と同等の動作を行わせる試験信号を生成してよい。例えば試験部１１０は、実動作時に被試験デバイス２００に入力されうる信号と同一の試験信号を生成する。なお試験部１１０は、被試験デバイス２００に、実動作時とは異なる動作を行わせてもよい。

試験部１１０は、アナログ信号を処理するアナログ部およびデジタル信号を処理するデジタル部の少なくとも一方を有してよい。また、試験部１１０は、試験信号のデジタルパターンを生成するパターン発生部、デジタルパターンに応じた試験信号を生成する波形成形部等を有してよく、被試験デバイス２００に供給する電源電力を生成する電源部を有してもよい。また、被試験デバイス２００のスキャン試験を行うスキャンピンを有してよく、バウンダリスキャンテスト等をシリアル通信で行うＪＴＡＧ／Ｉ２Ｃ規格の回路を有してもよい。

被試験デバイス２００は、試験信号に応じて動作する。被試験デバイス２００は、動作結果に応じた出力信号を出力する。被試験デバイス２００は、実動作時に出力しうる信号と同一の出力信号を出力してよい。当該出力信号は、実動作時に被試験デバイス２００と同一の基板に実装される他のデバイスの動作を制御する信号を含んでよい。

試験用デバイス１４０は、被試験デバイス２００の出力信号に応じて動作して、動作結果に応じた入力信号を被試験デバイス２００に入力する。本例の試験用デバイス１４０は、インタポーザ１３０の外部に設けられた試験部１１０等の装置とは直接には信号を受け渡さない。つまり、本例の試験用デバイス１４０は、被試験デバイス２００を経由して、試験部１１０と信号を受け渡す。また、本例の試験用デバイス１４０は、被試験デバイス２００に入力される試験信号の生成には寄与しない。また、本例の試験用デバイス１４０は、被試験デバイス２００が出力する応答信号の処理には寄与しない。

なお、試験用デバイス１４０は、試験部１１０から電源電力を直接受け取ってもよい。つまり、本例の試験用デバイス１４０は、被試験デバイス２００を経由せずに、試験部１１０から電源電力を受け取ってよい。

また、試験用デバイス１４０および被試験デバイス２００の間で伝送する信号の電力は、試験部１１０から被試験デバイス２００に伝送される試験信号の電力よりも小さくてよい。比較的に大きい電力の信号を伝送する第２配線１３２は、第１配線１３４よりも配線幅が大きくてよい。

また、複数の試験用デバイス１４０がインタポーザ１３０上に設けられてよい。また、被試験デバイス２００をいずれの試験用デバイス１４０に接続するかを選択する選択部がインタポーザ１３０上に設けられてもよい。選択部は、被試験デバイス２００の品種等に基づいて、いずれかの試験用デバイス１４０を選択してよい。このような構成により、多様な実装状態を模擬することができる。

図３は、試験部１１０、被試験デバイス２００および試験用デバイス１４０の他の信号入出力例を示す図である。本例においては、試験用デバイス１４０が、無線通信または光通信により、インタポーザ１３０の外部の装置と信号を入出力する。他の点は、図２に示した例と同一である。

本例の試験用デバイス１４０は、外部装置からの指示に基づいて、被試験デバイス２００に入力する試験信号の少なくとも一部を生成してよい。また、試験用デバイス１４０は、被試験デバイス２００が出力する応答信号の少なくとも一部を処理して、処理結果を外部装置に通知してもよい。外部装置は、試験部１１０であってよく、試験部１１０と協同して試験を実行する装置であってもよい。

図４は、接続ユニット１５０の他の構成例を示す図である。本例の試験用デバイス１４０は、無線通信または光通信により、被試験デバイス２００と信号を入出力する。本例におけるインタポーザ１３０は、第２配線１３２を有さなくともよく、有していてもよい。本例の被試験デバイス２００は、無線通信または光通信機能を有する。このような構成により、被試験デバイス２００における無線通信または光通信機能を試験することもできる。

図５Ａは、試験用デバイス１４０の構成例を示す図である。本例の試験用デバイス１４０は、メモリ部１４２を有する。メモリ部１４２は、被試験デバイス２００からのデータ信号を記憶する。メモリ部１４２は、メモリのフロントエンド部分の動作をエミュレートするＭＥＦＥ（Ｍｅｍｏｒｙ Ｅｍｕｌａｔｉｏｎ Ｆｒｏｎｔ Ｅｎｄ）であってもよい。また、ＤＲＡＭ等の実メモリであってもよい。

図５Ｂは、試験用デバイス１４０の他の構成例を示す図である。本例の試験用デバイス１４０は、信号処理部１４４および信号生成部１４６の少なくとも一方を有する。信号生成部１４６は、被試験デバイス２００に入力する信号を生成する。信号生成部１４６は、予め定められたアルゴリズムで信号のパターンを生成してよく、予め記憶している信号のパターンを生成してもよい。また、信号生成部１４６は、被試験デバイス２００からの信号を信号処理部１４４が処理した処理結果に基づいて信号を生成してよく、外部装置からの指示に基づいて信号を生成してもよい。

信号処理部１４４は、被試験デバイス２００からの信号を処理する。信号処理部１４４は、被試験デバイス２００からの信号と、所定の期待値信号とを比較して、比較結果を出力してよい。また、信号処理部１４４は、被試験デバイス２００からの信号に対して、予め定められた処理を行ってよい。信号処理部１４４は、処理結果を信号生成部１４６に通知してよく、外部装置に通知してもよい。

なお、図１から図５Ｂの例において、試験用デバイス１４０は、被試験デバイス２００の実装時における周辺回路からのノイズを模擬するノイズ源を有してよい。また、試験用デバイス１４０は、被試験デバイス２００の実装時における周辺回路の発熱を模擬する発熱回路を有してもよい。また、試験装置１００は、被試験デバイス２００の実装時におけるパッケージの放熱を模擬するカバーを更に備えてよい。当該カバーおよびパフォーマンスボード１２０でシリコンインタポーザ１３０、被試験デバイス２００および試験用デバイス１４０を囲んでよい。当該カバーは、パフォーマンスボード１２０に対して着脱可能に設けられる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００・・・試験装置、１１０・・・試験部、１２０・・・パフォーマンスボード、１３０・・・インタポーザ、１３２・・・第２配線、１３４・・・第１配線、１３６・・・端子、１３８・・・端子、１４０・・・試験用デバイス、１４２・・・メモリ部、１４４・・・信号処理部、１４６・・・信号生成部、１５０・・・接続ユニット、１６０・・・押圧部、２００・・・被試験デバイス、２０２・・・端子

Claims (11)

1. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスが着脱可能に接続されるインタポーザと、
   前記インタポーザに固定された試験用デバイスと、
   前記インタポーザに接続され、前記試験用デバイスを介さずに前記被試験デバイスに試験信号を入力する試験部と
   を備え、
   前記試験用デバイスは、前記被試験デバイスが出力する信号に応じて動作する試験装置。
2. 前記試験用デバイスは、前記被試験デバイスからの信号に応じて動作し、動作結果に応じた信号を前記被試験デバイスに入力する
   請求項１に記載の試験装置。
3. 前記試験用デバイスは、前記インタポーザの外部と直接には電気信号を入出力しない
   請求項２に記載の試験装置。
4. 前記試験用デバイスは、無線通信または光通信により、前記インタポーザの外部と信号を入出力する
   請求項３に記載の試験装置。
5. 前記試験用デバイスは、前記インタポーザに設けられた配線を介して、前記被試験デバイスと信号を入出力する
   請求項１から４のいずれか一項に記載の試験装置。
6. 前記試験用デバイスは、無線通信または光通信により、前記被試験デバイスと信号を入出力する
   請求項１から４のいずれか一項に記載の試験装置。
7. 前記試験用デバイスは、前記被試験デバイスからの信号を記憶するメモリ部を有する
   請求項１から６のいずれか一項に記載の試験装置。
8. 前記試験用デバイスは、前記被試験デバイスに入力する信号を生成する信号生成部および前記被試験デバイスからの信号を処理する信号処理部の少なくとも一方を有する
   請求項１から６のいずれか一項に記載の試験装置。
9. 前記被試験デバイスを前記インタポーザに押圧する押圧部を更に備える
   請求項１から８のいずれか一項に記載の試験装置。
10. 前記インタポーザは、
    前記試験用デバイスを前記被試験デバイスに接続する第１配線と、
    前記試験部を前記被試験デバイスに接続し、前記第１配線よりも配線幅の大きい第２配線と
    を有する請求項１から９のいずれか一項に記載の試験装置。
11. 被試験デバイスを試験部に接続する接続ユニットであって、
    前記被試験デバイスが着脱可能に接続されるインタポーザと、
    前記インタポーザに固定された試験用デバイスと
    を備え、
    前記インタポーザは、前記試験用デバイスを介さずに前記被試験デバイスと前記試験部との間で信号を伝送する接続ユニット。

Images