JP2001281300A - 半導体チップ又はパッケージ検査装置及びその検査方法 - Google Patents
半導体チップ又はパッケージ検査装置及びその検査方法Info
- Publication number
- JP2001281300A JP2001281300A JP2000099574A JP2000099574A JP2001281300A JP 2001281300 A JP2001281300 A JP 2001281300A JP 2000099574 A JP2000099574 A JP 2000099574A JP 2000099574 A JP2000099574 A JP 2000099574A JP 2001281300 A JP2001281300 A JP 2001281300A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- package
- inspection
- board
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
ができる半導体チップ又はパッケージ検査技術の提供。 【解決手段】 ベアチップが未実装である点を除き、製
品用の実装基板と同一の構造を有する検査用ボード1
と、検査用ボード1の接続パッド12上に敷設される異
方導電性のコンタクトシート3と、検査対象のベアチッ
プ2を保持し、ベアチップ2をコンタクトシートに押圧
して仮実装させるコレット4とを備えている。
Description
ンディングによりプリント配線板(PWB:printed wi
ring board)に実装される、ベアチップ等の半導体チッ
プや狭ピッチBGA(ball grid array)等のパッケー
ジの検査装置及び検査方法に関する。
はパッケージ(以下、「半導体チップ等」とも表記す
る。)を実装するにあたって、ワイヤレスボンディング
方式の一つであるフェースダウンボンディング方式が多
く採用されている。フェースダウンボンディング方式で
は、プリント配線板側の接続端子が、半導体チップ等の
直下又は近傍に配置されるので、半導体チップ等の高密
度実装が可能である。さらに、半導体チップ等の多数の
外部端子を一括してボンディングできるので、半導体チ
ップ等を短時間で実装することができる。また、この実
装方式は、半導体チップ等とプリント配線板との距離が
短いため、高速デバイスに用いて好適である。このよう
に、フェースダウンボンディング方式には種々の利点が
ある。
より実装される、半導体チップの素子面(face)やパッ
ケージの端子形成面には、多数の外部突起端子が高密度
で配置されている。例えば、ベアチップの素子面や狭ピ
ッチBGAには、数千個もの外部端子が0.2mmクラ
スのピッチで設けられていることがある。このように高
密度で配置された個々の外部端子には、検査用のピンを
同時に確実に接触させることが困難である。このため、
従来は、半導体チップ自体の品質保証としての試験は実
施されていたが、その半導体チップ等の実動レベルでの
性能の良否の確認を、半導体チップ等単独で直接検査す
ることは困難であった。
て、半導体チップ等をプリント配線板に実装してから、
その半導体チップ等の実動レベルでの検査を行なってい
た。ここで、そのようなカード検査方法の一例として、
図15を参照して、実装後のベアチップのピン方式によ
る検査方法について簡単に説明する。図15に示すよう
に、ピン方式による検査においては、プリント配線板1
0に先ずベアチップ2だけを実装しておく。
の電子部品の実装用の各電極パッド103に、それぞれ
電極ピン104を立てる。その際、各電極ピン104が
固定されたガイドブロック105どうしをプリント配線
板10の両側から押し付けて、各電極パッド103と各
電極ピン104とのコンタクトを確保している。そし
て、各電極ピン104から、プリント配線板10を介し
てベアチップ2へ検査信号を入力するとともに、ベアチ
ップ2からの信号を取り出して、ベアチップの性能等の
検査を行っている。
グ方式でプリント配線板にいったん実装された半導体チ
ップ等は、取り外すことが困難である。このため、実装
後の検査で半導体チップ等に不良が発見された場合、そ
の不良チップのみならず、その不良チップの実装された
プリント配線板も一緒に廃棄しなければならなかった。
その結果、そのような半導体チップ又はパッケージを搭
載した実装基板の生産コストが高くなってしまうという
問題点があった。
するテストツールの一例として、ベアチップテスト用ソ
ケットが、特開平5−206227号公報に開示されて
いる。ここで、図16を参照して、この公報に開示のベ
アチップテスト用ソケット200について簡単に説明す
る。このベアチップテスト用ソケット200は、その出
力ピン211を検査用基板(図示せず)上のパッドにハ
ンダ付けして、その検査用基板に実装されている。そし
て、ソケット本体210の内側には、検査対象のベアチ
ップ2のバンプ201に対応する接続パッド212が設
けてある。さらに、その接続パッド212上には、異方
性導電シート203が敷設されている。
面を異方性導電シート203に向けた状態でソケット本
体210にセットし、蓋220を閉めることにより、ベ
アチップ2を異方性導電シート203に押し付ける。こ
れにより、異方性導電シート203を介してベアチップ
2のバンプ201とソケット本体220の接続パッド2
12とを導通させている。したがって、この公報に開示
の技術によれば、ベアチップ2を実装前に単体で検査す
ることができる。
トを介して行われる半導体チップの検査(以下、「ソケ
ット方式」とも称する。)の条件は、半導体チップを基
板に実装した場合と大きく異なっている。その結果、ソ
ケットを介した検査において良品と判断された半導体チ
ップであっても、実装後のいわゆるカード検査において
その中から不良チップが発見されることがある。このた
め、ソケット方式では半導体チップの検査の信頼性が低
くなるという問題点がある。
導体チップに入出力する検査用信号の伝送経路が、ソケ
ットのピン長分だけ長くなる。このため、特に、高周波
信号をやり取りして高速動作する半導体チップについて
は、ソケット方式で信頼性の高い検査を行うことが困難
である。
体の接続パッドの数及び配置パタンを、検査対象のベア
チップのバンプ等の外部端子の数及び配置パタンと一致
させておく必要がある。このため、一種類のソケットで
検査できる半導体チップの品種は、外部端子数及び配置
パタンが互いに同一のものに限定されることになる。そ
の結果、多品種の半導体チップを検査するには、多種類
のソケットが必要になり、半導体チップを実装した実装
基板の生産コストが上昇する要因となる。
ば、単に蓋を閉めただけでは、半導体チップの各バンプ
とソケット本体の各接続パッドとを確実に接触できない
おそれがある。すなわち、バンプと接続パッドとの接触
を確保するためには、通常、一つのバンプあたり、例え
ば10gf(=9.8×10-2N)程度以上の力を加え
る必要がある。その結果、バンプが例えば4000個設
けられている場合、半導体チップ全体では40kgf
(392N)もの力を加える必要が生じる。このような
大きな力を僅か数cm角足らずの面積の半導体チップに
均一に加えることは、一端がソケットに蝶番で固定され
た蓋を閉めて押圧するだけでは困難な場合があると考え
られる。
たものであり、信頼性が高く、かつ、生産コストの低減
を図ることができる半導体チップ又はパッケージ検査装
置及び検査方法の提供を目的とする。
め、本発明の請求項1に係る半導体チップ又はパッケー
ジ検査装置によれば、フェースダウンボンディングによ
り実装される半導体チップ又はパッケージが未実装であ
る点を除き、製品用の実装基板と同一の構造を有する検
査用基板と、検査用基板上の半導体チップ又はパッケー
ジの搭載領域に敷設する、横方向(すなわち、シート面
に沿った方向)で絶縁性となっている異方性導電シート
と、検査対象の半導体チップ又はパッケージを保持し、
当該半導体チップ又はパッケージの検査のために、当該
半導体チップ又はパッケージを異方性導電シートに押圧
し、当該半導体チップ又はパッケージの外部突起端子と
搭載領域の接続端子とを導通させて、当該半導体チップ
又はパッケージを検査用基板に仮実装する保持冶具とを
備えた構成としてある。
ッケージ検査装置の構成によれば、検査用基板に半導体
チップ等を仮実装して検査を行うことができる。このた
め、製品用の実装基板を構成するプリント配線板に実装
する前に、半導体チップ等を検査することができる。そ
の結果、半導体チップ等に不良が発見された場合には、
その半導体チップ等のみを廃棄すれば良く、プリント配
線基板まで一緒に廃棄する必要がない。したがって、半
導体チップ等の搭載された実装基板の生産コストの低減
を図ることができる。
して、製品用の実装基板に使用されるものをそのまま利
用することができる。このため、本発明では、検査対象
の半導体チップ等の種類が何であれ、特別な検査用冶具
を製品用の実装基板と別個にわざわざ設計、製造する必
要はない。そして、検査用基板以外には、検査対象の半
導体チップ等の素子面の寸法に合せた異方性導電シート
を用意するだけで済む。
述したように、一種類のソケットで検査できる半導体チ
ップの品種が、外部端子数及び配置パタンが互いに同一
のものに限定される。このため、多品種の半導体チップ
を検査するには、多種類のソケットが必要であった。し
たがって、本発明によれば、従来のソケット方式の場合
に比べて、検査コストを低減して実装基板の生産コスト
の低減を図ることができる。
チップ等以外の全ての電子部品が、製品用の実装基板と
同様に実装されている。このため、本発明では、電子部
品の点数の多少や配置パタンによらず、検査用基板の外
部端子から検査用信号を入出力させて検査を行うことが
できる。これに対して従来のピン方式では、図15に示
したように、他の電子部品実装用の各電極パッドにそれ
ぞれ電極ピンを立てて、検査信号を入出力している。こ
のため、ピン方式では、半導体チップが同一であって
も、実装基板の電子部品点数が増えれば、多数の電極ピ
ンが必要となり、検査コストの上昇を招いていた。した
がって、本発明によれば、従来のピン方式の場合に比べ
て、検査コストを低減して実装基板の生産コストの低減
を図ることができる。
載済みの製品用の実装基板を流用した検査用基板に、半
導体チップ又はパッケージを仮実装して検査を行う。こ
のため、半導体チップ等の検査条件を、半導体チップ等
を製品用の実装基板に実装した場合の条件と実質的に同
等とすることができる。このため、信頼性の高い検査を
行うことができる。
には、異方性導電シートを挿入しているだけなので、半
導体チップ等と検査用基板との間の検査用信号の伝送経
路の長さを、ソケット方式の場合の長さよりも短くする
ことができる。このため、本発明によれば、高周波信号
をやり取りして高速動作する半導体チップ等について
も、信頼性の高い検査を行うことができる。
ジ検査装置を用いれば、実装前に半導体チップ等を検査
できるので、実装基板の製造にあたり、半導体チップ等
の検査工程と、プリント配線板への電子部品の搭載工程
とを並行して行うことができる。その結果、実装基板の
生産効率の向上を図ることができる。
仮実装にあたり、異方性導電シートを介さずに、半導体
チップ等を検査用基板に直接接触させて仮実装すること
も考えられる。しかし、現実には、半導体チップ自体や
狭ピッチBGA等のパッケージ自体に反りがある上、半
導体チップ等の各外部突起端子の高さにもばらつきがあ
る。一方、検査用基板自体にも反りがある上、その各接
続端子の高さにもばらつきがある。
又はパッケージの全ての外部端子と、検査用基板の全て
の接続端子とを、同時かつ確実に直接接触させることは
非常に困難である。
できるように、非常に高い圧力で半導体チップ等を検査
用基板に押し付け、各外部突起端子と各接続端子とを同
時に接触させることができたとしても、外部突起端子と
接続端子とが両方ともダメージを受けてしまう可能性が
高い。特に、検査用基板の接続端子の変形や破損が発生
する可能性が非常に高い。その場合、検査用基板を交換
しなければならなくなる。また、外部突起端子がダメー
ジを受けた半導体チップは、実装工程で認識不良等の不
具合を発生させる可能性がある。
介して、半導体チップ又はパッケージを検査用基板に仮
実装している。このように、異方性導電シートを用いた
ことにより、半導体チップ等の全ての外部突起端子と検
査用基板の全ての接続端子とを、異方性導電シートを介
して同時かつ確実に接触(電気的に導通)させることが
できるとともに、仮実装による接続端子の変形や破損の
発生を回避することができる。
のが利用できるが、請求項2記載の発明によれば、異方
性導電シートは、絶縁性樹脂膜と、半導体チップ又はパ
ッケージの外部突起端子の配置ピッチと同等以下の間隔
で、当該絶縁性樹脂膜を貫通する細線状の導電部材とに
より構成してある。
絶縁性樹脂膜により各外部突起端子や接続端子の高さの
ばらつきを吸収するとともに、導電部材により各外部突
起端子とそれに対応する各接続端子との導通を確保する
ことができる。これにより、全ての外部突起端子と全て
の接続端子とを、同時かつ確実に導通させることができ
る。
は、検査用基板の半導体チップ又はパッケージ搭載領域
の形状及び寸法に合せて、任意好適な形状及び寸法に容
易に裁断することができる。このため、半導体チップ等
の種類に拘わらず、容易に所望の寸法の異方性導電シー
トを用意することができる。
性導電シートは、半導体チップ又はパッケージの外部突
起端子の配置パタンに対応する配置パタンで開口部を設
けた絶縁膜と、当該開口部を貫通し、絶縁膜の両面側に
突起した導電部材とにより構成してある。
の外部突起端子の配置パタンと同一パタンに導電部材を
配置することができる。そして、導電部材が外部突起パ
タンと接触するので、請求項2記載の細線状の導電部材
が接触する場合よりも、外部突起端子に与えるダメージ
を少なくすることができる。
ップ又はパッケージと検査用基板との距離を一層短くす
ることができる。このため、特に、この異方性導電シー
トは、高速動作の半導体チップ等の検査に用いて好適で
ある。なお、導電部材は、導電性樹脂等の弾力性を有す
る材料で構成することが望ましい。このようにすれば、
半導体チップ等と検査用基板とをより確実に導通させる
ことができる。
装用の半導体チップ等の素子面には、多数の外部突起端
子が設けられている。このため、各外部突起端子を検査
用基板の各接続端子と確実に接触させるためには、半導
体チップ等全体ではある程度大きな力で、異方性導電シ
ートに押圧する必要がある。
LGA等のパッケージの外部端子に対しては、次工程の
実装工程に悪影響を及ぼさないように、仮実装によるダ
メージを最小限にする必要がある。また、ベアチップや
狭ピッチBGA、LGA(land grid array)の周囲の
端面は、素子面に対して完全に垂直にはなっておらず、
凹凸を有している。その上、ベアチップやBGA等は、
厚さが非常に薄い。このため、例えば、半導体チップ等
の端面を機械的に挟んで把持しておいて、その半導体チ
ップを十分大きな力で検査用基板に押圧することは困難
である。
持冶具は、半導体チップ又はパッケージを保持するた
め、半導体チップ等の外部突起端子が設けられた面の背
面側を吸着するための吸着面と、吸着面に開口した吸引
孔とを備えた構成としてある。このような保持冶具によ
り半導体チップ等を吸引して保持すれば、できるだけ応
力を与えずに半導体チップ等を確実に保持しつつ、大き
な力で半導体チップ等を検査用基板の異方性導電シート
に押圧させることができる。
押圧されて異方性導電シートが変形すると、押圧された
領域の外周の異方性導電シート部分が、力のかかってい
ない部分へ逃げるという現象が発生する。その結果、外
周部分の細線の滑りがおこり、特に、最外周の外部突起
端子と異方性導電シートとの接触が不十分になる。
持冶具は、吸着面の周囲に枠部を備え、吸着面から枠部
の先端までの高さを、半導体チップ又はパッケージの背
面から外部突起端子の先端までの高さと同等とした構成
としてある。
ートに半導体チップ又はパッケージを押圧した場合に、
半導体チップ等の外部端子の接触領域の周囲も、枠部に
より押圧される。その結果、最外周の外部突起端子の周
辺で、導電部材である細線の滑りが発生することを抑制
することができる。これにより、特に最外周の外部突起
端子と接続端子とを確実に導通させることができる。
用基板と保持冶具に保持された半導体基板との間に一時
的に挿入され、検査用基板及び半導体チップ等にそれぞ
れ付された実装用の位置合せ用マークの位置を認識し、
認識結果を出力する位置認識手段と、認識結果に応じ
て、検査用基板に対する保持冶具の位置を補正する位置
補正手段とを備えた構成としてある。このようにすれ
ば、半導体チップ等と検査用基板それぞれの位置合わせ
用のマークを認識して、確実な仮実装を行うことができ
る。
ースダウンボンディングにより実装される半導体チップ
又はパッケージが未実装である点を除き、製品用の実装
基板と同一の構造を有する検査用基板の半導体チップ又
はパッケージの搭載領域に、横方向(すなわち、シート
面に沿った方向)で絶縁性となっている異方性導電シー
トを敷設しておき、検査対象の半導体チップ又はパッケ
ージを保持し、当該半導体チップ又はパッケージを異方
性導電シートに押圧し、当該半導体チップ又はパッケー
ジの外部突起端子と、搭載領域の接続端子とを導通させ
て、当該半導体チップ又はパッケージを検査用基板に仮
実装し、仮実装した状態で、検査用基板を介して、半導
体チップ又はパッケージに検査用信号の入出力を行い、
検査用信号の入出力結果に基づいて、半導体チップ又は
パッケージが良品であるか不良品であるかを判断する方
法としてある。
ッケージ検査方法によれば、請求項1記載の発明と同様
に、検査の信頼性を確保し、かつ、生産コストの低減を
図ることができる。
体チップ又はパッケージを検査用基板に仮実装するにあ
たり、半導体チップ又はパッケージの外部突起端子が設
けられた面の背面側を保持冶具に吸着させ、保持冶具に
より、半導体チップ又はパッケージを異方性導電シート
に押圧させる方法としてある。このようにすれば、請求
項4記載の発明と同様に、半導体チップ等にダメージを
与えずに半導体チップ等を確実に保持しつつ、大きな力
で半導体チップ等を検査用基板の異方性導電シートに押
圧させることができる。
冶具の吸着面の周囲に枠部を設け、吸着面から枠部の先
端までの高さを、半導体チップ又はパッケージの背面か
ら外部突起端子の先端までの高さと同等とし、半導体チ
ップ又はパッケージを異方性導電シートに押圧させる際
に、枠部の先端によっても、異方性導電シートを押圧さ
せる方法としてある。
5記載の発明と同様に、最外周の外部突起端子の周辺
で、導電部材である細線の滑りが発生することを抑制す
ることができる。これにより、特に最外周の外部突起端
子と接続端子とを確実に導通させることができる。
導体チップ又はパッケージを異方性導電シートに押圧す
るにあたり、検査用基板及び半導体チップ又はパッケー
ジにそれぞれ付された実装用の位置合せ用マークの位置
を認識し、認識結果に応じて、検査用基板に対する半導
体チップ又はパッケージを保持した保持冶具の位置を補
正する方法としてある。このようにすれば、請求項6記
載の発明と同様に、半導体チップ等と検査用基板それぞ
れの位置合わせ用のマークを認識して、確実な仮実装を
行うことができる。
パッケージ検査装置及び検査方法の実施形態について、
図面を参照して説明する。まず、図1を参照して、本実
施形態の半導体チップ検査装置を構成について説明す
る。図1は、本実施形態の半導体チップ検査装置の構成
を説明するための断面図である。
プ検査装置は、検査用基板としての検査用ボード1と、
異方性導電シートとしてのコンタクトシート3と、保持
冶具としてのコレット4とにより構成されている。そし
て、検査用ボード1は、ステージ5の上面51に、ボル
ト(図示せず)により固定されている。なお、ステージ
5は、その上面の51のうち、検査用ボード1の裏面側
に電子部品が搭載されている領域に対応する領域に、凹
部52を設けている。
を示す。なお、図1に示した検査用ボード1は、図2の
A−Aに沿った部での断面図に相当する。また、図2で
は、ベアチップ搭載領域11中に配置されている接続パ
ッド12の図示を省略している。
アチップ実装領域11にベアチップ2が未実装である点
を除き、製品用の実装基板と同一の構造を有している。
すなわち、この検査用ボード1は、プリント配線板10
に半導体チップ2以外の全ての電子部品6が実装された
一枚の半完成品の実装基板を検査専用のボードとして利
用したものである。
12の数及び配置パタンは、製品用の電子回路基板に搭
載予定のベアチップ2の電極パッド21の数及び配置パ
タンと同一である。このため、検査対象のベアチップ2
の種類が何であれ、製品用の実装基板と別個の特別な検
査用冶具をわざわざ設計、製造する必要はない。そし
て、検査用ボード1以外には、検査対象のベアチップ2
の素子面の寸法に合せた異方性導電シート3を用意する
だけで良い。したがって、従来のソケット方式の場合に
比べて、ベアチップ2の検査コストを低減し、そのベア
チップ2を搭載した実装基板の生産コストの低減を図る
ことができる。
ップ2以外の全ての電子部品6が実装されている。この
ため、ベアチップ2の検査にあたっては、ベアチップ2
以外の電子部品6の点数の多少や配置パタンによらず、
検査用ボード1の外部端子15だけから検査用信号を入
出力させることができる。したがって、実装部品点数が
増えると電極ピン数が増えて検査コストが上昇した従来
のピン方式の場合に比べて、検査コストを低減して実装
基板の生産コストの低減を図ることができる。
のうち、ベアチップ搭載領域11の要部拡大図を図3に
示す。なお、図3では、装置構成の理解を容易にするた
め、各部分を上下方向に分離して示している。図3に示
すように、コンタクトシート3は、検査用ボード1上の
ベアチップ搭載領域11の接続パッド12上に敷設され
る。なお、本実施形態では、検査用ボード1上のベアチ
ップ搭載領域11の周囲に(図2参照)、コンタクトシ
ート3がずれないように、シート押え枠13を設けてい
る。
ト3の構造の一例について説明する。図4の(A)は、
コンタクトシート3の構造を説明するための断面図であ
る。図4に示すように、このコンタクトシート3は、絶
縁性樹脂膜30と、半導体チップ2の電極パッド21の
配置ピッチと同等以下の間隔で、当該絶縁性樹脂膜30
を貫通する細線状の金属線の導電部材35とにより構成
されている。
1〜2mmのシリコーンゴムで構成している。また、金
属線35を直径23μm以下のBeCu(ベリリウム
銅)又はW(タングステン)で構成している。そして、
この金属線35は、平面パタンで、30〜50μmピッ
チでランダムに配置されている。このような構成となっ
ているので、このコンタクトシート3は、シート面に沿
った方向で絶縁性となっている。なお、絶縁性樹脂膜及
び金属線には、上記材料の他にも任意公的な材料を用い
ることができる。
ートの法線に対して10°〜45°程度傾斜させてい
る。このように金属線35を傾斜させたことにより、コ
ンタクトシートの厚さ方向の弾力性及び耐久性を確保し
ている。このため、半導体チップ等を仮実装する際に
は、この金属線35の傾斜方向及び傾斜量に合せて、半
導体チップ等の水平面内の位置をオフセットさせて位置
合わせを行う。
トシート3aの構造を示す。図4の(B)に示すよう
に、このコンタクトシート3aでは、金属線35をS字
形状に屈曲させている。このように金属線35を屈曲さ
せておけば、金属線を傾斜させなくても、厚さ方向の弾
力性及び耐久性を確保することができる。
シート3cの構造例を示す。図4の(C)に示すよう
に、このコンタクトシート3cでは、金属線35をシリ
コーンシート30に垂直に貫通させている。このように
すれば、半導体チップ等の仮実装の際に半導体チップ等
をオフセットさせる必要がなく作業性が良い。
屈曲させても良い。また、このようなコンタクトシート
は、検査用ボード1のベアチップ搭載領域11の形状及
び寸法に合せて、任意好適な形状及び寸法に容易に裁断
することができる。このため、半導体チップの種類に拘
わらず、容易に所望の寸法のコンタクトシートを用意す
ることができる。
に、他の変形例のコンタクトシートの構造を示す。図5
の(A)に示すコンタクトシート3bは、メンブレンシ
ートの絶縁膜31と、これを貫通する導電部材33とに
より構成されている。ここでは、厚さ12.5〜25μ
mのポリイミドのメンブレンシートを使用する。このメ
ンブレンシートには、ベアチップ2の電極パッド21の
配置パタンに対応する配置パタンで開口部32が設けら
れている。そして、導電部材33は、これら開口部32
を貫通し、絶縁膜31の両面側に数十μm程度ずつ突起
している。したがって、このコンタクトシート3bの厚
さは、高々0.1mm程度である。
検査用ボード1との距離をより短くすることができる。
このため、このコンタクトシート3bは、特に、高速動
作の半導体チップの検査に用いて好適である。なお、導
電部材は、導電性樹脂等の弾力性を有する材料で構成す
ることが望ましい。このようにすれば、半導体チップと
検査用基板とをより確実に導通させることができる。
ト3dでは、図4の(A)に示したコンタクトシート3
上に、図5の(A)に示したコンタクトシート3bを積
層している。このように積層すれば、ベアチップ2の外
部突起端子へのダメージを少なくすることができる。ま
た、コンタクトシートにはんだ屑が付着した場合には、
メンブレンシート(コンタクトシート3b)側だけを交
換すれば済む。このため、異方性導電シートの寿命を延
ばすことができる。
の積層順序は、コンタクトシート3を検査用ボード1側
とすることが望ましい。このように、コンタクトシート
3を検査用ボード1側にすれば、ベアチップ2の外部突
起端子へのダメージを少なくすることができる。
ト3fにおいては、図5の(B)に示した導電部材33
のようにバンプを設ける代わりに、絶縁膜31の開口部
32上に導電パタン34を形成している。この導電パタ
ン34の上面の形状は、開口部32の形状を反映した凹
部34aとなっている。このように、導電パタン34を
設ければ、バンプを形成する必要が無いので、コンタク
トシートの低コスト化を図ることができる。また、仮実
装の際に、半導体チップ等の外部突起端子がこの凹部3
4aに嵌まれば、位置合わせが容易となる。なお、図5
の(C)に示すコンタクトシート3eのみを単独で用い
ても良い。
3a、3b又は3cを介して、ベアチップ2が仮実装さ
れる。仮実装にあたっては、コンタクトシートにより、
ベアチップの電極パッド21や接続パッド12の高さの
ばらつきを吸収するとともに、全ての電極パッド21と
全ての接続パッド12との接触(すなわち電気的な導
通)を同時に確保することができる。さらに、従来のピ
ン方式による検査の場合よりも、端子どうしを短距離接
触させることができるので、より高速で動作するベアチ
ップも検査することができる。
4の構造について説明する。図7の(A)は、コレット
の上面図であり、図7の(B)は、コレットの底面図で
ある。図3に示すコレットは、図7の(A)及び(B)
のA−Aに沿った断面に相当する。
プ2を保持し、このベアチップ2をコンタクトシート3
に押圧し、ベアチップ2を検査用ボード1に仮実装する
ための冶具である。そのために、このコレットは、ベア
チップの外部突起端子が設けられた素子面の背面側を吸
着するための吸着面42と、吸着面42に開口した四つ
の吸引孔41とを備えている。なお、この吸着面42の
寸法は、ベアチップ2の寸法よりも、例えば、0.1m
m程度大きくしておく。
チップ2を吸引して保持すれば、ベアチップ2にダメー
ジを与えることなく、そのベアチップ2を確実に保持し
つつ、例えば数十kgf程度(数百N程度)の大きな力
でベアチップ2をコンタクトシート3に押圧することが
できる。
すように、吸着面42の周囲に、コレット枠部43を備
えている。そして、図3に示すように、このコレット枠
部43の高さh1(吸着面42からコレット枠部43の
先端までの高さ)は、ベアチップ2の背面から電極パッ
ド21の先端までの高さH1と同等になっている。この
実施形態では、コレット枠部32の高さh1を、例えば
1mm程度とし、その厚さを例えば0.4mm程度とし
ている。
電極パッド21上にはんだバンプ22が形成され、電極
パッド21とはんだバンプ22とが外部突起端子20を
構成している場合もある。この場合には、このコレット
枠部43の高さh2を、ベアチップ2の背面から外部突
起端子20の先端(すなわち、はんだバンプ22の先
端)までの高さH2と同等にすると良い。
を設けたことによる効果について説明する。図8の
(A)は、コレット枠部43を設けなかった場合のコン
タクトシート3の変形の様子を示す断面図である。ま
た、図8の(B)は、コレット枠部43を設けた場合の
コンタクトシート3の変形の様子を示す断面図である。
なお、図8では、電極パッド21の図示を省略してい
る。
シート3にベアチップ2を押圧すると、ベアチップ2が
押圧された領域のコンタクトシート部分だけが変形す
る。半導体チップが押圧されてコンタクトシート3が変
形すると、いったん押圧された領域の外周のコンタクト
シート部分が、力のかかっていない方へ逃げるという現
象が発生する。そして、図8の(A)の破線Sで示す外
周部分の金属線35も、押圧の際、実線bに示すように
いったん傾く。金属線35がこのように傾いたままなら
ば、金属線35の先端部分が半田ボール22に突刺さる
ことにより、この先端部分と半田ボール22との良好な
導通が得られる。しかしながら、実際には、Sで示す部
分の金属線は力の加わっていない部分、かつ、元の金属
線の傾きに戻るため、この金属線35の傾きも、破線a
で示す位置まで復元する。このため、この金属線35の
先端部分は、はんだボール22上を滑ってしまう。その
結果、金属線35の先端部分がはんだボール22に突刺
さっている場合に比べて、この先端部分とはんだボール
22との間の電気抵抗が大きくなり、最外周のはんだボ
ール22と接続パッド12との導通が不十分となるおそ
れがある。
おけば、コンタクトシート3にベアチップ2を押圧した
場合、図8の(B)に示すように、ベアチップ2の接触
領域の周囲も、コレット枠部43により押圧される。そ
の結果、最外周のはんだボール22の周辺で、金属線3
5の滑りが発生することを抑制することができる。これ
により、特に最外周のはんだボール22と接続パッド1
2とを確実に導通させることができる。
ように、その周囲をシート押え枠13に接着して固定し
ておくと良い。このようにすれば、コンタクトシート3
を確実に固定しておくことができる上、コンタクトシー
ト3をシート押え枠13ごと容易に交換することができ
る。
て、本発明の半導体チップ又はパッケージ検査方法の一
例として、ベアチップ検査方法の例について説明する。
ベアチップ検査にあたっては、まず、コレット4によ
り、ベアチップ2を検査用ボード1に仮実装する(図1
0のステップS1)。
をコレット4で保持するまでのベアチップ2の扱いにつ
いて説明する。なお、図11の(A)〜(E)では、ベ
アチップ2等の構成を模式的に示しているに過ぎず、ベ
アチップ2などの寸法や形状は、必ずしも正確ではな
い。
査対象のベアチップ2を、ピックアップ用コレット7で
一つずつピックアップする(図11の(A))。ここで
は、ベアチップ2を、外部突起端子が形成された素子面
を上側にして、トレイ8に収納している。このため、ピ
ックアップ用コレット7の表面には、シリコン製のラバ
ー71が設けられている。
外部突起端子を吸着することにより、ベアチップ2をト
レイ8からピックアップする(図11の(B))。続い
て、ベアチップ2を吸着したピックアップ用コレット7
を反転させる(図11の(C))。
42の中央に吸着するために、カメラ9によって、ベア
チップ2の外形を認識する(図11の(D))。続い
て、ピックアップされたベアチップ2にコレット4の吸
着面を接触させ、コレット4の吸引孔41内を負圧とす
ることにより、ベアチップ2の素子面の背面側をコレッ
ト4の吸着面42に吸着させる(図11の(E))。こ
こで、図12に、ベアチップ2を吸着により保持したコ
レット4の底面を示す。図12に示すように、ベアチッ
プ2は、コレット4の底面の中央に、素子面を表にして
保持されている。
プ2を保持したコレット4の位置の補正する。そのため
に、図13の(A)に示すように、先ず、カメラ60
で、検査用ボード1側の位置合せ用マーク14(図2参
照)を認識する。検査用ボード1側では、図2に示すよ
うに、正方形のベアチップ搭載領域11の周囲であっ
て、ベアチップ搭載領域11のほぼ対角線上に位置する
二箇所に丸印の位置合わせマーク14を設けている。
チップ2側の位置合せ用マーク24(図12参照)を認
識する。ベアチップ2側では、図11に示すように、ベ
アチップ2の電極パッド形成領域21の周囲であって、
正方形のベアチップ2の素子面のほぼ対角線上に位置す
る二箇所に丸印の位置合わせマーク24を設けている。
1に対するコレット4の位置を補正することにより、検
査用ボード1に対するベアチップ4の位置を補正する。
具体的には、微動装置等の位置補正手段(図示せず)に
より、コレット4の水平面内での位置及び回転角度を補
正する。なお、この位置補正手段としては、例えば、半
導体チップの実装時用いられる装置をそのまま利用する
ことができる。
4の(A)に示したように、金属線35は、シリコーン
の絶縁性樹脂膜30を斜めに貫通している。このため、
仮実装の際には、この金属線35の傾斜方向及び傾斜量
に合せて、コレット4の水平面内の位置をオフセットさ
せて位置合わせを行う。
ボード1それぞれの位置合わせ用のマークを認識して、
確実な仮実装を行うことができる。なお、位置合せ用マ
ーク14又は24を認識する段階では、コレット4を、
検査用ボードのベアチップ搭載領域11の真上に位置さ
せていなくとも良い。
レット4により、ベアチップ2を検査用ボード1の接続
パッド12上に敷設されたコンタクトシート3に押圧す
る。すなわち、カメラを除いた後、コレット4を垂直に
降下させて、ベアチップ2をコンタクトシート3に押圧
し、ベアチップ2の電極パッド21とベアチップ搭載領
域11の接続パッド12とを導通させて、ベアチップ2
を検査用ボード1に仮実装する。
実装した状態で、検査用ボード1を介して、ベアチップ
2に検査用信号の入出力を行う。検査用ボード1には、
ベアチップ2以外の電子部品6が全て実装されている。
このため、ベアチップ2以外の電子部品6の点数の多少
や配置パタンによらず、検査用ボード1の外部接続端子
15(図2参照)だけから検査用信号を入出力させるこ
とができる。したがって、実装部品点数が増えると電極
ピン数が増えて検査コストが上昇した従来のピン方式の
場合に比べて、検査コストを低減して実装基板の生産コ
ストの低減を図ることができる。
子部品が全て搭載済みの製品用の実装基板を流用した検
査用ボード1に、ベアチップ2を仮実装して検査を行っ
ている。このため、ベアチップ2の検査条件を、ベアチ
ップ2を製品用の実装基板に実装した場合の条件と実質
的に同等とすることができる。このため、信頼性の高い
検査を行うことができる。
検査用ボード1との間には、コンタクトシート3を挿入
しているだけある。このため、ベアチップ2と検査用ボ
ード1との間の検査用信号の伝送経路の長さを、従来の
ソケット方式の場合の長さよりも短くすることができ
る。その結果、例えば100〜200MHz程度の高周
波信号をやり取りして高速動作する半導体チップについ
ても、信頼性の高い検査を行うことができる。
プ2が良品か不良品かを判断する(図10のステップS
3)。ベアチップ2が不良品であると判断された場合に
は、その不良ベアチップ2のみが廃棄される(図10の
ステップS4)。すなわち、プリント配線基板10まで
一緒に廃棄する必要は無い。したがって、ベアチップ2
の搭載された実装基板の生産コストの低減を図ることが
できる。
れた場合には、コレット4の吸引を解除して、その良品
ベアチップ2を所定の良品トレイ(図示せず)に収納す
る。この場合、良品トレイには、ベアチップ2は、その
素子面を下側にして収納される。なお、本実施形態で
は、ベアチップ2の検査工程と、製品用のプリント配線
板への電子部品の搭載工程とを、並行して行うことがで
きる。このため、実装基板の生産効率の向上を図ること
ができる。
て、製品用の実装基板に実装する(図10のステップ
5)。検査により良品と判定されたベアチップ2を製品
用の実装基板に実装する方法は、従来公知の方法で良
い。例えば、良品トレイに収納されたベアチップ2の背
面をそのまま、ピックアップ用コレット(図示せず)で
吸着し、チップ認識及び製品基板認識により位置補正を
行うと良い。そして、ベアチップ2をフリップチップ実
装し、ベアチップ2と実装基板との間を樹脂封止すると
良い。さらに、このようにしてベアチップ2が実装され
た実装基板は、完成後のボード検査を経て、製品として
出荷されたり、装置に組み込まれたりされる。
できるので、実装基板の製造にあたり、半導体チップの
検査工程と、プリント配線板への電子部品の搭載工程と
を並行して行うことができる。その結果、実装基板の生
産効率の向上を図ることができる。そして、本発明によ
れば、半導体チップの検査にあたり半導体チップの品種
ごとに別個に検査装置を必要とせず、生産コストの低減
を図ることができる。
特定の条件で構成した例について説明したが、本発明
は、種々の変更を行うことができる。例えば、上述した
実施の形態においては、フリップチップ実装用のベアチ
ップを検査対象とした例について説明したが、本発明で
は、検査対象はベアチップに限定されない。例えば、本
発明は、図14に示すように、BGA25等のパッケー
ジの検査にも用いて好適である。
mmピッチ以下の微細ピッチであって、かつ、2000
ピン以上の超多ピンとして設けられている半導体チップ
や狭ピッチBGA等のパッケージの検査に特に好適であ
る。
よれば、検査用基板に半導体チップ又はパッケージを仮
実装して半導体チップ等の検査を行うことができる。こ
のため、製品用の実装基板を構成するプリント配線板に
実装する前に、半導体チップ等を検査することができ
る。その結果、半導体チップ等に不良が発見された場合
には、その半導体チップ等のみを廃棄すれば良く、プリ
ント配線基板まで一緒に廃棄する必要がない。したがっ
て、半導体チップ等の搭載された実装基板の生産コスト
の低減を図ることができる。
て、製品用の実装基板に使用されるものをそのまま利用
することができる。このため、本発明では、検査対象の
半導体チップ等の種類が何であれ、製品用の実装基板と
別個の特別な検査用冶具をわざわざ設計、製造する必要
はない。そして、検査用基板以外には、検査対象の半導
体チップ等の素子面の寸法に合せた異方性導電シートを
用意するだけで済む。
述したように、一種類のソケットで検査できる半導体チ
ップの品種が、外部端子数及び配置パタンが互いに同一
のものに限定される。このため、多品種の半導体チップ
を検査するには、多種類のソケットが必要であった。し
たがって、本発明によれば、従来のソケット方式の場合
に比べて、半導体チップ等の検査コストを低減し、その
半導体チップ等を搭載した実装基板の生産コストの低減
を図ることができる。
は、検査対象の半導体チップ等以外の全ての電子部品
が、製品用の実装基板と同様に実装されている。このた
め、本発明では、電子部品の点数の多少や配置パタンに
よらず、検査用基板の外部端子から検査用信号を入出力
させて検査を行うことができる。したがって、実装部品
点数が増えると電極ピン数が増えて検査コストが上昇し
た従来のピン方式の場合に比べて、検査コストを低減し
て実装基板の生産コストの低減を図ることができる。
載済みの製品用の実装基板を流用した検査用基板に、半
導体チップ又はパッケージを仮実装して検査を行う。こ
のため、半導体チップ等の検査条件を、半導体チップ等
を製品用の実装基板に実装した場合の条件と実質的に同
等とすることができる。このため、信頼性の高い検査を
行うことができる。
には、異方性導電シートを挿入しているだけなので、半
導体チップ等と検査用基板との間の検査用信号の伝送経
路の長さを、ソケット方式の場合の長さよりも短くする
ことができる。このため、本発明によれば、高周波信号
をやり取りして高速動作する半導体チップ等について
も、信頼性の高い検査を行うことができる。
ジ検査装置を用いれば、実装前に半導体チップ等を検査
できるので、実装基板の製造にあたり、半導体チップ等
の検査工程と、プリント配線板への電子部品の搭載工程
とを並行して行うことができる。その結果、実装基板の
生産効率の向上を図ることができる。
用ボードの平面図である。
を説明するための断面図である。
トの断面図である。
シートの断面図である。
は、コレットの底面図である。
明するための要部断面図である。
定した場合の説明図である。
ーチャートである。
プの保持工程を説明するための工程図である。
る。
するための断面図であり、(B)は、仮実装工程を説明
するための断面図である。
法を説明するための断面図である。
図である。
シート 4 コレット 5 ステージ 6 電子部品 7 ピックアップ用コレット 8 トレイ 9 カメラ 10 プリント配線板 11 ベアチップ搭載領域 12 接続パッド 13 シート押え枠 14 位置合せ用マーク 15 外部接続端子 20 外部突起端子 21 電極パッド 22 はんだバンプ 24 位置合せ用マーク 25 BGA 30 絶縁性樹脂膜(シリコーンシート) 31 絶縁膜 32 開口部 33、34 導電部材 34a 凹部 35 金属線 41 吸引孔 42 吸着面 43 コレット枠部 51 上面 52 凹部 60 カメラ 71 ラバー 103 電極パッド 104 電極ピン 105 ガイドブロック 200 ソケット 201 バンプ 203 異方性導電シート 210 ソケット本体 211 出力ピン 212 接続パッド 220 蓋
Claims (10)
- 【請求項1】 フェースダウンボンディングにより実装
される半導体チップ又はパッケージが未実装である点を
除き、製品用の実装基板と同一の構造を有する検査用基
板と、 前記検査用基板上の半導体チップ又はパッケージの搭載
領域に敷設する、横方向で絶縁性となっている異方性導
電シートと、 検査対象の半導体チップ又はパッケージを保持し、当該
半導体チップ又はパッケージの検査のために、当該半導
体チップ又はパッケージを前記異方性導電シートに押圧
し、当該半導体チップ又はパッケージの外部突起端子
と、前記搭載領域の接続端子とを導通させて、当該半導
体チップ又はパッケージを前記検査用基板に仮実装する
保持冶具とを備えたことを特徴とする半導体チップ又は
パッケージ検査装置。 - 【請求項2】 前記異方性導電シートは、 絶縁性樹脂膜と、 前記半導体チップ又はパッケージの外部突起端子の配置
ピッチと同等以下の間隔で、当該絶縁性樹脂膜を貫通す
る細線状の導電部材とにより構成されることを特徴とす
る請求項1記載の半導体チップ又はパッケージ検査装
置。 - 【請求項3】 前記異方性導電シートは、 前記半導体チップ又はパッケージの外部突起端子の配置
パタンに対応する配置パタンで開口部を設けた絶縁膜
と、 当該開口部を貫通し、前記絶縁膜の両面側に突起した導
電部材とにより構成されることを特徴とする請求項1記
載の半導体チップ又はパッケージ検査装置。 - 【請求項4】 前記保持冶具は、前記半導体チップ又は
パッケージを保持するため、前記半導体チップ又はパッ
ケージの前記外部突起端子が設けられた面の背面側を吸
着するための吸着面と、 前記吸着面に開口した吸引孔とを備えたことを特徴とす
る請求項1、2又は3記載の半導体チップ又はパッケー
ジ検査装置。 - 【請求項5】 前記保持冶具は、前記吸着面の周囲に枠
部を備え、 前記吸着面から前記枠部の先端までの高さを、前記半導
体チップ又はパッケージの背面から前記外部突起端子の
先端までの高さと同等としたことを特徴とする請求項4
記載の半導体チップ又はパッケージ検査装置。 - 【請求項6】 前記検査用基板と前記保持冶具に保持さ
れた半導体基板との間に一時的に挿入され、前記検査用
基板及び前記半導体チップ又はパッケージにそれぞれ付
された実装用の位置合せ用マークの位置を認識し、認識
結果を出力する位置認識手段と、 前記認識結果に応じて、前記検査用基板に対する保持冶
具の位置を補正する位置補正手段とを備えたことを特徴
とする請求項1〜5のいずれかに記載の半導体チップ又
はパッケージ検査装置。 - 【請求項7】 フェースダウンボンディングにより実装
される半導体チップ又はパッケージが未実装である点を
除き、製品用の実装基板と同一の構造を有する検査用基
板の半導体チップ又はパッケージの搭載領域に、横方向
で絶縁性となっている異方性導電シートを敷設してお
き、 検査対象の半導体チップ又はパッケージを保持し、当該
半導体チップ又はパッケージを前記異方性導電シートに
押圧し、当該半導体チップ又はパッケージの外部突起端
子と、前記搭載領域の接続端子とを導通させて、当該半
導体チップ又はパッケージを前記検査用基板に仮実装
し、 仮実装した状態で、前記検査用基板を介して、前記半導
体チップ又はパッケージに検査用信号の入出力を行い、 前記検査用信号の入出力結果に基づいて、前記半導体チ
ップ又はパッケージが良品であるか不良品であるかを判
断することを特徴とする半導体チップ又はパッケージ検
査方法。 - 【請求項8】 前記半導体チップ又はパッケージを前記
検査用基板に仮実装するにあたり、 前記半導体チップ又はパッケージの前記外部突起端子が
設けられた面の背面側を保持冶具に吸着させ、 前記保持冶具により、前記半導体チップ又はパッケージ
を前記異方性導電シートに押圧させることを特徴とする
請求項7記載の半導体チップ又はパッケージ検査方法。 - 【請求項9】 前記保持冶具の前記吸着面の周囲に枠部
を設け、 前記吸着面から前記枠部の先端までの高さを、前記半導
体チップ又はパッケージの背面から前記外部突起端子の
先端までの高さと同等とし、 前記半導体チップ又はパッケージを前記異方性導電シー
トに押圧させる際に、前記枠部の先端によっても、前記
異方性導電シートを押圧させることを特徴とする請求項
8記載の半導体チップ又はパッケージ検査方法。 - 【請求項10】 前記半導体チップ又はパッケージを前
記異方性導電シートに押圧するにあたり、 前記検査用基板及び前記半導体チップ又はパッケージに
それぞれ付された実装用の位置合せ用マークの位置を認
識し、 認識結果に応じて、前記検査用基板に対する前記半導体
チップ又はパッケージを保持した保持冶具の位置を補正
することを特徴とする請求項7、8又は9記載の半導体
チップ又はパッケージ検査方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000099574A JP3741927B2 (ja) | 2000-03-31 | 2000-03-31 | 半導体チップ又はパッケージ検査装置及びその検査方法 |
US09/821,690 US6433410B2 (en) | 2000-03-31 | 2001-03-30 | Semiconductor device tester and method of testing semiconductor device |
TW090107895A TW487954B (en) | 2000-03-31 | 2001-03-30 | Semiconductor chip tester and method of testing semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000099574A JP3741927B2 (ja) | 2000-03-31 | 2000-03-31 | 半導体チップ又はパッケージ検査装置及びその検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001281300A true JP2001281300A (ja) | 2001-10-10 |
JP3741927B2 JP3741927B2 (ja) | 2006-02-01 |
Family
ID=18613910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000099574A Expired - Fee Related JP3741927B2 (ja) | 2000-03-31 | 2000-03-31 | 半導体チップ又はパッケージ検査装置及びその検査方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6433410B2 (ja) |
JP (1) | JP3741927B2 (ja) |
TW (1) | TW487954B (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003149269A (ja) * | 2001-11-07 | 2003-05-21 | Ibiden Co Ltd | 半導体ウエハー検査用接触シート |
JP2003218184A (ja) * | 2002-01-18 | 2003-07-31 | Yokogawa Electric Corp | デバイス搬送方法及びデバイスハンドラ |
JP2015169645A (ja) * | 2014-03-11 | 2015-09-28 | 株式会社アドバンテスト | 試験装置および接続ユニット |
JP2016014614A (ja) * | 2014-07-03 | 2016-01-28 | 株式会社アドバンテスト | 試験用キャリア |
JP2016161418A (ja) * | 2015-03-02 | 2016-09-05 | 株式会社東芝 | 電子部品測定装置 |
TWI563259B (en) * | 2014-02-13 | 2016-12-21 | Nhk Spring Co Ltd | Electric circuit inspection unit |
JP2018185211A (ja) * | 2017-04-25 | 2018-11-22 | 信越ポリマー株式会社 | 検査装置 |
JP2019190876A (ja) * | 2018-04-19 | 2019-10-31 | 三菱電機株式会社 | 検査装置および保護シート |
WO2020090031A1 (ja) * | 2018-10-31 | 2020-05-07 | ユニテクノ株式会社 | 検査ソケット |
US11328995B2 (en) | 2019-03-04 | 2022-05-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
KR20230133174A (ko) | 2022-03-10 | 2023-09-19 | 가부시끼가이샤 도시바 | 반도체 장치 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217338A (ja) * | 2001-01-19 | 2002-08-02 | Nec Corp | 半導体装置の放熱装置、及び、その製造方法 |
TWI292196B (en) * | 2002-09-30 | 2008-01-01 | Via Tech Inc | Flip chip test structure |
US7901955B2 (en) * | 2007-06-25 | 2011-03-08 | Spansion Llc | Method of constructing a stacked-die semiconductor structure |
US7841078B2 (en) * | 2008-01-07 | 2010-11-30 | International Business Machines Corporation | Method of optimizing land grid array geometry |
JP4863130B2 (ja) * | 2009-05-22 | 2012-01-25 | 山一電機株式会社 | 基板接続用コネクタ、それを備える半導体装置用ソケット、ケーブル用コネクタ、および、ボードツーボードコネクタ |
TWI740791B (zh) * | 2021-03-15 | 2021-09-21 | 創意電子股份有限公司 | 測試裝置及其取件模組 |
US11693026B2 (en) * | 2021-10-22 | 2023-07-04 | Advantest Corporation | Test carrier |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3346425B2 (ja) | 1992-01-30 | 2002-11-18 | 富士通株式会社 | ベアチップテスト用ソケット |
JP2867209B2 (ja) * | 1993-08-27 | 1999-03-08 | 日東電工株式会社 | フレキシブル回路基板と接触対象物との接続方法およびその構造 |
US5872393A (en) * | 1995-10-30 | 1999-02-16 | Matsushita Electric Industrial Co., Ltd. | RF semiconductor device and a method for manufacturing the same |
US5926694A (en) * | 1996-07-11 | 1999-07-20 | Pfu Limited | Semiconductor device and a manufacturing method thereof |
US6144101A (en) * | 1996-12-03 | 2000-11-07 | Micron Technology, Inc. | Flip chip down-bond: method and apparatus |
US5891753A (en) * | 1997-01-24 | 1999-04-06 | Micron Technology, Inc. | Method and apparatus for packaging flip chip bare die on printed circuit boards |
JPH11148068A (ja) * | 1997-11-18 | 1999-06-02 | Shinko Electric Ind Co Ltd | 異方性応力緩衝体及びそれを用いた半導体装置 |
JPH11224915A (ja) | 1998-02-06 | 1999-08-17 | Ricoh Co Ltd | 半導体接続用基板 |
-
2000
- 2000-03-31 JP JP2000099574A patent/JP3741927B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-30 TW TW090107895A patent/TW487954B/zh not_active IP Right Cessation
- 2001-03-30 US US09/821,690 patent/US6433410B2/en not_active Expired - Lifetime
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003149269A (ja) * | 2001-11-07 | 2003-05-21 | Ibiden Co Ltd | 半導体ウエハー検査用接触シート |
JP2003218184A (ja) * | 2002-01-18 | 2003-07-31 | Yokogawa Electric Corp | デバイス搬送方法及びデバイスハンドラ |
TWI563259B (en) * | 2014-02-13 | 2016-12-21 | Nhk Spring Co Ltd | Electric circuit inspection unit |
US10120011B2 (en) | 2014-02-13 | 2018-11-06 | Nhk Spring Co., Ltd. | Test unit |
JP2015169645A (ja) * | 2014-03-11 | 2015-09-28 | 株式会社アドバンテスト | 試験装置および接続ユニット |
JP2016014614A (ja) * | 2014-07-03 | 2016-01-28 | 株式会社アドバンテスト | 試験用キャリア |
JP2016161418A (ja) * | 2015-03-02 | 2016-09-05 | 株式会社東芝 | 電子部品測定装置 |
JP2018185211A (ja) * | 2017-04-25 | 2018-11-22 | 信越ポリマー株式会社 | 検査装置 |
JP2019190876A (ja) * | 2018-04-19 | 2019-10-31 | 三菱電機株式会社 | 検査装置および保護シート |
WO2020090031A1 (ja) * | 2018-10-31 | 2020-05-07 | ユニテクノ株式会社 | 検査ソケット |
JPWO2020090031A1 (ja) * | 2018-10-31 | 2020-05-07 | ||
JP7116798B2 (ja) | 2018-10-31 | 2022-08-10 | ユニテクノ株式会社 | 検査ソケット |
US11619652B2 (en) | 2018-10-31 | 2023-04-04 | Unitechno Inc. | Inspection socket |
US11328995B2 (en) | 2019-03-04 | 2022-05-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
US11594492B2 (en) | 2019-03-04 | 2023-02-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
KR20230133174A (ko) | 2022-03-10 | 2023-09-19 | 가부시끼가이샤 도시바 | 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
US6433410B2 (en) | 2002-08-13 |
US20010033010A1 (en) | 2001-10-25 |
JP3741927B2 (ja) | 2006-02-01 |
TW487954B (en) | 2002-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3741927B2 (ja) | 半導体チップ又はパッケージ検査装置及びその検査方法 | |
US6062873A (en) | Socket for chip package test | |
US6939143B2 (en) | Flexible compliant interconnect assembly | |
US6246249B1 (en) | Semiconductor inspection apparatus and inspection method using the apparatus | |
JP3557887B2 (ja) | Icデバイスのコンタクト装置 | |
KR100681772B1 (ko) | 반도체 시험 방법 및 반도체 시험 장치 | |
JP2000292485A (ja) | Bgaパッケージの電気的検査のためのソケット及びこれを用いた検査方法 | |
KR100337588B1 (ko) | 반도체 검사장치 및 이를 사용한 검사방법 | |
TWI490508B (zh) | 軟性測試裝置及其測試方法 | |
US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
US7759951B2 (en) | Semiconductor testing device with elastomer interposer | |
JPH09274066A (ja) | 半導体試験装置及びこれを利用した試験方法及び半導体装置 | |
JP3129305B2 (ja) | テストキャリア及びベアチップの検査方法 | |
JPH05267393A (ja) | 半導体装置及びその製造方法 | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
KR102612764B1 (ko) | 반도체 패키지의 테스트 장치 | |
JP3178784B2 (ja) | 半導体パッケージ基板の検査装置及び検査方法 | |
JP2000012587A (ja) | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 | |
KR102644471B1 (ko) | 반도체 패키지의 테스트 장치 | |
US20230069125A1 (en) | Test apparatus for semiconductor package | |
JP3978142B2 (ja) | 検査用基板 | |
JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
US20060091384A1 (en) | Substrate testing apparatus with full contact configuration | |
JP2001133515A (ja) | 半導体装置のテスト治具 | |
JP2005085825A (ja) | ベアチップと基板との接続構造及びベアチップ用ソケット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |