JP2001281300A

JP2001281300A - 半導体チップ又はパッケージ検査装置及びその検査方法

Info

Publication number: JP2001281300A
Application number: JP2000099574A
Authority: JP
Inventors: Michinaga Tanioka; 道修谷岡; Takahiro Kimura; 高博木村; Hirobumi Inoue; 博文井上; Hiroo Ito; 裕生伊藤; Yoshihito Fukazawa; 佳人深澤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-03-31
Filing date: 2000-03-31
Publication date: 2001-10-10
Anticipated expiration: 2020-03-31
Also published as: US20010033010A1; TW487954B; JP3741927B2; US6433410B2

Abstract

(57)【要約】【課題】信頼性が高く、生産コストの低減を図ること
ができる半導体チップ又はパッケージ検査技術の提供。【解決手段】ベアチップが未実装である点を除き、製
品用の実装基板と同一の構造を有する検査用ボード１
と、検査用ボード１の接続パッド１２上に敷設される異
方導電性のコンタクトシート３と、検査対象のベアチッ
プ２を保持し、ベアチップ２をコンタクトシートに押圧
して仮実装させるコレット４とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フェースダウンボ
ンディングによりプリント配線板（ＰＷＢ：printed wi
ring board）に実装される、ベアチップ等の半導体チッ
プや狭ピッチＢＧＡ（ball grid array）等のパッケー
ジの検査装置及び検査方法に関する。

【０００２】

【従来の技術】近年、プリント配線板に半導体チップ又
はパッケージ（以下、「半導体チップ等」とも表記す
る。）を実装するにあたって、ワイヤレスボンディング
方式の一つであるフェースダウンボンディング方式が多
く採用されている。フェースダウンボンディング方式で
は、プリント配線板側の接続端子が、半導体チップ等の
直下又は近傍に配置されるので、半導体チップ等の高密
度実装が可能である。さらに、半導体チップ等の多数の
外部端子を一括してボンディングできるので、半導体チ
ップ等を短時間で実装することができる。また、この実
装方式は、半導体チップ等とプリント配線板との距離が
短いため、高速デバイスに用いて好適である。このよう
に、フェースダウンボンディング方式には種々の利点が
ある。

【０００３】ところで、フェースダウンボンディングに
より実装される、半導体チップの素子面（face）やパッ
ケージの端子形成面には、多数の外部突起端子が高密度
で配置されている。例えば、ベアチップの素子面や狭ピ
ッチＢＧＡには、数千個もの外部端子が０．２ｍｍクラ
スのピッチで設けられていることがある。このように高
密度で配置された個々の外部端子には、検査用のピンを
同時に確実に接触させることが困難である。このため、
従来は、半導体チップ自体の品質保証としての試験は実
施されていたが、その半導体チップ等の実動レベルでの
性能の良否の確認を、半導体チップ等単独で直接検査す
ることは困難であった。

【０００４】そこで、従来は、いわゆるカード検査とし
て、半導体チップ等をプリント配線板に実装してから、
その半導体チップ等の実動レベルでの検査を行なってい
た。ここで、そのようなカード検査方法の一例として、
図１５を参照して、実装後のベアチップのピン方式によ
る検査方法について簡単に説明する。図１５に示すよう
に、ピン方式による検査においては、プリント配線板１
０に先ずベアチップ２だけを実装しておく。

【０００５】そして、プリント配線板１０の両面の、他
の電子部品の実装用の各電極パッド１０３に、それぞれ
電極ピン１０４を立てる。その際、各電極ピン１０４が
固定されたガイドブロック１０５どうしをプリント配線
板１０の両側から押し付けて、各電極パッド１０３と各
電極ピン１０４とのコンタクトを確保している。そし
て、各電極ピン１０４から、プリント配線板１０を介し
てベアチップ２へ検査信号を入力するとともに、ベアチ
ップ２からの信号を取り出して、ベアチップの性能等の
検査を行っている。

【０００６】しかしながら、フェースダウンボンディン
グ方式でプリント配線板にいったん実装された半導体チ
ップ等は、取り外すことが困難である。このため、実装
後の検査で半導体チップ等に不良が発見された場合、そ
の不良チップのみならず、その不良チップの実装された
プリント配線板も一緒に廃棄しなければならなかった。
その結果、そのような半導体チップ又はパッケージを搭
載した実装基板の生産コストが高くなってしまうという
問題点があった。

【０００７】そこで、ベアチップ単体での試験を可能と
するテストツールの一例として、ベアチップテスト用ソ
ケットが、特開平５−２０６２２７号公報に開示されて
いる。ここで、図１６を参照して、この公報に開示のベ
アチップテスト用ソケット２００について簡単に説明す
る。このベアチップテスト用ソケット２００は、その出
力ピン２１１を検査用基板（図示せず）上のパッドにハ
ンダ付けして、その検査用基板に実装されている。そし
て、ソケット本体２１０の内側には、検査対象のベアチ
ップ２のバンプ２０１に対応する接続パッド２１２が設
けてある。さらに、その接続パッド２１２上には、異方
性導電シート２０３が敷設されている。

【０００８】そして、ベアチップ２を、そのバンプ形成
面を異方性導電シート２０３に向けた状態でソケット本
体２１０にセットし、蓋２２０を閉めることにより、ベ
アチップ２を異方性導電シート２０３に押し付ける。こ
れにより、異方性導電シート２０３を介してベアチップ
２のバンプ２０１とソケット本体２２０の接続パッド２
１２とを導通させている。したがって、この公報に開示
の技術によれば、ベアチップ２を実装前に単体で検査す
ることができる。

【０００９】

【発明が解決しようとする課題】しかしながら、ソケッ
トを介して行われる半導体チップの検査（以下、「ソケ
ット方式」とも称する。）の条件は、半導体チップを基
板に実装した場合と大きく異なっている。その結果、ソ
ケットを介した検査において良品と判断された半導体チ
ップであっても、実装後のいわゆるカード検査において
その中から不良チップが発見されることがある。このた
め、ソケット方式では半導体チップの検査の信頼性が低
くなるという問題点がある。

【００１０】例えば、ソケット方式の検査条件では、半
導体チップに入出力する検査用信号の伝送経路が、ソケ
ットのピン長分だけ長くなる。このため、特に、高周波
信号をやり取りして高速動作する半導体チップについて
は、ソケット方式で信頼性の高い検査を行うことが困難
である。

【００１１】その上、ソケット方式の場合、ソケット本
体の接続パッドの数及び配置パタンを、検査対象のベア
チップのバンプ等の外部端子の数及び配置パタンと一致
させておく必要がある。このため、一種類のソケットで
検査できる半導体チップの品種は、外部端子数及び配置
パタンが互いに同一のものに限定されることになる。そ
の結果、多品種の半導体チップを検査するには、多種類
のソケットが必要になり、半導体チップを実装した実装
基板の生産コストが上昇する要因となる。

【００１２】さらに、上述の公報に開示の技術によれ
ば、単に蓋を閉めただけでは、半導体チップの各バンプ
とソケット本体の各接続パッドとを確実に接触できない
おそれがある。すなわち、バンプと接続パッドとの接触
を確保するためには、通常、一つのバンプあたり、例え
ば１０ｇｆ（＝９．８×１０^-2Ｎ）程度以上の力を加え
る必要がある。その結果、バンプが例えば４０００個設
けられている場合、半導体チップ全体では４０ｋｇｆ
（３９２Ｎ）もの力を加える必要が生じる。このような
大きな力を僅か数ｃｍ角足らずの面積の半導体チップに
均一に加えることは、一端がソケットに蝶番で固定され
た蓋を閉めて押圧するだけでは困難な場合があると考え
られる。

【００１３】本発明は、上記の問題を解決すべくなされ
たものであり、信頼性が高く、かつ、生産コストの低減
を図ることができる半導体チップ又はパッケージ検査装
置及び検査方法の提供を目的とする。

【００１４】

【課題を解決するための手段】この目的の達成を図るた
め、本発明の請求項１に係る半導体チップ又はパッケー
ジ検査装置によれば、フェースダウンボンディングによ
り実装される半導体チップ又はパッケージが未実装であ
る点を除き、製品用の実装基板と同一の構造を有する検
査用基板と、検査用基板上の半導体チップ又はパッケー
ジの搭載領域に敷設する、横方向（すなわち、シート面
に沿った方向）で絶縁性となっている異方性導電シート
と、検査対象の半導体チップ又はパッケージを保持し、
当該半導体チップ又はパッケージの検査のために、当該
半導体チップ又はパッケージを異方性導電シートに押圧
し、当該半導体チップ又はパッケージの外部突起端子と
搭載領域の接続端子とを導通させて、当該半導体チップ
又はパッケージを検査用基板に仮実装する保持冶具とを
備えた構成としてある。

【００１５】このように、本発明の半導体チップ又はパ
ッケージ検査装置の構成によれば、検査用基板に半導体
チップ等を仮実装して検査を行うことができる。このた
め、製品用の実装基板を構成するプリント配線板に実装
する前に、半導体チップ等を検査することができる。そ
の結果、半導体チップ等に不良が発見された場合には、
その半導体チップ等のみを廃棄すれば良く、プリント配
線基板まで一緒に廃棄する必要がない。したがって、半
導体チップ等の搭載された実装基板の生産コストの低減
を図ることができる。

【００１６】さらに、本発明においては、検査用基板と
して、製品用の実装基板に使用されるものをそのまま利
用することができる。このため、本発明では、検査対象
の半導体チップ等の種類が何であれ、特別な検査用冶具
を製品用の実装基板と別個にわざわざ設計、製造する必
要はない。そして、検査用基板以外には、検査対象の半
導体チップ等の素子面の寸法に合せた異方性導電シート
を用意するだけで済む。

【００１７】これに対して従来のソケット方式では、上
述したように、一種類のソケットで検査できる半導体チ
ップの品種が、外部端子数及び配置パタンが互いに同一
のものに限定される。このため、多品種の半導体チップ
を検査するには、多種類のソケットが必要であった。し
たがって、本発明によれば、従来のソケット方式の場合
に比べて、検査コストを低減して実装基板の生産コスト
の低減を図ることができる。

【００１８】また、検査用基板には、検査対象の半導体
チップ等以外の全ての電子部品が、製品用の実装基板と
同様に実装されている。このため、本発明では、電子部
品の点数の多少や配置パタンによらず、検査用基板の外
部端子から検査用信号を入出力させて検査を行うことが
できる。これに対して従来のピン方式では、図１５に示
したように、他の電子部品実装用の各電極パッドにそれ
ぞれ電極ピンを立てて、検査信号を入出力している。こ
のため、ピン方式では、半導体チップが同一であって
も、実装基板の電子部品点数が増えれば、多数の電極ピ
ンが必要となり、検査コストの上昇を招いていた。した
がって、本発明によれば、従来のピン方式の場合に比べ
て、検査コストを低減して実装基板の生産コストの低減
を図ることができる。

【００１９】また、本発明では、他の電子部品が全て搭
載済みの製品用の実装基板を流用した検査用基板に、半
導体チップ又はパッケージを仮実装して検査を行う。こ
のため、半導体チップ等の検査条件を、半導体チップ等
を製品用の実装基板に実装した場合の条件と実質的に同
等とすることができる。このため、信頼性の高い検査を
行うことができる。

【００２０】特に、半導体チップ等と検査用基板との間
には、異方性導電シートを挿入しているだけなので、半
導体チップ等と検査用基板との間の検査用信号の伝送経
路の長さを、ソケット方式の場合の長さよりも短くする
ことができる。このため、本発明によれば、高周波信号
をやり取りして高速動作する半導体チップ等について
も、信頼性の高い検査を行うことができる。

【００２１】また、本発明の半導体チップ又はパッケー
ジ検査装置を用いれば、実装前に半導体チップ等を検査
できるので、実装基板の製造にあたり、半導体チップ等
の検査工程と、プリント配線板への電子部品の搭載工程
とを並行して行うことができる。その結果、実装基板の
生産効率の向上を図ることができる。

【００２２】ところで、半導体チップ又はパッケージの
仮実装にあたり、異方性導電シートを介さずに、半導体
チップ等を検査用基板に直接接触させて仮実装すること
も考えられる。しかし、現実には、半導体チップ自体や
狭ピッチＢＧＡ等のパッケージ自体に反りがある上、半
導体チップ等の各外部突起端子の高さにもばらつきがあ
る。一方、検査用基板自体にも反りがある上、その各接
続端子の高さにもばらつきがある。

【００２３】このため、仮実装にあたり、半導体チップ
又はパッケージの全ての外部端子と、検査用基板の全て
の接続端子とを、同時かつ確実に直接接触させることは
非常に困難である。

【００２４】仮に、上記の反りや高さのばらつきを吸収
できるように、非常に高い圧力で半導体チップ等を検査
用基板に押し付け、各外部突起端子と各接続端子とを同
時に接触させることができたとしても、外部突起端子と
接続端子とが両方ともダメージを受けてしまう可能性が
高い。特に、検査用基板の接続端子の変形や破損が発生
する可能性が非常に高い。その場合、検査用基板を交換
しなければならなくなる。また、外部突起端子がダメー
ジを受けた半導体チップは、実装工程で認識不良等の不
具合を発生させる可能性がある。

【００２５】そこで、本発明では、異方性導電シートを
介して、半導体チップ又はパッケージを検査用基板に仮
実装している。このように、異方性導電シートを用いた
ことにより、半導体チップ等の全ての外部突起端子と検
査用基板の全ての接続端子とを、異方性導電シートを介
して同時かつ確実に接触（電気的に導通）させることが
できるとともに、仮実装による接続端子の変形や破損の
発生を回避することができる。

【００２６】異方性導電シートの構成としては種々のも
のが利用できるが、請求項２記載の発明によれば、異方
性導電シートは、絶縁性樹脂膜と、半導体チップ又はパ
ッケージの外部突起端子の配置ピッチと同等以下の間隔
で、当該絶縁性樹脂膜を貫通する細線状の導電部材とに
より構成してある。

【００２７】このような構成とすれば、弾力性を有する
絶縁性樹脂膜により各外部突起端子や接続端子の高さの
ばらつきを吸収するとともに、導電部材により各外部突
起端子とそれに対応する各接続端子との導通を確保する
ことができる。これにより、全ての外部突起端子と全て
の接続端子とを、同時かつ確実に導通させることができ
る。

【００２８】また、このような構成の異方性導電シート
は、検査用基板の半導体チップ又はパッケージ搭載領域
の形状及び寸法に合せて、任意好適な形状及び寸法に容
易に裁断することができる。このため、半導体チップ等
の種類に拘わらず、容易に所望の寸法の異方性導電シー
トを用意することができる。

【００２９】また、請求項３記載の発明によれば、異方
性導電シートは、半導体チップ又はパッケージの外部突
起端子の配置パタンに対応する配置パタンで開口部を設
けた絶縁膜と、当該開口部を貫通し、絶縁膜の両面側に
突起した導電部材とにより構成してある。

【００３０】このような構成とすれば、半導体チップ等
の外部突起端子の配置パタンと同一パタンに導電部材を
配置することができる。そして、導電部材が外部突起パ
タンと接触するので、請求項２記載の細線状の導電部材
が接触する場合よりも、外部突起端子に与えるダメージ
を少なくすることができる。

【００３１】また、このような構成とすれば、半導体チ
ップ又はパッケージと検査用基板との距離を一層短くす
ることができる。このため、特に、この異方性導電シー
トは、高速動作の半導体チップ等の検査に用いて好適で
ある。なお、導電部材は、導電性樹脂等の弾力性を有す
る材料で構成することが望ましい。このようにすれば、
半導体チップ等と検査用基板とをより確実に導通させる
ことができる。

【００３２】ところで、フェースダウンボンディング実
装用の半導体チップ等の素子面には、多数の外部突起端
子が設けられている。このため、各外部突起端子を検査
用基板の各接続端子と確実に接触させるためには、半導
体チップ等全体ではある程度大きな力で、異方性導電シ
ートに押圧する必要がある。

【００３３】一方、半導体チップの外部端子やＢＧＡ、
ＬＧＡ等のパッケージの外部端子に対しては、次工程の
実装工程に悪影響を及ぼさないように、仮実装によるダ
メージを最小限にする必要がある。また、ベアチップや
狭ピッチＢＧＡ、ＬＧＡ（land grid array）の周囲の
端面は、素子面に対して完全に垂直にはなっておらず、
凹凸を有している。その上、ベアチップやＢＧＡ等は、
厚さが非常に薄い。このため、例えば、半導体チップ等
の端面を機械的に挟んで把持しておいて、その半導体チ
ップを十分大きな力で検査用基板に押圧することは困難
である。

【００３４】そこで、請求項４記載の発明によれば、保
持冶具は、半導体チップ又はパッケージを保持するた
め、半導体チップ等の外部突起端子が設けられた面の背
面側を吸着するための吸着面と、吸着面に開口した吸引
孔とを備えた構成としてある。このような保持冶具によ
り半導体チップ等を吸引して保持すれば、できるだけ応
力を与えずに半導体チップ等を確実に保持しつつ、大き
な力で半導体チップ等を検査用基板の異方性導電シート
に押圧させることができる。

【００３５】ところで、半導体チップ又はパッケージが
押圧されて異方性導電シートが変形すると、押圧された
領域の外周の異方性導電シート部分が、力のかかってい
ない部分へ逃げるという現象が発生する。その結果、外
周部分の細線の滑りがおこり、特に、最外周の外部突起
端子と異方性導電シートとの接触が不十分になる。

【００３６】そこで、請求項５記載の発明によれば、保
持冶具は、吸着面の周囲に枠部を備え、吸着面から枠部
の先端までの高さを、半導体チップ又はパッケージの背
面から外部突起端子の先端までの高さと同等とした構成
としてある。

【００３７】このように枠部を設ければ、異方性導電シ
ートに半導体チップ又はパッケージを押圧した場合に、
半導体チップ等の外部端子の接触領域の周囲も、枠部に
より押圧される。その結果、最外周の外部突起端子の周
辺で、導電部材である細線の滑りが発生することを抑制
することができる。これにより、特に最外周の外部突起
端子と接続端子とを確実に導通させることができる。

【００３８】また、請求項６記載の発明によれば、検査
用基板と保持冶具に保持された半導体基板との間に一時
的に挿入され、検査用基板及び半導体チップ等にそれぞ
れ付された実装用の位置合せ用マークの位置を認識し、
認識結果を出力する位置認識手段と、認識結果に応じ
て、検査用基板に対する保持冶具の位置を補正する位置
補正手段とを備えた構成としてある。このようにすれ
ば、半導体チップ等と検査用基板それぞれの位置合わせ
用のマークを認識して、確実な仮実装を行うことができ
る。

【００３９】また、請求項７記載の発明によれば、フェ
ースダウンボンディングにより実装される半導体チップ
又はパッケージが未実装である点を除き、製品用の実装
基板と同一の構造を有する検査用基板の半導体チップ又
はパッケージの搭載領域に、横方向（すなわち、シート
面に沿った方向）で絶縁性となっている異方性導電シー
トを敷設しておき、検査対象の半導体チップ又はパッケ
ージを保持し、当該半導体チップ又はパッケージを異方
性導電シートに押圧し、当該半導体チップ又はパッケー
ジの外部突起端子と、搭載領域の接続端子とを導通させ
て、当該半導体チップ又はパッケージを検査用基板に仮
実装し、仮実装した状態で、検査用基板を介して、半導
体チップ又はパッケージに検査用信号の入出力を行い、
検査用信号の入出力結果に基づいて、半導体チップ又は
パッケージが良品であるか不良品であるかを判断する方
法としてある。

【００４０】このように、本発明の半導体チップ又はパ
ッケージ検査方法によれば、請求項１記載の発明と同様
に、検査の信頼性を確保し、かつ、生産コストの低減を
図ることができる。

【００４１】また、請求項８記載の発明によれば、半導
体チップ又はパッケージを検査用基板に仮実装するにあ
たり、半導体チップ又はパッケージの外部突起端子が設
けられた面の背面側を保持冶具に吸着させ、保持冶具に
より、半導体チップ又はパッケージを異方性導電シート
に押圧させる方法としてある。このようにすれば、請求
項４記載の発明と同様に、半導体チップ等にダメージを
与えずに半導体チップ等を確実に保持しつつ、大きな力
で半導体チップ等を検査用基板の異方性導電シートに押
圧させることができる。

【００４２】また、請求項９記載の発明によれば、保持
冶具の吸着面の周囲に枠部を設け、吸着面から枠部の先
端までの高さを、半導体チップ又はパッケージの背面か
ら外部突起端子の先端までの高さと同等とし、半導体チ
ップ又はパッケージを異方性導電シートに押圧させる際
に、枠部の先端によっても、異方性導電シートを押圧さ
せる方法としてある。

【００４３】このように枠部を設ければ、上述の請求項
５記載の発明と同様に、最外周の外部突起端子の周辺
で、導電部材である細線の滑りが発生することを抑制す
ることができる。これにより、特に最外周の外部突起端
子と接続端子とを確実に導通させることができる。

【００４４】また、請求項１０記載の発明によれば、半
導体チップ又はパッケージを異方性導電シートに押圧す
るにあたり、検査用基板及び半導体チップ又はパッケー
ジにそれぞれ付された実装用の位置合せ用マークの位置
を認識し、認識結果に応じて、検査用基板に対する半導
体チップ又はパッケージを保持した保持冶具の位置を補
正する方法としてある。このようにすれば、請求項６記
載の発明と同様に、半導体チップ等と検査用基板それぞ
れの位置合わせ用のマークを認識して、確実な仮実装を
行うことができる。

【００４５】

【発明の実施の形態】以下、本発明の半導体チップ又は
パッケージ検査装置及び検査方法の実施形態について、
図面を参照して説明する。まず、図１を参照して、本実
施形態の半導体チップ検査装置を構成について説明す
る。図１は、本実施形態の半導体チップ検査装置の構成
を説明するための断面図である。

【００４６】図１に示すように、実施形態の半導体チッ
プ検査装置は、検査用基板としての検査用ボード１と、
異方性導電シートとしてのコンタクトシート３と、保持
冶具としてのコレット４とにより構成されている。そし
て、検査用ボード１は、ステージ５の上面５１に、ボル
ト（図示せず）により固定されている。なお、ステージ
５は、その上面の５１のうち、検査用ボード１の裏面側
に電子部品が搭載されている領域に対応する領域に、凹
部５２を設けている。

【００４７】ここで、図２に、検査用ボード１の平面図
を示す。なお、図１に示した検査用ボード１は、図２の
Ａ−Ａに沿った部での断面図に相当する。また、図２で
は、ベアチップ搭載領域１１中に配置されている接続パ
ッド１２の図示を省略している。

【００４８】図２に示すように、検査用ボード１は、ベ
アチップ実装領域１１にベアチップ２が未実装である点
を除き、製品用の実装基板と同一の構造を有している。
すなわち、この検査用ボード１は、プリント配線板１０
に半導体チップ２以外の全ての電子部品６が実装された
一枚の半完成品の実装基板を検査専用のボードとして利
用したものである。

【００４９】このため、検査用ボード１上の接続パッド
１２の数及び配置パタンは、製品用の電子回路基板に搭
載予定のベアチップ２の電極パッド２１の数及び配置パ
タンと同一である。このため、検査対象のベアチップ２
の種類が何であれ、製品用の実装基板と別個の特別な検
査用冶具をわざわざ設計、製造する必要はない。そし
て、検査用ボード１以外には、検査対象のベアチップ２
の素子面の寸法に合せた異方性導電シート３を用意する
だけで良い。したがって、従来のソケット方式の場合に
比べて、ベアチップ２の検査コストを低減し、そのベア
チップ２を搭載した実装基板の生産コストの低減を図る
ことができる。

【００５０】また、この検査用ボード１には、半導体チ
ップ２以外の全ての電子部品６が実装されている。この
ため、ベアチップ２の検査にあたっては、ベアチップ２
以外の電子部品６の点数の多少や配置パタンによらず、
検査用ボード１の外部端子１５だけから検査用信号を入
出力させることができる。したがって、実装部品点数が
増えると電極ピン数が増えて検査コストが上昇した従来
のピン方式の場合に比べて、検査コストを低減して実装
基板の生産コストの低減を図ることができる。

【００５１】次に、図１に示した半導体チップ検査装置
のうち、ベアチップ搭載領域１１の要部拡大図を図３に
示す。なお、図３では、装置構成の理解を容易にするた
め、各部分を上下方向に分離して示している。図３に示
すように、コンタクトシート３は、検査用ボード１上の
ベアチップ搭載領域１１の接続パッド１２上に敷設され
る。なお、本実施形態では、検査用ボード１上のベアチ
ップ搭載領域１１の周囲に（図２参照）、コンタクトシ
ート３がずれないように、シート押え枠１３を設けてい
る。

【００５２】ここで、図４を参照して、コンタクトシー
ト３の構造の一例について説明する。図４の（Ａ）は、
コンタクトシート３の構造を説明するための断面図であ
る。図４に示すように、このコンタクトシート３は、絶
縁性樹脂膜３０と、半導体チップ２の電極パッド２１の
配置ピッチと同等以下の間隔で、当該絶縁性樹脂膜３０
を貫通する細線状の金属線の導電部材３５とにより構成
されている。

【００５３】本実施形態では、絶縁性樹脂膜３０を厚さ
１〜２ｍｍのシリコーンゴムで構成している。また、金
属線３５を直径２３μｍ以下のＢｅＣｕ（ベリリウム
銅）又はＷ（タングステン）で構成している。そして、
この金属線３５は、平面パタンで、３０〜５０μｍピッ
チでランダムに配置されている。このような構成となっ
ているので、このコンタクトシート３は、シート面に沿
った方向で絶縁性となっている。なお、絶縁性樹脂膜及
び金属線には、上記材料の他にも任意公的な材料を用い
ることができる。

【００５４】また、ここでは、直線の金属線３５を、シ
ートの法線に対して１０°〜４５°程度傾斜させてい
る。このように金属線３５を傾斜させたことにより、コ
ンタクトシートの厚さ方向の弾力性及び耐久性を確保し
ている。このため、半導体チップ等を仮実装する際に
は、この金属線３５の傾斜方向及び傾斜量に合せて、半
導体チップ等の水平面内の位置をオフセットさせて位置
合わせを行う。

【００５５】また、図４の（Ｂ）に、変形例のコンタク
トシート３ａの構造を示す。図４の（Ｂ）に示すよう
に、このコンタクトシート３ａでは、金属線３５をＳ字
形状に屈曲させている。このように金属線３５を屈曲さ
せておけば、金属線を傾斜させなくても、厚さ方向の弾
力性及び耐久性を確保することができる。

【００５６】さらに、図４の（Ｃ）に、他のコンタクト
シート３ｃの構造例を示す。図４の（Ｃ）に示すよう
に、このコンタクトシート３ｃでは、金属線３５をシリ
コーンシート３０に垂直に貫通させている。このように
すれば、半導体チップ等の仮実装の際に半導体チップ等
をオフセットさせる必要がなく作業性が良い。

【００５７】なお、金属線を、例えば「くの字」形状に
屈曲させても良い。また、このようなコンタクトシート
は、検査用ボード１のベアチップ搭載領域１１の形状及
び寸法に合せて、任意好適な形状及び寸法に容易に裁断
することができる。このため、半導体チップの種類に拘
わらず、容易に所望の寸法のコンタクトシートを用意す
ることができる。

【００５８】さらに、図５の（Ａ）、（Ｂ）及び（Ｃ）
に、他の変形例のコンタクトシートの構造を示す。図５
の（Ａ）に示すコンタクトシート３ｂは、メンブレンシ
ートの絶縁膜３１と、これを貫通する導電部材３３とに
より構成されている。ここでは、厚さ１２．５〜２５μ
ｍのポリイミドのメンブレンシートを使用する。このメ
ンブレンシートには、ベアチップ２の電極パッド２１の
配置パタンに対応する配置パタンで開口部３２が設けら
れている。そして、導電部材３３は、これら開口部３２
を貫通し、絶縁膜３１の両面側に数十μｍ程度ずつ突起
している。したがって、このコンタクトシート３ｂの厚
さは、高々０．１ｍｍ程度である。

【００５９】このため、仮実装の際に、ベアチップ２と
検査用ボード１との距離をより短くすることができる。
このため、このコンタクトシート３ｂは、特に、高速動
作の半導体チップの検査に用いて好適である。なお、導
電部材は、導電性樹脂等の弾力性を有する材料で構成す
ることが望ましい。このようにすれば、半導体チップと
検査用基板とをより確実に導通させることができる。

【００６０】また、図５の（Ｂ）に示すコンタクトシー
ト３ｄでは、図４の（Ａ）に示したコンタクトシート３
上に、図５の（Ａ）に示したコンタクトシート３ｂを積
層している。このように積層すれば、ベアチップ２の外
部突起端子へのダメージを少なくすることができる。ま
た、コンタクトシートにはんだ屑が付着した場合には、
メンブレンシート（コンタクトシート３ｂ）側だけを交
換すれば済む。このため、異方性導電シートの寿命を延
ばすことができる。

【００６１】なお、これらコンタクトシート３及び３ｂ
の積層順序は、コンタクトシート３を検査用ボード１側
とすることが望ましい。このように、コンタクトシート
３を検査用ボード１側にすれば、ベアチップ２の外部突
起端子へのダメージを少なくすることができる。

【００６２】また、図５の（Ｃ）に示すコンタクトシー
ト３ｆにおいては、図５の（Ｂ）に示した導電部材３３
のようにバンプを設ける代わりに、絶縁膜３１の開口部
３２上に導電パタン３４を形成している。この導電パタ
ン３４の上面の形状は、開口部３２の形状を反映した凹
部３４ａとなっている。このように、導電パタン３４を
設ければ、バンプを形成する必要が無いので、コンタク
トシートの低コスト化を図ることができる。また、仮実
装の際に、半導体チップ等の外部突起端子がこの凹部３
４ａに嵌まれば、位置合わせが容易となる。なお、図５
の（Ｃ）に示すコンタクトシート３ｅのみを単独で用い
ても良い。

【００６３】そして、このようなコンタクトシート３、
３ａ、３ｂ又は３ｃを介して、ベアチップ２が仮実装さ
れる。仮実装にあたっては、コンタクトシートにより、
ベアチップの電極パッド２１や接続パッド１２の高さの
ばらつきを吸収するとともに、全ての電極パッド２１と
全ての接続パッド１２との接触（すなわち電気的な導
通）を同時に確保することができる。さらに、従来のピ
ン方式による検査の場合よりも、端子どうしを短距離接
触させることができるので、より高速で動作するベアチ
ップも検査することができる。

【００６４】次に、図３及び図７を参照して、コレット
４の構造について説明する。図７の（Ａ）は、コレット
の上面図であり、図７の（Ｂ）は、コレットの底面図で
ある。図３に示すコレットは、図７の（Ａ）及び（Ｂ）
のＡ−Ａに沿った断面に相当する。

【００６５】また、コレット４は、検査対象のベアチッ
プ２を保持し、このベアチップ２をコンタクトシート３
に押圧し、ベアチップ２を検査用ボード１に仮実装する
ための冶具である。そのために、このコレットは、ベア
チップの外部突起端子が設けられた素子面の背面側を吸
着するための吸着面４２と、吸着面４２に開口した四つ
の吸引孔４１とを備えている。なお、この吸着面４２の
寸法は、ベアチップ２の寸法よりも、例えば、０．１ｍ
ｍ程度大きくしておく。

【００６６】そして、このようなコレット４によりベア
チップ２を吸引して保持すれば、ベアチップ２にダメー
ジを与えることなく、そのベアチップ２を確実に保持し
つつ、例えば数十ｋｇｆ程度（数百Ｎ程度）の大きな力
でベアチップ２をコンタクトシート３に押圧することが
できる。

【００６７】さらに、コレット４は、図７の（Ｂ）に示
すように、吸着面４２の周囲に、コレット枠部４３を備
えている。そして、図３に示すように、このコレット枠
部４３の高さｈ１（吸着面４２からコレット枠部４３の
先端までの高さ）は、ベアチップ２の背面から電極パッ
ド２１の先端までの高さＨ１と同等になっている。この
実施形態では、コレット枠部３２の高さｈ１を、例えば
１ｍｍ程度とし、その厚さを例えば０．４ｍｍ程度とし
ている。

【００６８】また、図６に示すように、ベアチップ２の
電極パッド２１上にはんだバンプ２２が形成され、電極
パッド２１とはんだバンプ２２とが外部突起端子２０を
構成している場合もある。この場合には、このコレット
枠部４３の高さｈ２を、ベアチップ２の背面から外部突
起端子２０の先端（すなわち、はんだバンプ２２の先
端）までの高さＨ２と同等にすると良い。

【００６９】次に、図８を参照して、コレット枠部４３
を設けたことによる効果について説明する。図８の
（Ａ）は、コレット枠部４３を設けなかった場合のコン
タクトシート３の変形の様子を示す断面図である。ま
た、図８の（Ｂ）は、コレット枠部４３を設けた場合の
コンタクトシート３の変形の様子を示す断面図である。
なお、図８では、電極パッド２１の図示を省略してい
る。

【００７０】コレット枠部４３を設けずに、コンタクト
シート３にベアチップ２を押圧すると、ベアチップ２が
押圧された領域のコンタクトシート部分だけが変形す
る。半導体チップが押圧されてコンタクトシート３が変
形すると、いったん押圧された領域の外周のコンタクト
シート部分が、力のかかっていない方へ逃げるという現
象が発生する。そして、図８の（Ａ）の破線Ｓで示す外
周部分の金属線３５も、押圧の際、実線ｂに示すように
いったん傾く。金属線３５がこのように傾いたままなら
ば、金属線３５の先端部分が半田ボール２２に突刺さる
ことにより、この先端部分と半田ボール２２との良好な
導通が得られる。しかしながら、実際には、Ｓで示す部
分の金属線は力の加わっていない部分、かつ、元の金属
線の傾きに戻るため、この金属線３５の傾きも、破線ａ
で示す位置まで復元する。このため、この金属線３５の
先端部分は、はんだボール２２上を滑ってしまう。その
結果、金属線３５の先端部分がはんだボール２２に突刺
さっている場合に比べて、この先端部分とはんだボール
２２との間の電気抵抗が大きくなり、最外周のはんだボ
ール２２と接続パッド１２との導通が不十分となるおそ
れがある。

【００７１】これに対して、コレット枠部４３を設けて
おけば、コンタクトシート３にベアチップ２を押圧した
場合、図８の（Ｂ）に示すように、ベアチップ２の接触
領域の周囲も、コレット枠部４３により押圧される。そ
の結果、最外周のはんだボール２２の周辺で、金属線３
５の滑りが発生することを抑制することができる。これ
により、特に最外周のはんだボール２２と接続パッド１
２とを確実に導通させることができる。

【００７２】なお、コンタクトシート３は、図９に示す
ように、その周囲をシート押え枠１３に接着して固定し
ておくと良い。このようにすれば、コンタクトシート３
を確実に固定しておくことができる上、コンタクトシー
ト３をシート押え枠１３ごと容易に交換することができ
る。

【００７３】次に、図１０のフローチャートを参照し
て、本発明の半導体チップ又はパッケージ検査方法の一
例として、ベアチップ検査方法の例について説明する。
ベアチップ検査にあたっては、まず、コレット４によ
り、ベアチップ２を検査用ボード１に仮実装する（図１
０のステップＳ１）。

【００７４】ここで、図１１を参照して、ベアチップ２
をコレット４で保持するまでのベアチップ２の扱いにつ
いて説明する。なお、図１１の（Ａ）〜（Ｅ）では、ベ
アチップ２等の構成を模式的に示しているに過ぎず、ベ
アチップ２などの寸法や形状は、必ずしも正確ではな
い。

【００７５】まず、トレイ８に収納されて供給された検
査対象のベアチップ２を、ピックアップ用コレット７で
一つずつピックアップする（図１１の（Ａ））。ここで
は、ベアチップ２を、外部突起端子が形成された素子面
を上側にして、トレイ８に収納している。このため、ピ
ックアップ用コレット７の表面には、シリコン製のラバ
ー７１が設けられている。

【００７６】そして、このラバー７１にベアチップ２の
外部突起端子を吸着することにより、ベアチップ２をト
レイ８からピックアップする（図１１の（Ｂ））。続い
て、ベアチップ２を吸着したピックアップ用コレット７
を反転させる（図１１の（Ｃ））。

【００７７】次に、ベアチップ２をコレット４の吸着面
４２の中央に吸着するために、カメラ９によって、ベア
チップ２の外形を認識する（図１１の（Ｄ））。続い
て、ピックアップされたベアチップ２にコレット４の吸
着面を接触させ、コレット４の吸引孔４１内を負圧とす
ることにより、ベアチップ２の素子面の背面側をコレッ
ト４の吸着面４２に吸着させる（図１１の（Ｅ））。こ
こで、図１２に、ベアチップ２を吸着により保持したコ
レット４の底面を示す。図１２に示すように、ベアチッ
プ２は、コレット４の底面の中央に、素子面を表にして
保持されている。

【００７８】次に、検査用ボード１に対する、ベアチッ
プ２を保持したコレット４の位置の補正する。そのため
に、図１３の（Ａ）に示すように、先ず、カメラ６０
で、検査用ボード１側の位置合せ用マーク１４（図２参
照）を認識する。検査用ボード１側では、図２に示すよ
うに、正方形のベアチップ搭載領域１１の周囲であっ
て、ベアチップ搭載領域１１のほぼ対角線上に位置する
二箇所に丸印の位置合わせマーク１４を設けている。

【００７９】続いて、別のカメラ（図示せず）で、ベア
チップ２側の位置合せ用マーク２４（図１２参照）を認
識する。ベアチップ２側では、図１１に示すように、ベ
アチップ２の電極パッド形成領域２１の周囲であって、
正方形のベアチップ２の素子面のほぼ対角線上に位置す
る二箇所に丸印の位置合わせマーク２４を設けている。

【００８０】そして、認識結果に応じて、検査用ボード
１に対するコレット４の位置を補正することにより、検
査用ボード１に対するベアチップ４の位置を補正する。
具体的には、微動装置等の位置補正手段（図示せず）に
より、コレット４の水平面内での位置及び回転角度を補
正する。なお、この位置補正手段としては、例えば、半
導体チップの実装時用いられる装置をそのまま利用する
ことができる。

【００８１】また、異方性導電シート３においては、図
４の（Ａ）に示したように、金属線３５は、シリコーン
の絶縁性樹脂膜３０を斜めに貫通している。このため、
仮実装の際には、この金属線３５の傾斜方向及び傾斜量
に合せて、コレット４の水平面内の位置をオフセットさ
せて位置合わせを行う。

【００８２】このようにすれば、ベアチップ２と検査用
ボード１それぞれの位置合わせ用のマークを認識して、
確実な仮実装を行うことができる。なお、位置合せ用マ
ーク１４又は２４を認識する段階では、コレット４を、
検査用ボードのベアチップ搭載領域１１の真上に位置さ
せていなくとも良い。

【００８３】そして、図１３の（Ｂ）に示すように、コ
レット４により、ベアチップ２を検査用ボード１の接続
パッド１２上に敷設されたコンタクトシート３に押圧す
る。すなわち、カメラを除いた後、コレット４を垂直に
降下させて、ベアチップ２をコンタクトシート３に押圧
し、ベアチップ２の電極パッド２１とベアチップ搭載領
域１１の接続パッド１２とを導通させて、ベアチップ２
を検査用ボード１に仮実装する。

【００８４】次に、ベアチップ２を検査用ボード１に仮
実装した状態で、検査用ボード１を介して、ベアチップ
２に検査用信号の入出力を行う。検査用ボード１には、
ベアチップ２以外の電子部品６が全て実装されている。
このため、ベアチップ２以外の電子部品６の点数の多少
や配置パタンによらず、検査用ボード１の外部接続端子
１５（図２参照）だけから検査用信号を入出力させるこ
とができる。したがって、実装部品点数が増えると電極
ピン数が増えて検査コストが上昇した従来のピン方式の
場合に比べて、検査コストを低減して実装基板の生産コ
ストの低減を図ることができる。

【００８５】その上、この検査方法においては、他の電
子部品が全て搭載済みの製品用の実装基板を流用した検
査用ボード１に、ベアチップ２を仮実装して検査を行っ
ている。このため、ベアチップ２の検査条件を、ベアチ
ップ２を製品用の実装基板に実装した場合の条件と実質
的に同等とすることができる。このため、信頼性の高い
検査を行うことができる。

【００８６】また、この検査方法では、ベアチップ２と
検査用ボード１との間には、コンタクトシート３を挿入
しているだけある。このため、ベアチップ２と検査用ボ
ード１との間の検査用信号の伝送経路の長さを、従来の
ソケット方式の場合の長さよりも短くすることができ
る。その結果、例えば１００〜２００ＭＨｚ程度の高周
波信号をやり取りして高速動作する半導体チップについ
ても、信頼性の高い検査を行うことができる。

【００８７】そして、検査の結果に基づいて、ベアチッ
プ２が良品か不良品かを判断する（図１０のステップＳ
３）。ベアチップ２が不良品であると判断された場合に
は、その不良ベアチップ２のみが廃棄される（図１０の
ステップＳ４）。すなわち、プリント配線基板１０まで
一緒に廃棄する必要は無い。したがって、ベアチップ２
の搭載された実装基板の生産コストの低減を図ることが
できる。

【００８８】一方、ベアチップ２が良品であると判断さ
れた場合には、コレット４の吸引を解除して、その良品
ベアチップ２を所定の良品トレイ（図示せず）に収納す
る。この場合、良品トレイには、ベアチップ２は、その
素子面を下側にして収納される。なお、本実施形態で
は、ベアチップ２の検査工程と、製品用のプリント配線
板への電子部品の搭載工程とを、並行して行うことがで
きる。このため、実装基板の生産効率の向上を図ること
ができる。

【００８９】次に、良品ベアチップ２の実装工程におい
て、製品用の実装基板に実装する（図１０のステップ
５）。検査により良品と判定されたベアチップ２を製品
用の実装基板に実装する方法は、従来公知の方法で良
い。例えば、良品トレイに収納されたベアチップ２の背
面をそのまま、ピックアップ用コレット（図示せず）で
吸着し、チップ認識及び製品基板認識により位置補正を
行うと良い。そして、ベアチップ２をフリップチップ実
装し、ベアチップ２と実装基板との間を樹脂封止すると
良い。さらに、このようにしてベアチップ２が実装され
た実装基板は、完成後のボード検査を経て、製品として
出荷されたり、装置に組み込まれたりされる。

【００９０】このように、実装前に半導体チップを検査
できるので、実装基板の製造にあたり、半導体チップの
検査工程と、プリント配線板への電子部品の搭載工程と
を並行して行うことができる。その結果、実装基板の生
産効率の向上を図ることができる。そして、本発明によ
れば、半導体チップの検査にあたり半導体チップの品種
ごとに別個に検査装置を必要とせず、生産コストの低減
を図ることができる。

【００９１】上述した実施の形態においては、本発明を
特定の条件で構成した例について説明したが、本発明
は、種々の変更を行うことができる。例えば、上述した
実施の形態においては、フリップチップ実装用のベアチ
ップを検査対象とした例について説明したが、本発明で
は、検査対象はベアチップに限定されない。例えば、本
発明は、図１４に示すように、ＢＧＡ２５等のパッケー
ジの検査にも用いて好適である。

【００９２】また、本発明は、外部突起電極が、０．３
ｍｍピッチ以下の微細ピッチであって、かつ、２０００
ピン以上の超多ピンとして設けられている半導体チップ
や狭ピッチＢＧＡ等のパッケージの検査に特に好適であ
る。

【００９３】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、検査用基板に半導体チップ又はパッケージを仮
実装して半導体チップ等の検査を行うことができる。こ
のため、製品用の実装基板を構成するプリント配線板に
実装する前に、半導体チップ等を検査することができ
る。その結果、半導体チップ等に不良が発見された場合
には、その半導体チップ等のみを廃棄すれば良く、プリ
ント配線基板まで一緒に廃棄する必要がない。したがっ
て、半導体チップ等の搭載された実装基板の生産コスト
の低減を図ることができる。

【００９４】さらに、本発明によれば、検査用基板とし
て、製品用の実装基板に使用されるものをそのまま利用
することができる。このため、本発明では、検査対象の
半導体チップ等の種類が何であれ、製品用の実装基板と
別個の特別な検査用冶具をわざわざ設計、製造する必要
はない。そして、検査用基板以外には、検査対象の半導
体チップ等の素子面の寸法に合せた異方性導電シートを
用意するだけで済む。

【００９５】これに対して従来のソケット方式では、上
述したように、一種類のソケットで検査できる半導体チ
ップの品種が、外部端子数及び配置パタンが互いに同一
のものに限定される。このため、多品種の半導体チップ
を検査するには、多種類のソケットが必要であった。し
たがって、本発明によれば、従来のソケット方式の場合
に比べて、半導体チップ等の検査コストを低減し、その
半導体チップ等を搭載した実装基板の生産コストの低減
を図ることができる。

【００９６】その上、本発明によれば、検査用基板に
は、検査対象の半導体チップ等以外の全ての電子部品
が、製品用の実装基板と同様に実装されている。このた
め、本発明では、電子部品の点数の多少や配置パタンに
よらず、検査用基板の外部端子から検査用信号を入出力
させて検査を行うことができる。したがって、実装部品
点数が増えると電極ピン数が増えて検査コストが上昇し
た従来のピン方式の場合に比べて、検査コストを低減し
て実装基板の生産コストの低減を図ることができる。

【００９７】また、本発明では、他の電子部品が全て搭
載済みの製品用の実装基板を流用した検査用基板に、半
導体チップ又はパッケージを仮実装して検査を行う。こ
のため、半導体チップ等の検査条件を、半導体チップ等
を製品用の実装基板に実装した場合の条件と実質的に同
等とすることができる。このため、信頼性の高い検査を
行うことができる。

【００９８】特に、半導体チップ等と検査用基板との間
には、異方性導電シートを挿入しているだけなので、半
導体チップ等と検査用基板との間の検査用信号の伝送経
路の長さを、ソケット方式の場合の長さよりも短くする
ことができる。このため、本発明によれば、高周波信号
をやり取りして高速動作する半導体チップ等について
も、信頼性の高い検査を行うことができる。

【００９９】また、本発明の半導体チップ又はパッケー
ジ検査装置を用いれば、実装前に半導体チップ等を検査
できるので、実装基板の製造にあたり、半導体チップ等
の検査工程と、プリント配線板への電子部品の搭載工程
とを並行して行うことができる。その結果、実装基板の
生産効率の向上を図ることができる。

【図面の簡単な説明】

【図１】実施形態における半導体チップ検査装置の検査
用ボードの平面図である。

【図２】実施形態における半導体チップ検査装置の構成
を説明するための断面図である。

【図３】半導体チップ検査装置の要部拡大図である。

【図４】（Ａ）、（Ｂ）及び（Ｃ）は、異方性導電シー
トの断面図である。

【図５】（Ａ）、（Ｂ）及び（Ｃ）は、他の異方性導電
シートの断面図である。

【図６】半導体チップ検査装置の要部拡大図である。

【図７】（Ａ）は、コレットの上面図であり、（Ｂ）
は、コレットの底面図である。

【図８】（Ａ）及び（Ｂ）は、コレット枠部の役割を説
明するための要部断面図である。

【図９】シート押さえ枠に異方性導電シートの周囲を固
定した場合の説明図である。

【図１０】半導体チップ検査方法を説明するためのフロ
ーチャートである。

【図１１】（Ａ）〜（Ｅ）は、仮実装のためのベアチッ
プの保持工程を説明するための工程図である。

【図１２】ベアチップを保持したコレットの底面図であ
る。

【図１３】（Ａ）は、仮実装の際の位置補正工程を説明
するための断面図であり、（Ｂ）は、仮実装工程を説明
するための断面図である。

【図１４】ＧＢＡを検査する場合の断面図である。

【図１５】従来のピン方式による半導体チップの検査方
法を説明するための断面図である。

【図１６】従来のベアチップテスト用のソケットの断面
図である。

【符号の説明】

１検査用ボード２ベアチップ３、３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆコンタクト
シート４コレット５ステージ６電子部品７ピックアップ用コレット８トレイ９カメラ１０プリント配線板１１ベアチップ搭載領域１２接続パッド１３シート押え枠１４位置合せ用マーク１５外部接続端子２０外部突起端子２１電極パッド２２はんだバンプ２４位置合せ用マーク２５ＢＧＡ３０絶縁性樹脂膜（シリコーンシート）３１絶縁膜３２開口部３３、３４導電部材３４ａ凹部３５金属線４１吸引孔４２吸着面４３コレット枠部５１上面５２凹部６０カメラ７１ラバー１０３電極パッド１０４電極ピン１０５ガイドブロック２００ソケット２０１バンプ２０３異方性導電シート２１０ソケット本体２１１出力ピン２１２接続パッド２２０蓋

───────────────────────────────────────────────────── フロントページの続き (72)発明者井上博文東京都港区芝五丁目７番１号日本電気株式会社内 (72)発明者伊藤裕生東京都港区芝五丁目７番１号日本電気株式会社内 (72)発明者深澤佳人東京都港区芝五丁目７番１号日本電気株式会社内Ｆターム(参考） 2G003 AA07 AF06 AG07 AG08 AG12 AG16 AH05 AH07 2G011 AA01 AA16 AB06 AB07 AB08 AC06 AC32 AE03 AF07 4M106 AA02 AA04 AD26 AD30 BA14 CA01 DD30 DJ33

Claims

【特許請求の範囲】

【請求項１】フェースダウンボンディングにより実装
される半導体チップ又はパッケージが未実装である点を
除き、製品用の実装基板と同一の構造を有する検査用基
板と、前記検査用基板上の半導体チップ又はパッケージの搭載
領域に敷設する、横方向で絶縁性となっている異方性導
電シートと、検査対象の半導体チップ又はパッケージを保持し、当該
半導体チップ又はパッケージの検査のために、当該半導
体チップ又はパッケージを前記異方性導電シートに押圧
し、当該半導体チップ又はパッケージの外部突起端子
と、前記搭載領域の接続端子とを導通させて、当該半導
体チップ又はパッケージを前記検査用基板に仮実装する
保持冶具とを備えたことを特徴とする半導体チップ又は
パッケージ検査装置。
【請求項２】前記異方性導電シートは、絶縁性樹脂膜と、前記半導体チップ又はパッケージの外部突起端子の配置
ピッチと同等以下の間隔で、当該絶縁性樹脂膜を貫通す
る細線状の導電部材とにより構成されることを特徴とす
る請求項１記載の半導体チップ又はパッケージ検査装
置。
【請求項３】前記異方性導電シートは、前記半導体チップ又はパッケージの外部突起端子の配置
パタンに対応する配置パタンで開口部を設けた絶縁膜
と、当該開口部を貫通し、前記絶縁膜の両面側に突起した導
電部材とにより構成されることを特徴とする請求項１記
載の半導体チップ又はパッケージ検査装置。
【請求項４】前記保持冶具は、前記半導体チップ又は
パッケージを保持するため、前記半導体チップ又はパッ
ケージの前記外部突起端子が設けられた面の背面側を吸
着するための吸着面と、前記吸着面に開口した吸引孔とを備えたことを特徴とす
る請求項１、２又は３記載の半導体チップ又はパッケー
ジ検査装置。
【請求項５】前記保持冶具は、前記吸着面の周囲に枠
部を備え、前記吸着面から前記枠部の先端までの高さを、前記半導
体チップ又はパッケージの背面から前記外部突起端子の
先端までの高さと同等としたことを特徴とする請求項４
記載の半導体チップ又はパッケージ検査装置。
【請求項６】前記検査用基板と前記保持冶具に保持さ
れた半導体基板との間に一時的に挿入され、前記検査用
基板及び前記半導体チップ又はパッケージにそれぞれ付
された実装用の位置合せ用マークの位置を認識し、認識
結果を出力する位置認識手段と、前記認識結果に応じて、前記検査用基板に対する保持冶
具の位置を補正する位置補正手段とを備えたことを特徴
とする請求項１〜５のいずれかに記載の半導体チップ又
はパッケージ検査装置。
【請求項７】フェースダウンボンディングにより実装
される半導体チップ又はパッケージが未実装である点を
除き、製品用の実装基板と同一の構造を有する検査用基
板の半導体チップ又はパッケージの搭載領域に、横方向
で絶縁性となっている異方性導電シートを敷設してお
き、検査対象の半導体チップ又はパッケージを保持し、当該
半導体チップ又はパッケージを前記異方性導電シートに
押圧し、当該半導体チップ又はパッケージの外部突起端
子と、前記搭載領域の接続端子とを導通させて、当該半
導体チップ又はパッケージを前記検査用基板に仮実装
し、仮実装した状態で、前記検査用基板を介して、前記半導
体チップ又はパッケージに検査用信号の入出力を行い、前記検査用信号の入出力結果に基づいて、前記半導体チ
ップ又はパッケージが良品であるか不良品であるかを判
断することを特徴とする半導体チップ又はパッケージ検
査方法。
【請求項８】前記半導体チップ又はパッケージを前記
検査用基板に仮実装するにあたり、前記半導体チップ又はパッケージの前記外部突起端子が
設けられた面の背面側を保持冶具に吸着させ、前記保持冶具により、前記半導体チップ又はパッケージ
を前記異方性導電シートに押圧させることを特徴とする
請求項７記載の半導体チップ又はパッケージ検査方法。
【請求項９】前記保持冶具の前記吸着面の周囲に枠部
を設け、前記吸着面から前記枠部の先端までの高さを、前記半導
体チップ又はパッケージの背面から前記外部突起端子の
先端までの高さと同等とし、前記半導体チップ又はパッケージを前記異方性導電シー
トに押圧させる際に、前記枠部の先端によっても、前記
異方性導電シートを押圧させることを特徴とする請求項
８記載の半導体チップ又はパッケージ検査方法。
【請求項１０】前記半導体チップ又はパッケージを前
記異方性導電シートに押圧するにあたり、前記検査用基板及び前記半導体チップ又はパッケージに
それぞれ付された実装用の位置合せ用マークの位置を認
識し、認識結果に応じて、前記検査用基板に対する前記半導体
チップ又はパッケージを保持した保持冶具の位置を補正
することを特徴とする請求項７、８又は９記載の半導体
チップ又はパッケージ検査方法。