KR100689218B1 - 볼 그리드 어레이형 디바이스 및 이의 패키징 방법 - Google Patents

볼 그리드 어레이형 디바이스 및 이의 패키징 방법 Download PDF

Info

Publication number
KR100689218B1
KR100689218B1 KR1020040058459A KR20040058459A KR100689218B1 KR 100689218 B1 KR100689218 B1 KR 100689218B1 KR 1020040058459 A KR1020040058459 A KR 1020040058459A KR 20040058459 A KR20040058459 A KR 20040058459A KR 100689218 B1 KR100689218 B1 KR 100689218B1
Authority
KR
South Korea
Prior art keywords
grid array
ball grid
test
pads
bonding pads
Prior art date
Application number
KR1020040058459A
Other languages
English (en)
Other versions
KR20060009770A (ko
Inventor
정완교
Original Assignee
주식회사 애트랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 애트랩 filed Critical 주식회사 애트랩
Priority to KR1020040058459A priority Critical patent/KR100689218B1/ko
Priority to TW094122507A priority patent/TW200604530A/zh
Priority to CNA2005100840397A priority patent/CN1728376A/zh
Priority to US11/180,799 priority patent/US20060017176A1/en
Publication of KR20060009770A publication Critical patent/KR20060009770A/ko
Application granted granted Critical
Publication of KR100689218B1 publication Critical patent/KR100689218B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 볼 그리드 어레이형 디바이스 및 이의 패키징 방법을 공개한다. 이 볼 그리드 어레이형 디바이스는 회로 소자의 입출력 단자와 전기적으로 연결되는 복수개의 본딩 패드들과, 상기 본딩 패드에 대응되며, 상기 대응되는 본딩 패드와 전기적으로 연결되는 복수개의 테스트용 패드들을 구비하는 것을 특징으로 한다. 따라서 저성능의 테스트 시스템으로도 볼 그리드 어레이형 디바이스의 정확한 전기 특성 테스트를 수행할 수 있도록 하여 전기 특성 테스트의 비용 및 볼 그리드 어레이형 디바이스의 생산 원가를 감소시키는 효과를 제공한다. 또한 별도의 테스트 패드를 통해 범프 볼을 생성시키기 전에 전기 특성 테스트를 수행하고, 양품의 볼 그리드 어레이형 디바이스에 대해서만 범프 볼을 생성시켜 줄 수 있도록 하여 생산 원가 낭비를 방지하여 준다.

Description

볼 그리드 어레이형 디바이스 및 이의 패키징 방법{ball grid array package}
도 1은 종래의 기술에 따른 볼 그리드 어레이형 디바이스를 도시한 도면
도 2는 일반적인 테스트 시스템을 도시한 도면.
도 3은 본 발명의 제 1 실시예에 따른 볼 그리드 어레이형 디바이스를 도시한 도면
도 4는 본 발명의 제 2 실시예에 따른 볼 그리드 어레이형 디바이스를 도시한 도면
도 5는 본 발명의 제 3 실시예에 따른 볼 볼 그리드 어레이형 디바이스를 도시한 도면
본 발명은 볼 그리드 어레이형 디바이스에 관한 것으로, 특히 전기 특성 테스트를 용이하게 할 수 있도록 하는 볼 그리드 어레이형 디바이스 및 이의 패키징 방법에 관한 것이다.
디바이스 또는 각종 조립 제품은 기능의 구현 및 성능 테스트를 수행하기 위 한 입출력 단자가 너무 많아 입출력 단자를 리드 프레임으로 구현하기가 어렵거나, 패키지의 크기가 초소형화되어야 하면 입출력 단자를 범프 볼(bump ball)(또는 솔더 볼(sloder ball))로 구현한다.
이와 같이 입출력 단자를 범프 볼로 구현하는 기술은 일반적으로 볼 그리드 어레이 패키징 기술이라 지칭되고, 볼 그리드 어레이 패키징 기술을 통해 패키징을 수행하는 디바이스는 볼 그리드 어레이형 디바이스로 지칭된다.
도 1은 종래의 기술에 따른 볼 그리드 어레이형 디바이스를 나타낸 도면으로, 볼 그리드 어레이형 디바이스는 복수개의 회로소자들(미도시)을 구비하고 회로소자의 입출력 단자가 매트릭스 형태로 배치되는 다이(1), 입출력 단자의 상부면에 배치되어 입출력 단자와 전기적으로 연결되는 복수개의 본딩 패드(2), 본딩 패드의 상부면에 생성되어 본딩 패드(2)와 전기적으로 연결되는 복수개의 범프 볼(3)로 구성된다.
그리고 도 1의 구성을 가지는 볼 그리드 어레이형 디바이스는 다음의 과정을 거쳐 패키징된다.
먼저, 다이(1)의 제작이 완료되면, 전도성을 가지는 본딩 패드(2)를 회로 소자의 입출력 단자의 상부면에 배치하여, 회로 소자의 입출력 단자와 본딩 패드(2)를 전기적으로 연결한다.
그리고 본딩 패드(2)의 상부면에 전도성을 가지는 범프 볼(3)을 생성특성 테스트하여, 볼 그리드 어레이형 디바이스의 패키징을 완료한다.
이와 같이 패키징되는 볼 그리드 어레이형 디바이스는 사용자에 제공되기 전 또는 다른 공정을 수행하기 전에 양품 여부를 확인하기 위한 전기 특성 테스트를 거치게 된다. 이 전기 특성 테스트는 테스트 시스템(또는 테스터)을 이용하여 볼 그리드 어레이형 디바이스 패키지의 전기 특성 테스트를 수행하여 준다.
도 2는 일반적인 테스트 시스템을 도시한 도면이다.
도면에 도시된 바와 같이, 테스트 시스템은 범프 볼(3)과 대응되는 배치형태와 범프 볼(3)보다 작은 직경을 가지며 범프 볼의 상부면에 접촉되는 복수개의 테스트 핀(4)과, 복수개의 테스트 핀(4)을 통해 복수개의 범프 볼(3)과의 전기적 접촉이 수행되면, 범프 볼(3)에 신호를 인가한 후 범프 볼(3)을 통해 출력되는 신호를 분석하여 실질적인 전기 특성 테스트를 수행하는 테스트 카드(5)로 구성된다.
이와 같은 구성을 가지는 테스트 시스템의 테스트 핀(4)은 범프 볼(3) 배치 형태에 대응되는 배치 형태를 가지며, 범프 볼(3)의 상부면에 수직적으로 접촉된다.
그러나 볼 그리드 어레이형 디바이스의 범프 볼(3)은 둥근 형태를 가지는 것으로 범프 볼(3)의 접촉 영역은 매우 협소하다.
이에 테스트 시스템의 테스트 핀(4)이 범프 볼(3)에 대해 정확한 각도로 접촉되지 않으면, 프로브 핀(4)은 범프 볼(3)의 측면으로 미끄러지게 되어, 프로브 핀(4) 및 범프 볼(3)이 손상되는 문제가 발생하게 된다.
또한, 범프 볼(3)을 생성함에 있어 범프 볼들(3)간에는 높이 공차가 발생할 수 있는데 반해, 테스트 핀(4)은 항상 균일한 높이를 가지므로, 범프 볼(3)과 프로브 핀(4)간의 높이 공차로 인한 오버킬(overkill)이 발생할 수 있다.
즉, 범프 볼(3)과 프로브 핀(4)간의 높이 공차가 발생한 경우, 범프 볼(3)에 대응되는 회로 소자는 정상적으로 동작하여 신호를 인가받으나(또는 출력하나) 범프 볼(3)이 프로브 핀(4)에 접촉되지 못함으로서, 테스트 시스템이 범프 볼(3)에 대응되는 회로 소자가 오동작 한다고 판단하게 된다.
종래의 기술에서는 도 2에 도시된 테스트 시스템의 문제점을 해결하기 위해, 테스트 핀(4)의 접촉면을 넓게 하여 범프 볼(3)에 대한 접촉 영역을 확장시킴과 동시에 프로브 핀(4)에 스프링을 결합시켜 테스트 핀(4)과 범프 볼(3)간의 높이 공차의 상관없이 테스트 핀(4)과 범프 볼(3)이 안정적으로 접촉되게 한다.
그러나 상기와 같은 구성을 가지는 테스트 핀을 구비하는 테스트 시스템을 생산하기 위해서는 보다 많은 생산 원가와 보다 복잡한 생산 절차를 필요로 하게 된다.
따라서 테스트 시스템의 생산 비용이 증가하게 되고, 이를 이용하여 전기 특성 테스트를 수행하는 볼 그리드 어레이형 디바이스의 테스트 비용도 증가하게 되어, 결과적으로는 볼 그리드 어레이형 디바이스의 생산 원가가 증가하는 문제가 발생한다.
또한 볼 그리드 어레이형 디바이스의 생산 원가 낭비를 최소화하기 위해 본딩 패드 배치 상태에서 전기 테스트를 수행하고, 양품으로 판명난 볼 그리드 어레이형 디바이스에 대해서만 범프 볼을 생성시켜주고자 하는 방안이 제시되기도 하였으나, 본딩 패드에 테스트 핀을 접촉 시킨 경우, 본딩 패드가 마모되어 본딩 패드와 범프 볼간에 접촉이 불안정하게 되는 문제가 발생하였다.
이에 종래의 기술에서는 항상 범프 볼이 생성하고 난 후에, 볼 그리드 어레이형 디바이스의 전기 특성을 테스트하여 줄 수밖에 없었다.
본 발명의 목적은 테스트를 위한 전기적 테스트를 수행하기 위한 별도의 패드를 구비하여, 저성능의 테스트 시스템으로도 정확한 전기 특성 테스트를 수행할 수 있도록 하는 볼 그리드 어레이형 디바이스 및 이의 패키징 방법을 제공하는 것이다.
본 발명의 목적은 범프 볼 생성 여부와 상관없이 전기 특성 테스트를 수행할 수 있도록 하여 생산 비용의 낭비를 최소화하는 볼 그리드 어레이형 디바이스 및 이의 패키징 방법을 제공하는 것이다.
상기의 목적들을 달성하기 위한 본 발명의 볼 그리드 어레이형 디바이스는 회로 소자의 입출력 단자와 전기적으로 연결되는 복수개의 본딩 패드들과, 상기 본딩 패드에 대응되며, 상기 대응되는 본딩 패드와 전기적으로 연결되는 복수개의 테스트용 패드들을 구비하는 하는 것을 특징으로 한다.
상기의 목적들을 달성하기 위한 본 발명의 볼 그리드 어레이형 디바이스의 패키징 방법은 복수개의 본딩 패드들을 복수개의 회로 소자들의 입출력 단자에 대응되도록 배치하는 본딩 패드 배치 단계와, 상기 복수개의 본딩 패드들에 대응되는 상기 복수개의 테스트 패드들을 배치하고, 상기 본딩 패드와 상기 본딩 패드에 대응되는 상기 테스트 패드를 전기적으로 연결하는 테스트 패드 배치 단계를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 볼 그리드 어레이형 디바이스 및 이의 패키징 방법을 설명하면 다음과 같다.
도 3은 본 발명의 제 1 실시예에 따른 볼 그리드 어레이형 디바이스를 나타낸 도면으로, 도 1에 나타낸 구성요소와 동일한 도 3의 구성요소는 도 1과 동일 부호로 나타내었다.
계속하여 도면을 참조하면, 볼 그리드 어레이형 디바이스는 복수개의 회로소자들(미도시)을 구비하고, 회로소자의 입출력 단자가 매트릭스 형태로 배치되는 다이(1), 입출력 단자의 상부면에 배치되어 입출력 단자와 전기적으로 연결되는 복수개의 본딩 패드(2), 본딩 패드의 상부면에 생성되어 본딩 패드(2)와 전기적으로 연결되는 복수개의 범프 볼(3), 대응되는 본딩 패드(2)에 인접하여 배치되는 복수개의 테스트용 패드(6), 및 본딩 패드(2)와 본딩 패드에 대응되는 테스트용 패드(6)를 전기적으로 연결하기 위한 복수개의 라인(7)으로 구성된다.
이러한 구성을 가지는 볼 그리드 어레이형 디바이스는 다음의 과정을 거쳐 패키징된다.
먼저, 다이(1)의 제작이 완료되면, 본딩 패드들(2)을 회로 소자의 입출력 단자들과 대응되도록 배치하여, 본딩 패드(2)와 이에 대응되는 회로 소자의 입출력 단자를 전기적으로 연결한다.
본딩 패드의 배치가 완료되면, 본딩 패드에 대응되는 테스트 패드를 본딩 패드에 인접하여 배치하고, 본딩 패드와 본딩 패드에 대응되는 테스트 패드를 연결하 기 위한 라인들을 배치한다.
그리고 본딩 패드의 상부면에 범프 볼을 생성하여 볼 그리드 어레이형 디바이스의 패키징을 완료한다.
결과적으로 도 3의 볼 그리드 어레이형 디바이스의 테스트 패드들은 회로 소자의 입출력 단자들의 배치형태에 대응되어 매트릭스 형태를 가지게 된다.
도 4는 본 발명의 제 2 실시예에 따른 볼 그리드 어레이형 디바이스를 도시한 도면으로 도 3에 나타낸 구성요소와 동일한 구성요소는 도 3과 동일 부호로 나타낸다.
계속하여 도면을 참조하면, 볼 그리드 어레이형 디바이스는 복수개의 회로소자들(미도시)을 구비하고, 회로소자의 입출력 단자가 매트릭스 형태로 배치되는 다이(1), 입출력 단자의 상부면에 배치되어 입출력 단자와 전기적으로 연결되는 복수개의 본딩 패드(2), 본딩 패드의 상부면에 생성되어 본딩 패드(2)와 전기적으로 연결되는 복수개의 범프 볼(3), 다이(1)의 가장자리에 일렬 배치되는 복수개의 테스트용 패드(6), 및 본딩 패드(2)와 본딩 패드에 대응되는 테스트용 패드(6)를 전기적으로 연결하기 위한 복수개의 라인(7)으로 구성된다.
이러한 구성을 가지는 볼 그리드 어레이형 디바이스는 다음의 과정을 거쳐 패키징된다.
먼저, 다이(1)의 제작이 완료되면, 본딩 패드들(2)을 회로 소자의 입출력 단자들과 대응되도록 배치하여, 본딩 패드(2)와 이에 대응되는 회로 소자의 입출력 단자를 전기적으로 연결한다.
본딩 패드의 배치가 완료되면, 본딩 패드에 대응되는 테스트 패드를 다이(1)의 가장가리 영역에 일렬 배치하고, 본딩 패드와 본딩 패드에 대응되는 테스트 패드를 연결하기 위한 라인들을 배치한다.
그리고 본딩 패드의 상부면에 범프 볼을 생성하여 볼 그리드 어레이형 디바이스의 패키징을 완료한다.
결과적으로 도 4의 본 발명의 볼 그리드 어레이형 디바이스의 테스트 패드들은 다이의 가장 자리 영역에 일렬 배치된다.
도 5는 본 발명의 제 3 실시예에 따른 볼 그리드 어레이형 디바이스를 도시한 도면으로 도 3에 나타낸 구성요소와 동일한 구성요소는 도 3과 동일 부호로 나타내었다.
계속하여 도면을 참조하면, 본 발명의 볼 그리드 어레이형 디바이스는 복수개의 회로소자들(미도시)을 구비하고, 회로소자의 입출력 단자가 가장자리 영역에 일렬 배치되는 다이(1), 입출력 단자의 상부면에 배치되어 입출력 단자와 전기적으로 연결되는 복수개의 본딩 패드(2), 본딩 패드의 상부면에 생성되어 본딩 패드(2)와 전기적으로 연결되는 복수개의 범프 볼(3), 대응되는 본딩 패드(2)에 인접하여 배치되는 복수개의 테스트용 패드(6), 및 본딩 패드(2)와 본딩 패드에 대응되는 테스트용 패드(6)를 전기적으로 연결하기 위한 복수개의 라인(7)으로 구성된다.
이와 같은 본 발명의 볼 그리드 어레이형 디바이스의 패드 및 범프 볼 배치 방법을 설명하면 다음과 같다.
먼저, 다이(1)의 제작이 완료되면, 본딩 패드들(2)을 회로 소자의 입출력 단 자들과 대응되도록 배치한다.
본딩 패드의 배치가 완료되면, 본딩 패드에 대응되는 테스트 패드를 본딩 패드에 인접하여 배치하고, 본딩 패드와 본딩 패드에 대응되는 테스트 패드를 연결하기 위한 라인들을 배치한다.
그리고 본딩 패드의 상부면에 범프 볼을 생성하여 볼 그리드 어레이형 디바이스의 패키징을 완료한다.
결과적으로 도 5의 본 발명의 볼 그리드 어레이형 디바이스의 테스트 패드들은 다이의 가장 자리 영역에 일렬 배치된다.
상기의 도 3 내지 도 5에서 살펴본 바와 같이 본 발명의 볼 그리드 어레이형 디바이스는 균일한 높이와 넓은 접촉 면적을 가지는 테스트 패드를 구비하고, 테스트 시스템이 이러한 테스트 패드들을 이용하여 전기 특성 테스트를 수행할 수 있도록 하여 준다.
이에 도 2의 일반적인 테스트 시스템으로도 볼 그리드 어레이형 디바이스의 전기 특성 테스트를 정확히 수행할 수 있도록 하여, 전기 특성 테스트의 비용 및 볼 그리드 어레이형 디바이스의 생산 원가를 감소시키는 효과를 제공한다.
또한 별도의 테스트 패드를 통해 볼 그리드 어레이형 디바이스의 전기 특성 테스트를 수행하고, 양품으로 판명난 볼 그리드 어레이형 디바이스에 대해서만 범프 볼을 생성시켜 줄 수 있도록 하여, 불필요한 생산 원가 낭비를 방지하여 준다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 볼 그리드 어레이형 디바이스 및 이의 패키징 방법은 균일한 높이와 넓은 접촉 면적을 가지는 테스트 패드를 구비하고, 테스트 시스템이 이에 접촉하여 전기 특성 테스트를 수행할 수 있도록 한다. 이에 저성능의 테스트 시스템으로도 정확한 테스트가 수행될 수 있도록 하여 전기 특성 테스트의 비용 및 볼 그리드 어레이형 디바이스의 생산 원가를 감소시키는 효과를 제공한다.
또한 별도의 테스트 패드를 통해 범프 볼을 생성시키기 전에 전기 특성 테스트를 수행하여 줄 수 있도록 하여 불필요한 생산 원가 낭비를 방지하여 준다.

Claims (8)

  1. 복수개의 회로소자들의 입출력 단자가 배치되는 다이를 구비하는 볼 그리드 어레이형 디바이스에 있어서,
    상기 회로 소자의 입출력 단자와 전기적으로 연결되어 상기 다이 상에 배치되는 복수개의 본딩 패드들; 및
    상기 본딩 패드에 대응되며, 상기 대응되는 본딩 패드와 전기적으로 연결되어 상기 다이 상에 인접하여 배치되는 복수개의 테스트용 패드들;
    상기 본딩 패드의 상부면에 생성되는 복수개의 범프 볼을 구비하는 것을 특징으로 하는 볼 그리드 어레이형 디바이스.
  2. 제 1 항에 있어서, 상기 복수개의 테스트용 패드들은
    상기 다이의 가장 자리 영역에 일렬로 배치되는 것을 특징으로 하는 볼 그리드 어레이형 디바이스.
  3. 제 1 항에 있어서, 상기 복수개의 테스트용 패드들은
    상기 다이에 매트릭스 형태로 배치되는 것을 특징으로 하는 볼 그리드 어레이형 디바이스.
  4. 삭제
  5. 복수개의 회로소자들의 입출력 단자가 배치되는 다이를 구비하는 볼 그리드 어레이형 디바이스의 패키징 방법에 있어서,
    상기 복수개의 본딩 패드들을 복수개의 회로 소자들의 입출력 단자에 대응되도록 배치하는 본딩 패드 배치 단계; 및
    상기 복수개의 본딩 패드들에 대응되는 상기 복수개의 테스트 패드들을 상기 다이 상에 배치하고, 상기 본딩 패드와 상기 본딩 패드에 대응되는 상기 테스트 패드를 전기적으로 연결하여 상기 다이 상에 인접하여 배치하는 테스트 패드 배치 단계;
    상기 본딩 패드의 배치가 완료되면, 상기 본딩 패드의 상부면에 범프 볼을 생성하는 범프 볼 생성 단계를 구비하는 것을 특징으로 하는 볼 그리드 어레이형 디바이스의 패키징 방법.
  6. 제 5 항에 있어서, 상기 테스트 패드 배치 단계는
    상기 복수개의 테스트 패드들을 상기 매트릭스 형태로 배치하는 것을 특징으로 하는 볼 그리드 어레이형 디바이스의 패키징 방법.
  7. 제 5 항에 있어서, 상기 테스트 패드 배치 단계는
    상기 복수개의 테스트 패드들을 상기 다이의 가장 자리 영역에 일렬 배치하는 것을 특징으로 하는 볼 그리드 어레이형 디바이스의 패키징 방법.
  8. 삭제
KR1020040058459A 2004-07-26 2004-07-26 볼 그리드 어레이형 디바이스 및 이의 패키징 방법 KR100689218B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040058459A KR100689218B1 (ko) 2004-07-26 2004-07-26 볼 그리드 어레이형 디바이스 및 이의 패키징 방법
TW094122507A TW200604530A (en) 2004-07-26 2005-07-04 Bump ball device and placing method thereof
CNA2005100840397A CN1728376A (zh) 2004-07-26 2005-07-12 凸球器件及其放置方法
US11/180,799 US20060017176A1 (en) 2004-07-26 2005-07-13 Bump ball device and placing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040058459A KR100689218B1 (ko) 2004-07-26 2004-07-26 볼 그리드 어레이형 디바이스 및 이의 패키징 방법

Publications (2)

Publication Number Publication Date
KR20060009770A KR20060009770A (ko) 2006-02-01
KR100689218B1 true KR100689218B1 (ko) 2007-03-02

Family

ID=35656288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040058459A KR100689218B1 (ko) 2004-07-26 2004-07-26 볼 그리드 어레이형 디바이스 및 이의 패키징 방법

Country Status (4)

Country Link
US (1) US20060017176A1 (ko)
KR (1) KR100689218B1 (ko)
CN (1) CN1728376A (ko)
TW (1) TW200604530A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9110128B1 (en) * 2008-10-03 2015-08-18 Altera Corporation IC package for pin counts less than test requirements
JP6767789B2 (ja) * 2016-06-29 2020-10-14 ローム株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301866B1 (ko) * 1993-09-30 2001-10-22 페레고스 조지, 마이크 로스 영역 어레이 배선 칩의 tab시험

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301866B1 (ko) * 1993-09-30 2001-10-22 페레고스 조지, 마이크 로스 영역 어레이 배선 칩의 tab시험

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1003018660000 *

Also Published As

Publication number Publication date
KR20060009770A (ko) 2006-02-01
TW200604530A (en) 2006-02-01
CN1728376A (zh) 2006-02-01
US20060017176A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
CN102012470B (zh) 封装基板的电性测试转接板及其方法
KR100370308B1 (ko) 반도체웨이퍼의탐침검사방법
US3803483A (en) Semiconductor structure for testing of metallization networks on insulative substrates supporting semiconductor chips
KR20000062209A (ko) Ｂｇａ 패키지의 전기적 검사를 위한 소켓 및 이를 이용한검사방법
KR100268414B1 (ko) 반도체 장치를 테스트하기 위한 프로브 카드
US6788092B2 (en) Test assembly for integrated circuit package
US20090058447A1 (en) Fault analyzer
KR101003078B1 (ko) 필름형 패키지를 테스트하기 위한 프로브 카드
KR101469222B1 (ko) 반도체 패키지 테스트 소켓용 필름형 컨택부재, 필름형 컨택복합체 및 이를 포함하는 소켓
KR100689218B1 (ko) 볼 그리드 어레이형 디바이스 및 이의 패키징 방법
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
KR20040080739A (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
KR101425606B1 (ko) 반도체 패키지 테스트 소켓용 필름형 컨택복합체의 제조방법
KR101399542B1 (ko) 프로브 카드
JP2004138391A (ja) 半導体装置の製造方法
KR100347863B1 (ko) 프로브 카드
US6867479B2 (en) Method for rewiring pads in a wafer-level package
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
US20120228000A1 (en) Conductive adhesive having multiple curved lead wires therein
KR102484329B1 (ko) 인터포저
JP5126009B2 (ja) 試験方法、試験装置及び半導体装置の製造方法
CN212723204U (zh) 一种测试电路板及测试系统
JP2002252246A (ja) 半導体装置
JP2005241426A (ja) 電子部品検査装置
JPS59208469A (ja) プロ−ブカ−ド

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee