KR100301866B1

KR100301866B1 - 영역 어레이 배선 칩의 tab시험

Info

Publication number: KR100301866B1
Application number: KR1019950702179A
Authority: KR
Inventors: 켄 램
Original assignee: 페레고스 조지, 마이크 로스; 아트멜 코포레이숀
Priority date: 1993-09-30
Filing date: 1994-09-14
Publication date: 2001-10-22
Also published as: US5367763A; JPH08504036A; EP0676091A4; EP0676091B1; DE69411535T2; KR950704838A; DE69411535D1; EP0676091A1; TW282567B; JP2004128476A; US5612514A; WO1995009459A1

Abstract

본 발명은 집적 회로 칩을 외부 패키징 및 회로에 접속하여 그것을 시험하기 위한 방법 및 장치에 관한 것이다. 복수의 전기 도전성 리드선(45)은 테이프 자동화 본딩 방법에 의해 전기 절연성 기판상에 형성된다. 리드선은 주변에 배치된 시험단자(60)로부터 중앙에 배치된 배선 패드(55)로 연장되고, 그 사이에서 칩(15)의 표면(17)의 주변부(32)에 인접해서 배치된 본드 패드(30)와 정렬된다. 리드선은 본드 패드에 접속되고, 접합제(cement)로 캡슬화되며, 기판은 칩 표면에 부착된다. 칩의 전자 특성은 시험 단자를 통해 전기 신호를 채널링함으로써 시험된다. 그 후 리드선은 본드 패드의 주변부 부근에서 분리되고, 시험 단자를 칩으로부터 분리시킨다. 테스트를 거친 칩들은 패드 그리드 어레이내에 정렬될 수 있는 배선 패드를 통하여 패키지(95)의 일치하는 단자(90)에 접속된다. 분리된 후, 전기 절연성 레지스트층(80)은 리드선상에 배치되지만 배선 패드상에는 배치되지 않고, 전기 도전성범프(85)는 패키지 단자와의 접속을 위해 배선 패드상에 증착된다.

Description

[발명의 명칭]

영역 어레이 배선 칩의 TAB 시험

[기술분야]

본 발명은 일반적으로 집적 회로 칩의 패키징에 관한 것으로, 특히 집적 회로 칩을 외부 회로와 접속하여 시험하는 방법 및 장치에 관한 것이다.

[배경기술]

컴퓨터 제품 등의 집적 회로(IC)의 응용에 적합한 경량이고, 박형이며, 저비용의 패키지형 재료에 대한 필요성을 위해 테이프 자동화 본딩(TAB)이라 칭하는 IC 칩을 접속하는 방법이 개발되어 사용되기에 이르렀다. TAB은 35 mm 필름과 외관상 유사한 얇은 가소성 테이프상에 IC 칩용 전기 리드선을 형성하는 단계를 수반한다. 상기 테이프는 전기적으로 절연성이 있고, 상기 리드선은 통상적으로 테이프상에 증착되고 사진 평판식으로 에칭된 얇은 금속층으로 형성된다. 정확하게 형성된 리드선은 칩 표면의 주변부에 인접해서 위치된 집적 회로로부터의 신호 단자와 정렬되어 접착된다. 칩의 신호 단자는 종종 "본드 패드(bond Pad)"라고 칭한다. 상기 리드선은 종종 "패키지" 또는 "어셈블리"라고 칭하는 외부 소자와의 접속을 위해 칩으로부터 바깥쪽으로 연장되어 있다.

TAB에 있어서의 문제점은 리드선이 단면내에서 수천분의 1인치에 불과하고, 리드선이 칩의 신호 단자에 결합되어질 지점에서 테이프로부터 외팔보식(cantilever)으로 구성되는 문제가 있었다. 따라서 이들 소형의 외팔보식으로 구성된 전기 리드선은 패키지에 대해서 칩의 상대적인 위치의 임의의 변화로부터 변형 응력을 받기 쉬운. 칩과 칩의 에지의 패키지간의 기계적인 지지부의 역할밖에 못한다. 그 결과. 리드선은 칩과 패키지가 불량을 일으킬 수 있는 지점에서 파손될 수 있다.

TAB에 있어서의 또 다른 문제점은 리드선이 패키지로의 접착을 위해 칩으로부터 바깥쪽으로 펼쳐져 있어, 이 때문에 칩의 크기에 의해 결정되는 영역보다 더 큰 패키지 영역을 필요로 하게 된다. 보다 작은 패키지에 있어서 정보 능력을 농축하는 것은 종종 바람직하고 전자 분야에서는 장기간 동안 이러한 추세에 있으며, 종래의 TAB 패키지에 있어서 요구되는 것보다 큰 영역 또는 "푸트프린트(footprint)"는 이러한 추세에 장해가 되고 있다.

IC 칩의 패키지로의 전기적 및 기계적 접속의 또 다른 형태는 "플립 칩(filp-chip)" 또는 "제어식 붕괴에 의한 칩 접속(controlled collapse chip connection)"(C4)이라 칭하고, 루이스 에프. 밀러(Lewis F. Miller) 등에게 허여된 미국 특허 제3,401,126호 및 루이스 에프. 밀러에게 허여된 미국 특허 제3,429,047호에 개시되어 있다. C4는 칩의 신호 단자를 패키지상의 대응하는 접속부와 접속하는 칩의 표면상에 땜납 볼을 형성하는 단계를 포함하는데, 상기 땜납 볼은 칩과 패키지간의 전기적 접점 및 기계적 지지부의 양쪽을 제공한다.

플립 칩형 배선과 관련된 한가지 곤란한 점으로는 종종 실리콘으로 형성되는 칩과, 통상적으로 세라믹이나 종래에 인쇄 회로 기판의 형성에 사용되는 재료로 구성되는 패키지에 대하여 열팽창 계수가 크게 상이하다는 것이다. 그 결과, 칩 또는 기판, 또는 양쪽의 온도 변화는 땜납 볼과 칩 또는 기판간의 응력이 유도된다 이것은 땜납 볼 접속에 손상을 가져올 수 있거나 또는 칩의 파손을 일으킬 수 있는 칩내의 응력을 초래할 수도 있다.

플립 칩 배선과 관련된 또 다른 단점은 그들이, 모든 신호 단자가 접속된 상태의 시험을 가능하게 하지 않는 웨이퍼 프로브 시험이나 또는 TAB으로 실행될 수 있는 것과 같은 "번인(burn-in)" 시험과는 상이하고, 칩을 패키지에 부착하기에 앞서 시험할 수 없다는 것이다. 모듈 중에서 어떤 칩이 불량인지를 판정하여 그 칩을 교체하기 보다는 멀티칩의 패키지조차도 그것을 폐기하는 쪽이 보다 경제적일 수있기 때문에, 칩을 패키지에 수용하는 것보다 패키지를 칩에 수용하는 쪽이 적절한 경우가 맡은 것으로 인식되고 있으므로, 이와 같은 문제는 과소 평가되고 있었다.

이 기술에 있어서의 추가의 또 따른 단점은, 다수의 IC 칩은 본드 패드가 칩 표면의 주변부 부근에서 일렬로 형성된 상태로 설계되어 조립되는데 있다. 칩은 500을 초과하는 본드 패드를 가지고 있기 때문에, 이들 단자를 일렬로 구성하는데는 단자 및 그 단자들 간의 분리를 매우 작게할 필요가 있고, 패키지로의 접속을 위한 유효한 땜납 범프를 신뢰 가능하게 형성하는데는 매우 소형으로 구성되는 것이 요구된다.

이들 단점을 극복하기 위한 한가지 방법은 칩을 패키지에 접속하는 전기적 경로를 포함하는 가소성 영역의 접합 테이프를 교시하는 넬슨(Nelson)에 의해 특허 허여된 미국 특허 제4,472,876호에 개시되어 있다. 테이프 및 도전성 경로는 열팽창에 의해 발생되는 응력을 흡수하고, 또한 칩으로부터 패키지로 열을 전도함에 따라 팽창 응력을 감소시킨다. 그러나, 전술한 넬슨의 방법은 칩의 푸트프린트보다 더 큰 푸트프린트를 갖는 배선 패키지를 필요로 하게 된다. 또 다른 방법은 칸드로스(Khandros) 등에게 허여된 미국 특허 제5,148,265호 및 제5,148,266호에 개시되어 있는데, 이들 특허에는 칩상의 단자를 기판상의 단자와 접속하는 도전성 리드선을 갖는 절연성 테이프를 개시하고 있다. 기판과의 배선은 바깥쪽으로 펼쳐져있지 않고, 그 대신에 칩 표면의 면적과 동일하거나 또는 그 칩 표면의 면적보다 작은 면적을 갖는 어레이 내에 배치되어 있지만, 칩은 웨이퍼 프로브로 시험된다. 이러한 웨이퍼 프로브 시험은 칩의 모든 기능에 대한 시험은 불가능하고, TAB 시험보다도 비용이 증가되고. 또한 웨이퍼 프로브 시험을 수용하기 위해 생성되는 열도전성의 저감에 의해 야기되는 추가적인 단점을 갖는다.

본 발명의 목적은 그 배선이 칩의 표면보다 크지 않은 표면을 점유하는 한편, 패키지로의 배선에 앞서 칩의 개량된 시험을 제공하는데 있다.

[발명의 개요]

본 발명은 집적 회로 칩을 외부 소자와 접속하기 위해 테이프 자동화 본딩 및 영역 어레이 배선 양쪽의 많은 장점을 제공하는 수단을 제공하는데 있다.

전기 도전성 리드선의 어레이는 전기 절연성 기판상에 형성되고, 리드선은 종래의 TAB 리드선 프레임과 같이 칩 표면의 주변부 부근에 일렬로 배치된 본드 패드와 정렬되도록 칩 주변의 시험 단자로부터 칩의 내측 방향으로 연장되어 있다.

그러나, 리드선은 본드 패드로부터 내측 방향으로 연장되어 있고, 칩의 표면상의 기판의 영역상에 배치된 배선 패드의 어레이에서 끊어져 있다.

리드선은 리드선이 정렬된 상태에서 본드 패드와 접합되고, 그 후 TAB 리드선 프레임의 시험 단자로 시험된다. 외부 소자와의 배선에 앞서 이 시험은 패키지에 접속되는 기능적 칩의 양을 크게 증가시키고 비용을 절약하며. 제품의 품질을 향상시킨다. 이 시험을 거친 칩들은 본드 패드를 시험 단자에 접속하는 리드선의 부분이 본드 패드의 부근에서 절취된다. 그 후, 배선 패드는 패키지 단자의 일치하는 어레이에 접속하지만, 이것은 배선 패드와 동일하게 칩 표면의 주변부 근처의 본드 패드의 열에 의해 규정되는 면적보다 작은 면적을 갖는 어레이내에 배열된다.

본 발명은 패키지가 불량칩을 포함할 가능성이 패키지내에 포함되는 칩의 수와 함께 증가되기 때문에, 특히 다중칩 모듈의 패키지에 대해 장점이 있다. 따라서 본 발명에 의해 제공되는 칩 패키지에 앞서 칩의 시칠은 모듈의 하나 이상의 칩이 결함이 존재하기 때문에 다중칩 패키지가 폐기될 수 있는 위험성을 감소시키게 된다. 또한, 소형의 배선 푸트프린트는 많은 칩들이 긴밀하게 패키징되는 것이 가능하다.

[도면의 간단한 설명]

제1도는 집적 회로 칩의 부분에 접속된 본 발명의 부분의 사시도이다.

제2도는 몇 개의 집적 회로 칩에 접속된 본 발명의 몇 개의 소자를 갖는 테이프의 부분의 평면도이다.

제3도는 시험을 위해 집적 회로 칩에 접속된 본 발명의 리드선의 단면도이다.

제4도는 시험 리드선이 절단된 이후에 패키지에 접속된 제3도의 리드선 및 칩의 단면도이다.

본 발명을 실행하는 최상의 모드

제1도를 참조하면, 상부면(17)과 에지부(20, 25)를 갖는 반도체 집적 회로칩(15)을 도시하고 있다. 칩(15)은 부분적으로 에지부(20, 25)에 의해 규정된 그 상부면(17)의 주변부(32)의 부근애 위치된 일열의 본드 패드(30)를 갖는다. 본드 패드(30)는 칩(15)의 내부 회로와 전기적 접속을 제공한다.

상부면(17)의 상부에는 얇고, 가소성이며, 전기 절연성을 가지며, 열도전성의 기판 또는 테이프(37)가 배치된다. 테이프(35)는 테이프(35)가 제거된 상부면(17)의 주변부상에 갭(40)을 갖는다. 테이프(35)의 상부에는 테이프(35)의 내부영역(48)을 테이프(35)의 외부 영역(50)과 접속하도록 갭(40)을 초과해서 연장되는 복수개의 얇은 전기 도전성 리드선(45)이 존재한다. 각 도전성 리드선(45)은 내부 영역(48)상에 배치된 배선 패드(55)를 갖는 일단부와, 테이프(35)의 외부 영역(50)상에 배치된 시험 단자(60)를 갖는 타단부에서 종료된다. 배선 패드(55)는 내부 영역(48) 상에 패드 그리드 어레이내로 배열된다.

각 도전성 리드선(45)은 본드 패드(30)와 정렬되어 접속된다. 상기 리드선(45)은 본드 패드(30)와 배선 패드(55)와의 각각의 접속간의 몇 개의 장소에서 구부러져 있고, 상이한 열팽창에 의해 야기되는 응력을 완화시키기 위하여 본드 패드(30)와 배선 패드(55)간의 거리가 변화하는 것이 가능하다.

제2도는 각각 상이한 칩(15)에 대응하는 리드선(45), 배선 패드(55) 및 시험 단자(60)를 갖는 테이프(35)의 부분으로 구성된 몇 개의 소자(62)를 도시하고 있다. 예시를 명확하게 하기 위해 제1도 및 제2도에서는 몇 개의 리드선(45), 배선 패드(55) 및 시험 단자(60)를 갖는 소자(62)가 도시되어 있다. 실제로 그와 같은 소자(62)는 각각 수백개의 리드선(45)을 가지며, 각각의 리드선(45)은 배선 패드(55)를 시헝 단자(60)와 접속한다. 통상적으로 상기 시험 단자(60)는 칩(15)을 시험하기 위해 도시 생략한 외부 회로로 소자(62)의 접속을 용이하게 할 수 있도록 칩(15)의 주변의 영역 어레이에 형성된다.

각 시험 단자(60)는 길이가 대략 0.75 mm의 통상 정사각형의 면을 가지며, 인접한 시험 단자(60)로부터 동일한 거리만큼 이격되어 있다. 배선 패드(55)는 집적 회로 칩(15)의 상부면(17)상의 영역 어레이 내에 정열되고, 각 배선 패드(55)는 통상 약 0.3 mm의 직경을 갖는 원형이고, 인접한 상기 패드로부터 약 0.3 mm 만큼 이격되어 있다. 집적 회로 칩(15)의 본드 패드(30)는 약 0.5 mm의 인접한 주변부(32)에 대해 평행한 방향의 폭을 갖는 장방형이 될 수 있다. 리드선(45)은 대략 0.025 mm의 폭이 될 수 있고, 서로에 대해 최소한 그 거리만큼 이격되어 있다. 상술한 치수는 368개의 본드 패드를 갖는 칩에 대한 것이고, 보다 많거나 또는 보다 작은 본드 패드를 갖는 칩에 적합하도록 변화될 수도 있다.

테이프(35)는 폴리이미드 또는 TAB의 기술 분야에서 공지된 임의의 다른 가소성을 갖는 전기 절연성 기판으로 구성될 수 있고, 그 두께는 대략 0.1 mm이다. 테이프(35)는 전진 및 정렬을 위해 스프로켓 구멍(65)을 가지며, 35 mm 카메라용 필름과 외관상 비슷하다.

소자(62)는 두께가 약 0.3 mm가 될 수 있는 도시 생략된 얇은 구리 시트를 테이프(35)에 에폭시로 부착하고, 상기 구리 시트를 에칭하여 리드선(45), 배선 패드(55) 및 시험 단자(60)를 형성한다. TAB에 대한 공지된 리드선 프레임 형성의 대체 방법이 그 대신에 사용될 수 있다. 그 후 갭(40)은 바람직하게 에칭함에 따라서 주변부(32)에 대응하는 스트립으로서 테이프(35)로부터 형성된다. 테이프(35)는 리드선(45)의 접촉 영역이 본드 패드(30)와 정확하게 정렬되도록 칩(15)상에 위치 설정된다. 내부 영역(48)은 바람직하게 실리콘 접착제와 같은 열도전성 물질로 칩(15)의 상부면(17)에 접착되고, 리드선(45)은 본드 패드(30)에 접속된다. 리드선(45)은 이 기술 분야에서 공지된 열압축 본딩 또는 임의의 다른 기술에 의해 본드 패드(37)와 접속될 수 있다. 바람직하게 도시 생략된 금 또는 공융 합금 땜납 범프가 그러한 본딩에 의해 상기 본드 패드(30)상에 증착된다. 상기 범프는 결합하는 동안 리드선(45)의 파손을 예방하는데 도움이 된다. 그 후, 도시 생략된 에폭시의 리본이 리드선(45)과 본드 패드(30)간의 접속부 사이와 그 둘레로 흐르고, 그들 접속이 캡슐화되어 고정된다.

제3도에 도시된 리드선(45)의 단면도에서 가장 용이하게 이해될 수 있도록, 리드선(45)은 칩(15)의 주변부(32)의 부근에서 다른 장소보다 크게 에칭되고, 그 결과 각각의 리드선(45) 상에 가늘거나 또는 얇은 단면(65)이 상부면(17)의 주변부(32) 상의 대략 상부에 존재한다. 제3도는 수직 방향으로 가늘게 형성되거나 노치되어 있는 리드선(45)의 단면도를 도시하고 있지만. 얇은 단면(65)은 선택적으로 수평 방향의 치수의 두께로 저감될 수도 있다. 테이프의 내부 영역(48)과 외부 영역(50)간의 테이프(35)의 갭(40)이 주변부(32)의 부근에 형성되어 있지만, 상부면(17)의 내부에 매우 근접해서 위치 설정된다. TAB 본딩 범프에 사용되는 금 또는 공융 합금 등의 다른 금속으로 형성된 범프(70)가 본드 패드(30) 상에 증착되고, 범프(70)는 리드선(45)에 결합되어 있다. 상기 범프(70)는 리드선이 수직으로 변형되는 일이 없이 리드선(45)에 접속될 수 있도록 바람직하게 테이프(35)의 두께보다 다소 높은 정점을 갖는다. 에폭시 인캡슐런트(epoxy encapsulant)(75)는 이 단면도에는 도시하지 않았지만 주변부(32)내의 갭(40)의 영역의 리드선(45)과 금범프(70)간의 접속의 상, 하 및 그 사이로 흐른다.

상기 인캡슐런트(75)가 경화된 후, 칩(15)은 전기 신호를 시험 단자(60)에 인가함으로써 실험된다. 상술한 바와 같이 각 시험 단자(60)는 칩(15)의 모든 회로의 전면적인 시험이 실행되는 것이 가능하도록 본드 패드(30)에 전기 접속된다. 웨이퍼 프로브를 사용해서는 불가능한 시험을 이 방법에서는 실행하는 것이 가능하다. 예컨대, 칡(15)의 번인 및 온도 시험을 실행할 수 있다. 이와 같은 시험을 거친 칩(15) 만이 회로 보드 등의 패키지에 접속되어, 그것에 의해 칩 또는 패키지내의 칩이 충분한 기능을 행하는 가능성을 크게 증가시키게 된다. 또한, 테이프(35)의 내부 영역(48)으로의 리드선(45)의 부착 및 에폭시 인캡슐런트(75)는 TAB으로 알려진 전형적인 외팔보식의 리드선 단부의 본드 패드로의 접속보다도 더 강한 접속을 제공한다.

시험 단자(60)를 통한 칩(15)의 시험이 완료된 이후에, 제4도에 도시된 바와 같이 리드선(45)은 주변부(32)의 상부측에서 분리될 수 있다. 이러한 분리는 리드선(45)을 인캡슐런트(75) 부근의 얇은 단면(65)에서 파괴하는데 충분한 응력을 리드선(45)에 인가함으로써 달성될 수 있다. 선택적으로, 도시하지는 않았지만 리드선(45)은 나이프 또는 다른 공지된 방법으로 분리될 수 있고, 그 경우 리드선(45)은 상술한 얇은 단면(65)을 필요로 하지 않는다. 땜납 레지스트층(80)은 리드선(45)과 테이프(35)의 내부 영역(48) 상에 증착되지만, 땜납이 그 위에 증착될 배선 패드(55)에 의해 제공되는 "지면부(land)"로부터 리드선을 절연시키기 위해 배선 패드(55)의 어레이상에는 증착되지 않는다. 그 후, 땜납 범프(85)는 패키지(95)의 단자(90)의 소정 어레이와의 접속을 위해 배선 패드(55) 상에 형성되고, 칩은 공지된 플립칩 기술에 의해 패키지에 접속된다.

선택적으로, 배선 패드(55)의 패키지(95)로의 접속은 도시 생략된 Z축 접착제에 의해 이루어질 수 있다. 2축 접착제는 한 방향으로만 전기적으로 도전성을 갖도록 형성되는 에폭시 페이스트(epoxy Paste)가 될 수 있다. 그와 같은 접착제가 본 발명에 있어저 소자(62)를 패키지(95)에 접속하기 위해 사용될 때, 그것은 소자(62)와 패키지(95)를 접속하는 일반적인 방향으로 전기를 전도하도록 형성되고, 일반적으로 그 방향을 교차하여 전기를 전도시키지는 않는다. 이와 같이 해서, z축 접착제는 배선 패드(55)의 어레이를 그들 각각의 단자(90)와 접속하는 전기 도전성 경로를 형성하고, 교차 접속 또는 단락 회로를 가능하게 하지 않는다.

따라서, 칩(15)의 패키지(95)와의 배선은 배선 패드(55)의 어레이의 영역만을 필요로 하고. 그 영역은 칩의 상부면(17)의 영역보다 작지만 칩(15)은 배선에 앞서 충분하게 시험될 수 있다.

Claims

집적 회로 칩을 외부 회로에 접속하기 위한 소자를 제조하는 방법에 있어서, 본드 패드가 칩 표면의 주변부에 인접해서 배치된 집적 회로 칩을 제공하는 단계와; 전기 절연성 기판을 갖는 가소성 테이프와, 내부 부분 및 외부 부분을 갖는 복수의 전기 도전성 리드선을 위치 설정하는 단계를 포함하고, 상기 내부 부분은 상기 본드 패드로부터 상기 칩 표면의 중앙 영역내에 배치된 배선 패드로 연장하며, 상기 외부 부분은 상기 테이프가 상기 칩 표면에 인접하고 상기 리드선이 상기 본드 패드와 정렬되도록 상기 본드 패드들 사이로부터 주변으로 배치된 시험 단자로 연장하고; 상기 배선 패드와 상기 시험 단자간의 상기 리드선의 영역에서 상기 본드 패드를 상기 리드선에 접착하여, 상기 주변부내에 상기 배선 패드를 위치 설정하는 단계와; 상기 집적 회로 칩을 시험하는 단계를 포함하고, 그 시험은 상기 시험 단자를 통해 전기 신호의 채널링을 포함하며; 상기 칩의 상기 주변부에 인접해서 상기 리드선을 분리하여, 상기 외부 부분 및 상기 시험 단자의 양쪽을 상기 칩으로부터 분리하는 단계를 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 칩의 상기 주변부에 인접해서 상기 리드선의 상기 외부 부분을 분리시킨 이후에 상기 배선 패드를 외부 회로에 접착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 칩의 상기 주변부에 인접해서 상기 리드선의 상기 외부 부분을 분리하기 이전에 상기 기판을 상기 칩 표면에 접착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제3항에 있어서, 상기 칩의 상기 주변부에 인접해서 상기 리드선의 상기 외부 부분을 분리하는 단계는, 상기 리드선에 상기 주변부에 인접해서 약해진 부분을 제공하는 단계와; 상기 리드선이 상기 약해진 부분에서 균열되기에는 충분하지만 상기 리드선이 그밖의 다른 부분에서 균열되기에는 충분하지 않은 응력을 상기 리드선에 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 리드선을 형성하는 단계를 더 포함하고, 상기 리드선을 형성하는 단계는, 상기 기판상에 전기 도전성 층을 증착하는 단계와; 상기 도전성 층을 선택적으로 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 배선 패드와 상기 시험 단자간의 상기 리드선의 영역에서 상기 본드 패드를 상기 리드선에 접착하기에 앞서 상기 본드 패드에 대응하는 상기 기판의 스트립을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 영역 어레이내의 상기 배선 패드를 상기 칩 표면에서 떨어진 상기 테이프의 표면상에 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제7항에 있어서, 상기 리드선을 상기 표면상에 형성하는 단계와; 전기 절연성 코팅층을 상기 리드선상에 증착하지만 상기 배선 패드상에는 증착하지 않는 단계를 더 포함하는 것을 특징으로 하는 방법.
제8항에 있어서, 땜납 범프를 상기 배선 패드상에 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제3항에 있어서, 상기 본드 패드에 인접해서 상기 리드선을 분리하는 단계는 상기 리드선과 상기 본드 패드간의 상기 본드 둘레의 견고한 기판으로 상기 리드선을 캡슐화하는 단계를 포함하는 것을 특징으로 하는 방법.
주변에 인접해서 배치된 본드 패드를 갖는 집적 회로 칩을 외부 회로에 접속하는 방법에 있어서, 외부 단부인 시험 단자와 내부 단부인 배선 패드로 이루어진 복수의 전기 도전성 리드선을 갖는 테이프 자동화 본딩 프레임을 형성하는 단계와; 상기 시험 단자가 상기 칩 주변부의 외측에 배치되고, 상기 배선 패드가 상기 칩 주변부로 규정된 영역내에 배치되도록 상기 리드선을 상기 본드 패드와 정렬시키는 단계와; 상기 본드 패드를 상기 시험 단자와 상기 배선 패드의 사이에 배치된 상기 리드선의 접촉 영역에 접속하여, 상기 각 리드선의 내부 부분 및 외부 부분을 위치 설정하는 단계를 포함하고, 상기 내부 부분은 상기 배선 패드와 상기 본드 패드와의 사이에 연장 배치되며, 상기 외부 부분은 상기 본드 패드와 상기 시험 단자와의 사이에 연장 배치되고; 상기 칩의 전자 특성을 시험하는 단계를 포함하고, 그 시험은 상기 시험 단자에 전기 신호를 인가하는 단계를 포함하며; 상기 칩의 주변부에 인접해서 상기 접촉 영역과 상기 시험 단자 사이의 상기 리드선의 외부 부분을 분리하여, 상기 외부 부분 및 상기 외부 리드선 단부를 분리하는 단계와; 상기 배선 패드를 일치하는 외부 소자 단자에 접속하는 단계를 포함하는 것을 특징으로 하는 방법.
제11항에 있어서, 상기 배선 패드를 패드 그리드 어레이내에 정열하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제11항에 있어서, 상기 프레임 형성 단계는 상기 리드선을 지지 기판의 제1 표면에 부착하는 단계와, 상기 지지 기판의 제2 표면을 상기 칩의 표면에 접착하는 단계를 포함하는 것을 특징으로 하는 방법.
제11항에 있어서, 상기 프레임 형성 단계는 상기 접촉 영역과 상기 시험 단자간의 상기 본드 패드와 근접한 두께로 경감될 전기 도전성 리드선을 제조하는 단계를 포함하는 것을 특징으로 하는 방법.
제14항에 있어서, 상기 본드 패드에 인접한 상기 접촉 영역과 상기 시험 단자 간에 상기 리드선을 분리하는 단계는 상기 리드선이 그 위치에서 균열되기에는 충분하지만 그밖의 다른 위치에서는 충분하지 않은 응력을 상기 리드선에 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
제11항에 있어서, 상기 리드선상의 전기 절연성 레지스트층을 상기 칩 주변부로 정의된 영역내에 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 배선 패드를 상기 일치하는 외부 소자 단자에 접속하기 위해 땜납 범프를 상기 배선 패드상에 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제17항에 있어서, 상기 배선 패드를 상기 일치하는 외부 소자 단자에 접속하는 단계는 Z축 접착제를 도포하는 단계를 포함하는 것을 특징으로 하는 방법.