CN116609897B - 一种大规模光交换芯片的混合封装结构及验证方法 - Google Patents
一种大规模光交换芯片的混合封装结构及验证方法 Download PDFInfo
- Publication number
- CN116609897B CN116609897B CN202310893682.2A CN202310893682A CN116609897B CN 116609897 B CN116609897 B CN 116609897B CN 202310893682 A CN202310893682 A CN 202310893682A CN 116609897 B CN116609897 B CN 116609897B
- Authority
- CN
- China
- Prior art keywords
- chip
- flip
- bonding
- adapter plate
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 43
- 230000003287 optical effect Effects 0.000 title claims abstract description 32
- 238000012795 verification Methods 0.000 title claims abstract description 15
- 238000012360 testing method Methods 0.000 claims abstract description 53
- 238000005516 engineering process Methods 0.000 claims abstract description 8
- 238000003466 welding Methods 0.000 claims description 37
- 239000000523 sample Substances 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 229910000679 solder Inorganic materials 0.000 claims description 30
- 239000010949 copper Substances 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 238000009713 electroplating Methods 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 5
- 239000013307 optical fiber Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 8
- 238000011161 development Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4237—Welding
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/18—Metallic material, boron or silicon on other inorganic substrates
- C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Abstract
本发明公开了一种大规模光交换芯片的混合封装结构及验证方法，该封装结构由芯片、转接板芯片和PCB构成；其芯片上有交替连接的植球焊盘和导线；转接板芯片上有交替连接的BGA、倒装焊接焊盘和引线键合焊盘及导线；转接板上的引线键合焊盘用来验证引线键合连通率；芯片和转接板之间通过倒装焊接工艺Flip Chip形成菊花链,并通过PCB上导线扇出以进行导通测试；其转接板和PCB通过BGA形成菊花链，并通过PCB上导线扇出以进行导通测试；该结构有2048个端口，通过线路和结构的设计，最大可以满足256×256规模光交换芯片封装的技术开发和验证，降低光交换芯片电学封装的成本，提高了芯片封装验证效率和设计开发周期。
Description
技术领域
本发明属于芯片封装领域，尤其涉及一种大规模光交换芯片的混合封装结构及验证方法。
背景技术
随着集成电路的发展，作为核心器件的芯片发展趋势可以归纳为多功能化、高速化、高密度、大容量化、轻量化和小型化，为了达到这些需求，在封装领域出现了许多先进封装的技术与形式，其中为了满足小型化和高密度需求，其引线键合（Wire bonding，WB）、倒装焊接（Flip Chip，FC）和球栅阵列（Ball Grid Array，BGA）封装成为主流的封装技术。
引线键合是集成电路芯片封装中最常见的方式，方法是将金属线或者金属带按顺序打在芯片与封装基板的焊盘上形成电路互联。倒装焊接是将贴装和引线键合合二为一，直接通过芯片上呈阵列排布的凸点来实现芯片与封装基板的互联，由于芯片是倒扣在封装衬底上的，与常规封装芯片放置位置相反，故称为倒装片（Flip Chip，FC）。使得实验凸点结构、互联长度短、电阻电感更小、封装性能等问题可以明显改善。BGA是在基板的表面按照阵列方式制备出球形触点作为引脚，再在基板表面装配IC芯片，是多引脚大规模集成电路芯片封装用的一种表面贴装技术，与FC类似，其优点是互联距离短，减少了寄生参数、信号屏蔽性好、成品率高、引脚密度高。
由于上述三种封装技术是为了高密度封装而开发出来的，虽然在光交换芯片的电学封装中有着广泛应用，但随着芯片规模的增大，I/O端口的不断增多，光交换芯片封装难度也会逐渐增加，并且目前针对此类芯片，BGA、FC、WB封装只能分别验证，无法在一块集成芯片上同时验证多种封装方式，进一步增加了光交换芯片封装开发的时间和资金成本，尤其是对于大规模芯片其成本更高。
发明内容
针对现有技术不足，本发明公开一种大规模光交换芯片的混合封装结构及验证方法，该方法为一种针对I/0端口数最多为2048个的大规模光交换芯片封装验证的方法，该混合封装结构通过新型的结构和布线设计，将WB、BGA、FC三种封装方式应用到一块集成芯片中，实现芯片的混合封装验证，可以同时验证三种封装方式的可行性，缩短大规模光交换芯片封装的验证周期和成本，提高验证效率。同时采用的转接板形状可以自由设计，两侧可以作为光纤阵列的输入端口，因此也可兼容光交换芯片的光学封装。
本发明的目的是通过以下技术方案来实现的：本发明的第一方面，一种大规模光交换芯片的混合封装结构：该封装结构包括由转接板、芯片、PCB板、芯片植球焊盘、倒装焊接焊盘、引线键合焊盘和倒装焊焊盘引出导线，其特征在于，所述芯片上有交替连接的芯片植球焊盘和导线；所述转接板上有用于和外部键合引线进行键合的交替连接的引线键合焊盘、倒装焊可靠性测试焊盘、倒装焊焊盘引出导线、有交替连接的BGA焊盘、倒装焊接焊盘；所述芯片和转接板之间通过倒装焊接工艺Flip Chip形成菊花链；其中转接板和PCB板通过BGA焊接形成菊花链；该结构上设有2048个端口。
上述结构能实现将WB、BGA、FC三种封装方式集成到一块芯片中，实现光交换芯片的混合封装方案验证。
进一步地，所述芯片衬底为Si或者蓝宝石的一种，倒装焊盘尺寸为130nm-150nm，开窗尺寸为120nm-140nm，导线线宽为18μm，线距为18μm；
进一步地，所述转接板焊盘上有倒装焊可靠性测试焊盘和交替连接的倒装焊接焊盘，直接采用探针测试倒装焊接性能；所述转接板为Si、陶瓷和PCB转接板的一种，三种转接板上倒装焊盘尺寸为130μm-150μm，开窗尺寸为120μm -140μm，BGA焊盘尺寸310-410μm，开窗尺寸为300-400μm，焊盘膜层为Ni/Au，焊盘和导线金属为Cu。Si转接板导线线宽为18μm，线距为18μm，打线焊盘尺寸为80μm，焊盘膜层为Ni/Au，焊盘和导线金属为Cu。陶瓷和PCB导线线宽为127μm或254μm的一种，打线焊盘尺寸为200μm，焊盘膜层为Ni/Au，焊盘和导线金属为Cu。
进一步地，所述键合引线为Al丝、Au丝的一种，直径为18μm、25μm的一种。
进一步地，所述倒装焊接焊盘所用的焊料为95Pb5Sn、SAC305和SAC307中的任意一种高熔点焊料；所述通过倒装焊接工艺Flip Chip形成菊花链所用的焊料为90Pb10Sn和63Pb37Sn中的任意一种低熔点焊料。
进一步地，转接板焊盘上有倒装焊接测试焊盘，可直接采用探针测试倒装焊接性能，也可在BGA完成后和PCB板键合，进一步验证引线键合的可行性。
进一步地，所述PCB板上通过布线将转接板上的交替连接的BGA焊盘和交替连接的倒装焊接焊盘引出，以便封装完成后测试BGA焊接工艺和倒装焊接工艺的性能。
进一步地，转接板形状可以自由设计，如工字型转接板，两侧可以作为光纤阵列的输入端口，因此也可应用于芯片光电混合封装。
本发明的第二个方面：一种大规模光交换芯片的混合封装结构的验证方法，该方法包括以下步骤：
（1）设计和制备芯片，包括倒装焊接焊盘和导线；
（1.1）先采用磁控溅射的方式制备一层Ti/Cu的种子层样品，Ti的厚度为40-60nm，Cu的厚度为80-100nm；
（1.2）设定匀胶机的转速为3000-4000rpm，时间为30-40s对步骤（1.1）得到的种子层样品进行旋涂和匀胶，前烘时间为80-100s，温度为90-100℃，再通过激光直写工艺形成图案；
（1.3）使用化学电镀工艺，对步骤（1.2）得到的样品电镀一层4-6μm厚的金属铜；接着采用剥离工艺去胶；再使用PECVD对其镀一层二氧化硅或者氮化硅的绝缘层；
（1.4）重复步骤（1.2）的工艺参数，通过激光直写和套刻在焊盘表面形成开窗；
使用磁控溅射或者电镀工艺制备出镍金膜层；
（1.5）最后采用剥离工艺去胶，切片得到最后的芯片；所述转接板的版图为每一列焊盘交替连接，和转接板对应列焊接后形成一条测试链路；
设计和制备转接板，即引线键合焊盘、倒装焊可靠性测试焊盘、倒装焊焊盘引出导线、BGA焊盘、倒装焊接焊盘；其制备步骤与前述步骤（1.1）至步骤（1.4）相同，最后采用剥离工艺去胶并进行切片得到最后的芯片；所述转接板上倒装焊接焊盘每一列交替转接式焊接，焊接后和步骤（1）所述芯片上芯片植球焊盘对应列形成一条测试链路；所述BGA焊盘为每一列交替转接式焊接，焊接后和PCB板对应列形成一条测试链路；
（3）采用引线键合的方式在转接板上的引线键合焊盘交替打线，并用探针测试任意两个打线焊盘的电阻，测试其导通性能，得到其导通率；
（4）将芯片和转接板通过倒装焊相连，形成菊花链结构；完成后直接用探针扎到转接板上对应的倒装焊可靠性测试焊盘，测试各条链路的导通率；
（5）将步骤（3）的转接板和PCB板通过BGA的方式焊接相连，形成菊花链的结构，构成电气连接；先通过PCB板上引出的导线测试BGA焊接后芯片和转接板倒装焊接的导通率，并与步骤（3）得到的导通率进行对照，以评估BGA焊接对步骤（3）中倒装焊接的影响，再测试转接板和PCB板的导通率，评估BGA焊接的性能。
进一步地，所述步骤（4）中倒装焊接所用焊料为SAC305，压焊温度为220℃；所述步骤（5）中BGA焊接所用焊料为63Pb37Sn，压焊温度为183℃。
本发明的有益效果如下：
首次将WB、BGA、FC的验证集成到一块芯片中，节省了封装验证的时间成本和资金成本，克服了现有技术中封装验证周期长的问题；通过高、低温焊料的选择形成温度梯度，使得两次焊接过程（BGA焊接和倒装焊接）能够兼容；通过新颖的布线设计，使得在同一块芯片上BGA、 FC、WB的连通率检测互相兼容，互不影响；适用范围广，芯片可以为Si和蓝宝石衬底的任意类型的光交换芯片，转接板材质可以为Si、陶瓷和普通PCB的任意一种。由于芯片和PCB之间采用了转接板，其形状可以自由设计，如工字型转接板，两侧可以作为光纤阵列的输入端口，因此也可应用于芯片光电混合封装。
附图说明
图1光交换芯片混合封装结构示意图；
图2 Si芯片设计版图；
图3 Si转接板设计版图；
图4 引线键合导通率测试示意图；
图5 菊花链结构示意图；
图6 转接板局部示意图；
图7 转接板上BGA焊盘局部示意图；
图8完整封装结构平面示意图；
图9为本发明的电子设备示意图。
附图标记：1-转接板，2-倒装焊锡球，3-UBM层，4-BGA锡球，5-芯片，6-PCB板，7-引线键合焊盘，8-倒装焊可靠性测试焊盘，9-倒装焊焊盘引出导线，10-BGA焊盘，11-倒装焊接焊盘，12-芯片植球焊盘。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
本发明实施例，结合本发明图1所示，本发明的第一方面：
一种大规模光交换芯片的混合封装结构，该封装结构包括由转接板1、芯片5、PCB板6、芯片植球焊盘12、倒装焊接焊盘11、引线键合焊盘7和倒装焊焊盘引出导线9，所述芯片5上有交替连接的芯片植球焊盘12和导线；所述转接板1上有用于和外部键合引线进行键合的交替连接的引线键合焊盘7、倒装焊可靠性测试焊盘8、倒装焊焊盘引出导线9、有交替连接的BGA焊盘10、倒装焊接焊盘11；所述芯片5和转接板1之间通过倒装焊接工艺Flip Chip形成菊花链；其中转接板1和PCB板6通过BGA焊接形成菊花链；
该结构中芯片5和转接板1通过倒装焊接相连，具体为在芯片5上通过金属沉积和光刻制备出芯片植球焊盘12和对应UBM层，在UBM层上通过激光植球的方式形成倒装焊锡球2，该倒装焊锡球2尺寸较小，直径小于200um，因此对准精度要求高，将含有倒装焊锡球2的芯片5和转接板1经过高精度的倒装焊连接。
转接板1和PCB板6通过BGA锡球4相连，具体为，直接在转接板1上通过植球的方式形成BGA4，该BGA4与倒装焊锡球2的区别是直径较大，本发明中选择大于300um，再用回流焊的方式将转接板1和PCB6通过BGA锡球4相连；所述PCB板6设计灵活，设计有对应的布局和走线；其中，所述转接板1共有3个区域，如图3所示，最外面一圈是打线焊盘的区域，所述打线焊盘在附图中未标记。
其中芯片（5）的衬底为Si和蓝宝石中的任意一种；所述转接板1为Si、陶瓷和PCB转接板的任意一种，所述转接板1的形状应根据需要进行设计；所述外部键合引线为Al丝或Au丝；所述倒装焊接工艺所用的焊料为90Pb10Sn 、95Pb5Sn、SAC305和SAC307中的任意一种高熔点焊料；且通过BGA焊接工艺形成菊花链所用的焊料为 63Pb37Sn的低熔点焊料；所述转接板1焊盘上有倒装焊可靠性测试焊盘8和交替连接的倒装焊接焊盘11，直接采用探针测试倒装焊接性能；所述PCB板6上通过布线将转接板1上的交替连接的BGA焊盘10和交替连接的倒装焊接焊盘11引出，以便封装完成后测试BGA焊接工艺和倒装焊接工艺的性能。所述转接板1的形状设计为工字型转接板，其两侧作为光纤阵列的输入端口，即可应用于芯片光电混合封装。
本发明的第二方面：一种大规模光交换芯片的混合封装结构的验证方法，该方法过程为：
S1: 设计和制备基于Si衬底的芯片5，包括芯片5上的所有芯片植球焊盘12以及所述植球焊盘之间的互连导线，具体为：
（1.1）种子层薄膜沉积工艺：采用磁控溅射的方式在晶圆衬底上制备一层Ti/Cu的种子层，作为后续电镀的导电种子层，先沉积一层金属Ti作为黏附层，再沉积一层金属Cu，其中，Ti的厚度为40-60nm，Cu的厚度为80-100nm；
（1.2）光刻胶匀胶工艺：设定匀胶机的转速为3000-4000rpm，匀胶时间设置为为30-40s进行光刻胶的旋涂和匀胶工艺，在匀胶之前，衬底需进行前烘，所述前烘时间为80-100s，前烘温度设置为90-100℃，之后再通过激光直写光刻机进行无掩膜曝光，使得部分光刻胶变性，最后进行显影工艺，得到设计的图案；
（1.3）电镀铜工艺：使用电化学沉积的方式在所述步骤（1.2）的衬底上直接电镀一层4-6μm厚的金属铜；
（1.4）剥离工艺：采用湿法剥离工艺，将所述样品浸没在去胶液中，并同时观察去胶情况，待所有光刻胶均溶解，只留下由电镀的金属Cu构成的设计图案后将样品取出，采用氮气枪吹干备用；
（1.5）绝缘层沉积工艺：使用等离子体增强化学气相沉积（PECVD）工艺在所述步骤（1.4）的样品上沉积一层二氧化硅或者氮化硅，作为绝缘层；
（1.6）焊盘开窗：重复步骤（1.2）的工艺参数，通过激光直写和套刻工艺在芯片植球焊盘12表面形成开窗；
（1.7）焊盘表面金属制备：使用磁控溅射或者电镀工艺在样品表面沉积一层镍金膜层；先沉积金属镍，再沉积金，其中镍的厚度为3-5 um，金的厚度为0.08-0.1um。
（1.8）剥离工艺：采用剥离工艺去掉多余金属，将所述样品浸没在去胶液中，并同时观察去胶情况，待所有光刻胶均溶解后取出样品使用氮气枪吹干备用。
（1.9）划片工艺：通过划片机对晶圆进行切片，得到最后的芯片5，芯片5版图如附图2所示，每一列焊盘交替连接，和转接板1对应列焊接后形成一条测试链路；芯片5尺寸和形状为25.8*30mm的矩形；
S2：设计和制备Si转接板1，包括倒装焊接焊盘11及对应互连导线、引线键合焊盘7、BGA焊盘10、倒装焊可靠性测试焊盘8和倒装焊焊盘引出导线9，具体为：
（2.1）种子层薄膜沉积工艺：采用磁控溅射的方式在晶圆衬底上制备一层Ti/Cu的种子层，作为后续电镀的导电种子层，先沉积一层金属Ti作为黏附层，再沉积一层金属Cu，其中，Ti的厚度为40-60nm，Cu的厚度为80-100nm；
（2.2）光刻胶匀胶工艺：设定匀胶机的转速为3000-4000rpm，匀胶时间设置为为30-40s进行光刻胶的旋涂和匀胶工艺，在匀胶之前，衬底需进行前烘，所述前烘时间为80-100s，前烘温度设置为90-100℃，之后再通过激光直写光刻机进行无掩膜曝光，使得部分光刻胶变性，最后进行显影工艺，得到设计的图案；
（2.3）电镀铜工艺：使用电化学沉积的方式在所述步骤（2.2）的衬底上直接电镀一层4-6μm厚的金属铜；
（2.4）剥离工艺：采用湿法剥离工艺，将所述样品浸没在去胶液中，并同时观察去胶情况，待所有光刻胶均溶解，只留下由电镀的金属铜构成的设计图案后将样品取出，采用氮气枪吹干备用；
（2.5）绝缘层沉积工艺：使用等离子体增强化学气相沉积（PECVD）工艺在所述步骤（2.4）的样品上沉积一层二氧化硅或者氮化硅，作为绝缘层；
（2.6）焊盘开窗：重复步骤（2.2）的工艺参数，通过激光直写和套刻工艺在转接板1上所有引线键合焊盘7、倒装焊可靠性测试焊盘8、BGA焊盘10、倒装焊接焊盘11表面形成开窗；
（2.7）焊盘表面金属制备：使用磁控溅射或者电镀工艺在样品表面沉积一层镍金膜层；先沉积金属镍，再沉积金，其中镍的厚度为3-5 um，金的厚度为0.08-0.1um。（2.8）剥离工艺：采用剥离工艺去掉多余金属，将所述样品浸没在去胶液中，并同时观察去胶情况，待所有光刻胶均溶解后取出样品使用氮气枪吹干备用。
（2.9）划片工艺：通过划片机对晶圆进行切片，得到最后的芯片5，转接板1示意图如图3、图6和图7所示，倒装焊接焊盘11每一列交替转接，焊接后和步骤S1的芯片5对应列形成一条测试链路；BGA焊盘10每一列交替转接，焊接后和PCB板6对应列形成一条测试链路，本实施例中转接板1尺寸为52*75mm，但并不用于限定本发明，转接板1尺寸和前述芯片5尺寸并无严格要求，可根据实际需求选择；
S3：采用引线键合的方式在转接板1上最外圈的打线焊盘区域的焊盘上交替打线，并用探针测试最外圈任意两个打线焊盘的电阻，测试其导通性能，如附图4所示，其转接板1上一共三个位置有焊盘，最中心的是倒装焊接焊盘11，往外上下两侧是BGA焊盘10，最外面一圈是打线焊盘；
S4：将芯片5和转接板1通过倒装焊工艺接连到一起，形成菊花链(Daisy Chain)结构示意图如附图5所示，所用焊料为SAC305，压焊温度为220℃，完成后直接用探针扎到转接板1上的倒装焊可靠性测试焊盘8，测试各条链路的导通率。倒装焊接区域的局部放大示意图如图6所示，其中转接靠近芯片5侧有两行倒装焊可靠性测试焊盘8和BGA焊盘10（在图6上方），其中下行倒装焊可靠性测试焊盘8是用在BGA焊接前用探针测试倒装焊接链路的连通性能；上行的焊盘为BGA焊盘10，和BGA链路共用，用来验证下一个步骤的BGA焊接过程对倒装焊接链路是否有影响；所述转接板1倒装焊区域上每列64个倒装焊接焊盘11，每列引出两根导线，分成三段，可以测试单列任意两根导线之间倒装焊接焊盘11的连通性能；倒装焊接焊盘11分布上按照每两列为一组，一组为128个倒装焊接焊盘11，共16组，共计2048个倒装焊接焊盘11；所述S4中倒装焊接所用焊料为SAC305，压焊温度为220℃；所述S5中BGA焊接所用焊料为63Pb37Sn，压焊温度为183℃。
S5：将S4的转接板1和PCB板6通过BGA的方式焊接到一起，形成菊花链结构，如附图5所示，所用焊料为63Pb37Sn，焊接温度为183℃。完成后先通过PCB板6上额外引出的导线测试芯片5和转接板1的导通率，和步骤S4进行对照，评估BGA焊接对步骤S4中连通的影响。之后再通过PCB板6上引出的导线测试转接板1和PCB板6的之间导通率，评估BGA焊接的性能。转接板1的BGA区域的局部放大示意图如图7所示，每列16个焊盘形成一条链路，转接板1BGA区域的BGA焊盘10也用导线引出供测试使用；最后，本发明完整封装结构平面示意图如图8所示。
本发明的第三方面：提供了一种大规模光交换芯片的混合封装结构的验证装置，该装置包括以下模块：
设计和制备模块：首先设计和制备基于Si衬底的芯片5，包括芯片5上的所有芯片植球焊盘12以及所述植球焊盘之间的互连导线；再设计和制备Si转接板1，包括倒装焊接焊盘11及对应互连导线、引线键合焊盘7、BGA焊盘10、倒装焊可靠性测试焊盘8和倒装焊焊盘引出导线9；
测试模块：采用引线键合的方式在转接板1上最外圈的打线焊盘区域的焊盘上交替打线，并用探针测试最外圈任意两个打线焊盘的电阻，测试其导通性能；
倒装焊接模块：将芯片5和转接板1通过倒装焊工艺接连到一起，形成菊花链结构；再将转接板1和PCB板6通过BGA的方式焊接到一起，形成菊花链结构。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
相应的，本申请还提供一种电子设备，包括：一个或多个处理器；存储器，用于存储一个或多个程序；当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如上述的一种大规模光交换芯片的混合封装结构的验证方法。如图9所示，为本发明实施例提供的该装置所在任意具备数据处理能力的设备的一种硬件结构图，除了图9所示的处理器、内存以及网络接口之外，实施例中装置所在的任意具备数据处理能力的设备通常根据该任意具备数据处理能力的设备的实际功能，还可以包括其他硬件，对此不再赘述。
相应的，本申请还提供一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现如上述的一种大规模光交换芯片的混合封装结构的验证方法。所述计算机可读存储介质可以是前述任一实施例所述的任意具备数据处理能力的设备的内部存储单元，例如硬盘或内存。所述计算机可读存储介质也可以是外部存储设备，例如所述设备上配备的插接式硬盘、智能存储卡（Smart Media Card，SMC）、SD卡、闪存卡（Flash Card）等。进一步的，所述计算机可读存储介还可以既包括任意具备数据处理能力的设备的内部存储单元也包括外部存储设备。所述计算机可读存储介质用于存储所述计算机程序以及所述任意具备数据处理能力的设备所需的其他程序和数据，还可以用于暂时地存储已经输出或者将要输出的数据。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。
Claims (9)
1.一种大规模光交换芯片的混合封装结构，该封装结构包括由转接板（1）、芯片（5）、PCB
板（6）、芯片植球焊盘（12）、倒装焊接焊盘（11）、引线键合焊盘（7）和倒装焊焊盘引出导线（9），其特征在于，所述芯片（5）上有交替连接的芯片植球焊盘（12）和导线；所述转接板（1）上有用于和外部键合引线进行键合的交替连接的引线键合焊盘（7）、倒装焊可靠性测试焊盘（8）、倒装焊焊盘引出导线（9）、有交替连接的BGA焊盘（10）、倒装焊接焊盘（11）；所述芯片（5）和转接板（1）之间通过倒装焊接工艺Flip Chip形成菊花链；其中转接板（1）和PCB板（6）通过BGA焊接形成菊花链；该结构上设有2048个端口；
所述转接板（1）的形状设计为工字型转接板，其两侧作为光纤阵列的输入端口，即可应
用于芯片光电混合封装。
2.根据权利要求1所述的一种大规模光交换芯片的混合封装结构，其特征在于，所述芯片（5）的衬底为Si和蓝宝石中的任意一种。
3.根据权利要求1所述的一种大规模光交换芯片的混合封装结构，其特征在于，所述转接板（1）为Si、陶瓷和PCB转接板的任意一种，所述转接板（1）的形状应根据需要进行设计。
4.根据权利要求1所述的一种大规模光交换芯片的混合封装结构，其特征在于，所述外部键合引线为Al丝或Au丝。
5.根据权利要求1所述的一种大规模光交换芯片的混合封装结构，其特征在于，所述倒装焊接工艺所用的焊料为90Pb10Sn 、95Pb5Sn、SAC305和SAC307中的任意一种高熔点焊料；所述通过BGA焊接工艺形成菊花链所用的焊料为 63Pb37Sn的低熔点焊料。
6.根据权利要求1所述的一种大规模光交换芯片的混合封装结构，其特征在于，所述转接板（1）焊盘上有倒装焊可靠性测试焊盘（8）和交替连接的倒装焊接焊盘（11），直接采用探针测试倒装焊接性能。
7.根据权利要求1所述的一种大规模光交换芯片的混合封装结构，其特征在于，所述PCB板（6）上通过布线将转接板上的交替连接的BGA焊盘（10）和交替连接的倒装焊接焊盘（11）引出，以便封装完成后测试BGA焊接工艺和倒装焊接工艺的性能。
8.一种大规模光交换芯片的混合封装结构的验证方法，其特征在于，该方法包括以下步骤：S1、设计和制备芯片（5），包括倒装焊接焊盘（11）和导线；
S1.1、先采用磁控溅射的方式制备一层Ti/Cu的种子层样品，Ti的厚度为40-60nm，Cu的厚度为80-100nm；
S1.2、设定匀胶机的转速为3000-4000rpm，时间为30-40s对步骤S1.1得到的种子层样品进行旋涂和匀胶，前烘时间为80-100s，温度为90-100℃，再通过激光直写工艺形成图案；
S1.3、使用化学电镀工艺，对步骤S1.2得到的样品电镀一层4-6μm厚的金属铜；接着采用剥离工艺去胶；再使用PECVD对其镀一层二氧化硅或者氮化硅的绝缘层；
S1.4、重复步骤S1.2的工艺参数，通过激光直写和套刻在焊盘表面形成开窗；
使用磁控溅射或者电镀工艺制备出镍金膜层；
S1.5、最后采用剥离工艺去胶，切片得到最后的芯片（5）；转接板（1）的版图为每一列焊盘交替连接，和转接板（1）对应列焊接后形成一条测试链路；
S2、设计和制备转接板（1），即引线键合焊盘（7）、倒装焊可靠性测试焊盘（8）、倒装焊焊盘引出导线（9）、BGA焊盘（10）、倒装焊接焊盘（11）；其制备步骤与前述步骤S1.1至步骤S1.4相同，最后采用剥离工艺去胶并进行切片得到最后的芯片（5）；所述转接板（1）上倒装焊接焊盘（11）每一列交替转接式焊接，焊接后和步骤S1所述芯片（5）上芯片植球焊盘（12）对应列形成一条测试链路；所述BGA焊盘（10）为每一列交替转接式焊接，焊接后和PCB板（6）对应列形成一条测试链路；
S3、采用引线键合的方式在转接板（1）上的引线键合焊盘（7）交替打线，并用探针测试任意两个打线焊盘的电阻，测试其导通性能；
S4、将芯片（5）和转接板（1）通过倒装焊相连，形成菊花链结构；完成后直接用探针扎到转接板（1）上对应的倒装焊可靠性测试焊盘（8），测试各条链路的导通率；
S5、将步骤S3的转接板（1）和PCB板（6）通过BGA的方式焊接相连，形成菊花链的结构，构成电气连接；先通过PCB板（6）上引出的导线测试BGA焊接后芯片（5）和转接板（1）倒装焊接的导通率，并与步骤S4的导通率进行对照，以评估BGA焊接对步骤S3中倒装焊接的影响，再测试转接板（1）和PCB板（6）的导通率，评估BGA焊接的性能。
9.根据权利要求8所述的一种大规模光交换芯片的混合封装结构的验证方法，其特征在于，所述步骤S4中倒装焊接所用焊料为SAC305，压焊温度为220℃；所述步骤S5中BGA焊接所用焊料为63Pb37Sn，压焊温度为183℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310893682.2A CN116609897B (zh) | 2023-07-20 | 2023-07-20 | 一种大规模光交换芯片的混合封装结构及验证方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310893682.2A CN116609897B (zh) | 2023-07-20 | 2023-07-20 | 一种大规模光交换芯片的混合封装结构及验证方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116609897A CN116609897A (zh) | 2023-08-18 |
| CN116609897B true CN116609897B (zh) | 2023-12-19 |
Family
ID=87684028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310893682.2A Active CN116609897B (zh) | 2023-07-20 | 2023-07-20 | 一种大规模光交换芯片的混合封装结构及验证方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116609897B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160215A (ja) * | 1991-12-09 | 1993-06-25 | Toshiba Corp | 半導体装置用評価装置 |
| US5367763A (en) * | 1993-09-30 | 1994-11-29 | Atmel Corporation | TAB testing of area array interconnected chips |
| US5701085A (en) * | 1995-07-05 | 1997-12-23 | Sun Microsystems, Inc. | Apparatus for testing flip chip or wire bond integrated circuits |
| US6166556A (en) * | 1998-05-28 | 2000-12-26 | Motorola, Inc. | Method for testing a semiconductor device and semiconductor device tested thereby |
| KR20040026257A (ko) * | 2002-09-23 | 2004-03-31 | 삼성테크윈 주식회사 | 반도체용 회로기판 |
| JP2004101223A (ja) * | 2002-09-05 | 2004-04-02 | Sanyo Electric Co Ltd | 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 |
| DE102013108106A1 (de) * | 2013-03-15 | 2014-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verpackungsmechanismen für Chips mit unterschiedlich großen Verbindern |
| CN109904139A (zh) * | 2019-03-08 | 2019-06-18 | 中国科学院微电子研究所 | 带有柔性转接板的大尺寸芯片系统封装结构及其制作方法 |
| CN215815868U (zh) * | 2021-08-13 | 2022-02-11 | 上海先方半导体有限公司 | 一种封装结构 |
| CN116014552A (zh) * | 2023-01-06 | 2023-04-25 | 成都万应微电子有限公司 | 一种光芯片封装结构及激光雷达封装结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210062146A (ko) * | 2019-11-20 | 2021-05-31 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 검사 방법 |
-
2023
- 2023-07-20 CN CN202310893682.2A patent/CN116609897B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160215A (ja) * | 1991-12-09 | 1993-06-25 | Toshiba Corp | 半導体装置用評価装置 |
| US5367763A (en) * | 1993-09-30 | 1994-11-29 | Atmel Corporation | TAB testing of area array interconnected chips |
| US5701085A (en) * | 1995-07-05 | 1997-12-23 | Sun Microsystems, Inc. | Apparatus for testing flip chip or wire bond integrated circuits |
| US6166556A (en) * | 1998-05-28 | 2000-12-26 | Motorola, Inc. | Method for testing a semiconductor device and semiconductor device tested thereby |
| JP2004101223A (ja) * | 2002-09-05 | 2004-04-02 | Sanyo Electric Co Ltd | 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 |
| KR20040026257A (ko) * | 2002-09-23 | 2004-03-31 | 삼성테크윈 주식회사 | 반도체용 회로기판 |
| DE102013108106A1 (de) * | 2013-03-15 | 2014-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verpackungsmechanismen für Chips mit unterschiedlich großen Verbindern |
| CN109904139A (zh) * | 2019-03-08 | 2019-06-18 | 中国科学院微电子研究所 | 带有柔性转接板的大尺寸芯片系统封装结构及其制作方法 |
| CN215815868U (zh) * | 2021-08-13 | 2022-02-11 | 上海先方半导体有限公司 | 一种封装结构 |
| CN116014552A (zh) * | 2023-01-06 | 2023-04-25 | 成都万应微电子有限公司 | 一种光芯片封装结构及激光雷达封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116609897A (zh) | 2023-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11193953B2 (en) | 3D chip testing through micro-C4 interface | |
| US7964971B2 (en) | Flexible column die interconnects and structures including same | |
| US11585831B2 (en) | Test probing structure | |
| US7129420B2 (en) | Semiconductor device and method for manufacture thereof, circuit board, and electronic instrument | |
| KR100225468B1 (ko) | 반도체 집적회로의 전극구조 및 그 패키지 형성방법 | |
| US8710657B2 (en) | Semiconductor assembly and semiconductor package including a solder channel | |
| US6218202B1 (en) | Semiconductor device testing and burn-in methodology | |
| US9230938B2 (en) | Method of manufacturing semiconductor device | |
| US6812565B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US20080150121A1 (en) | Microelectronic assemblies having compliancy and methods therefor | |
| US8404497B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20010020454A (ko) | 집적회로 패키징을 위한 시스템 및 방법 | |
| KR20050085387A (ko) | 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓 | |
| US7342248B2 (en) | Semiconductor device and interposer | |
| KR20050106581A (ko) | 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법 | |
| US20090278561A1 (en) | Probe card having redistributed wiring probe needle structure and probe card module using the same | |
| CN116609897B (zh) | 一种大规模光交换芯片的混合封装结构及验证方法 | |
| US6479306B1 (en) | Method for manufacturing semiconductor device | |
| JP5666366B2 (ja) | 半導体装置の製造方法 | |
| US20150137355A1 (en) | Semiconductor device and manufacturing method thereof | |
| US10991649B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US9069015B2 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding probe head | |
| JP2979289B2 (ja) | 高密度アレイ外部コンタクトを有する半導体試験用パッケージ | |
| JP3218484U (ja) | 弾力のあるプローブ装置 | |
| Hu | An Innovative System Integration Interconnection Technology Beyond BEOL |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |