JP2004101223A - 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 - Google Patents
半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 Download PDFInfo
- Publication number
- JP2004101223A JP2004101223A JP2002259817A JP2002259817A JP2004101223A JP 2004101223 A JP2004101223 A JP 2004101223A JP 2002259817 A JP2002259817 A JP 2002259817A JP 2002259817 A JP2002259817 A JP 2002259817A JP 2004101223 A JP2004101223 A JP 2004101223A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wire bonding
- test
- bonding pads
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】一種類の半導体ウエーハから大きさの異なるパッケージ評価用のテストチップを作る。
【解決手段】単一のチップ２１Ａ、２１Ｂ・・・内及びチップ外の隣接するワイヤーボンディングパッド２２Ａ１、２２Ａ２・・・を半導体ウエーハ２０上でデイジーチェーンが構成されるように接続すると共に、各対角線状で向合う単一のチップとのワイヤーボンディングパッドともデイジーチェーンが構成されるように接続し、前記半導体ウエーハ２０から量産に使用するチップとほぼ同じ大きさおよび形状のテストチップ２５を切出し形成する。
【選択図】 図１
【解決手段】単一のチップ２１Ａ、２１Ｂ・・・内及びチップ外の隣接するワイヤーボンディングパッド２２Ａ１、２２Ａ２・・・を半導体ウエーハ２０上でデイジーチェーンが構成されるように接続すると共に、各対角線状で向合う単一のチップとのワイヤーボンディングパッドともデイジーチェーンが構成されるように接続し、前記半導体ウエーハ２０から量産に使用するチップとほぼ同じ大きさおよび形状のテストチップ２５を切出し形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は混成集積回路のパッケージを評価するに用いられる半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる半導体回路装置は、携帯電話、携帯用のコンピュータ等に採用されるため、小型化、薄型化及び軽量化が一段と求められている。前述した半導体回路装置として、従来半導体基板に半導体素子を取付け、その半導体基板を通常のトランスファーモールドで封止したパッケージ型半導体装置がある。
【０００３】
図９は従来のパッケージ型半導体装置である。パッケージ型半導体装置１は半導体基板Ｋに半導体素子のベアチップ２を取付け、そのベアチップ２のリード端子３、３をプリント基板ＰＳに印刷したプリント配線４、４にハンダ付して取付ける。そして半導体基板２の周囲を絶縁性樹脂層５で被覆している。プリント基板ＰＳのプリント配線４、７にはこの他チップ抵抗６等が取付けられている。このパッケージ型半導体装置１は、リード端子３、３が絶縁性樹脂層５から外部に露出されているため、全体のサイズが大きく、小型化、薄型化および軽量化に難点がある。
【０００４】
図７及び図８は前述したパッケージ型半導体装置１を改良した混成集積回路装置の一部分の平面図及び断面図である。
【０００５】
ＩＣあるいはＬＳＩの回路素子のベアチップ１０を導電パターン１１に取付ける。ベアチップ１０の導電パッド１３Ａ１、１３Ａ２・・・は導電パターン１４Ａ１、１４Ａ２・・・に設けられたワイヤーボンデイングパッド１５Ａ１、１５Ａ２・・・にボンディングされた金属細線１６Ａ１、１６２Ａ２・・・でもって接続されている。
【０００６】
図８（Ａ）に示すように、前述の状態では導電パターン１１、１４Ａ１、１４Ａ２・・・は分離溝１２、１２で上部は電気的に分離されているが、下部はまだ連続されている。
【０００７】
導電パターン１１と導電パターン１４Ａ１、１４Ａ２・・・、導電パターン１１に取付けられた回路素子１０および金属細線１６Ａ１、１６Ａ２・・・を絶縁性樹脂１９でモールドし全体を被覆すると共に一体に固定する。然る後導電パターン１１と導電パターン１４Ａ１、１４Ａ２の下部の連続する部分を絶縁性樹脂１９と共に点線で示すように切断し、導電パターン１１と導電パターン１４Ａ１、１４Ａ２は完全の電気的に分離する。
【０００８】
図８（Ｂ）のごとく、導電パターン１１、１４Ａ１、１４Ａ２・・・の下面に於いては、絶縁性樹脂１９から露出する形になる。導電パターン１１、１４Ａ１、１４Ａ２・・・の露出部分は外部との電気的・熱的な接続を行うために、半田等を設けて外部電極１７Ａ１、１７Ａ２・・・及び電極１８が形成される。さらに、導電パターン１１、１４Ａ１、１４Ａ２の外部電極を設けない個所は、導電パターンの保護等を目的としてレジスト２０により被覆し、混成集積回路装置を形成している。
【０００９】
前述のようにして形成した混成集積回路は外部電極１７Ａ１、１７Ａ２・・・、１８を印刷基板に必要な配線を施された印刷配線に直接接合し、容易に電源回路を構成する。
【００１０】
【特許文献１】
特開平０２−２４０９４０号公報
【００１１】
【発明が解決しようとする課題】
前述した混成集積回路装置（以下本集積回路と称する）は回路素子を支持する基板を用いず、回路素子と電極を形成する導電パターンおよびこれらを接続する金属細線を絶縁性樹脂でモールドし被覆すると共に固定するので、薄型化および小型化ができる。
【００１２】
しかしこのように基板を用いず回路素子と導電パターンなどを絶縁性樹脂でモールドし形成した本混成集積回路装置では、特に、電極とパッドが形成された導電パターンを絶縁性樹脂でモールドし形成したパッケージの信頼性評価が重要である。
【００１３】
パッケージの信頼性評価はモールドした絶縁性樹脂により回路素子の電極、導電パターンあるいは前記回路素子の電極と導電パターンのワイヤーボンディングパッドにボンディングした金属細線等が外部からのストレス等により断線されないかの検査を行う。また絶縁性樹脂でモールドした本混成集積回路装置の外部電極と印刷基板の印刷配線とが良好に接触されていることの確認を行う。
【００１４】
このパッケージの信頼性評価は内蔵されるチップサイズや、モールドした絶縁性樹脂、ベース基板の構造、ワイヤーボンディング等の構成に関わる材料すべてが組み合わさるため、評価サンプル数が多数必要になると共に、評価時間も多大なものとなる。
【００１５】
前述した本混成集積回路を始め、絶縁性樹脂でパッケージした半導体装置の信頼性評価は、試作の混成集積回路を用いず、回路素子を実装していないが量産に使用されるチップと同形で且つ電極となる外側および内側のワイヤーボンディングパッドがデイジーチェーンに接続されるような評価用のテストチップを使用し、印刷基板と組み合わせ一筆書きパターンを形成して、テストチップの導電パターン等が設計通り接続されているか等の信頼性評価を行う。
【００１６】
この時、テストチップは当然実際に量産に使用するチップとほぼ同じ形状であることが望ましいわけであるが、量産に使用するチップごとに半導体ウエーハを新たに作成することは非常に効率が悪く、コストも掛かる。
【００１７】
【課題を解決するための手段】
本発明は半導体回路を絶縁性樹脂でモールドする混成集積回路装置等のパッケージ評価に用いられる種々の大きさのテストチップを一枚の半導体ウエーハから作成が出来るようにしたもので、周囲に複数のワイヤーボンディングパッドが形成され回路素子を形成するに必要なサイズを有する単一のチップを複数個形成した半導体ウエーハであって、前記単一のチップ内及びチップ外の隣接するワイヤーボンディングパッドを半導体ウエーハ内でデイジーチェーンが構成されるように接続すると共に、各対角線状で向合う単一のチップとのワイヤーボンディングパッドともデイジーチェーンが構成されるように接続し、前記半導体ウエーハから量産に使用するチップとほぼ同じ大きさおよび形状のテストチップを切出し形成した半導体回路のパッケージ評価用ウエーハを提供するものである。
【００１８】
また本発明はテストチップを実際にパッケージの評価をするチップ評価装置で、半導体ウエーハから切り出された量産に使用するチップとほぼ同じ大きさおよび形状で複数のワイヤーボンディングパッドを有するテストチップと、前記テストチップが取り付けられるダイボンディングパッドと、該テストチップのワイヤーボンディングパッドに接続される導電パッド及び前記ダイボンディングパッドに取り付けられたテストチップと導電パッドとをこれら導電パッドの荷担下端が外部に露出するように被覆すると共に固定する絶縁性樹脂とを有するテスト用の混成集積回路と、前記導電パッド間を接続する印刷配線が施された印刷基板とよりなり、混成集積回路を前記印刷基板に載置することにより、テストチップの電極となるワイヤーボンディングパッドのデイジーチェーンを完成し、テストチップの外側のワイヤーボンディングパッドの検査を行うと共に、テストチップの内側のワイヤーボンディングパッドもデイジーチェーン接続し、前記デイジーチェーンにテスト電流を加え、内側のワイヤーボンディングパッドの検査を行うチップ評価装置を提供する。
【００１９】
【発明の実施の形態】
本発明の混成集積回路装置のパッケージ評価用テスト基板を図１〜図５に従って説明する。
【００２０】
図１は本発明のパッケージ評価用ウエーハの平面図である。
【００２１】
半導体ウエーハ２０はシリコンで形成されており、ＬＳＩ或いはＩＣを構成するに必要な複数個のトランジスタあるいは抵抗等の回路素子を作り込むに必要なサイズを有する単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ・・・に区分けして複数個形成する。そして単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ・・・単位で必要とする任意の大きさのテストチップが切出されるようにしている。
【００２２】
図２は半導体ウエーハ２０を構成する単一のチップを拡大した平面図であり、図３は単一のチップ２１Ａの断面図である。
【００２３】
単一のチップ２１Ａの外周には半導体ウエーハ２０の上にＡｌ等で電極となるワイヤーボンディングパッド２２Ａ１、２２Ａ２、２２Ａ３・・・を複数個形成している。他の単一基板２１Ｂ、２１Ｃ、２１Ｄ・・・も全く同一の構成をなし、半導体ウエーハ２０にこれら単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ・・・が複数個形成されている。
【００２４】
単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ・・・はＬＳＩあるいはＩＣを形成する実際に使用される多くのチップサイズに適用させるため、極力小さく構成している。そのため前述したワイヤーボンディングパッド２２Ａ１、２２Ａ２、２２Ａ３・・・はワイヤーをボンディングするに可能な範囲で最小なパッドとしている。
【００２５】
図１に示すように、隣接するワイヤーボンディングパッド２２Ａ１、２２Ａ２、２２Ａ３・・・、２２Ｂ１、２２Ｃ１、２２Ｄ１・・・は各単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ・・・内で一部を外部で接続すればデイジーチェーンが構成されるように一組づつ接続されていると共に、隣接する単一のチップのワイヤーボンディングパッド２２Ａ１、２２Ａ２、２２Ａ３・・・、２２Ｂ１、２２Ｃ１、２２Ｄ１・・・ともデイジーチェーンが構成されるように一組づつ接続されている。
【００２６】
一例を挙げて説明する。単一のチップ２１Ａの隣接するワイヤーボンディングパッド２２Ａ２と２２Ａ３及びワイヤーボンディングパッド２２Ａ４と２２Ａ５・・・は半導体ウエーハ２０にＡｌを選択的に蒸着した導電パターン２３Ａ１、２３Ａ２・・・で１組づつ接続されている。
【００２７】
また単一のチップ２１Ａのワイヤーボンディングパッド２２Ａ２は隣接する単一のチップ２１Ｂのワイヤーボンディングパッド２２Ｂ２と導電パターン２３Ｂ１で半導体ウエーハ２０上で接続されている。同様に単一のチップ２１Ａのワイヤーボンディングパッド２２Ａ１１は隣接する単一のチップ２１Ｄのワイヤーボンディングパッド２２Ｄ２と導電パターン２３Ｄ１で半導体ウエーハ２０上で接続されている。
【００２８】
図３（Ａ）に示すように、本願発明はさらに対角線上で向合う単一のチップ２１Ａのワイヤボンディングパッド２２Ａ１０とチップ２１Ｃのワイヤボンディングパッド２２Ｃ１は導電パターン２３Ｃ１で接続し、又対角線上で向合う単一のチップ２１Ｂのワイヤボンディングパッド２２Ｂ１０とチップ２１Ｄのワイヤボンディングパッド２２Ｄ１は導電パターン２３Ｃ１と二層となっている導電パターン２３Ｂ１で接続している。
【００２９】
図３（Ｂ）に示すように、対角線上で向合う単一のチップ２１Ａのワイヤボンディングパッド２２Ａ１０とチップ２１Ｃのワイヤボンディングパッド２２Ｃ１は前述と同様に導電パターン２３Ｃ１で接続するが、対角線上で向合う単一のチップ２１Ｂのワイヤボンディングパッド２２Ｂ１０とチップ２１Ｄのワイヤボンディングパッド２２Ｄ１は金属細線２３Ｂ１１で接続すれば導電パターンを二層にする必要がない。
【００３０】
図４は半導体ウエーハ２０を携帯電話の出力回路等として量産で使用する混成集積回路装置等で使用するＬＳＩのチップサイズに近い大きさに単一のチップ単位で切出して作り出したテストチップ２５である。混成集積回路装置に使用されるＬＳＩ等のチップサイズに合わせ、単一基板２１Ａ、２１Ｂ、２１Ｃおよび２１Ｄの４つを図１の点線で示した位置でダイシングし、パッケージ評価用のテストチップを形成する。一例として４つの単一基板を切出したが、ＬＳＩに使用するチップのサイズに応じて任意数の単一のチップを切出せばよい。
【００３１】
図５、図６は前述のように半導体ウエーハ２０から切出し形成したテストチップを評価するチップ評価装置の平面図及び断面図である。
【００３２】
先ずテストチップ２５を絶縁性樹脂でモールドしテスト用の混成集積回路を形成する。そのため半導体ウエーハ２０から切出し形成したテストチップ２５を導電パターン３０に有するダイボンディングパッド３０Ａに取付ける。またテストチップ２５のワイヤーボンディングパッド２２Ｘ１、２２Ｘ２、２２Ｘ３・・・と導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・とをワイヤーボンディングされた金属細線３２Ａ、３２Ｂ、３２Ｃ・・・で電気的に接続する。
【００３３】
図６（Ａ）（Ｂ）に示すように、この状態では導電パターン３０と導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・の上部は分離溝３５、３５で分離されているが、下部は接続されている。ダイボンディングパッド３０Ａにテストチップ２５を取付け、ワイヤーボンディングパッド２２Ｘ１、２２Ｘ２、２２Ｘ３・・・と導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・とを金属細線３２Ａ、３２Ｂ、３２Ｃ・・・で電気的に接続した後、テストチップ２５、導電パターン３０、導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・及び金属細線３２Ａ、３２Ｂ、３２Ｃ・・・の全てを絶縁性樹脂３６で被覆するとともに、これらを一体的に支持する。
【００３４】
然る後導電パターン３０と導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・の接続されている下部を絶縁性樹脂３６と共に点線で示すように切断し、これら導電パターン３０と導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・を完全に分離する。係る状態では導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・の下端は絶縁性樹脂３６に覆われず露出している。
【００３５】
図６（Ｃ）（Ｄ）に示すように、露出している部分にハンダ等で外部電極３８Ａ、３８Ｂ、３８Ｃ・・・を形成し、テスト用の混成集積回路３７を完成する。
混成集積回路３７をさらに印刷基板４０に載置する。図５に示すように印刷基板４０にはワイヤーボンディングパッド２２Ｘ１、２２Ｘ２、２２Ｘ３・・・がデイジーチェーンを完成するように印刷配線４１Ａ、４１Ｂ、４１Ｃ・・・が印刷されている。混成集積回路３７を印刷基板４０に載置すると、例えば導電パッド３１Ｄ、３１Ｅの外部電極３８Ｄ、３８Ｅは印刷配線４１Ｄに接触し接続される。従って接続されていないワイヤーボンディングパッド２２Ｘ５と２２Ｘ６とは接続される。
【００３６】
このように半導体ウエーハ２０上では接続されていないワイヤーボンディングパッドが半導体ウエーハ上の導電パターン２３Ａ１、２３Ａ２・・・と印刷配線４１Ａ、４１Ｂ・・・等で全てデイジーチェーン接続される。
【００３７】
次にテスト端子Ｔ１、Ｔ２間に試験電圧を加える。それによりテストチップ２５のワイヤーボンディングパッド２２Ｘ１、２２Ｘ２、２２Ｘ３・・・には半導体ウエーハ上の導電パターンと印刷配線等を通って電流が流れることにより、テストチップが絶縁性樹脂３６でモールドしたときに導電パターンあるいは金属細線等が熱あるいはストレス等で断線することなく正常に電流を流すことができるか評価できる。また電極３８Ａ、３８Ｂ・・・と印刷基板４０の印刷配線４１Ａ１、４１Ｂ・・・との接触状態もテストできる。
【００３８】
もし温度試験あるいはストレージ試験等で導電パターン、電極あるいは金属細線等が断線していればテスト端子Ｔ１、Ｔ２間に電流が流れない。また外部電極３８Ａ、３８Ｂ・・・と印刷配線４１Ａ、４１Ｂ・・・との接触不良等でテスト端子Ｔ１、Ｔ２間に電流が流れない。
【００３９】
かかる場合、印刷配線４１Ａ、４１Ｂ・・・で接続されていない外部電極間、例えば外部電極３１Ａと３１Ｂ間等に順次テスターをあてて繋ぐことにより切断個所を発見できるので、断線等の原因を解析できる。
【００４０】
前述においてテストチップ２５の外周に設けたワイヤーボンディングパッド等の断線の検査をした。しかし図４に示すように単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄを切出したテストチイプ２５では対角線上で向合う単一のチップ２１Ａのワイヤボンディングパッド２２Ａ１０とチップ２１Ｃのワイヤボンディングパッド２２Ｃ１が接続されているので、中央横方向に位置するワイヤーボンディングパッド２２Ｂ１、２２Ｂ２、２２Ａ２、２２Ａ３・・・２２Ｂ１０、２２Ｄ１・・・２２Ｃ１０、２２Ｄ１１はデイジーチェーンが完成されている。
【００４１】
従ってテスト端子Ｔ３とＴ４間にテスト電流を加えると、前述と同様にこの間に接続されているワイヤーボンディングパッド及び導電パターン等の断線テストができる。
【００４２】
又単一のチップ２１Ｂのワイヤボンディングパッド２２Ｂ１０とチップ２１Ｄのワイヤボンディングパッド２２Ｄ１は導電パターン２３Ｃ１と二層となっている導電パターン２３Ｂ１で接続しているので、中央縦方向に位置するワイヤーボンディングパッド２２Ｃ１０、２２Ｃ９、２２Ｂ１９・・・２２Ｂ１１、２２Ｃ２、２２Ｃ１、２２Ａ１０、２２Ａ１１、２２Ｄ２・・・２２Ｄ９、２２Ａ１９、２２Ａ２０はデイジーチェーンが完成されている。
【００４３】
従ってテスト端子Ｔ５とＴ６間にテスト電流を加えると、前述と同様にこの間に接続されているワイヤーボンディングパッド及び導電パターン等の断線テストができる。このようにしてテストチップ２５の内側にあるワイヤーボンディングパッド、導電パターン等の断線検査ができる。
【００４４】
パッケージ評価用のテストチップを用いて電気的評価等を行い、パッケージ評価用のテストチップが量産に適していることが確認されたとき、量産用のチップとして使用する。
【００４５】
尚、前述においてチップで形成されたＬＳＩ等を混成集積回路に組み込み利用する場合を述べたが、これに限らずＬＳＩ等を樹脂でモールドして使用するものにも使用できる。
【００４６】
【発明の効果】
本発明の半導体回路のパッケージ評価用ウエーハは１つの半導体ウエーハから様々なサイズの量産に使用するチップとほぼ同じサイズおよび形状に切出し、パッケージ評価用のテストチップをできる。従って必要とするテスト用の混成集積回路装置ごとにテストチップを作成する必要がないので、半導体ウエーハを作るイニシャルコストを削減できる。
【００４７】
しかも隣接するワイヤーボンディングパッドをデイジーチェーンが構成できるように半導体ウエーハ上で接続したので、接続されていない外側のワイヤーボンディングパッドを電気的に接続することにより、デイジーチェーンが完成し、パッケージの信頼性評価のテストが出来る他、テストチップ内部のワイヤーボンディングパッドもデイジーチェーンが完成されているので、これらワイヤーボンディングパッドの信頼性評価のテストもできる。
【００４８】
またワイヤーボンディングパッドは金属細線をボンディングするに可能な範囲で最小のパッドとしたので、量産に使用するチップとほぼ同じ大きさおよび形状のテスチップを切出すことができる。
【図面の簡単な説明】
【図１】本発明の半導体回路のパッケージ評価用ウエーハの平面図である。
【図２】本発明の半導体回路のパッケージ評価用ウエーハの単一のチップの平面図である。
【図３】本発明の半導体回路のパッケージ評価用ウエーハを構成する単一のチップの断面図で、図３（Ａ）は対角線上で向合うワイヤボンディングパッドを導電パターンで接続した断面図、図３（Ｂ）は対角線上で向合うワイヤボンディングパッドを金属細線で接続した断面図である。
【図４】本発明の半導体回路のパッケージ評価用ウエーハから切出されたテストチップの平面図である。
【図５】本発明のチップ評価装置の平面図である。
【図６】本発明のチップ評価装置の断面図で、図６（Ａ）（Ｂ）はチップ評価装置に用いたテスト用の混成集積回路部分で、図５のＡ−Ａ及びＢ−Ｂ断面図、図６（Ｃ）は図５のＡ−Ａ断面図、図６（Ｄ）は図５のＢ−Ｂ断面図である。
【図７】本発明を説明するための混成集積回路の平面図である。
【図８】図７の断面図で、図８（Ａ）は混成集積回路の製造過程を示す図、図８（Ｂ）は混成集積回路が完成された図である。
【図９】従来の回路装置の断面図である。
【符号の説明】
２０ 半導体ウエーハ
２１Ａ、２１Ｂ、２１Ｃ・・ 単一のウエーハ
２２Ａ１、２２Ａ２・・・ ワイヤーボンディングパッド
２３Ａ１、２３Ａ２・・・ 導電パターン
２５ テストチップ
【発明の属する技術分野】
本発明は混成集積回路のパッケージを評価するに用いられる半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる半導体回路装置は、携帯電話、携帯用のコンピュータ等に採用されるため、小型化、薄型化及び軽量化が一段と求められている。前述した半導体回路装置として、従来半導体基板に半導体素子を取付け、その半導体基板を通常のトランスファーモールドで封止したパッケージ型半導体装置がある。
【０００３】
図９は従来のパッケージ型半導体装置である。パッケージ型半導体装置１は半導体基板Ｋに半導体素子のベアチップ２を取付け、そのベアチップ２のリード端子３、３をプリント基板ＰＳに印刷したプリント配線４、４にハンダ付して取付ける。そして半導体基板２の周囲を絶縁性樹脂層５で被覆している。プリント基板ＰＳのプリント配線４、７にはこの他チップ抵抗６等が取付けられている。このパッケージ型半導体装置１は、リード端子３、３が絶縁性樹脂層５から外部に露出されているため、全体のサイズが大きく、小型化、薄型化および軽量化に難点がある。
【０００４】
図７及び図８は前述したパッケージ型半導体装置１を改良した混成集積回路装置の一部分の平面図及び断面図である。
【０００５】
ＩＣあるいはＬＳＩの回路素子のベアチップ１０を導電パターン１１に取付ける。ベアチップ１０の導電パッド１３Ａ１、１３Ａ２・・・は導電パターン１４Ａ１、１４Ａ２・・・に設けられたワイヤーボンデイングパッド１５Ａ１、１５Ａ２・・・にボンディングされた金属細線１６Ａ１、１６２Ａ２・・・でもって接続されている。
【０００６】
図８（Ａ）に示すように、前述の状態では導電パターン１１、１４Ａ１、１４Ａ２・・・は分離溝１２、１２で上部は電気的に分離されているが、下部はまだ連続されている。
【０００７】
導電パターン１１と導電パターン１４Ａ１、１４Ａ２・・・、導電パターン１１に取付けられた回路素子１０および金属細線１６Ａ１、１６Ａ２・・・を絶縁性樹脂１９でモールドし全体を被覆すると共に一体に固定する。然る後導電パターン１１と導電パターン１４Ａ１、１４Ａ２の下部の連続する部分を絶縁性樹脂１９と共に点線で示すように切断し、導電パターン１１と導電パターン１４Ａ１、１４Ａ２は完全の電気的に分離する。
【０００８】
図８（Ｂ）のごとく、導電パターン１１、１４Ａ１、１４Ａ２・・・の下面に於いては、絶縁性樹脂１９から露出する形になる。導電パターン１１、１４Ａ１、１４Ａ２・・・の露出部分は外部との電気的・熱的な接続を行うために、半田等を設けて外部電極１７Ａ１、１７Ａ２・・・及び電極１８が形成される。さらに、導電パターン１１、１４Ａ１、１４Ａ２の外部電極を設けない個所は、導電パターンの保護等を目的としてレジスト２０により被覆し、混成集積回路装置を形成している。
【０００９】
前述のようにして形成した混成集積回路は外部電極１７Ａ１、１７Ａ２・・・、１８を印刷基板に必要な配線を施された印刷配線に直接接合し、容易に電源回路を構成する。
【００１０】
【特許文献１】
特開平０２−２４０９４０号公報
【００１１】
【発明が解決しようとする課題】
前述した混成集積回路装置（以下本集積回路と称する）は回路素子を支持する基板を用いず、回路素子と電極を形成する導電パターンおよびこれらを接続する金属細線を絶縁性樹脂でモールドし被覆すると共に固定するので、薄型化および小型化ができる。
【００１２】
しかしこのように基板を用いず回路素子と導電パターンなどを絶縁性樹脂でモールドし形成した本混成集積回路装置では、特に、電極とパッドが形成された導電パターンを絶縁性樹脂でモールドし形成したパッケージの信頼性評価が重要である。
【００１３】
パッケージの信頼性評価はモールドした絶縁性樹脂により回路素子の電極、導電パターンあるいは前記回路素子の電極と導電パターンのワイヤーボンディングパッドにボンディングした金属細線等が外部からのストレス等により断線されないかの検査を行う。また絶縁性樹脂でモールドした本混成集積回路装置の外部電極と印刷基板の印刷配線とが良好に接触されていることの確認を行う。
【００１４】
このパッケージの信頼性評価は内蔵されるチップサイズや、モールドした絶縁性樹脂、ベース基板の構造、ワイヤーボンディング等の構成に関わる材料すべてが組み合わさるため、評価サンプル数が多数必要になると共に、評価時間も多大なものとなる。
【００１５】
前述した本混成集積回路を始め、絶縁性樹脂でパッケージした半導体装置の信頼性評価は、試作の混成集積回路を用いず、回路素子を実装していないが量産に使用されるチップと同形で且つ電極となる外側および内側のワイヤーボンディングパッドがデイジーチェーンに接続されるような評価用のテストチップを使用し、印刷基板と組み合わせ一筆書きパターンを形成して、テストチップの導電パターン等が設計通り接続されているか等の信頼性評価を行う。
【００１６】
この時、テストチップは当然実際に量産に使用するチップとほぼ同じ形状であることが望ましいわけであるが、量産に使用するチップごとに半導体ウエーハを新たに作成することは非常に効率が悪く、コストも掛かる。
【００１７】
【課題を解決するための手段】
本発明は半導体回路を絶縁性樹脂でモールドする混成集積回路装置等のパッケージ評価に用いられる種々の大きさのテストチップを一枚の半導体ウエーハから作成が出来るようにしたもので、周囲に複数のワイヤーボンディングパッドが形成され回路素子を形成するに必要なサイズを有する単一のチップを複数個形成した半導体ウエーハであって、前記単一のチップ内及びチップ外の隣接するワイヤーボンディングパッドを半導体ウエーハ内でデイジーチェーンが構成されるように接続すると共に、各対角線状で向合う単一のチップとのワイヤーボンディングパッドともデイジーチェーンが構成されるように接続し、前記半導体ウエーハから量産に使用するチップとほぼ同じ大きさおよび形状のテストチップを切出し形成した半導体回路のパッケージ評価用ウエーハを提供するものである。
【００１８】
また本発明はテストチップを実際にパッケージの評価をするチップ評価装置で、半導体ウエーハから切り出された量産に使用するチップとほぼ同じ大きさおよび形状で複数のワイヤーボンディングパッドを有するテストチップと、前記テストチップが取り付けられるダイボンディングパッドと、該テストチップのワイヤーボンディングパッドに接続される導電パッド及び前記ダイボンディングパッドに取り付けられたテストチップと導電パッドとをこれら導電パッドの荷担下端が外部に露出するように被覆すると共に固定する絶縁性樹脂とを有するテスト用の混成集積回路と、前記導電パッド間を接続する印刷配線が施された印刷基板とよりなり、混成集積回路を前記印刷基板に載置することにより、テストチップの電極となるワイヤーボンディングパッドのデイジーチェーンを完成し、テストチップの外側のワイヤーボンディングパッドの検査を行うと共に、テストチップの内側のワイヤーボンディングパッドもデイジーチェーン接続し、前記デイジーチェーンにテスト電流を加え、内側のワイヤーボンディングパッドの検査を行うチップ評価装置を提供する。
【００１９】
【発明の実施の形態】
本発明の混成集積回路装置のパッケージ評価用テスト基板を図１〜図５に従って説明する。
【００２０】
図１は本発明のパッケージ評価用ウエーハの平面図である。
【００２１】
半導体ウエーハ２０はシリコンで形成されており、ＬＳＩ或いはＩＣを構成するに必要な複数個のトランジスタあるいは抵抗等の回路素子を作り込むに必要なサイズを有する単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ・・・に区分けして複数個形成する。そして単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ・・・単位で必要とする任意の大きさのテストチップが切出されるようにしている。
【００２２】
図２は半導体ウエーハ２０を構成する単一のチップを拡大した平面図であり、図３は単一のチップ２１Ａの断面図である。
【００２３】
単一のチップ２１Ａの外周には半導体ウエーハ２０の上にＡｌ等で電極となるワイヤーボンディングパッド２２Ａ１、２２Ａ２、２２Ａ３・・・を複数個形成している。他の単一基板２１Ｂ、２１Ｃ、２１Ｄ・・・も全く同一の構成をなし、半導体ウエーハ２０にこれら単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ・・・が複数個形成されている。
【００２４】
単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ・・・はＬＳＩあるいはＩＣを形成する実際に使用される多くのチップサイズに適用させるため、極力小さく構成している。そのため前述したワイヤーボンディングパッド２２Ａ１、２２Ａ２、２２Ａ３・・・はワイヤーをボンディングするに可能な範囲で最小なパッドとしている。
【００２５】
図１に示すように、隣接するワイヤーボンディングパッド２２Ａ１、２２Ａ２、２２Ａ３・・・、２２Ｂ１、２２Ｃ１、２２Ｄ１・・・は各単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ・・・内で一部を外部で接続すればデイジーチェーンが構成されるように一組づつ接続されていると共に、隣接する単一のチップのワイヤーボンディングパッド２２Ａ１、２２Ａ２、２２Ａ３・・・、２２Ｂ１、２２Ｃ１、２２Ｄ１・・・ともデイジーチェーンが構成されるように一組づつ接続されている。
【００２６】
一例を挙げて説明する。単一のチップ２１Ａの隣接するワイヤーボンディングパッド２２Ａ２と２２Ａ３及びワイヤーボンディングパッド２２Ａ４と２２Ａ５・・・は半導体ウエーハ２０にＡｌを選択的に蒸着した導電パターン２３Ａ１、２３Ａ２・・・で１組づつ接続されている。
【００２７】
また単一のチップ２１Ａのワイヤーボンディングパッド２２Ａ２は隣接する単一のチップ２１Ｂのワイヤーボンディングパッド２２Ｂ２と導電パターン２３Ｂ１で半導体ウエーハ２０上で接続されている。同様に単一のチップ２１Ａのワイヤーボンディングパッド２２Ａ１１は隣接する単一のチップ２１Ｄのワイヤーボンディングパッド２２Ｄ２と導電パターン２３Ｄ１で半導体ウエーハ２０上で接続されている。
【００２８】
図３（Ａ）に示すように、本願発明はさらに対角線上で向合う単一のチップ２１Ａのワイヤボンディングパッド２２Ａ１０とチップ２１Ｃのワイヤボンディングパッド２２Ｃ１は導電パターン２３Ｃ１で接続し、又対角線上で向合う単一のチップ２１Ｂのワイヤボンディングパッド２２Ｂ１０とチップ２１Ｄのワイヤボンディングパッド２２Ｄ１は導電パターン２３Ｃ１と二層となっている導電パターン２３Ｂ１で接続している。
【００２９】
図３（Ｂ）に示すように、対角線上で向合う単一のチップ２１Ａのワイヤボンディングパッド２２Ａ１０とチップ２１Ｃのワイヤボンディングパッド２２Ｃ１は前述と同様に導電パターン２３Ｃ１で接続するが、対角線上で向合う単一のチップ２１Ｂのワイヤボンディングパッド２２Ｂ１０とチップ２１Ｄのワイヤボンディングパッド２２Ｄ１は金属細線２３Ｂ１１で接続すれば導電パターンを二層にする必要がない。
【００３０】
図４は半導体ウエーハ２０を携帯電話の出力回路等として量産で使用する混成集積回路装置等で使用するＬＳＩのチップサイズに近い大きさに単一のチップ単位で切出して作り出したテストチップ２５である。混成集積回路装置に使用されるＬＳＩ等のチップサイズに合わせ、単一基板２１Ａ、２１Ｂ、２１Ｃおよび２１Ｄの４つを図１の点線で示した位置でダイシングし、パッケージ評価用のテストチップを形成する。一例として４つの単一基板を切出したが、ＬＳＩに使用するチップのサイズに応じて任意数の単一のチップを切出せばよい。
【００３１】
図５、図６は前述のように半導体ウエーハ２０から切出し形成したテストチップを評価するチップ評価装置の平面図及び断面図である。
【００３２】
先ずテストチップ２５を絶縁性樹脂でモールドしテスト用の混成集積回路を形成する。そのため半導体ウエーハ２０から切出し形成したテストチップ２５を導電パターン３０に有するダイボンディングパッド３０Ａに取付ける。またテストチップ２５のワイヤーボンディングパッド２２Ｘ１、２２Ｘ２、２２Ｘ３・・・と導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・とをワイヤーボンディングされた金属細線３２Ａ、３２Ｂ、３２Ｃ・・・で電気的に接続する。
【００３３】
図６（Ａ）（Ｂ）に示すように、この状態では導電パターン３０と導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・の上部は分離溝３５、３５で分離されているが、下部は接続されている。ダイボンディングパッド３０Ａにテストチップ２５を取付け、ワイヤーボンディングパッド２２Ｘ１、２２Ｘ２、２２Ｘ３・・・と導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・とを金属細線３２Ａ、３２Ｂ、３２Ｃ・・・で電気的に接続した後、テストチップ２５、導電パターン３０、導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・及び金属細線３２Ａ、３２Ｂ、３２Ｃ・・・の全てを絶縁性樹脂３６で被覆するとともに、これらを一体的に支持する。
【００３４】
然る後導電パターン３０と導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・の接続されている下部を絶縁性樹脂３６と共に点線で示すように切断し、これら導電パターン３０と導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・を完全に分離する。係る状態では導電パッド３１Ａ、３１Ｂ、３１Ｃ・・・の下端は絶縁性樹脂３６に覆われず露出している。
【００３５】
図６（Ｃ）（Ｄ）に示すように、露出している部分にハンダ等で外部電極３８Ａ、３８Ｂ、３８Ｃ・・・を形成し、テスト用の混成集積回路３７を完成する。
混成集積回路３７をさらに印刷基板４０に載置する。図５に示すように印刷基板４０にはワイヤーボンディングパッド２２Ｘ１、２２Ｘ２、２２Ｘ３・・・がデイジーチェーンを完成するように印刷配線４１Ａ、４１Ｂ、４１Ｃ・・・が印刷されている。混成集積回路３７を印刷基板４０に載置すると、例えば導電パッド３１Ｄ、３１Ｅの外部電極３８Ｄ、３８Ｅは印刷配線４１Ｄに接触し接続される。従って接続されていないワイヤーボンディングパッド２２Ｘ５と２２Ｘ６とは接続される。
【００３６】
このように半導体ウエーハ２０上では接続されていないワイヤーボンディングパッドが半導体ウエーハ上の導電パターン２３Ａ１、２３Ａ２・・・と印刷配線４１Ａ、４１Ｂ・・・等で全てデイジーチェーン接続される。
【００３７】
次にテスト端子Ｔ１、Ｔ２間に試験電圧を加える。それによりテストチップ２５のワイヤーボンディングパッド２２Ｘ１、２２Ｘ２、２２Ｘ３・・・には半導体ウエーハ上の導電パターンと印刷配線等を通って電流が流れることにより、テストチップが絶縁性樹脂３６でモールドしたときに導電パターンあるいは金属細線等が熱あるいはストレス等で断線することなく正常に電流を流すことができるか評価できる。また電極３８Ａ、３８Ｂ・・・と印刷基板４０の印刷配線４１Ａ１、４１Ｂ・・・との接触状態もテストできる。
【００３８】
もし温度試験あるいはストレージ試験等で導電パターン、電極あるいは金属細線等が断線していればテスト端子Ｔ１、Ｔ２間に電流が流れない。また外部電極３８Ａ、３８Ｂ・・・と印刷配線４１Ａ、４１Ｂ・・・との接触不良等でテスト端子Ｔ１、Ｔ２間に電流が流れない。
【００３９】
かかる場合、印刷配線４１Ａ、４１Ｂ・・・で接続されていない外部電極間、例えば外部電極３１Ａと３１Ｂ間等に順次テスターをあてて繋ぐことにより切断個所を発見できるので、断線等の原因を解析できる。
【００４０】
前述においてテストチップ２５の外周に設けたワイヤーボンディングパッド等の断線の検査をした。しかし図４に示すように単一のチップ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄを切出したテストチイプ２５では対角線上で向合う単一のチップ２１Ａのワイヤボンディングパッド２２Ａ１０とチップ２１Ｃのワイヤボンディングパッド２２Ｃ１が接続されているので、中央横方向に位置するワイヤーボンディングパッド２２Ｂ１、２２Ｂ２、２２Ａ２、２２Ａ３・・・２２Ｂ１０、２２Ｄ１・・・２２Ｃ１０、２２Ｄ１１はデイジーチェーンが完成されている。
【００４１】
従ってテスト端子Ｔ３とＴ４間にテスト電流を加えると、前述と同様にこの間に接続されているワイヤーボンディングパッド及び導電パターン等の断線テストができる。
【００４２】
又単一のチップ２１Ｂのワイヤボンディングパッド２２Ｂ１０とチップ２１Ｄのワイヤボンディングパッド２２Ｄ１は導電パターン２３Ｃ１と二層となっている導電パターン２３Ｂ１で接続しているので、中央縦方向に位置するワイヤーボンディングパッド２２Ｃ１０、２２Ｃ９、２２Ｂ１９・・・２２Ｂ１１、２２Ｃ２、２２Ｃ１、２２Ａ１０、２２Ａ１１、２２Ｄ２・・・２２Ｄ９、２２Ａ１９、２２Ａ２０はデイジーチェーンが完成されている。
【００４３】
従ってテスト端子Ｔ５とＴ６間にテスト電流を加えると、前述と同様にこの間に接続されているワイヤーボンディングパッド及び導電パターン等の断線テストができる。このようにしてテストチップ２５の内側にあるワイヤーボンディングパッド、導電パターン等の断線検査ができる。
【００４４】
パッケージ評価用のテストチップを用いて電気的評価等を行い、パッケージ評価用のテストチップが量産に適していることが確認されたとき、量産用のチップとして使用する。
【００４５】
尚、前述においてチップで形成されたＬＳＩ等を混成集積回路に組み込み利用する場合を述べたが、これに限らずＬＳＩ等を樹脂でモールドして使用するものにも使用できる。
【００４６】
【発明の効果】
本発明の半導体回路のパッケージ評価用ウエーハは１つの半導体ウエーハから様々なサイズの量産に使用するチップとほぼ同じサイズおよび形状に切出し、パッケージ評価用のテストチップをできる。従って必要とするテスト用の混成集積回路装置ごとにテストチップを作成する必要がないので、半導体ウエーハを作るイニシャルコストを削減できる。
【００４７】
しかも隣接するワイヤーボンディングパッドをデイジーチェーンが構成できるように半導体ウエーハ上で接続したので、接続されていない外側のワイヤーボンディングパッドを電気的に接続することにより、デイジーチェーンが完成し、パッケージの信頼性評価のテストが出来る他、テストチップ内部のワイヤーボンディングパッドもデイジーチェーンが完成されているので、これらワイヤーボンディングパッドの信頼性評価のテストもできる。
【００４８】
またワイヤーボンディングパッドは金属細線をボンディングするに可能な範囲で最小のパッドとしたので、量産に使用するチップとほぼ同じ大きさおよび形状のテスチップを切出すことができる。
【図面の簡単な説明】
【図１】本発明の半導体回路のパッケージ評価用ウエーハの平面図である。
【図２】本発明の半導体回路のパッケージ評価用ウエーハの単一のチップの平面図である。
【図３】本発明の半導体回路のパッケージ評価用ウエーハを構成する単一のチップの断面図で、図３（Ａ）は対角線上で向合うワイヤボンディングパッドを導電パターンで接続した断面図、図３（Ｂ）は対角線上で向合うワイヤボンディングパッドを金属細線で接続した断面図である。
【図４】本発明の半導体回路のパッケージ評価用ウエーハから切出されたテストチップの平面図である。
【図５】本発明のチップ評価装置の平面図である。
【図６】本発明のチップ評価装置の断面図で、図６（Ａ）（Ｂ）はチップ評価装置に用いたテスト用の混成集積回路部分で、図５のＡ−Ａ及びＢ−Ｂ断面図、図６（Ｃ）は図５のＡ−Ａ断面図、図６（Ｄ）は図５のＢ−Ｂ断面図である。
【図７】本発明を説明するための混成集積回路の平面図である。
【図８】図７の断面図で、図８（Ａ）は混成集積回路の製造過程を示す図、図８（Ｂ）は混成集積回路が完成された図である。
【図９】従来の回路装置の断面図である。
【符号の説明】
２０ 半導体ウエーハ
２１Ａ、２１Ｂ、２１Ｃ・・ 単一のウエーハ
２２Ａ１、２２Ａ２・・・ ワイヤーボンディングパッド
２３Ａ１、２３Ａ２・・・ 導電パターン
２５ テストチップ
Claims (5)
- 周囲に複数のワイヤーボンディングパッドが形成され、且つ回路素子を形成するに必要なサイズを有する単一のチップを複数個形成した半導体ウエーハであって、
前記単一のチップ内及びチップ外の隣接するワイヤーボンディングパッドを半導体ウエーハ内でデイジーチェーンが構成されるように接続すると共に、各対角線状で向合う単一のチップとのワイヤーボンディングパッドともデイジーチェーンが構成されるように接続し、
前記半導体ウエーハから量産に使用するチップとほぼ同じ大きさおよび形状のテストチップを切出し形成することを特徴とする半導体回路のパッケージ評価用ウエーハ。 - 前記各対角線状で向合う単一のチップとのワイヤーボンディングパッドを二層の導電パターンで接続したことを特徴とする請求項１記載の半導体回路のパッケージ評価用ウエーハ。
- 前記各対角線状で向合う単一のチップとのワイヤーボンディングパッドを金属細線で接続したことを特徴とする請求項１記載の半導体回路のパッケージ評価用ウエーハ。
- 前記対角線状で向合う単一のチップとの一方の組のワイヤーボンディングパッドを導電パターンで接続し、対角線状で向合う単一のチップの他方の組のワイヤーボンディングパッドを導電パターンで接続したたことを特徴とする請求項１記載の半導体回路のパッケージ評価用ウエーハ。
- 半導体ウエーハから切り出され量産に使用するチップとほぼ同じサイズおよび形状で、且つ複数のワイヤーボンディングパッドを有するテストチップと、
前記テストチップが取付けられるダイボンディングパッドを有する導電パターンと、前記テストチップのワイヤーボンディングパッドに接続される導電パッド及び前記ダイボンディングパッドに取付けられたテストチップと導電パッドとを前記導電パッドの下端が外部に露出するように被覆すると共に固定する絶縁性樹脂とよりなるテスト用の混成集積回路と、
前記導電パッド間を接続する印刷配線が施された印刷基板とよりなり、
テスト用の混成集積回路を前記印刷基板に載置することにより、テストチップの外側のワイヤーボンディングパッドをデイジーチェーンが完成するように接続し、前記デイジーチェーンにテスト電流を加えて、テストチップの外側のワイヤーボンディングパッドの検査を行うと共に、テストチップの内側のワイヤーボンディングパッドもデイジーチェーン接続し、前記デイジーチェーンにテスト電流を加え、内側のワイヤーボンディングパッドの検査を行うことを特徴とするチップ評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002259817A JP4086597B2 (ja) | 2002-09-05 | 2002-09-05 | 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002259817A JP4086597B2 (ja) | 2002-09-05 | 2002-09-05 | 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004101223A true JP2004101223A (ja) | 2004-04-02 |
| JP4086597B2 JP4086597B2 (ja) | 2008-05-14 |
Family
ID=32260706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002259817A Expired - Lifetime JP4086597B2 (ja) | 2002-09-05 | 2002-09-05 | 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4086597B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187073A (ja) * | 2007-01-31 | 2008-08-14 | Seiko Npc Corp | 半導体回路のパッケージ評価用ウェハ |
| JP2008227191A (ja) * | 2007-03-13 | 2008-09-25 | Seiko Npc Corp | 半導体回路のパッケージ評価用ウェハ |
| CN116609897A (zh) * | 2023-07-20 | 2023-08-18 | 之江实验室 | 一种大规模光交换芯片的混合封装结构及验证方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101922452B1 (ko) | 2013-02-26 | 2018-11-28 | 삼성전자 주식회사 | 반도체 테스트 장치 및 그 제조 방법 |
-
2002
- 2002-09-05 JP JP2002259817A patent/JP4086597B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187073A (ja) * | 2007-01-31 | 2008-08-14 | Seiko Npc Corp | 半導体回路のパッケージ評価用ウェハ |
| JP2008227191A (ja) * | 2007-03-13 | 2008-09-25 | Seiko Npc Corp | 半導体回路のパッケージ評価用ウェハ |
| CN116609897A (zh) * | 2023-07-20 | 2023-08-18 | 之江实验室 | 一种大规模光交换芯片的混合封装结构及验证方法 |
| CN116609897B (zh) * | 2023-07-20 | 2023-12-19 | 之江实验室 | 一种大规模光交换芯片的混合封装结构及验证方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4086597B2 (ja) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004523902A (ja) | 樹脂封止された超小型回路から形成されたスタック可能な超小型回路層およびこれを作成する方法 | |
| US20050248011A1 (en) | Flip chip semiconductor package for testing bump and method of fabricating the same | |
| JP2010153901A (ja) | ボンディングパッドを有する半導体装置及びその形成方法 | |
| KR19980047801A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 | |
| JPH08504036A (ja) | エリアアレイ配線チップのｔａｂテスト | |
| JP2004056135A (ja) | １つの金属層を備え折り返されたテープ領域アレイ・パッケージ | |
| US20130037949A1 (en) | Semiconductor assemblies with multi-level substrates and associated methods of manufacturing | |
| KR101202452B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP2004134715A (ja) | 半導体装置及びその製造方法 | |
| KR100519657B1 (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
| JP4086597B2 (ja) | 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JP4213672B2 (ja) | 半導体装置及びその製造方法 | |
| JP4388926B2 (ja) | 半導体装置のパッケージ構造 | |
| JP4000031B2 (ja) | 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 | |
| JPH08279588A (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3842272B2 (ja) | インターポーザー、半導体チップマウントサブ基板および半導体パッケージ | |
| KR102322780B1 (ko) | 인터페이스 보드 및 상기 인터페이스 제조 방법 | |
| US6335226B1 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
| KR100920041B1 (ko) | 웨이퍼 레벨 패키지용 테스트 소켓 및 그의 제조 방법 | |
| JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
| JP4303772B2 (ja) | 半導体パッケージ | |
| TWI242824B (en) | Semiconductor device | |
| JP2004296464A (ja) | 半導体装置 | |
| JP4388989B2 (ja) | 半導体チップマウント封止サブ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |