KR20210062146A - 표시 장치 및 이의 검사 방법 - Google Patents

표시 장치 및 이의 검사 방법 Download PDF

Info

Publication number
KR20210062146A
KR20210062146A KR1020190149956A KR20190149956A KR20210062146A KR 20210062146 A KR20210062146 A KR 20210062146A KR 1020190149956 A KR1020190149956 A KR 1020190149956A KR 20190149956 A KR20190149956 A KR 20190149956A KR 20210062146 A KR20210062146 A KR 20210062146A
Authority
KR
South Korea
Prior art keywords
test
panel
lead
circuit
pad
Prior art date
Application number
KR1020190149956A
Other languages
English (en)
Inventor
신용진
김균호
장욱재
박봉임
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190149956A priority Critical patent/KR20210062146A/ko
Priority to EP20208287.1A priority patent/EP3866148A1/en
Priority to US16/951,060 priority patent/US11690168B2/en
Priority to CN202011305645.8A priority patent/CN112825231A/zh
Publication of KR20210062146A publication Critical patent/KR20210062146A/ko
Priority to US18/208,923 priority patent/US12016116B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G01R27/205—Measuring contact resistance of connections, e.g. of earth connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 표시 패널; 표시 패널의 일측에 부착된 제1 기판; 및 제1 기판의 일측에 부착된 제2 기판을 포함하고, 표시 패널은 제1 패널 테스트 패드, 및 제2 패널 테스트 패드를 포함하고, 제1 기판은 제1 패널 테스트 패드와 중첩 배치되어 연결된 제1-1 회로 테스트 리드, 제2 패널 테스트 패드와 중첩 배치되어 연결된 제1-2 회로 테스트 리드, 제2 기판과 중첩 배치되어 연결된 제2-1 회로 테스트 리드, 제1-1 회로 테스트 리드와 연결된 제1-1 테스트 리드 배선, 제1-2 회로 테스트 리드와 연결된 제1-2 테스트 리드 배선, 및 제2-1 회로 테스트 리드와 연결된 제1 테스트 리드 배선을 포함하고, 제1-1 회로 테스트 리드 배선과 제1-2 회로 테스트 리드 배선은 각각 제2-1 회로 테스트 리드 배선과 연결된다.

Description

표시 장치 및 이의 검사 방법{DISPLAY DEVICE AND INSPECTION METHOD OF THE DISPLAY DEVICE}
본 발명은 표시 장치 및 이의 검사 방법에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 표시 장치는 표시 영역과 비표시 영역으로 구획된 기판을 포함한다. 상기 표시 영역에서 상기 기판 상에는 복수의 화소가 배치되며, 상기 비표시 영역에서 상기 기판 상에는 복수의 패드(pad) 등이 배치된다. 상기 복수의 패드에는 구동 회로 등이 장착된 가요성 필름(COF Film) 등이 결합되어 상기 화소에 구동 신호를 전달한다.
상기 가요성 필름은 상기 복수의 패드와 결합되는 복수의 리드들을 포함하고, 각 리드는 서로 분리된 패드에 본딩될 수 있다.
한편, 상기 패드와 동일층에 위치한 검사 패드, 및 상기 리드와 동일층에 위치한 검사 리드 간의 접촉 저항을 측정함으로써 상기 패드와 상기 리드 간의 접촉 저항을 측정할 수 있다.
본 발명이 해결하고자 하는 과제는 정밀하게 상기 패드와 상기 리드 간의 접촉 저항을 측정할 수 있는 표시 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 정밀하게 상기 패드와 상기 리드 간의 접촉 저항을 측정할 수 있는 표시 장치의 검사 방법을 제공하는데 있다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시 패널; 상기 표시 패널의 일측에 부착된 제1 기판; 및 상기 제1 기판의 일측에 부착된 제2 기판을 포함하고, 상기 표시 패널은 제1 패널 테스트 패드, 및 제2 패널 테스트 패드를 포함하고, 상기 제1 기판은 상기 제1 패널 테스트 패드와 중첩 배치되어 연결된 제1-1 회로 테스트 리드, 상기 제2 패널 테스트 패드와 중첩 배치되어 연결된 제1-2 회로 테스트 리드, 상기 제2 기판과 중첩 배치되어 연결된 제2-1 회로 테스트 리드, 상기 제1-1 회로 테스트 리드와 연결된 제1-1 테스트 리드 배선, 상기 제1-2 회로 테스트 리드와 연결된 제1-2 테스트 리드 배선, 및 상기 제2-1 회로 테스트 리드와 연결된 제1 테스트 리드 배선을 포함하고, 상기 제1-1 회로 테스트 리드 배선과 상기 제1-2 회로 테스트 리드 배선은 각각 상기 제2-1 회로 테스트 리드 배선과 연결된다.
상기 제2 기판은 상기 제2-1 회로 테스트 리드와 중첩 배치되어 연결된 제1 메인 테스트 패드, 및 상기 제1 메인 테스트 패드와 연결된 제1 테스트 포인트를 포함할 수 있다.
상기 제1 패널 테스트 패드와 상기 제2 패널 테스트 패드는 상기 제1 패널 테스트 패드와 연결된 제1 패널 테스트 배선, 상기 제2 패널 테스트 패드와 연결된 제2 패널 테스트 배선, 및 상기 제1 패널 테스트 배선과 상기 제2 패널 테스트 배선을 연결하는 공통 패널 테스트 배선을 통해 전기적으로 연결될 수 있다.
상기 표시 패널은 제3 패널 테스트 패드, 및 상기 제3 패널 테스트 패드와 연결된 제3 패널 테스트 배선을 더 포함하고, 상기 제3 패널 테스트 배선은 상기 공통 패널 테스트 배선과 물리적으로 연결될 수 있다.
상기 제1 기판은 상기 제3 패널 테스트 패드와 중첩 배치되어 연결된 제1-3 회로 테스트 리드, 및 상기 제2 기판과 중첩 배치되어 연결된 제2-2 회로 테스트 리드를 더 포함하고, 상기 제1-3 회로 테스트 리드와 상기 제2-2 회로 테스트 리드는 전기적으로 연결될 수 있다.
상기 제2 기판은 상기 제2-2 회로 테스트 리드와 중첩 배치되어 연결된 제2 메인 테스트 패드, 및 상기 제2 메인 테스트 패드와 전기적으로 연결된 제2 테스트 포인트를 더 포함할 수 있다.
상기 표시 패널은 제4 패널 테스트 패드, 및 상기 제4 패널 테스트 패드와 연결된 제4 패널 테스트 배선을 더 포함하고, 상기 제4 패널 테스트 배선은 상기 공통 패널 테스트 배선과 물리적으로 연결될 수 있다.
상기 제1 기판은 상기 제4 패널 테스트 패드와 중첩 배치되어 연결된 제1-4 회로 테스트 리드, 및 상기 제2 기판과 중첩 배치되어 전기적으로 연결된 제2-3 회로 테스트 리드와 제2-4 회로 테스트 리드를 더 포함하고, 상기 제2-3 회로 테스트 리드와 상기 제2-4 회로 테스트 리드는 각각 상기 제1-4 회로 테스트 리드와 전기적으로 연결될 수 있다.
상기 제2 기판은 상기 제2-3 회로 테스트 리드와 중첩 배치되어 연결된 제3 메인 테스트 패드, 및 상기 제2-4 회로 테스트 리드와 중첩 배치되어 연결된 제4 메인 테스트 패드를 더 포함하고, 상기 제3 메인 테스트 패드와 상기 제4 메인 테스트 패드는 함께 제3 테스트 포인트에 전기적으로 연결될 수 있다.
상기 제1 기판은 제1 테스트 리드 배선, 제1-1 테스트 리드 배선, 및 제1-2 테스트 리드 배선을 더 포함하고, 상기 제1 테스트 리드 배선은 상기 제2-1 회로 테스트 리드와 물리적으로 연결되고 상기 제1-1 테스트 리드 배선은 상기 제1-1 회로 테스트 리드와 물리적으로 연결되고, 상기 제1-2 테스트 리드 배선은 상기 제1-2 회로 테스트 리드와 물리적으로 연결되고 상기 제1-1 테스트 리드 배선과 상기 제1-2 테스트 리드 배선은 각각 상기 제1 테스트 리드 배선과 물리적으로 연결될 수 있다.
상기 제1 기판은 상기 제1-3 회로 테스트 리드와 상기 제2-2 회로 테스트 리드를 전기적으로 연결하는 제2 테스트 리드 배선을 더 포함할 수 있다.
상기 제1 기판은 상기 제1-4 회로 테스트 리드와 물리적으로 연결된 제3 테스트 리드 배선, 상기 제2-3 회로 테스트 리드와 물리적으로 연결된 제3-1 리드 테스트 배선, 및 상기 제2-4 회로 테스트 리드와 물리적으로 연결된 제3-2 리드 테스트 배선을 더 포함하고, 상기 제3-1 리드 테스트 배선과 상기 제3-2 리드 테스트 배선은 각각 상기 제3 테스트 리드 배선과 물리적으로 연결될 수 있다.
상기 제1 기판은 데이터 구동 집적 회로를 더 포함하고, 상기 패널 테스트 패드를, 상기 회로 테스트 리드들, 및 상기 메인 테스트 패드들은 상기 데이터 구동 집적 회로와 절연된 더미 전극들일 수 있다.
상기 제1-1 테스트 리드 배선은 상기 제1-1 회로 테스트 리드와 물리적으로 연결되고, 상기 제1-2 테스트 리드 배선은 상기 제1-2 회로 테스트 리드와 물리적으로 연결되고, 상기 제1 테스트 리드 배선은 상기 제2-1 회로 테스트 리드와 물리적으로 연결되며, 상기 제1-1 회로 테스트 리드 배선과 상기 제1-2 회로 테스트 리드 배선은 각각 상기 제2-1 회로 테스트 리드 배선과 물리적으로 연결된다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 데이터 구동 집적 회로를 포함하는 표시 패널; 및 상기 표시 패널의 일측에 부착된 제1 기판을 포함하고, 상기 표시 패널은 제1 패널 테스트 패드, 및 제2 패널 테스트 패드를 포함하고, 상기 제1 기판은 상기 제1 패널 테스트 패드와 중첩 배치되어 전기적으로 연결된 제1-1 회로 테스트 리드, 상기 제2 패널 테스트 패드와 중첩 배치되어 전기적으로 연결된 제1-2 회로 테스트 리드, 및 상기 제1-1 회로 테스트 리드와 상기 제1-2 회로 테스트 리드와 각각 전기적으로 연결된 제1 테스트 포인트를 포함하되, 상기 제1-1 회로 테스트 리드와 상기 제1-2 회로 테스트 리드는 각각 상기 제1 테스트 포인트와 전기적으로 연결된다.
상기 표시 패널은 제3 패널 테스트 패드를 더 포함하고, 상기 제1 기판은 상기 제3 패널 테스트 패드와 중첩 배치되어 전기적으로 연결된 제1-3 회로 테스트 리드, 및 상기 제1-3 회로 테스트 리드와 전기적으로 연결된 제2 테스트 포인트를 더 포함할 수 있다.
상기 표시 패널은 제4 패널 테스트 패드를 더 포함하고, 상기 제1 기판은 상기 제4 패널 테스트 패드와 중첩 배치되어 전기적으로 연결된 제1-4 회로 테스트 리드, 및 상기 제1-4 회로 테스트 리드와 전기적으로 연결된 제3 테스트 포인트를 더 포함할 수 있다.
상기 제1 기판은 제1 테스트 리드 배선, 제1-1 테스트 리드 배선, 및 제1-2 테스트 리드 배선을 더 포함하고, 상기 제1 테스트 리드 배선은 상기 제1 테스트 포인트와 물리적으로 연결되고 상기 제1-1 테스트 리드 배선은 상기 제1-1 회로 테스트 리드와 물리적으로 연결되고, 상기 제1-2 테스트 리드 배선은 상기 제1-2 회로 테스트 리드와 물리적으로 연결되고 상기 제1-1 테스트 리드 배선과 상기 제1-2 테스트 리드 배선은 각각 상기 제1 테스트 리드 배선과 물리적으로 연결될 수 있다.
상기 다른 과제를 해결하기 위한 표시 장치의 검사 방법은 제1 패널 테스트 패드 내지 제4 패널 테스트 패드를 포함하는 표시 패널, 상기 제1 패널 테스트 패드 내지 상기 제4 패널 테스트 패드와 각각 연결된 제1-1 회로 테스트 리드 내지 제1-4 회로 테스트 리드와 제2-1 회로 테스트 리드 내지 제2-4 회로 테스트 리드를 포함하는 제1 기판, 및 상기 제2-1 회로 테스트 리드 내지 상기 제2-4 회로 테스트 리드와 각각 연결된 제1 메인 테스트 패드 내지 제4 메인 테스트 패드와 상기 제1 메인 테스트 패드와 연결된 제1 테스트 포인트, 상기 제2 메인 테스트 패드와 연결된 제2 테스트 포인트, 및 상기 제3 메인 테스트 패드와 상기 제4 메인 테스트 패드와 각각 연결된 제3 테스트 포인트를 포함하는 제2 기판을 포함하는 표시 장치를 준비하는 단계로서, 상기 제1-1 회로 테스트 리드와 상기 제1-2 회로 테스트 리드는 각각 상기 제2-1 회로 테스트 리드와 병렬 연결되고, 상기 제1-3 회로 테스트 리드는 상기 제2-2 회로 테스트 리드와 연결되고, 상기 제2-3 회로 테스트 리드와 상기 제2-4 회로 테스트 리드는 각각 상기 제1-4 회로 테스트 리드와 전기적으로 연결된 표시 장치를 준비하는 단계; 상기 제1 테스트 포인트, 및 상기 제2 테스트 포인트에 각각 지그를 접촉하여 제1 측정값을 도출하는 단계; 상기 제2 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 지그를 접촉하여 제2 측정값을 도출하는 단계; 상기 제1 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 지그를 접촉하여 제3 측정값을 도출하는 단계; 및 상기 제1 측정값 내지 상기 제3 측정값을 이용하여 상기 패널 테스트 패드 내지 상기 제4 패널 테스트 패드와 그에 대응되는 상기 제1-1 회로 테스트 리드 내지 상기 제1-4 회로 테스트 리드 간의 접촉 저항을 도출하는 단계를 포함한다.
상기 제1 테스트 포인트, 및 상기 제2 테스트 포인트에 각각 지그를 접촉하여 제1 측정값을 도출하는 단계는 상기 제1 테스트 포인트, 및 상기 제2 테스트 포인트에 각각 접촉하는 상기 지그의 저항을 고려하고, 상기 제2 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 지그를 접촉하여 제2 측정값을 도출하는 단계는 상기 제2 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 접촉하는 상기 지그의 저항을 고려하고, 상기 제1 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 지그를 접촉하여 제3 측정값을 도출하는 단계는 상기 제1 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 접촉하는 상기 지그의 저항을 고려할 수 있다.
상기 제1 측정값 내지 상기 제3 측정값을 이용하여 상기 패널 테스트 패드 내지 상기 제4 패널 테스트 패드와 그에 대응되는 상기 제1-1 회로 테스트 리드 내지 상기 제1-4 회로 테스트 리드 간의 접촉 저항을 도출하는 단계는 상기 표시 패널의 저항값이 소거될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 표시 장치 및 이의 검사 벙밥에 의하면 정밀하게 상기 패드와 상기 리드 간의 접촉 저항을 측정할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 2는 도 1의 표시 패널의 평면 배치도이다.
도 3은 도 1의 제1 기판의 평면 배치도이다.
도 4는 도 1의 제2 기판의 평면 배치도이다.
도 5는 도 1의 패널 패드 영역, 제1 기판, 및 제2 기판의 평면 배치도이다.
도 6은 도 5의 패널 패드, 제1 리드 배선, 제2 리드 배선, 및 회로 패드의 단면도이다.
도 7은 도 5의 검사 패널 패드, 제1 검사 리드 배선, 제2 검사 리드 배선, 및 검사 회로 패드의 단면도이다.
도 8은 저항 측정 장치에서 인가된 전압을 지그를 통해 검사 포인트에 제공하는 것을 나타낸 단면도이다.
도 9는 저항 측정 장치를 통해 제1 측정값 내지 제3 측정값을 수득하는 것을 나타낸 단면도이다.
도 10은 제1 측정값을 수득하는 것을 나타낸 평면 배치도이다.
도 11은 제2 측정값을 수득하는 것을 나타낸 평면 배치도이다.
도 12는 제3 측정값을 수득하는 것을 나타낸 평면 배치도이다.
도 13은 다른 실시예에 따른 표시 장치의 평면 배치도이다.
도 14는 도 13의 표시 패널의 평면 배치도이다.
도 15는 도 13의 제1 기판의 평면 배치도이다.
도 16은 도 13의 표시 패널, 및 제1 기판의 평면 배치도이다.
도 17은 제1 측정값을 수득하는 것을 나타낸 평면 배치도이다.
도 18은 제2 측정값을 수득하는 것을 나타낸 평면 배치도이다.
도 19는 또 다른 실시예에 따른 표시 패널의 평면 배치도이다.
도 20은 또 다른 실시예에 따른 제1 기판의 평면 배치도이다.
도 21은 또 다른 실시예에 따른 제2 기판의 평면 배치도이다.
도 22는 또 다른 실시예에 따른 표시 장치의 평면 배치도이다.
도 23은 도 22의 표시 패널의 평면 배치도이다.
도 24는 도 22의 제1 기판의 평면 배치도이다.
도 25는 도 22의 제2 기판의 평면 배치도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 표시 장치는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia PCAyer), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
도 1을 참조하면, 표시 장치(1)는 화상을 표시하는 표시 패널(100), 표시 패널(100)에 연결되는 제1 기판(300) 및 제1 기판(300)에 연결된 제2 기판(500)을 포함할 수 있다.
표시 패널(100)은 예를 들어, 유기 발광 표시 패널이 적용될 수 있다. 이하의 실시예에서는 표시 패널(100)로서 유기 발광 표시 패널이 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이(LCD), 퀀텀닷 유기 발광 표시 패널(QD-OLED), 퀀텀닷 액정 디스플레이(QD-LCD), 퀀텀 나노 발광 표시 패널(QNED), 마이크로 엘이디(Micro LED) 등 다른 종류의 표시 패널이 적용될 수도 있다.
표시 패널(100)은 복수의 화소 영역을 포함하는 표시 영역(DA), 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 표시 영역(DA)은 단변과 장변을 가질 수 있다. 표시 영역(DA)의 단변은 제1 방향(DR1)으로 연장된 변일 수 있다. 표시 영역(DA)의 장변은 제2 방향(DR2)으로 연장된 변일 수 있다. 다만, 표시 영역(DA)의 평면 형상은 직사각형에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 양 단변 및 양 장변에 인접 배치될 수 있다. 이 경우, 표시 영역(DA)의 모든 변을 둘러싸고, 표시 영역(DA)의 테두리를 구성할 수 있다. 다만, 이에 제한되지 않고 비표시 영역(NDA)은 표시 영역(DA)의 양 단변 또는 양 장변에만 인접 배치될 수도 있다.
표시 패널(100)의 비표시 영역(NDA)은 패널 패드 영역(PA)을 더 포함한다. 패널 패드 영역(PA)은 예를 들어, 표시 영역(DA)의 일측 단변 주변에 배치될 수 있지만, 이에 제한되지 않고 표시 영역(DA)의 양 단변 주변에 배치되거나 표시 영역(DA)의 양 단변 및 양 장변 주변에 배치될 수 있다.
제1 기판(300)은 인쇄 베이스 필름(도 6의 '310' 참조) 및 인쇄 베이스 필름(310) 상에 배치된 구동 집적 회로(350)를 포함할 수 있다. 인쇄 베이스 필름(310)은 절연 물질의 연성 물질을 포함하여 이루어질 수 있다. 몇몇 실시예에서 제1 기판(300)은 연성 기판일 수 있다.
제1 기판(300)은 일측이 표시 패널(100)의 패널 패드 영역(PA)에 부착되는 제1 회로 영역, 상기 제1 회로 영역의 제2 방향(DR2) 일측에 배치된 제2 회로 영역, 및 상기 제2 회로 영역의 제2 방향(DR2) 일측에 배치되고 제2 기판(500)이 부착된 제3 회로 영역을 포함할 수 있다. 구동 집적 회로(350)는 제1 기판(300)의 상기 제2 회로 영역의 일면 상에 배치될 수 있다. 구동 집적 회로(350)는 예를 들어, 데이터 구동 집적 회로일 수 있고, 데이터 구동 칩으로 구현된 칩 온 필름(Chip on film, COF) 방식이 적용될 수 있다.
제2 기판(500)은 제1 기판(300)의 상기 제3 회로 영역에 부착되는 회로 패드 영역을 포함할 수 있다. 제2 기판(500)의 상기 회로 패드 영역에는 복수의 회로 패드들이 배치되어 제1 기판(300)의 상기 제3 회로 영역에 배치된 리드 배선들과 접속될 수 있다. 제2 기판(500)은 인쇄 회로 보드를 포함할 수 있다. 상기 인쇄 회로 보드는 연성 물질을 포함하는 연성 기판일 수 있으나, 이에 제한되지 않고 리지드 물질을 포함하는 리지드 기판일 수도 있다.
제1 기판(300)은 두께 방향(전면 발광 표시 장치의 경우 배면 방향)으로 벤딩될 수 있다. 제1 기판(300)의 타측 및 제2 기판(500)은 표시 패널(100)의 하부 상에 위치할 수 있다.
도 2는 도 1의 표시 패널의 평면 배치도이고, 도 3은 도 1의 제1 기판의 평면 배치도이고, 도 4는 도 1의 제2 기판의 평면 배치도이고, 도 5는 도 1의 패널 패드 영역, 제1 기판, 및 제2 기판의 평면 배치도이고, 도 6은 도 5의 패널 패드, 제1 리드 배선, 제2 리드 배선, 및 회로 패드의 단면도이고, 도 7은 도 5의 검사 패널 패드, 제1 검사 리드 배선, 제2 검사 리드 배선, 및 검사 회로 패드의 단면도이다.
도 2를 참조하면, 패널 패드 영역(P_PA)에는 패널 패드(P_PAD), 및 패널 테스트 패드(TP_PAD: TP_PAD1~TP_PAD4)가 배치될 수 있다. 패널 패드(P_PAD)는 복수개이고, 복수의 패널 패드(P_PAD)는 제1 방향(DR1)을 따라 배열될 수 있다. 복수의 패널 패드(P_PAD)는 예를 들어, 전원 패드, 데이터 패드, 패널 더미 패드를 포함할 수 있다. 제1 방향(DR1)은 패널 패드 영역(PA)의 단부로부터 표시 영역(DA)을 향하는 방향일 수 있다. 제2 방향(DR2)은 제1 방향(DR2)과 교차하는 방향을 의미한다.
패널 패드(P_PAD)는 각 화소와 전기적으로 연결될 수 있다. 패널 패드(P_PAD)는 제1 신호 배선(L1)을 통해 표시 영역(DA)의 각 화소와 물리적으로 연결될 수 있다. 제1 신호 배선(L1)은 패널 패드(P_PAD)와 다른 층에 위치할 수 있으나, 이에 제한되지 않고 패널 패드(P_PAD)와 동일층에 위치할 수 있다.
패널 테스트 패드(TP_PAD1~TP_PAD4)는 복수개이고, 복수의 패널 테스트 패드(TP_PAD1~TP_PAD4)는 제1 방향(DR1)을 따라 배열될 수 있다.
패널 테스트 패드(TP_PAD1~TP_PAD4)는 패널 패드(P_PAD)와 달리 제1 신호 배선(L1)과 전기적으로 연결되지 않으며, 물리적으로 연결되지 않을 수 있다.
표시 패널(100)은 제1 패널 테스트 패드(TP_PAD1)와 전기적으로 연결된 제1 패널 테스트 배선(TP_L1), 제2 패널 테스트 패드(TP_PAD2)와 전기적으로 연결된 제2 패널 테스트 배선(TP_L2), 제3 패널 테스트 패드(TP_PAD3)와 전기적으로 연결된 제3 패널 테스트 배선(TP_L3), 제4 패널 테스트 패드(TP_PAD4)와 연결된 제4 패널 테스트 배선(TP_L4)을 포함할 수 있다.
제1 패널 테스트 배선(TP_L1)은 제1 패널 테스트 패드(TP_PAD1)와 물리적으로 연결될 수 있고, 제2 패널 테스트 배선(TP_L2)은 제2 패널 테스트 패드(TP_PAD2)와 물리적으로 연결될 수 있고, 제3 패널 테스트 배선(TP_L3)은 제3 패널 테스트 패드(TP_PAD3)와 물리적으로 연결될 수 있고, 제4 패널 테스트 배선(TP_L4)은 제4 패널 테스트 패드(TP_PAD4)와 물리적으로 연결될 수 있다.
패널 테스트 배선(TP_L1~TP_L4)은 상호 전기적으로 연결될 수 있다. 도 2에 도시된 바와 같이 표시 패널(100)은 패널 테스트 배선(TP_L1~TP_L4)과 상호 물리적으로 연결된 패널 공통 테스트 배선(TP_L5)을 더 포함할 수 있다. 패널 공통 테스트 배선(TP_L5)은 각 패널 테스트 패드(TP_PAD1~TP_PAD4)와 전기적으로 연결될 수 있다. 패널 공통 테스트 배선(TP_L5)은 각 패널 테스트 배선(TP_L1~TP_L4)과 물리적으로 연결됨으로써 각 패널 테스트 패드(TP_PAD1~TP_PAD4)와 전기적으로 연결될 수 있다. 각 패널 테스트 배선(TP_L1~TP_L4)은 예를 들어 제2 방향(DR2)을 따라 연장되고, 패널 공통 테스트 배선(TP_L5)은 제1 방향(DR1)을 따라 연장될 수 있지만, 그 방향이 이에 제한되는 것은 아니다.
패널 테스트 패드(TP_PAD1~TP_PAD4)는 표시 영역(DA)의 각 화소와 전기적으로 분리된 더미 전극일 수 있다.
도 3을 참조하면, 제1 기판(300)의 상기 제1 회로 영역에는 제1 리드 배선(LE1), 및 제1 테스트 리드(T_LEa)가 배치되고 상기 제2 회로 영역에는 구동 집적 회로(350)가 배치되고 상기 제3 회로 영역에는 제2 리드 배선(LE2), 및 제2 테스트 리드(T_LEb)가 배치될 수 있다.
제1 리드 배선(LE1)은 제2 신호 배선(L2)을 통해 구동 집적 회로(350)와 전기적으로 연결되고 제2 리드 배선(LE2)은 제3 신호 배선(L3)을 통해 구동 집적 회로(350)와 전기적으로 연결될 수 있다.
반면, 제1 테스트 리드(T_LEa)는 제2 테스트 리드(T_LEb)와 전기적으로 연결되되, 구동 집적 회로(350)와는 전기적으로 절연될 수 있다. 제1 테스트 리드(T_LEa), 및 제2 테스트 리드(T_LEb)는 구동 집적 회로(350)와 전기적, 및 물리적으로 절연된 더미 전극일 수 있다.
제1 테스트 리드(T_LEa)는 제1-1 테스트 리드(T_LE1) 내지 제1-4 테스트 리드(T_LE4)를 포함할 수 있고, 제2 테스트 리드(T_LEb)는 제2-1 테스트 리드(T_LE5) 내지 제2-4 테스트 리드(T_LE8)를 포함할 수 있다.
제1 기판(300)은 제2-1 테스트 리드(T_LE5)와 물리적으로 연결된 제1 테스트 리드 배선(T_L1), 제1-1 테스트 리드(T_LE1)와 물리적으로 연결된 제1-1 테스트 리드 배선(T_L11), 및 제1-2 테스트 리드(T_LE2)와 물리적으로 연결된 제1-2 테스트 리드 배선(T_L12)을 포함할 수 있다. 제1-1 테스트 리드 배선(T_L11), 및 제1-2 테스트 리드 배선(T_L12)은 제2 방향(DR2)을 따라 연장하다가 각각 제1 테스트 리드 배선(T_L1)과 물리적으로 연결될 수 있다. 즉, 제1-1 테스트 리드 배선(T_L11), 및 제1-2 테스트 리드 배선(T_L12)은 병렬 연결될 수 있다.
제1 기판(300)은 제2-2 테스트 리드(T_LE6)와 제1-3 테스트 리드(T_LE3)를 물리적으로 연결하는 제2 테스트 리드 배선(T_L2)을 더 포함할 수 있다. 제2 테스트 리드 배선(T_L2)은 제2-2 테스트 리드(T_LE6)와 제1-3 테스트 리드(T_LE3)를 전기적으로 연결할 수 있다.
제1 기판(300)은 제1-4 테스트 리드(T_LE4)와 물리적으로 연결된 제3 테스트 리드 배선(T_L3), 제2-3 테스트 리드(T_LE7)와 물리적으로 연결된 제3-1 테스트 리드 배선(T_L31), 및 제2-4 테스트 리드(T_LE8)와 물리적으로 연결된 제3-2 테스트 리드 배선(T_L32)을 포함할 수 있다. 제3-1 테스트 리드 배선(T_L31), 및 제3-2 테스트 리드 배선(T_L32)은 각각 제3 테스트 리드 배선(T_L3)과 물리적으로 연결될 수 있다. 제3-1 테스트 리드 배선(T_L31), 및 제3-2 테스트 리드 배선(T_L32)은 병렬 연결될 수 있다.
도 4를 참조하면, 제2 기판(500)은 메인 회로 패드(M_PAD), 및 메인 테스트 패드(TM_PAD)를 포함할 수 있다. 메인 회로 패드(M_PAD)는 복수개일 수 있고, 복수의 메인 회로 패드(M_PAD)는 제1 방향(DR1)을 따라 배열될 수 있다. 메인 회로 패드(M_PAD)는 메인 회로부(550)와 전기적으로 연결될 수 있다. 메인 회로 패드(M_PAD)는 제4 신호 배선(L4)와 물리적으로 연결되고, 메인 회로부(550)는 제4 신호 배선(L4)과 물리적으로 연결됨으로써, 겨로가적으로 메인 회로부(550)와 메인 회로 패드(M_PAD)는 제4 신호 배선(L4)을 통해 전기적으로 연결될 수 있다.
메인 테스트 패드(TM_PAD)는 메인 회로 패드(M_PAD)와 달리 메인 회로부(550)와 전기적으로 절연되어 있을 수 있다. 즉, 메인 테스트 패드(TM_PAD)는 더미 전극일 수 있다.
메인 테스트 패드(TM_PAD)는 복수개일 수 있다. 복수의 메인 테스트 패드(TM_PAD)는 제1 메인 테스트 패드(TM_PAD1) 내지 제4 메인 테스트 패드(TM_PAD4)를 포함할 수 있다.
제2 기판(500)은 제1 메인 테스트 패드(TM_PAD1)와 물리적으로 연결된 제1 메인 테스트 배선(TM_L1), 제2 메인 테스트 패드(TM_PAD2)와 물리적으로 연결된 제2 메인 테스트 배선(TM_L2), 제3 메인 테스트 패드(TM_PAD3)와 물리적으로 연결된 제3-1 메인 테스트 배선(TM_L31), 및 제4 메인 테스트 패드(TM_PAD4)와 물리적으로 연결된 제3-2 메인 테스트 배선(TM_L32)을 포함할 수 있다. 또한, 제2 기판(500)은 제3-1 메인 테스트 배선(TM_L31), 및 제3-2 메인 테스트 배선(TM_L32)과 물리적으로 연결된 제3 메인 테스트 배선(TM_L3)을 포함할 수 있다.
제2 기판(500)은 제1 메인 테스트 배선(TM_L1)과 물리적으로 연결된 제1 테스트 포인트(TPO1), 제2 메인 테스트 배선(TM_L2)과 물리적으로 연결된 제2 테스트 포인트(TPO2), 제3 메인 테스트 배선(TM_L3)과 물리적으로 연결된 제3 테스트 포인트(TPO3)를 포함할 수 있다.
도 5를 참조하면, 패널 패드 영역(PA)에는 제1 기판(300)의 상기 제1 회로 영역이 부착되고, 상기 제2 회로 영역에는 제2 기판(500)의 메인 회로 패드(M_PAD), 및 메인 테스트 패드(TM_PAD)가 부착될 수 있다.
더욱 구체적으로 설명하면, 패널 테스트 패드(TP_PAD1~TP_PAD4) 상에는 제1 테스트 리드(T_LEa)가 중첩 배치되어 연결되고 패널 패드(P_PAD) 상에는 제1 리드 배선(LE1)이 중첩 배치되어 연결될 수 있다.
제2 테스트 리드(T_LEb) 상에는 제2 기판(500)이 중첩 배치되어 연결될 수 있다. 제2 테스트 리드(T_LEb) 상에는 메인 테스트 패드(TM_PAD)가 중첩 배치되어 연결되고 제2 리드 배선(LE2) 상에는 메인 회로 패드(M_PAD)가 중첩 배치되어 연결될 수 있다.
도 6에 도시된 바와 같이 제1 신호 배선(L1)은 패널 패드(P_PAD)와 연결될 수 있고, 패널 패드(P_PAD)와 제1 리드 배선(LE1)은 제1 결합 부재(AM1)를 통해 전기적으로 연결될 수 있다. 제1 결합 부재(AM1)는 이방성 도전 필름을 포함할 수 있다. 몇몇 실시예에서, 제1 결합 부재(AM1)가 생략되고 제1 리드 배선(LE1)과 패널 패드(P_PAD)가 초음파 접합될 수 있다.
제1 리드 배선(LE1)은 제2 신호 배선(L2)을 통해 구동 집적 회로(350)와 전기적으로 연결될 수 있고, 구동 집적 회로(350)는 제3 신호 배선(L3)을 통해 제2 리드 배선(LE2)과 전기적으로 연결될 수 있다. 제2 리드 배선(LE2)은 제2 결합 부재(AM2)를 통해 메인 회로 패드(M_PAD)와 전기적으로 연결될 수 있다. 제2 결합 부재(AM2)는 이방성 도전 필름을 포함할 수 있다. 몇몇 실시예에서, 제2 결합 부재(AM2)가 생략되고 제2 리드 배선(LE2)과 메인 회로 패드(M_PAD)가 초음파 접합될 수 있다.
도 7을 참조하면, 패널 테스트 패드(TP_PAD)와 제1 테스트 리드(T_LEa)는 제3 결합 부재(AM3)를 통해 전기적으로 연결될 수 있다. 제3 결합 부재(AM3)는 제1 결합 부재(AM1)와 동일한 구성일 수 있다.
메인 테스트 패드(TM_PAD)와 제2 테스트 리드(T_LEb)는 제4 결합 부재(AM4)를 통해 전기적으로 연결될 수 있다. 제4 결합 부재(AM4)는 제2 결합 부재(AM2)와 동일한 구성일 수 있다. 메인 테스트 패드(TM_PAD)는 테스트 포인트(TPO1~TPO4)와 각각 연결될 수 있다.
상술한 실시예에서는 제1 기판(300)의 베이스 필름(310) 상에 배치된 리드, 및 배선들이 모두 한층(동일층)에 배치된 것으로 예시되었지만, 몇몇 실시예에서, 제1 기판(300)은 인쇄 베이스 필름(310) 상에 적층된 도전층을 포함할 수 있다. 상기 도전층들의 사이에는 절연층이 더 배치될 수 있다.
예를 들어, 제1-1 회로 테스트 리드(T_LE1)와 연결된 제1-1 테스트 리드 배선(T_L11), 및 제1-2 회로 테스트 리드(T_LE2)와 연결된 제1-2 테스트 리드 배선(T_L12)은 제1 층에 배치되고, 제2-1 회로 테스트 리드(T_LE5)와 연결된 제1 테스트 리드 배선(T_L1)은 상기 제1 층과 다른 제2 층에 배치될 수 있다. 이 경우, 제1-1 테스트 리드 배선(T_L11), 및 제1-2 테스트 리드 배선(T_L12)은 각각 제1 테스트 리드 배선(T_L1)과 상기 절연층을 관통하는 콘택홀들을 통해 전기적으로 연결될 수 있다.
상술한 제1-1 테스트 리드 배선(T_L11), 제1-2 테스트 리드 배선(T_L12), 및 제1 테스트 리드 배선(T_L1) 이외에도 제3-1 테스트 리드 배선(T_L31), 제3-2 테스트 리드 배선(T_L32), 및 제3 테스트 리드 배선(T_L3)은 각각 상술한 제1 층, 또는 제2 층에 배치될 수 있으며 이들 간의 연결은 콘택홀을 통해 전기적 연결일 수 있다.
상기 실시예에서는 제1 기판(300)이 두 개의 도전층을 가지는 것으로 예시하였지만, 이에 제한되지 않고 제1 기판(300)은 세 개 이상의 도전층을 가질 수도 있다.
도 8은 저항 측정 장치에서 인가된 전압을 지그를 통해 검사 포인트에 제공하는 것을 나타낸 단면도이다.
도 8을 참조하면, 저항 측정 장치(700), 및 저항 측정 장치(700)와 연결된 지그(JIG, 600)를 포함할 수 있다. 저항 측정 장치(700)는 지그(600)를 통해 테스트 포인트(TPOa: TPO1~TPO3)에 소정의 입력 전압을 제공할 수 있다.
저항 측정 장치(700)는 테스트 포인트(TPOa: TPO1~TPO3) 중 어느 하나에 지그(600)를 통해 입력 전압을 제공하고, 테스트 포인트(TPOa: TPO1~TPO3) 중 다른 하나에서 지그(600)를 통해 출력 전압을 측정할 수 있다. 이에 대한 자세한 설명은 도 9 내지 도 12를 참조하여 설명될 것이다.
도 9는 저항 측정 장치를 통해 제1 측정값 내지 제3 측정값을 수득하는 것을 나타낸 단면도이고, 도 10은 제1 측정값을 수득하는 것을 나타낸 평면 배치도이고, 도 11은 제2 측정값을 수득하는 것을 나타낸 평면 배치도이고, 도 12는 제3 측정값을 수득하는 것을 나타낸 평면 배치도이다.
우선, 도 10을 참조하면 저항 측정 장치(700)는 지그(600)를 통해 제1 테스트 포인트(TPO1)에 입력 전압을 입력하고, 제2 테스트 포인트(TPO2)를 통해 출력 전압을 측정할 수 있다. 즉, 지그(600)를 통해 제1 테스트 포인트(TPO1)에 입력된 상기 입력 전압은 제1 메인 테스트 배선(TM_L1), 제1 메인 테스트 패드(TM_PAD1), 제2-1 테스트 리드(T_LE5), 제1 테스트 리드 배선(T_L1), 병렬 연결된 제1-1 테스트 리드 배선(T_L11)과 제1-2 테스트 리드 배선(T_L12), 병렬 연결된 제1-1 테스트 리드(T_LE1)와 제1-2 테스트 리드(T_LE2), 병렬 연결된 제1 패널 테스트 패드(TP_PAD1)와 제2 패널 테스트 패드(TP_PAD2), 제1 패널 테스트 배선(TP_L1)과 제2 패널 테스트 배선(TP_L2), 패널 공통 테스트 배선(TP_L5), 제3 패널 테스트 배선(TP_L3), 제3 패널 테스트 패드(TP_PAD3), 제1-3 테스트 리드(T_LE3), 제2 테스트 리드 배선(T_L2), 제2-2 테스트 리드(T_LE6), 제2 메인 테스트 패드(TM_PAD2), 제2 메인 테스트 배선(TM_L2), 및 제2 테스트 포인트(TPO2)를 거쳐 지그(600)를 통해 에 저항 측정 장치(700)에 출력 전압으로 측정될 수 있다.
상기 출력 전압과 상기 입력 전압 간의 강하된 전압을 소정의 전류로 나누면 제1 테스트 포인트(TPO1)와 제2 테스트 포인트(TRO2) 사이의 저항인 제1 측정값이 도출될 수 있다.
도 9를 참조하면, 상기 제1 측정값은 아래의 식으로 도출될 수 있다.
[식 1]
제1 측정값=2RJIG+2RTAB+2RCOF+3/2ROLB+RPANEL
여기서, RJIG는 지그(600)의 저항을 의미할 수 있다. 즉, 상기 제1 측정값은 지그(600) 자체의 저항을 고려함으로써 제1 테스트 포인트(TPO1)와 제2 테스트 포인트(TRO2) 사이의 저항을 보다 정밀하게 측정할 수 있다.
제1 테스트 포인트(TPO1)에 접하는 지그(600)와 제2 테스트 포인트(TPO2)에 접하는 지그(600)는 서로 다른 저항을 가질 수 있으나, 설명의 편의를 위해 두 개의 상기 지그(600)의 저항을 각각 RJIG라고 지칭하기로 한다.
제1 메인 테스트 패드(TM_PAD1)와 제2-1 테스트 리드(T_LE5) 간의 접촉 저항과 제2-2 테스트 리드(T_LE6)와 제2 메인 테스트 패드(TM_PAD2) 간의 접촉 저항은 이들을 각각 이루는 물질, 및 이들을 결합하는 결합 부재의 물성에 따라 서로 상이할 수 있으나, 설명의 편의를 위해 두 개의 상기 접촉 저항을 각각 RTAB라고 지칭하기로 한다.
또한, RTAB은 제1 메인 테스트 패드(TM_PAD1)와 제2-1 테스트 리드(T_LE5) 간의 접촉 저항과 제2-2 테스트 리드(T_LE6)와 제2 메인 테스트 패드(TM_PAD2) 간의 접촉 저항을 각각 의미할 수 있다. 제1 메인 테스트 패드(TM_PAD1)와 제2-1 테스트 리드(T_LE5) 간의 접촉 저항과 제2-2 테스트 리드(T_LE6)와 제2 메인 테스트 패드(TM_PAD2) 간의 접촉 저항은 이들을 각각 이루는 물질, 및 이들을 결합하는 결합 부재의 물성에 따라 서로 상이할 수 있으나, 설명의 편의를 위해 두 개의 상기 접촉 저항을 각각 RTAB라고 지칭하기로 한다.
RCOF는 제1 기판(300)의 저항을 의미할 수 있다. 제1 기판(300)의 저항은 인쇄 베이스 필름(310)의 저항, 제1 테스트 리드 배선(T_L1), 병렬 연결된 제1-1 테스트 리드 배선(T_L11)과 제1-2 테스트 리드 배선(T_L12)의 저항의 총합과 인쇄 베이스 필름(310)의 저항, 제2 테스트 리드 배선(T_L2)의 저항의 총합을 각각 의미할 수 있다. 인쇄 베이스 필름(310)의 저항, 제1 테스트 리드 배선(T_L1), 병렬 연결된 제1-1 테스트 리드 배선(T_L11)과 제1-2 테스트 리드 배선(T_L12)의 저항의 총합과 인쇄 베이스 필름(310)의 저항, 제2 테스트 리드 배선(T_L2)의 저항의 총합은 각각 상이할 수 있으나, 설명의 편의를 위해 두 개의 상기 저항의 총합을 각각 RCOF로 지칭하기로 한다.
ROLB는 제1-1 테스트 리드(T_LE1)와 제1 패널 테스트 패드(TP_PAD1) 간의 접촉 저항과 제1-2 테스트 리드(T_LE2)와 제2 패널 테스트 패드(TP_PAD2) 간의 접촉 저항의 총합, 및 제1-3 테스트 리드(T_LE3)와 제3 패널 테스트 패드(TP_PAD3) 간의 접촉 저항의 총합을 각각 의미할 수 있다.
ROLB는 제1-1 테스트 리드(T_LE1)와 제1 패널 테스트 패드(TP_PAD1) 간의 접촉 저항과 제1-2 테스트 리드(T_LE2)와 제2 패널 테스트 패드(TP_PAD2) 간의 접촉 저항의 총합, 및 제1-3 테스트 리드(T_LE3)와 제3 패널 테스트 패드(TP_PAD3) 간의 접촉 저항의 총합은 각각 상이할 수 있으나, 설명의 편의를 위해 두 개의 상기 저항의 총합을 각각 ROLB로 지칭하기로 한다.
RPANEL은 표시 패널(100)의 저항, 및 제1 패널 테스트 배선(TP_L1)과 제2 패널 테스트 배선(TP_L2), 패널 공통 테스트 배선(TP_L5)에 의한 저항의 총합을 의미할 수 있다. 이 중 제1 패널 테스트 배선(TP_L1)과 제2 패널 테스트 배선(TP_L2), 패널 공통 테스트 배선(TP_L5)에 의한 저항은 각각 측정할 수 있지만, 표시 패널(100)의 저항자체는 측정하기 어려울 수 있다. 따라서, 상술한 바와 같이 상기 제1 측정값 내지 상기 제3 측정값의 연산을 통해 RPANEL의 인자(factor)가 소거되어야 정확한 ROLB의 값을 산출할 수 있게 된다.
도 11을 참조하면 저항 측정 장치(700)는 지그(600)를 통해 제2 테스트 포인트(TPO2)에 입력 전압을 입력하고, 제3 테스트 포인트(TPO3)를 통해 출력 전압을 측정할 수 있다. 즉, 지그(600)를 통해 제2 테스트 포인트(TPO2)에 입력된 상기 입력 전압은 제2 메인 테스트 배선(TM_L2), 제2 메인 테스트 패드(TM_PAD2), 제2-2 테스트 리드(T_LE6), 제2 테스트 리드 배선(T_L2), 제1-3 테스트 리드(T_LE3), 제3 패널 테스트 패드(TP_PAD3), 제3 패널 테스트 배선(TP_L3)과 제4 패널 테스트 배선(TP_L4), 패널 공통 테스트 배선(TP_L5), 제4 패널 테스트 패드(TP_PAD4), 제1-4 테스트 리드(T_LE4), 제3 테스트 리드 배선(T_L3), 병렬 연결된 제3-1 테스트 리드 배선(T_L31)과 제3-2 테스트 리드 배선(T_L32), 병렬 연결된 제2-3 테스트 리드(T_LE7)와 제2-4 테스트 리드(T_LE8), 병렬 연결된 제3 메인 테스트 패드(TM_PAD3)와 제4 메인 테스트 패드(TM_PAD4), 병렬 연결된 제3-1 메인 테스트 배선(TM_L31)과 제3-2 메인 테스트 배선(TM_L32), 제3 메인 테스트 배선(TM_L3)을 거쳐 제3 테스트 포인트(TPO3)를 거쳐 지그(600)를 통해 저항 측정 장치(700)에 출력 전압으로 측정될 수 있다.
상기 출력 전압과 상기 입력 전압 간의 강하된 전압을 소정의 전류로 나누면 제2 테스트 포인트(TPO2)와 제3 테스트 포인트(TPO3) 사이의 저항인 제2 측정값이 도출될 수 있다.
도 9를 참조하면, 상기 제2 측정값은 아래의 식으로 도출될 수 있다.
[식 2]
제2 측정값=2RJIG+3/2RTAB+2RCOF+2ROLB+RPANEL
도 11을 참조하면 저항 측정 장치(700)는 지그(600)를 통해 제1 테스트 포인트(TPO1)에 입력 전압을 입력하고, 제2 테스트 포인트(TPO2)를 통해 출력 전압을 측정할 수 있다. 즉, 지그(600)를 통해 제1 테스트 포인트(TPO1)에 입력된 상기 입력 전압은 제1 메인 테스트 배선(TM_L1), 제1 메인 테스트 패드(TM_PAD1), 제2-1 테스트 리드(T_LE5), 제1 테스트 리드 배선(T_L1), 병렬 연결된 제1-1 테스트 리드 배선(T_L11)과 제1-2 테스트 리드 배선(T_L12), 병렬 연결된 제1-1 테스트 리드(T_LE1)와 제1-2 테스트 리드(T_LE2), 병렬 연결된 제1 패널 테스트 패드(TP_PAD1)와 제2 패널 테스트 패드(TP_PAD2), 제1 패널 테스트 배선(TP_L1)과 제2 패널 테스트 배선(TP_L2), 패널 공통 테스트 배선(TP_L5), 제4 패널 테스트 패드(TP_PAD4), 제1-4 테스트 리드(T_LE4), 제3 테스트 리드 배선(T_L3), 병렬 연결된 제3-1 테스트 리드 배선(T_L31)과 제3-2 테스트 리드 배선(T_L32), 병렬 연결된 제2-3 테스트 리드(T_LE7)와 제2-4 테스트 리드(T_LE8), 병렬 연결된 제3 메인 테스트 패드(TM_PAD3)와 제4 메인 테스트 패드(TM_PAD4), 병렬 연결된 제3-1 메인 테스트 배선(TM_L31)과 제3-2 메인 테스트 배선(TM_L32), 제3 메인 테스트 배선(TM_L3)을 거쳐 제3 테스트 포인트(TPO3)를 거쳐 지그(600)를 통해 저항 측정 장치(700)에 출력 전압으로 측정될 수 있다.
상기 출력 전압과 상기 입력 전압 간의 강하된 전압을 소정의 전류로 나누면 제1 테스트 포인트(TPO1)와 제3 테스트 포인트(TPO3) 사이의 저항인 제3 측정값이 도출될 수 있다.
도 9를 참조하면, 상기 제3 측정값은 아래의 식으로 도출될 수 있다.
[식 3]
제3 측정값=2RJIG+3/2RTAB+2RCOF+3/2ROLB+RPANEL
나아가, ROLB는 아래의 식으로 도출될 수 있다.
[식 4]
Figure pat00001
상기 식 4에 의하면 상기 제2 측정값에서 상기 제3 측정값을 소거하면 RPANEL의 인자가 소거되므로 ROLB가 도출될 수 있다.
상술한 예시에 의하면, 상기 제1 측정값을 도출할 때 제1 테스트 포인트(TOP1)에 상기 입력 전압을 인가하고 제2 테스트 포인트(TOP2)로부터 상기 출력 전압을 측정한 것으로만 설명하였지만 이에 제한되지 않고 제2 테스트 포인트(TOP2)에 상기 입력 전압을 인가하고 제1 테스트 포인트(TOP1)로부터 상기 출력 전압을 측정한 것일 수도 있다.
마찬가지로 상기 제2 측정값을 도출할 때 제2 테스트 포인트(TOP2)에 상기 입력 전압을 인가하고 제3 테스트 포인트(TOP3)로부터 상기 출력 전압을 측정한 것으로만 설명하였지만 이에 제한되지 않고 제3 테스트 포인트(TOP3)에 상기 입력 전압을 인가하고 제2 테스트 포인트(TOP2)로부터 상기 출력 전압을 측정한 것일 수도 있다.
마찬가지로 상기 제3 측정값을 도출할 때 제1 테스트 포인트(TOP1)에 상기 입력 전압을 인가하고 제3 테스트 포인트(TOP3)로부터 상기 출력 전압을 측정한 것으로만 설명하였지만 이에 제한되지 않고 제3 테스트 포인트(TOP3)에 상기 입력 전압을 인가하고 제1 테스트 포인트(TOP1)로부터 상기 출력 전압을 측정한 것일 수도 있다.
상술한 바와 같이 RPANEL 중 표시 패널(100)의 자체 저항은 측정하기 어려울 수 있다. 표시 패널(100)의 화소들의 구동으로 인해 표시 패널(100)의 열화 현상이 발생하면 표시 패널(100)의 자체 저항은 그에 비례하여 커질 수 있다. 표시 패널(100)의 자체 저항이 커지면 ROLB에 RPANEL 인자가 포함될 때, 정밀하지 않은 ROLB가 산출될 수도 있다. 산출된 ROLB를 기준으로 패널 패드(PAD) 및 제1 리드 배선(LE1) 간의 접촉 저항을 계산하는데, 정밀하지 않은 ROLB가 산출되면 패널 패드(PAD) 및 제1 리드 배선(LE1) 간의 접촉 저항이 정밀하지 않게 된다. 이에 따라 구동 집적 회로(350)로부터 제1 리드 배선(LE1), 및 패널 패드(PAD)로 인가되어야하는 데이터값 예컨대, 전압값을 정하기 어려울 수 있고, 정상 기준치 대비 오차가 큰 전압값을 인가하면 화소 불량을 야기할 수도 있다.
다만, 본 실시예에 따른 표시 장치(1)는 도 2 내지 도 5에서 상술한 바와 같이 표시 패널(100), 제1 기판(300), 및 제2 기판(500)의 더미 전극을 포함하는 배선의 설계를 함으로써 ROLB에 RPANEL 인자가 포함되지 않음으로써 정밀한 ROLB 값을 산출할 수 있게 된다.
이에 따라 구동 집적 회로(350)로부터 제1 리드 배선(LE1), 및 패널 패드(PAD)로 인가되어야하는 데이터값 예컨대, 전압값을 정하기 어려워 발생하는 화소 불량을 야기하는 것을 미연에 방지할 수 있다.
도 13은 다른 실시예에 따른 표시 장치의 평면 배치도이고, 도 14는 도 13의 표시 패널의 평면 배치도이고, 도 15는 도 13의 제1 기판의 평면 배치도이고, 도 16은 도 13의 표시 패널, 및 제1 기판의 평면 배치도이고, 도 17은 제1 측정값을 수득하는 것을 나타낸 평면 배치도이고, 도 18은 제2 측정값을 수득하는 것을 나타낸 평면 배치도이다.
도 13 내지 도 18을 참조하면, 본 실시예에 따른 표시 장치(2)는 구동 집적 회로(150)가 표시 패널(100_1) 상에 배치된다는 점에서 일 실시예에 따른 표시 장치(1)와 상이하다.
더욱 구체적으로 설명하면, 구동 집적 회로(150)는 도 1에서 상술한 구동 집적 회로(350)와 배치가 상이하다는 점을 제외하고 실질적으로 동일한 구성인 바 중복 설명은 생략하기로 한다.
제1 기판(300_1)은 표시 패널(100)의 패드 영역에 부착될 수 있다.
도 14를 참조하면, 패널 패드(P_PAD)와 구동 집적 회로(150)는 제1 신호 배선(L1_1)을 통해 연결될 수 있다.
패널 테스트 패드(TP_PAD1~TP_PAD4), 및 패널 테스트 배선(TP_L1~TP_L5)은 도 2에서 상술한 바 중복 설명은 생략하기로 한다.
도 15를 참조하면, 제1 기판(300_1)은 메인 회로부(370)를 포함할 수 있다. 메인 회로부(370)는 도 1의 제2 기판(500)의 메인 회로부(550)와 실질적으로 동일한 구성인 바 중복 설명은 이하 생략하기로 한다.
메인 회로부(370)와 제1 리드 배선(LE1)은 제2 신호 배선(L2_1)을 통해 전기적으로 연결될 수 있다.
제1-1 테스트 리드(T_LE1)는 제1-1 테스트 리드 배선(T_L11)과 연결되고 제1-2 테스트 리드(T_LE2)는 제1-2 테스트 리드 배선(T_L12)과 연결될 수 있다. 제1-1 테스트 리드 배선(T_L11)과 제1-2 테스트 리드(T_LE2)는 제1 테스트 리드 배선(T_L1_1)과 병렬 연결될 수 있다.
제2 테스트 리드 배선(T_L2_1)은 제1-3 테스트 리드(T_LE3)와 연결되고 제3 테스트 리드 배선(T_L3_1)은 제1-4 테스트 리드(T_LE4)와 연결될 수 있다.
제1 테스트 리드 배선(T_L1_1)은 제1 테스트 포인트(TPO1_1)와 연결되고, 제2 테스트 리드 배선(T_L2_1)은 제2 테스트 포인트(TPO2_1)와 연결되고 제3 테스트 리드 배선(T_L3_1)은 제3 테스트 포인트(TPO3_1)와 연결될 수 있다.
우선, 도 17을 참조하면 저항 측정 장치(도 17의 '700' 참조)는 지그(도 17의 '600' 참조)를 통해 제1 테스트 포인트(TPO1_1)에 입력 전압을 입력하고, 제2 테스트 포인트(TPO2_1)를 통해 출력 전압을 측정할 수 있다. 즉, 지그(600)를 통해 제1 테스트 포인트(TPO1_1)에 입력된 상기 입력 전압은 제1 테스트 리드 배선(T_L1_1), 병렬 연결된 제1-1 테스트 리드 배선(T_L11)과 제1-2 테스트 리드(T_LE2), 병렬 연결된 제1-1 테스트 리드(T_LE1)와 제1-2 테스트 리드(T_LE2), 병렬 연결된 제1 패널 테스트 패드(TP_PAD1)와 제2 패널 테스트 패드(TP_PAD2), 제1 패널 테스트 배선(TP_L1)과 제2 패널 테스트 배선(TP_L2), 패널 공통 테스트 배선(TP_L5), 제3 패널 테스트 배선(TP_L3), 제3 패널 테스트 패드(TP_PAD3), 제1-3 테스트 리드(T_LE3), 제2 테스트 리드 배선(T_L2_1), 및 제2 테스트 포인트(TPO2_1)를 거쳐 지그(600)를 통해 저항 측정 장치(700)에 출력 전압으로 측정될 수 있다.
상기 출력 전압과 상기 입력 전압 간의 강하된 전압을 소정의 전류로 나누면 제1 테스트 포인트(TPO1_1)와 제2 테스트 포인트(TPO3_1) 사이의 저항인 제4 측정값이 도출될 수 있다.
도 18을 참조하면 저항 측정 장치(700)는 지그(600)를 통해 제2 테스트 포인트(TPO2_1)에 입력 전압을 입력하고, 제3 테스트 포인트(TPO3_1)를 통해 출력 전압을 측정할 수 있다. 즉, 지그(600)를 통해 제2 테스트 포인트(TPO2_1)에 입력된 상기 입력 전압은 제2 테스트 리드 배선(T_L2_1), 제1-3 테스트 리드(T_LE3), 제3 패널 테스트 패드(TP_PAD3), 제3 패널 테스트 배선(TP_L3)과 제4 패널 테스트 배선(TP_L4), 패널 공통 테스트 배선(TP_L5), 제4 패널 테스트 패드(TP_PAD4), 제1-4 테스트 리드(T_LE4), 제3 테스트 리드 배선(T_L3_1), 및 제3 테스트 포인트(TPO3_1)를 거쳐 지그(600)를 통해 저항 측정 장치(700)에 출력 전압으로 측정될 수 있다.
상기 출력 전압과 상기 입력 전압 간의 강하된 전압을 소정의 전류로 나누면 제12 테스트 포인트(TPO2_1)와 제3 테스트 포인트(TPO3_1) 사이의 저항인 제5 측정값이 도출될 수 있다.
상기 제4 측정값은 아래의 식으로 도출될 수 있다.
[식 5]
제4 측정값=2RJIG+2RCOF+3/2ROLB+RPANEL
상기 제5 측정값은 아래의 식으로 도출될 수 있다.
[식 6]
제5 측정값=2RJIG+2RCOF+2ROLB+RPANEL
나아가, ROLB는 아래의 식으로 도출될 수 있다.
[식 7]
Figure pat00002
상기 식 7에 의하면 상기 제5 측정값에서 상기 제4 측정값을 소거하면 RPANEL의 인자가 소거되므로 ROLB가 도출될 수 있다.
본 실시예에 따른 표시 장치(2)는 도 14 내지 도 16에서 상술한 바와 같이 표시 패널(100_1), 및 제1 기판(300_1)의 더미 전극을 포함하는 배선의 설계를 함으로써 ROLB에 RPANEL 인자가 포함되지 않음으로써 정밀한 ROLB 값을 산출할 수 있게 된다.
이에 따라 제1 기판(300_1)으로부터 제1 리드 배선(LE1), 및 패널 패드(PAD)로 인가되어야하는 데이터값 예컨대, 전압값을 정하기 어려워 발생하는 화소 불량을 야기하는 것을 미연에 방지할 수 있다.
도 19는 또 다른 실시예에 따른 표시 패널의 평면 배치도이고, 도 20은 또 다른 실시예에 따른 제1 기판의 평면 배치도이고, 도 21은 또 다른 실시예에 따른 제2 기판의 평면 배치도이다.
도 19 내지 도 21을 참조하면, 본 실시예에 따른 표시 패널은 패널 패드 영역(PA)에 배치되고 제1 신호 배선(L1)을 통해 표시 영역(DA)과 연결된 전원 패널 패드(PP_PAD)를 더 포함하고, 제1 기판은 제1 리드 배선(LE1), 및 제2 리드 배선(LE2)과 각각 인접한 전원 리드 배선(LEP1, LEP2), 및 이들을 연결하는 제1 전원 신호 배선(LP1)을 포함하고, 제2 기판은 메인 회로 패드(M_PAD)와 인접한 전원 메인 회로 패드(M_PPAD), 전원 구동부(570), 및 전원 구동부(570)와 전원 메인 회로 패드(M_PPAD)를 전기적으로 연결하는 제2 전원 신호 배선(LP2)을 더 포함한다는 점에서 일 실시예에 따른 표시 장치와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치는 도 2 내지 도 4에서 상술한 표시 패널의 패널 테스트 패드(TP_PAD1~TP_PAD4)와 동일한 기능을 하는 전원 패널 테스트 패드(TPP_PAD1~TPP_PAD4), 패널 테스트 배선(TP_L1~TP_L5)과 동일한 기능을 하는 전원 패널 테스트 배선(TPP_L1~TPP_L5)을 포함하고, 상술한 제1 기판(300)의 테스트 리드(T_LEa, T_LTb), 및 테스트 리드 배선(T_L1~T_L3, T_L11, T_L12, T_L31, T_L32)와 각각 동일한 기능을 하는 전원 테스트 리드(TP_LEa, TP_LEb), 및 전원 테스트 리드 배선(TP_L1~TP_L3, TP_L11, TP_L12, TP_L31, TP_L32)을 포함하고, 상술한 제2 기판(500)의 메인 테스트 패드(TM_PAD), 메인 테스트 배선(TM_L1, TM_L2, TM_L3, TM_L31, TM_L32), 및 테스트 포인트(TPOa)와 각각 동일한 기능을 하는 전원 메인 테스트 패드(TMP_PAD), 전원 메인 테스트 배선(TMP_L1, TMP_L2, TMP_L3, TMP_L31, TMP_L32), 및 전원 테스트 포인트(TPPOa)를 포함할 수 있다.
도 22는 또 다른 실시예에 따른 표시 장치의 평면 배치도고, 도 23은 도 22의 표시 패널의 평면 배치도이고, 도 24는 도 22의 제1 기판의 평면 배치도이고, 도 25는 도 22의 제2 기판의 평면 배치도이다.
도 22 내지 도 25를 참조하면, 본 실시예에 따른 표시 장치는 표시 패널(100)의 비표시 영역(NDA)에 스캔 구동부(SGP)가 더 배치되며, 제1 기판은 스캔 리드 배선(TG_LE1, TG_LE2), 및 이들을 연결하는 제1 스캔 신호 배선(LG1)을 포함하고, 제2 기판은 제4 신호 배선(L4)을 통해 메인 회로부(550)와 전기적으로 연결된 스캔 메인 회로 패드(M_GPAD)을 더 포함한다는 점에서 일 실시예에 따른 표시 장치와 상이하다.
본 실시예에 따른 표시 장치는 표시 패널(100), 제1 기판(300), 및 제2 기판(500)의 더미 전극을 포함하는 배선의 설계를 함으로써 제2 기판(500)으로부터, 제1 터치 리드 배선(TG_LE1), 및 스캔 패널 패드(PG_PAD)으로 인가되어야하는 스캔 신호, 및 상기 스캔 신호를 제어하는 스캔 제어 신호 값을 정하기 어려워 발생하는 화소 불량을 야기하는 것을 미연에 방지할 수 있다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 장치는 도 2 내지 도 4에서 상술한 표시 패널의 패널 테스트 패드(TP_PAD1~TP_PAD4)와 동일한 기능을 하는 스캔 패널 테스트 패드(TPG_PAD1~TPG_PAD4), 패널 테스트 배선(TP_L1~TP_L5)과 동일한 기능을 하는 스캔 패널 테스트 배선(TPG_L1~TPG_L5)을 포함하고, 상술한 제1 기판(300)의 테스트 리드(T_LEa, T_LTb), 및 테스트 리드 배선(T_L1~T_L3, T_L11, T_L12, T_L31, T_L32)와 각각 동일한 기능을 하는 스캔 테스트 리드(TG_LEa, TG_LEb), 및 스캔 테스트 리드 배선(TG_L1~TG_L3, TG_L11, TG_L12, TG_L31, TG_L32)을 포함하고, 상술한 제2 기판(500)의 메인 테스트 패드(TM_PAD), 메인 테스트 배선(TM_L1, TM_L2, TM_L3, TM_L31, TM_L32), 및 테스트 포인트(TPOa)와 각각 동일한 기능을 하는 스캔 메인 테스트 패드(TMG_PAD), 스캔 메인 테스트 배선(TMG_L1, TMG_L2, TMG_L3, TMG_L31, TMG_L32), 및 스캔 테스트 포인트(TPGOa)를 포함할 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 패널
300: 제1 기판
500: 제2 기판

Claims (21)

  1. 표시 패널;
    상기 표시 패널의 일측에 부착된 제1 기판; 및
    상기 제1 기판의 일측에 부착된 제2 기판을 포함하고,
    상기 표시 패널은 제1 패널 테스트 패드, 및 제2 패널 테스트 패드를 포함하고,
    상기 제1 기판은 상기 제1 패널 테스트 패드와 중첩 배치되어 연결된 제1-1 회로 테스트 리드, 상기 제2 패널 테스트 패드와 중첩 배치되어 연결된 제1-2 회로 테스트 리드, 상기 제2 기판과 중첩 배치되어 연결된 제2-1 회로 테스트 리드, 상기 제1-1 회로 테스트 리드와 연결된 제1-1 테스트 리드 배선, 상기 제1-2 회로 테스트 리드와 연결된 제1-2 테스트 리드 배선, 및 상기 제2-1 회로 테스트 리드와 연결된 제1 테스트 리드 배선을 포함하고,
    상기 제1-1 회로 테스트 리드 배선과 상기 제1-2 회로 테스트 리드 배선은 각각 상기 제2-1 회로 테스트 리드 배선과 연결된 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 기판은 상기 제2-1 회로 테스트 리드와 중첩 배치되어 연결된 제1 메인 테스트 패드, 및 상기 제1 메인 테스트 패드와 연결된 제1 테스트 포인트를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 패널 테스트 패드와 상기 제2 패널 테스트 패드는 상기 제1 패널 테스트 패드와 연결된 제1 패널 테스트 배선, 상기 제2 패널 테스트 패드와 연결된 제2 패널 테스트 배선, 및 상기 제1 패널 테스트 배선과 상기 제2 패널 테스트 배선을 연결하는 공통 패널 테스트 배선을 통해 전기적으로 연결된 표시 장치.
  4. 제3 항에 있어서,
    상기 표시 패널은 제3 패널 테스트 패드, 및 상기 제3 패널 테스트 패드와 연결된 제3 패널 테스트 배선을 더 포함하고, 상기 제3 패널 테스트 배선은 상기 공통 패널 테스트 배선과 전기적으로 연결된 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 기판은 상기 제3 패널 테스트 패드와 중첩 배치되어 연결된 제1-3 회로 테스트 리드, 및 상기 제2 기판과 중첩 배치되어 연결된 제2-2 회로 테스트 리드를 더 포함하고, 상기 제1-3 회로 테스트 리드와 상기 제2-2 회로 테스트 리드는 전기적으로 연결된 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 기판은 상기 제2-2 회로 테스트 리드와 중첩 배치되어 연결된 제2 메인 테스트 패드, 및 상기 제2 메인 테스트 패드와 전기적으로 연결된 제2 테스트 포인트를 더 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 표시 패널은 제4 패널 테스트 패드, 및 상기 제4 패널 테스트 패드와 연결된 제4 패널 테스트 배선을 더 포함하고, 상기 제4 패널 테스트 배선은 상기 공통 패널 테스트 배선과 물리적으로 연결된 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 기판은 상기 제4 패널 테스트 패드와 중첩 배치되어 연결된 제1-4 회로 테스트 리드, 및 상기 제2 기판과 중첩 배치되어 전기적으로 연결된 제2-3 회로 테스트 리드와 제2-4 회로 테스트 리드를 더 포함하고, 상기 제2-3 회로 테스트 리드와 상기 제2-4 회로 테스트 리드는 각각 상기 제1-4 회로 테스트 리드와 전기적으로 연결된 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 기판은 상기 제2-3 회로 테스트 리드와 중첩 배치되어 연결된 제3 메인 테스트 패드, 및 상기 제2-4 회로 테스트 리드와 중첩 배치되어 연결된 제4 메인 테스트 패드를 더 포함하고, 상기 제3 메인 테스트 패드와 상기 제4 메인 테스트 패드는 함께 제3 테스트 포인트에 전기적으로 연결된 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 기판은 제1 테스트 리드 배선, 제1-1 테스트 리드 배선, 및 제1-2 테스트 리드 배선을 더 포함하고, 상기 제1 테스트 리드 배선은 상기 제2-1 회로 테스트 리드와 물리적으로 연결되고 상기 제1-1 테스트 리드 배선은 상기 제1-1 회로 테스트 리드와 물리적으로 연결되고, 상기 제1-2 테스트 리드 배선은 상기 제1-2 회로 테스트 리드와 물리적으로 연결되고 상기 제1-1 테스트 리드 배선과 상기 제1-2 테스트 리드 배선은 각각 상기 제1 테스트 리드 배선과 물리적으로 연결된 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 기판은 상기 제1-3 회로 테스트 리드와 상기 제2-2 회로 테스트 리드를 전기적으로 연결하는 제2 테스트 리드 배선을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 기판은 상기 제1-4 회로 테스트 리드와 물리적으로 연결된 제3 테스트 리드 배선, 상기 제2-3 회로 테스트 리드와 물리적으로 연결된 제3-1 리드 테스트 배선, 및 상기 제2-4 회로 테스트 리드와 물리적으로 연결된 제3-2 리드 테스트 배선을 더 포함하고, 상기 제3-1 리드 테스트 배선과 상기 제3-2 리드 테스트 배선은 각각 상기 제3 테스트 리드 배선과 물리적으로 연결된 표시 장치.
  13. 제9 항에 있어서,
    상기 제1 기판은 데이터 구동 집적 회로를 더 포함하고, 상기 패널 테스트 패드를, 상기 회로 테스트 리드들, 및 상기 메인 테스트 패드들은 상기 데이터 구동 집적 회로와 절연된 더미 전극들인 표시 장치.
  14. 제1 항에 있어서,
    상기 제1-1 테스트 리드 배선은 상기 제1-1 회로 테스트 리드와 물리적으로 연결되고,
    상기 제1-2 테스트 리드 배선은 상기 제1-2 회로 테스트 리드와 물리적으로 연결되고,
    상기 제1 테스트 리드 배선은 상기 제2-1 회로 테스트 리드와 물리적으로 연결되며,
    상기 제1-1 회로 테스트 리드 배선과 상기 제1-2 회로 테스트 리드 배선은 각각 상기 제2-1 회로 테스트 리드 배선과 물리적으로 연결된 표시 장치.
  15. 데이터 구동 집적 회로를 포함하는 표시 패널; 및
    상기 표시 패널의 일측에 부착된 제1 기판을 포함하고,
    상기 표시 패널은 제1 패널 테스트 패드, 및 제2 패널 테스트 패드를 포함하고,
    상기 제1 기판은 상기 제1 패널 테스트 패드와 중첩 배치되어 전기적으로 연결된 제1-1 회로 테스트 리드, 상기 제2 패널 테스트 패드와 중첩 배치되어 전기적으로 연결된 제1-2 회로 테스트 리드, 및 상기 제1-1 회로 테스트 리드와 상기 제1-2 회로 테스트 리드와 각각 전기적으로 연결된 제1 테스트 포인트를 포함하되,
    상기 제1-1 회로 테스트 리드와 상기 제1-2 회로 테스트 리드는 각각 상기 제1 테스트 포인트와 전기적으로 연결된 표시 장치.
  16. 제15 항에 있어서,
    상기 표시 패널은 제3 패널 테스트 패드를 더 포함하고, 상기 제1 기판은 상기 제3 패널 테스트 패드와 중첩 배치되어 전기적으로 연결된 제1-3 회로 테스트 리드, 및 상기 제1-3 회로 테스트 리드와 전기적으로 연결된 제2 테스트 포인트를 더 포함하는 표시 장치.
  17. 제15 항에 있어서,
    상기 표시 패널은 제4 패널 테스트 패드를 더 포함하고, 상기 제1 기판은 상기 제4 패널 테스트 패드와 중첩 배치되어 전기적으로 연결된 제1-4 회로 테스트 리드, 및 상기 제1-4 회로 테스트 리드와 전기적으로 연결된 제3 테스트 포인트를 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 기판은 제1 테스트 리드 배선, 제1-1 테스트 리드 배선, 및 제1-2 테스트 리드 배선을 더 포함하고, 상기 제1 테스트 리드 배선은 상기 제1 테스트 포인트와 물리적으로 연결되고 상기 제1-1 테스트 리드 배선은 상기 제1-1 회로 테스트 리드와 물리적으로 연결되고, 상기 제1-2 테스트 리드 배선은 상기 제1-2 회로 테스트 리드와 물리적으로 연결되고 상기 제1-1 테스트 리드 배선과 상기 제1-2 테스트 리드 배선은 각각 상기 제1 테스트 리드 배선과 물리적으로 연결된 표시 장치.
  19. 제1 패널 테스트 패드 내지 제4 패널 테스트 패드를 포함하는 표시 패널, 상기 제1 패널 테스트 패드 내지 상기 제4 패널 테스트 패드와 각각 연결된 제1-1 회로 테스트 리드 내지 제1-4 회로 테스트 리드와 제2-1 회로 테스트 리드 내지 제2-4 회로 테스트 리드를 포함하는 제1 기판, 및 상기 제2-1 회로 테스트 리드 내지 상기 제2-4 회로 테스트 리드와 각각 연결된 제1 메인 테스트 패드 내지 제4 메인 테스트 패드와 상기 제1 메인 테스트 패드와 연결된 제1 테스트 포인트, 상기 제2 메인 테스트 패드와 연결된 제2 테스트 포인트, 및 상기 제3 메인 테스트 패드와 상기 제4 메인 테스트 패드와 각각 연결된 제3 테스트 포인트를 포함하는 제2 기판을 포함하는 표시 장치를 준비하는 단계로서, 상기 제1-1 회로 테스트 리드와 상기 제1-2 회로 테스트 리드는 각각 상기 제2-1 회로 테스트 리드와 병렬 연결되고, 상기 제1-3 회로 테스트 리드는 상기 제2-2 회로 테스트 리드와 연결되고, 상기 제2-3 회로 테스트 리드와 상기 제2-4 회로 테스트 리드는 각각 상기 제1-4 회로 테스트 리드와 전기적으로 연결된 표시 장치를 준비하는 단계;
    상기 제1 테스트 포인트, 및 상기 제2 테스트 포인트에 각각 지그를 접촉하여 제1 측정값을 도출하는 단계;
    상기 제2 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 지그를 접촉하여 제2 측정값을 도출하는 단계;
    상기 제1 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 지그를 접촉하여 제3 측정값을 도출하는 단계; 및
    상기 제1 측정값 내지 상기 제3 측정값을 이용하여 상기 패널 테스트 패드 내지 상기 제4 패널 테스트 패드와 그에 대응되는 상기 제1-1 회로 테스트 리드 내지 상기 제1-4 회로 테스트 리드 간의 접촉 저항을 도출하는 단계를 포함하는 표시 장치의 검사 방법.
  20. 제19 항에 있어서,
    상기 제1 테스트 포인트, 및 상기 제2 테스트 포인트에 각각 지그를 접촉하여 제1 측정값을 도출하는 단계는 상기 제1 테스트 포인트, 및 상기 제2 테스트 포인트에 각각 접촉하는 상기 지그의 저항을 고려하고, 상기 제2 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 지그를 접촉하여 제2 측정값을 도출하는 단계는 상기 제2 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 접촉하는 상기 지그의 저항을 고려하고, 상기 제1 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 지그를 접촉하여 제3 측정값을 도출하는 단계는 상기 제1 테스트 포인트, 및 상기 제3 테스트 포인트에 각각 접촉하는 상기 지그의 저항을 고려하는 표시 장치의 검사 방법.
  21. 제19 항에 있어서,
    상기 제1 측정값 내지 상기 제3 측정값을 이용하여 상기 패널 테스트 패드 내지 상기 제4 패널 테스트 패드와 그에 대응되는 상기 제1-1 회로 테스트 리드 내지 상기 제1-4 회로 테스트 리드 간의 접촉 저항을 도출하는 단계는 상기 표시 패널의 저항값이 소거된 패널 부착부 저항 테스트 방법.
KR1020190149956A 2019-11-20 2019-11-20 표시 장치 및 이의 검사 방법 KR20210062146A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190149956A KR20210062146A (ko) 2019-11-20 2019-11-20 표시 장치 및 이의 검사 방법
EP20208287.1A EP3866148A1 (en) 2019-11-20 2020-11-18 Display device and an inspection method of a display device
US16/951,060 US11690168B2 (en) 2019-11-20 2020-11-18 Display device and an inspection method of a display device
CN202011305645.8A CN112825231A (zh) 2019-11-20 2020-11-20 显示装置和显示装置的检测方法
US18/208,923 US12016116B2 (en) 2019-11-20 2023-06-13 Display device and an inspection method of a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190149956A KR20210062146A (ko) 2019-11-20 2019-11-20 표시 장치 및 이의 검사 방법

Publications (1)

Publication Number Publication Date
KR20210062146A true KR20210062146A (ko) 2021-05-31

Family

ID=73475946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190149956A KR20210062146A (ko) 2019-11-20 2019-11-20 표시 장치 및 이의 검사 방법

Country Status (4)

Country Link
US (2) US11690168B2 (ko)
EP (1) EP3866148A1 (ko)
KR (1) KR20210062146A (ko)
CN (1) CN112825231A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062146A (ko) * 2019-11-20 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 검사 방법
CN112164359B (zh) * 2020-10-26 2024-04-05 京东方科技集团股份有限公司 一种显示装置及其检测方法
CN116609897B (zh) * 2023-07-20 2023-12-19 之江实验室 一种大规模光交换芯片的混合封装结构及验证方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190069B2 (en) 2001-10-02 2007-03-13 Cardiac Pacemakers, Inc. Method and system of tape automated bonding
US7745942B2 (en) 2006-06-21 2010-06-29 Micron Technology, Inc. Die package and probe card structures and fabrication methods
KR101509111B1 (ko) * 2008-02-20 2015-04-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101307260B1 (ko) 2012-03-29 2013-09-10 엘지디스플레이 주식회사 라인 온 글라스형 액정표시장치 및 그 제조방법
CN104035217B (zh) * 2014-05-21 2016-08-24 深圳市华星光电技术有限公司 显示器阵列基板的外围测试线路以及液晶显示面板
CN105632382B (zh) * 2016-01-04 2018-05-18 京东方科技集团股份有限公司 显示装置及其检测绑定区域绑定情况的方法
US9807872B2 (en) * 2016-03-09 2017-10-31 Panasonic Liquid Crystal Display Co., Ltd. Circuit board and display device
KR102426607B1 (ko) 2017-08-28 2022-07-28 삼성디스플레이 주식회사 표시 장치
KR20190129153A (ko) * 2018-05-09 2019-11-20 삼성디스플레이 주식회사 표시 장치
CN109407413A (zh) * 2018-11-12 2019-03-01 惠科股份有限公司 一种显示面板、显示装置及其制作光罩
CN109658855B (zh) * 2019-01-25 2021-03-23 合肥京东方显示技术有限公司 阵列基板、显示模组及其测试方法、显示面板
US20200267837A1 (en) * 2019-02-18 2020-08-20 Samsung Display Co., Ltd. Connection substrate and display device including the same and pad contact resistance measurement method
KR20210062146A (ko) * 2019-11-20 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 검사 방법

Also Published As

Publication number Publication date
US20230328876A1 (en) 2023-10-12
US12016116B2 (en) 2024-06-18
CN112825231A (zh) 2021-05-21
EP3866148A1 (en) 2021-08-18
US20210153343A1 (en) 2021-05-20
US11690168B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
CN108417506B (zh) 膜上芯片封装件、显示面板和显示装置
KR101876234B1 (ko) 플라스틱패널 및 이를 이용한 평판표시장치
KR102523051B1 (ko) 표시 장치
US11690168B2 (en) Display device and an inspection method of a display device
KR101871773B1 (ko) 플라스틱패널 및 이를 이용한 평판표시장치
CN102749743B (zh) 显示装置
KR101765656B1 (ko) 구동 집적회로 및 이를 포함하는 표시장치
KR20190129153A (ko) 표시 장치
KR102196093B1 (ko) 표시장치
KR102477989B1 (ko) 표시 장치 및 본딩 저항 검사 방법
JP2015049435A (ja) ドライバｉｃ、表示装置およびその検査システム
US8013334B2 (en) Bonding structure of circuit substrate for instant circuit inspecting
JP4600449B2 (ja) 液晶装置、電子機器
KR102040660B1 (ko) 표시패널 검사장치 및 그를 구비한 표시패널
JP5506034B2 (ja) 液晶表示装置および電子機器
KR20100019273A (ko) 표시패널과 연결기판 간의 접속 상태를 테스트하는 방법 및이를 이용한 표시장치
KR20220062156A (ko) 표시 장치 및 표시 장치의 제조 방법
JPH0643473A (ja) 液晶表示装置
KR20060012164A (ko) 표시장치 및 이의 검사 방법
US11774822B2 (en) Liquid crystal display device
KR20180026177A (ko) 탭 패키지 및 이를 포함하는 영상 표시장치
CN105717715A (zh) 一种具有触控功能的液晶显示器
KR20190075653A (ko) 터치 패널 및 이를 포함하는 표시 장치
KR20120020799A (ko) 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법
JP2008233423A (ja) 平面表示装置、及び検査用配線構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal