KR101509111B1 - 박막 트랜지스터 표시판 - Google Patents
박막 트랜지스터 표시판 Download PDFInfo
- Publication number
- KR101509111B1 KR101509111B1 KR20080015419A KR20080015419A KR101509111B1 KR 101509111 B1 KR101509111 B1 KR 101509111B1 KR 20080015419 A KR20080015419 A KR 20080015419A KR 20080015419 A KR20080015419 A KR 20080015419A KR 101509111 B1 KR101509111 B1 KR 101509111B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- pad
- signal input
- film transistor
- pad block
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 38
- 230000001681 protective effect Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000005530 etching Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004695 Polyether sulfone Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920006393 polyether sulfone Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Abstract
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 표시 영역과 주변 영역을 갖는 베이스 기판, 상기 표시 영역에 형성되어 있는 복수의 박막 트랜지스터, 상기 주변 영역에 형성되어 있으며 제1 방향으로 긴 복수의 신호 입력 패드, 그리고 상기 박막 트랜지스터 및 상기 신호 입력 패드와 연결되어 있는 복수의 신호선을 포함하며, 상기 복수의 신호 입력 패드 중 적어도 일부는 상기 제1 방향을 따라 일렬로 배열되어 있다.
가요성, 기판, 열팽창, 패드
Description
본 발명은 박막 트랜지스터 표시판에 관한 것이다.
일반적인 표시 장치에 사용되는 박막 트랜지스터 표시판에는 복수개의 게이트선과 복수개의 데이터선이 서로 교차되도록 형성되어 있고, 이들 게이트선과 데이터선의 교차 영역에는 스위칭 소자인 박막 트랜지스터와 화소 전극이 형성되어 있으며, 각각의 게이트선과 데이터선의 일단에는 구동 장치와 전기적으로 연결되는 신호 입력 패드들이 형성된다. 그리고 구동 장치는 IC(integrated circuit)의 형태로 가요성 회로막 등에 탑재되어 박막 트랜지스터 표시판에 부착된다.
상술한 일반적인 박막 트랜지스터 표시판은 유리 기판을 베이스 기판으로 하여 제조된다. 그러나 유리 기판은 무겁고, 깨지기 쉬운 성질을 갖고 있기 때문에, 경량이고 다소의 변형을 견디며, 충격에 대해서도 깨지지 않는 성능을 필요로 하는 표시 장치에 사용하기에는 적합하지 않다.
따라서, 종래의 유리 기판을 가요성 기판으로 대체하는 가요성 표시 장치의 연구 개발이 계속되고 있으며, 이러한 가요성 표시 장치는 얇은 두께의 가요성 기판, 예를 들면 플라스틱 기판 등으로 대체하여 제조되고 있다.
그러나 플라스틱 기판과 같은 가요성 기판은 종래의 유리 기판과는 달리 제조 환경에 따라, 기판이 팽창 또는 수축하여, 기판의 크기가 달라질 수 있다. 특히, 플라스틱 기판의 신호 입력 패드에 구동 IC를 탑재한 가요성 필름을 접합하는 공정에서 기판의 팽창 또는 수축으로 인해 신호 입력 패드와 가요성 필름의 신호 패드가 오정렬되는 문제가 있다.
본 발명이 해결하고자 하는 과제는 박막 트랜지스터 표시판의 제조 공정에서 기판의 크기 변화로 인한 오정렬이 발생하더라도, 외부 구동 IC용 가요성 필름과의 접합 마진 향상이 가능한 신호 입력 패드를 형성하여 공정 불량을 줄이는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 표시 영역과 주변 영역을 갖는 베이스 기판, 상기 표시 영역에 형성되어 있는 복수의 박막 트랜지스터, 상기 주변 영역에 형성되어 있으며 제1 방향으로 긴 복수의 신호 입력 패드, 그리고 상기 박막 트랜지스터 및 상기 신호 입력 패드와 연결되어 있는 복수의 신호선을 포함하며, 상기 복수의 신호 입력 패드 중 적어도 일부는 상기 제1 방향을 따라 일렬로 배열되어 있다.
상기 복수의 신호 입력 패드 중 적어도 일부는 상기 제1 방향과 수직인 제2 방향을 따라 차례로 배열되어 있을 수 있다.
상기 복수의 신호 입력 패드는 패드 블록 영역 내에서 상기 제1 방향으로 일 정한 간격으로 배열되어 있고 상기 제2 방향으로도 일정한 간격으로 배열되어 있으며, 상기 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 길 수 있다.
상기 복수의 신호 입력 패드는 복수의 패드 블록 영역에 형성되어 있고, 인접한 패드 블록 사이의 간격은 각 패드 블록 영역 내에서 상기 제1 방향으로 인접한 입력 신호 패드 사이의 간격보다 크며, 각 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 길 수 있다.
상기 복수의 신호 입력 패드는 상기 베이스 기판에서 상기 제1 방향과 나란한 변과 인접할 수 있다.
상기 복수의 신호선은 상기 표시 영역에서 상기 제2 방향으로 뻗을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 베이스 기판, 상기 베이스 기판에 형성되어 있는 복수의 박막 트랜지스터, 상기 베이스 기판의 한 변을 따라 형성되어 있으며 상기 베이스 기판의 변과 나란한 제1 방향으로 긴 복수의 신호 입력 패드, 그리고 상기 박막 트랜지스터 및 상기 신호 입력 패드와 연결되어 있는 복수의 신호선을 포함한다.
상기 복수의 신호 입력 패드는 상기 제1 방향 및 상기 제1 방향과 수직인 제2 방향을 따라 차례로 배열되어 있을 수 있다.
상기 복수의 신호 입력 패드는 패드 블록 영역 내에서 상기 제1 방향으로 일정한 간격으로 배열되어 있고 상기 제2 방향으로도 일정한 간격으로 배열되어 있으며, 상기 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 길 수 있다.
상기 복수의 신호 입력 패드는 복수의 패드 블록 영역에 형성되어 있고, 인접한 패드 블록 사이의 간격은 각 패드 블록 영역 내에서 상기 제1 방향으로 인접한 입력 신호 패드 사이의 간격보다 크며, 각 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 길 수 있다.
상기 복수의 신호선은 상기 표시 영역에서 상기 제2 방향으로 뻗을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 표시 영역과 주변 영역을 가지는 베이스 기판, 상기 표시 영역에 형성되어 있는 복수의 박막 트랜지스터, 상기 주변 영역에 형성되어 있으며 제1 방향으로 긴 복수의 신호 입력 패드, 그리고 상기 박막 트랜지스터 및 상기 신호 입력 패드와 연결되어 있으며 상기 표시 영역에서 상기 제1 방향과 수직인 제2 방향으로 뻗은 복수의 신호선을 포함한다.
상기 복수의 신호 입력 패드는 상기 제1 방향 및 상기 제1 방향과 수직인 제2 방향을 따라 차례로 배열되어 있을 수 있다.
상기 복수의 신호 입력 패드는 패드 블록 영역 내에서 상기 제1 방향으로 일정한 간격으로 배열되어 있고 상기 제2 방향으로도 일정한 간격으로 배열되어 있으며, 상기 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 길 수 있다.
상기 복수의 신호 입력 패드는 복수의 패드 블록 영역에 형성되어 있고, 인접한 패드 블록 사이의 간격은 각 패드 블록 영역 내에서 상기 제1 방향으로 인접 한 입력 신호 패드 사이의 간격보다 크며, 각 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 길 수 있다.
상기 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 가지며, 상기 신호선은 상기 소스 전극과 연결되어 있을 수 있다.
상기 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 가지며, 상기 신호선은 상기 게이트 전극과 연결되어 있을 수 있다.
상기 박막 트랜지스터 표시판은 상기 신호선 및 상기 신호 입력 패드 일부 위에 형성되어 있는 보호막을 더 포함할 수 있다.
상기 베이스 기판은 가요성일 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 표시판과 가요성 필름을 포함한다. 상기 표시판은, 표시 영역에 형성되어 있는 복수의 박막 트랜지스터, 주변 영역에 형성되어 있는 복수의 신호 입력 패드, 그리고 상기 박막 트랜지스터 및 상기 신호 입력 패드와 연결되어 있는 복수의 신호선을 포함한다. 상기 가요성 필름은 상기 표시판의 상기 주변 영역에 부착되어 있으며 패드 블록 영역에서 상기 신호 입력 패드와 전기적으로 연결되어 있는 복수의 구동 패드를 포함한다. 상기 신호 입력 패드와 상기 패드 블록 영역은 동일한 방향으로 길게 뻗는다.
전술한 바와 같이 본 발명에 따르면, 표시 장치의 제조 공정 중 가요성 기판의 팽창 또는 수축으로 인한 오정렬이 발생하더라도, 구동 IC와 연결되는 신호 입력 패드 구조를 개선하여 공정 불량을 줄일 수 있는 공정 마진을 확보할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 개략도이다.
도 1을 참조하면, 본 실시예에 따른 표시 장치는 박막 트랜지스터 표시판(10)과 복수의 TCP(tape-carrier package)(50)를 포함한다.
박막 트랜지스터 표시판(10)은 영상을 표시하는 표시 영역(display area)(13)과 그 둘레의 주변 영역(peripheral area)(15)으로 구획할 수 있다. TCP(50)는 구동 IC(integrated circuit)(55)를 탑재하고 있으며 박막 트랜지스터 표시판(10)의 주변 영역(15)에 탭 접착 테이프(도시하지 않음) 등으로 부착되어 있다. 복수의 TCP(50)는 서로 간격을 두고 이격되어 있다.
TCP(50)에는 구동 IC(55)으로부터 신호가 출력되는 구동 IC 패드(도시하지 않음)가 형성되어 있고, 박막 트랜지스터 표시판(10)에는 구동 IC(55)로부터 인가되는 신호를 받기 위한 복수의 신호 입력 패드(도시하지 않음)가 구비되어 있다. 박막 트랜지스터 표시판(10)과 TCP(50) 사이에 있는 탭 접착 테이프는 전기적으로 절연되는 복수의 전도성 리드를 구비하고 있어 신호 입력 패드와 구동 IC 패드를 전기적으로 연결한다.
그러면 도 2를 참고하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 표시 영역에 대하여 상세하게 설명한다.
도 2는 도 1에 도시한 표시 장치의 박막 트랜지스터 표시판에서 표시 영역의 일부인 B 부분을 개략적으로 도시한 도면이다.
박막 트랜지스터 표시판(10)의 표시 영역(13)에는 복수의 신호선, 예를 들면 가로 방향으로 뻗은 게이트선(25) 및 이와 절연되어 교차하는 데이터선(23)이 형성되어 있다. 도 1을 참고하면 게이트선(25) 및 데이터선(23)은 표시 영역(13)을 벗어나 주변 영역(15)까지 연장되어 있다. 표시 영역(13)에는 또한 복수의 화소 전극(29) 및 복수의 박막 트랜지스터(21)가 형성되어 있는데, 이들은 게이트선(25)과 데이터선(23)으로 둘러싸인 영역(22) 내에 위치할 수 있다. 박막 트랜지스터(21)의 게이트 전극(26)은 게이트선(25)에 접속되고, 소스 전극(27)은 데이터선(23)에 접속되며, 드레인 전극(28)은 화소 전극(29)에 접속된다.
도 2와는 달리 박막 트랜지스터가 여러 개 있을 수 있다.
다음, 도 3 내지 도 5를 참고하여 본 발명의 한 실시예에 따른 박막 트랜지스터의 주변 영역에 대하여 상세하게 설명한다.
도 3은 도 1에 도시한 표시 장치의 박막 트랜지스터 표시판에서 주변 영역의 A 지역 부근을 개략적으로 도시한 도면이고, 도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에서 패드 블록을 도시한 평면도이고, 도 5는 도 4의 패드 블록을 V-V 선을 따라 자른 단면도이다.
도 3을 참조하면, 박막 트랜지스터 표시판(10)의 주변 영역(15)에는 TCP(50)가 부착되는 패드 블록 영역(17)이 정의되어 있다. 패드 블록 영역(17)은 표시판(10)의 경계와 대략 평행한 장변과 그에 수직인 단변을 가지는 대략 직사각형 모양이다. [설명의 편의상 앞으로 패드 블록 영역(17)의 장변 방향을 제1 방향, 단변 방향을 제2 방향으로 정의한다.] 박막 트랜지스터 표시판(10)에 복수의 TCP(50)가 부착되는 경우 패드 블록 영역(17) 또한 복수 개가 있으며 이 경우 이들은 제1 방향을 따라 차례로 배열된다.
패드 블록 영역(17)은 제1 방향으로 늘어선 복수의 패드 블록(17a)으로 다시 구획된다.
도 4를 참고하면, 각 패드 블록(17a) 내에는 구동 IC 패드(40)와 접속되어 구동 IC(55)로부터 신호를 받는 복수의 신호 입력 패드(20)가 형성되어 있다. 신호 입력 패드(20)는 대략 직사각형으로 그 장변은 제1 방향으로, 그 단변은 제2 방향으로 뻗어 있으며, 복수의 신호 입력 패드(20a)가 제2 방향으로 차례로 배열되어 있다. 신호 입력 패드(20)는 제2 방향으로 뻗은 신호선으로부터 꺾어져 연장된 것이며, 신호선은 도 2에 도시한 게이트선(25) 및 데이터선(23) 중 어느 한쪽일 수 있다.
패드 블록 영역(17)의 수효가 둘 이상인 경우, 패드 블록 영역(17) 사이의 간격이 각 패드 블록 영역(17) 내의 신호선 사이의 간격보다 매우 클 수 있다. 이는 신호선들이 표시 영역(13) 내에서는 모두 거의 동일한 간격을 유지하지만 각 패 드 블록 영역(17)으로 진행하는 과정에서 그룹 별로 서로 가깝게 모이기 때문이다.
도 5를 참고하면, 신호 입력 패드(20)는 베이스 기판(11) 위에 형성되어 있는데, 베이스 기판(11)은 예를 들면, 플라스틱, PES(polyether-sulphone) 등과 같은 가요성 기판일 수 있다. 신호 입력 패드(20)와 베이스 기판(11) 사이에는 절연막(도시하지 않음)이 있을 수도 있다.
신호선과 신호 입력 패드(20)의 일부는 보호막(30)으로 덮여 있으며, 신호 입력 패드(20)의 노출된 부분과 보호막(30) 위에는 구동 IC 패드(40)가 형성되어 있다. 구동 IC 패드(40)는 신호 입력 패드(20)와 일대일 대응으로 배열되어 있으며 신호선과는 반대 방향, 즉 도 4에서 볼 때 위쪽 방향으로 꺾여 올라간다. 구동 IC 패드(40)는 보호막(30)이 없는 영역에서 신호 입력 패드(20)와 일대일 대응으로 전기적으로 연결된다.
보호막(30)은 신호 입력 패드(20)를 보호하며, 신호 입력 패드(20)와 구동 IC 패드(40) 사이의 단락을 방지한다. 신호 입력 패드(20)와 보호막(30) 사이에 다른 절연막이 있을 수도 있다.
이와 같은 구조에서는 베이스 기판(11) 위에 박막 구조물을 형성하기 위한 열 공정으로 인해 베이스 기판(11)이 팽창하더라도 신호 입력 패드(20)와 구동 IC 패드(40)의 접속에 불량이 날 가능성이 훨씬 줄어드는데 이에 대하여 도 6을 참고하여 상세하게 설명한다.
도 6은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판이 열 팽창으로 인해 늘어난 경우의 패드 블록 영역을 도시한 도면이다.
도면에서 보는 바와 같이, 패드 블록 영역이 상하 방향에 비하여 좌우 방향으로 매우 길기 때문에 열팽창이 발생하면 좌우 방향의 길이가 훨씬 더 길어진다. 그러나 신호 입력 패드(20l, 20c, 20r)가 좌우 방향으로 길고 패드 블록 사이의 간격이 넓기 때문에 구동 IC 패드(40l, 40c, 40r)와의 접속이 원활하게 이루어지므로 단락 불량이 발생할 확률이 매우 적다.
종래 구조의 경우 신호 입력 패드가 패드 블록 영역(17)의 너비 방향으로 길게 형성된다. 하나의 패드 블록 영역(17)은 2700ㅅm(길이) ㅧ 1200ㅅm(너비)이고, 하나의 패드 블록 영역에 268개의 신호 입력 패드가 포함된다. 그러므로 8개의 신호 입력 패드가 차지하는 면적은 대략 800ㅅm ㅧ 1200ㅅm이며, 이때 신호 입력 패드의 너비와 간격은 약 50 ㅅm 이다.
신호 입력 패드의 너비를 그대로 유지한 채로 도 4에 도시한 것처럼 8개의 신호 입력 패드(20)를 하나의 패드 블록으로 잡아 800ㅅm ㅧ 1200ㅅm의 영역에 재배열하면, 패드 블록 내에서 신호 입력 패드(20) 사이의 간격이 100ㅅm 정도 나올 수 있다.
박막 트랜지스터 표시판(10)의 베이스 기판(11)의 재료는 열팽창 계수가 50 PPM인 PES(polyether-sulphone)이고, TCP(50)의 재료는 열팽창 계수가 20 PPM인 폴리이미드(polyimide)이며, 박막 트랜지스터 표시판(10)에 TCP(50)를 접합하는 열 공정 온도는 대략 180ㅀC라고 하자.
그러면 앞서 설명한 크기의 패드 블록 영역(17)은 열 공정 후에는 길이 방향으로 약 209ㅅm 팽창하고, TCP(50)는 열 공정 후에 약 84ㅅm 팽창한다. 즉, 패드 블록 영역(17)의 열팽창 길이와 TCP(50)의 열팽창 길이가 약 125ㅅm 차이 난다. 패드 블록 영역(10)의 중앙을 중심으로 왼쪽에서 약 75ㅅm, 오른쪽에 약 75 ㅅm 차이가 나는 셈이다. 종래의 구조에서 신호 입력 패드의 너비와 간격이 50 ㅅm이므로 구동 IC 패드와 신호 입력 패드가 제대로 연결되지 못하고 엉뚱한 패드끼리 연결되는 단락 불량이 생긴다.
그러나 도 6에서 보는 것처럼 본 발명의 경우에는 그럴 우려가 없다.
한편, 패드 블록 영역(17)의 너비 방향으로는 열팽창 길이가 약 9.3ㅅm이므로 본 발명의 경우에도 오정렬의 우려가 없다.
그러면 도 7 내지 도 9를 도 1 내지 도 5와 함께 참고하여 본 발명의 한 실시예에 따른 표시 장치의 제조 방법에 대하여 상세하게 설명한다.
도 7 내지 도 9는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법을 차례로 도시한 배치도이다.
도 7을 참조하면, 베이스 기판(11) 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제1 도전성 막(도시하지 않음)을 형성한다. 제1 도전성 막의 재료로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd) 및 Cr/Al(Nd) 중 적어도 어느 하나를 사용할 수 있다. 제1 도전성막은 다층막으로 형성할 수도 있다.
감광막(도시하지 않음)을 도포한 다음, 제1 마스크(도시하지 않음)를 이용한 리소그라피 공정을 실시하여 제1 감광막 마스크 패턴을 형성한다. 제1 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 게이트선(25) 및 게이트 패 드(75)를 형성한다. 이어, 스트립 공정을 실시하여 제 1 감광막 마스크 패턴을 제거한다. 이 때, 게이트선(25)은 표시 영역(13)과 주변 영역(15)에 모두 걸쳐 형성되지만, 게이트 패드(75)는 주변 영역(15)의 패드 블록 영역(17)에만 형성된다. 게이트 패드(75)는 세로 방향으로 길고 해당하는 패드 블록 영역(17) 또한 세로 방향으로 길다. 그러나 게이트선(25)은 가로 방향으로 뻗을 수 있다.
다음, 게이트 절연막(도시하지 않음), 활성층(도시하지 않음) 및 저항성 접촉층(도시하지 않음)을 차례로 적층한 다음, 제2 감광막 마스크 패턴(도시하지 않음)을 이용하여 저항성 접촉층 및 활성층을 식각하여 박막 트랜지스터의 활성 영역 구조를 형성한다.
게이트 절연막은 PECVD법, 스퍼터링법 등으로 증착하며, 게이트 절연막의 재료로는 산화규소 또는 질화규소를 포함하는 무기 절연 물질을 사용할 수 있다. 활성층 및 저항성 접촉층도 상술한 방법으로 증착할 수 있으며, 활성층의 재료로는 비정질 실리콘층을 사용하고, 저항성 접촉층의 재료로는 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 사용할 수 있다.
저항성 접촉층 및 활성층을 식각할 때에는, 저항성 접촉층 상에 감광막(도시하지 않음)을 도포한 다음, 제2 마스크(도시하지 않음)를 이용한 포토리소그라피 공정으로 제2 감광막 마스크 패턴을 형성한다. 제2 감광막 마스크 패턴을 식각 마스크로 하고, 게이트 절연막을 식각 정지막으로 하는 식각 공정을 실시하여 저항성 접촉층 및 활성층의 노출된 부분을 제거한다. 이어, 스트립 공정을 실시하여 잔류하는 제2 감광막 마스크 패턴을 제거한다.
다음, 전체 구조 상에 제2 도전성막(도시하지 않음)을 형성한 다음, 제3 감광막 마스크 패턴(도시하지 않음)을 이용한 식각 공정을 실시하여 소스 전극(27)을 포함하는 데이터선(23), 데이터 패드(73) 및 드레인 전극(28)을 형성한다. 이 과정을 상세하게 설명하자면, 먼저 전체 기판 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제2 도전성 막(도시하지 않음)을 형성한다. 이때, 제2 도전성막은 Mo, Al, Cr, Ti 중 적어도 하나의 금속 단일층 또는 다중층일 수 있다. 물론 제2 도전성막은 제1 도전성막과 동일한 물질로 만들어질 수도 있다. 이어, 제2 도전성막 상에 감광막(도시하지 않음)을 도포한 다음, 제3 마스크(도시하지 않음)를 이용한 리소그라피 공정을 실시하여 제3 감광막 마스크 패턴을 형성한다. 제3 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 제2 도전성막을 식각함으로써 데이터선(23), 데이터 패드(73) 및 드레인 전극(28)을 완성한다.
이 때, 데이터선(23)은 표시 영역(13)과 주변 영역(15)에 모두 걸쳐 형성되지만, 드레인 패드(73)는 주변 영역(15)의 패드 블록 영역(17)에만 형성된다. 드레인 패드(73)은 가로 방향으로 길고 해당하는 패드 블록 영역(17) 또한 가로 방향으로 길다. 데이터선(23)은 세로 방향으로 뻗을 수 있다.
그런 다음, 제3 감광막 마스크 패턴을 식각 마스크로 하는 식각을 실시하여 데이터선(23)과 드레인 전극(28)으로 덮이지 않은 영역의 저항성 접촉층 부분을 제거함으로써 박막 트랜지스터의 활성 영역 구조를 완성한다.
도 8을 참고하면, 보호막(30)을 형성하고, 제4 감광막 마스크 패턴(도시하지 않음)을 이용한 식각 공정을 통해 보호막(30) 및 게이트 절연막의 일부를 제거한 다. 이 때, 드레인 전극(28) 위의 접촉 구멍(39)도 형성되고 게이트 패드(75) 및 데이터 패드(73) 상부 일부에 위치한 보호막(30) 부분도 제거된다. 보호막(30)은 게이트 절연막과 동일한 절연 물질로 만들어질 수 있으며, 다. 또한, 보호막(30)은 다층으로 형성할 수 있는데, 예를 들어, 무기 보호막과 유기 보호막의 두 층으로 형성할 수 있다.
다음, 패터닝된 보호막(30) 상에 제3 도전성막(도시하지 않음)을 형성한 다음, 제5 감광막 마스크 패턴(도시하지 않음)을 이용하여 제3 도전성막을 패터닝하여 화소 전극(29)을 형성한다. 여기서, 제3 도전성막은 인듐 주석 산화물(indium tin oxide: ITO)이나 인듐 아연 산화물(indium zinc oxide: IZO)을 포함하는 투명 도전막일 수 있다.
다음 도 9를 참조하면, 패드 블록 영역(17)의 게이트 패드(75), 데이터 패드(73) 및 보호막(30) 상에 구동 IC 패드(40)를 접합한다. 이 과정을 상세하게 설명하자면, 먼저 게이트 패드(75) 및 데이터 패드(73) 위에 이방성 도전 필름(도시하지 않음)을 붙인다. 여기에 구동 IC(55)가 장착된 TCP(50)의 구동 IC 패드(40)를 게이트 패드(75) 및 데이터 패드(73)와 정렬시켜서 가압착한 후, 열압착을 통해 접착을 완료한다. 이 때, 열압착 온도는 섭씨 150도 ~ 200도가 적당하다.
본 실시예에서는 TCP만을 예로서 상술하고 있으나, 이는 단지 예시일 뿐이며, TCP보다 유연성이 우수한 재질을 사용하여, 어떠한 위치에서도 자유로이 90도 이상 구부릴 수 있는 COF(Chip On Film) 기술의 패드 구조에도 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 개략도이고,
도 2는 도 1에 도시한 표시 장치의 박막 트랜지스터 표시판에서 표시 영역의 일부분(B)을 개략적으로 도시한 도면이고,
도 3은 도 1에 도시한 표시 장치의 박막 트랜지스터 표시판에서 주변 영역의 A 지역 부근을 개략적으로 도시한 도면이고,
도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에서 패드 블록을 도시한 평면도이고,
도 5는 도 4의 패드 블록을 V-V 선을 따라 자른 단면도이며,
도 6은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판이 열 팽창으로 인해 늘어난 경우의 패드 블록 영역을 도시한 도면이며
도 7 내지 도 9는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법을 차례로 도시한 배치도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 베이스 기판 13: 표시 영역
15: 주변 영역 17: 패드 블록 영역
17a: 패드 블록 20: 신호 입력 패드
21: 박막 트랜지스터
22: 화소 영역 23: 데이터선
25: 게이트선 26: 게이트 전극
27: 소스 전극 28: 드레인 전극
29: 화소 전극 30: 보호막
40: 구동 IC 패드 50: TCP
55: 구동 IC
Claims (20)
- 표시 영역과 주변 영역을 갖는 베이스 기판,상기 표시 영역에 형성되어 있는 복수의 박막 트랜지스터,상기 주변 영역에 형성되어 있는 패드 블록 영역,상기 패드 블록 영역 안에 형성되어 있으며 제1 방향으로 긴 복수의 신호 입력 패드, 그리고상기 박막 트랜지스터 및 상기 신호 입력 패드와 연결되어 있는 복수의 신호선을 포함하며,상기 복수의 신호 입력 패드 중 적어도 일부는 상기 제1 방향을 따라 일렬로 배열되어 있고,상기 패드 블록 영역은 상기 제1 방향으로 길게 연장되어 있는박막 트랜지스터 표시판.
- 제1항에서,상기 복수의 신호 입력 패드 중 적어도 일부는 상기 제1 방향과 수직인 제2 방향을 따라 차례로 배열되어 있는 박막 트랜지스터 표시판.
- 제2항에서,상기 복수의 신호 입력 패드는 상기 패드 블록 영역 내에서 상기 제1 방향으로 일정한 간격으로 배열되어 있고 상기 제2 방향으로도 일정한 간격으로 배열되어 있으며,상기 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 긴박막 트랜지스터 표시판.
- 제2항에서,상기 복수의 신호 입력 패드는 복수의 패드 블록 영역에 형성되어 있고,인접한 패드 블록 사이의 간격은 각 패드 블록 영역 내에서 상기 제1 방향으로 인접한 입력 신호 패드 사이의 간격보다 크며,각 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 긴박막 트랜지스터 표시판.
- 제1항에서,상기 복수의 신호 입력 패드는 상기 베이스 기판에서 상기 제1 방향과 나란한 변과 인접하는 박막 트랜지스터 표시판.
- 제1항에서,상기 복수의 신호선은 상기 표시 영역에서 상기 제2 방향으로 뻗은 박막 트랜지스터 표시판.
- 베이스 기판,상기 베이스 기판에 형성되어 있는 복수의 박막 트랜지스터,상기 베이스 기판의 한 변을 따라 형성된 패드 블록 영역,상기 패드 블록 영역 안에 형성되어 있으며 상기 베이스 기판의 변과 나란한 제1 방향으로 긴 복수의 신호 입력 패드, 그리고상기 박막 트랜지스터 및 상기 신호 입력 패드와 연결되어 있는 복수의 신호선을 포함하고,상기 패드 블록 영역은 상기 제1 방향으로 길게 연장되어 있는박막 트랜지스터 표시판.
- 제7항에서,상기 복수의 신호 입력 패드는 상기 제1 방향 및 상기 제1 방향과 수직인 제2 방향을 따라 차례로 배열되어 있는 박막 트랜지스터 표시판.
- 제8항에서,상기 복수의 신호 입력 패드는 상기 패드 블록 영역 내에서 상기 제1 방향으로 일정한 간격으로 배열되어 있고 상기 제2 방향으로도 일정한 간격으로 배열되어 있으며,상기 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 긴박막 트랜지스터 표시판.
- 제8항에서,상기 복수의 신호 입력 패드는 복수의 패드 블록 영역에 형성되어 있고,인접한 패드 블록 사이의 간격은 각 패드 블록 영역 내에서 상기 제1 방향으로 인접한 입력 신호 패드 사이의 간격보다 크며,각 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 긴박막 트랜지스터 표시판.
- 제7항에서,상기 복수의 신호선은 상기 표시 영역에서 상기 제2 방향으로 뻗은 박막 트랜지스터 표시판.
- 표시 영역과 주변 영역을 가지는 베이스 기판,상기 표시 영역에 형성되어 있는 복수의 박막 트랜지스터,상기 주변 영역에 형성되어 있는 패드 블록 영역,상기 패드 블록 영역 안에 위치하며 제1 방향으로 긴 복수의 신호 입력 패드, 그리고상기 박막 트랜지스터 및 상기 신호 입력 패드와 연결되어 있으며 상기 표시 영역에서 상기 제1 방향과 수직인 제2 방향으로 뻗은 복수의 신호선을 포함하고,상기 패드 블록 영역은 상기 제1 방향으로 길게 연장되어 있는박막 트랜지스터 표시판.
- 제12항에서,상기 복수의 신호 입력 패드는 상기 제1 방향 및 상기 제1 방향과 수직인 제2 방향을 따라 차례로 배열되어 있는 박막 트랜지스터 표시판.
- 제13항에서,상기 복수의 신호 입력 패드는 상기 패드 블록 영역 내에서 상기 제1 방향으로 일정한 간격으로 배열되어 있고 상기 제2 방향으로도 일정한 간격으로 배열되어 있으며,상기 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 긴박막 트랜지스터 표시판.
- 제13항에서,상기 복수의 신호 입력 패드는 복수의 패드 블록 영역에 형성되어 있고,인접한 패드 블록 사이의 간격은 각 패드 블록 영역 내에서 상기 제1 방향으로 인접한 입력 신호 패드 사이의 간격보다 크며,각 패드 블록 영역은 상기 제1 방향의 길이가 상기 제2 방향의 길이보다 긴박막 트랜지스터 표시판.
- 제1항 내지 제15항 중 어느 한 항에서,상기 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 가지며,상기 신호선은 상기 소스 전극과 연결되어 있는박막 트랜지스터 표시판.
- 제1항 내지 제15항 중 어느 한 항에서,상기 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 가지며,상기 신호선은 상기 게이트 전극과 연결되어 있는박막 트랜지스터 표시판.
- 제1항 내지 제15항 중 어느 한 항에서,상기 신호선 및 상기 신호 입력 패드 일부 위에 형성되어 있는 보호막을 더 포함하는 박막 트랜지스터 표시판.
- 제1항 내지 제15항 중 어느 한 항에서,상기 베이스 기판은 가요성인 박막 트랜지스터 표시판.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080015419A KR101509111B1 (ko) | 2008-02-20 | 2008-02-20 | 박막 트랜지스터 표시판 |
| US12/323,218 US8058653B2 (en) | 2008-02-20 | 2008-11-25 | Thin film transistor array panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080015419A KR101509111B1 (ko) | 2008-02-20 | 2008-02-20 | 박막 트랜지스터 표시판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090090129A KR20090090129A (ko) | 2009-08-25 |
| KR101509111B1 true KR101509111B1 (ko) | 2015-04-06 |
Family
ID=40954265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20080015419A KR101509111B1 (ko) | 2008-02-20 | 2008-02-20 | 박막 트랜지스터 표시판 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8058653B2 (ko) |
| KR (1) | KR101509111B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101188747B1 (ko) * | 2012-07-18 | 2012-10-10 | 지스마트 주식회사 | 투명전광판 및 그 제조방법 |
| KR20210062146A (ko) * | 2019-11-20 | 2021-05-31 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 검사 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000040381A (ko) * | 1998-12-18 | 2000-07-05 | 윤종용 | 수리선을 가지고 있는 액정 표시 장치용 박막트랜지스터 기판및 그 수리 방법 |
| KR20040075377A (ko) * | 2003-02-20 | 2004-08-30 | 삼성전자주식회사 | 구동 아이씨 및 이를 갖는 디스플레이 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685946B1 (ko) * | 2001-03-02 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
| JP4254743B2 (ja) * | 2005-05-13 | 2009-04-15 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| US20080017859A1 (en) * | 2006-07-18 | 2008-01-24 | Tpo Displays Corp. | System for displaying images including thin film transistor device and method for fabricating the same |
-
2008
- 2008-02-20 KR KR20080015419A patent/KR101509111B1/ko active IP Right Grant
- 2008-11-25 US US12/323,218 patent/US8058653B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000040381A (ko) * | 1998-12-18 | 2000-07-05 | 윤종용 | 수리선을 가지고 있는 액정 표시 장치용 박막트랜지스터 기판및 그 수리 방법 |
| KR20040075377A (ko) * | 2003-02-20 | 2004-08-30 | 삼성전자주식회사 | 구동 아이씨 및 이를 갖는 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8058653B2 (en) | 2011-11-15 |
| US20090206340A1 (en) | 2009-08-20 |
| KR20090090129A (ko) | 2009-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8772780B2 (en) | Array substrate structure of display panel and method of making the same | |
| CN107884994B (zh) | 阵列基板、显示面板及显示装置 | |
| KR102089074B1 (ko) | 표시패널용 어레이 기판 및 그 제조방법 | |
| CN108255354B (zh) | 内嵌式触控显示面板 | |
| CN108255355B (zh) | 内嵌式触控显示面板 | |
| US7649586B2 (en) | Display device with floating transistor elements on alternating data lines | |
| KR101771562B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US9524992B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR101476276B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP6076626B2 (ja) | 表示装置及びその製造方法 | |
| KR100475552B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US10886307B2 (en) | Flexible electronic device | |
| KR101138429B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20090086341A (ko) | 반도체 장치, 전기 광학 장치, 전자 기기, 반도체 장치의 제조 방법, 전기 광학 장치의 제조 방법 및 전자 기기의 제조 방법 | |
| JP4054633B2 (ja) | アクティブマトリクス基板及びその製造方法、並びに、それを備えた液晶表示装置 | |
| KR20140095797A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101509111B1 (ko) | 박막 트랜지스터 표시판 | |
| CN112071206B (zh) | 显示面板及显示装置 | |
| JPS63208896A (ja) | 薄膜トランジスタアレイ | |
| JP5630729B2 (ja) | 表示装置 | |
| JP5706838B2 (ja) | アクティブマトリクス基板及びそれを備えた表示パネル | |
| US10128383B2 (en) | Thin film transistor array substrate and manufacturing method of the same | |
| KR101978789B1 (ko) | 표시장치용 어레이 기판 및 그의 제조 방법 | |
| JP5243278B2 (ja) | 液晶表示装置 | |
| KR101654762B1 (ko) | 액정표시소자 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 5 |