JP5706838B2 - アクティブマトリクス基板及びそれを備えた表示パネル - Google Patents
アクティブマトリクス基板及びそれを備えた表示パネル Download PDFInfo
- Publication number
- JP5706838B2 JP5706838B2 JP2012023674A JP2012023674A JP5706838B2 JP 5706838 B2 JP5706838 B2 JP 5706838B2 JP 2012023674 A JP2012023674 A JP 2012023674A JP 2012023674 A JP2012023674 A JP 2012023674A JP 5706838 B2 JP5706838 B2 JP 5706838B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- region
- matrix substrate
- unit
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
図1〜図11は、本発明に係るアクティブマトリクス基板及びそれを備えた液晶表示パネルの実施形態1を示している。具体的に、図1は、本実施形態の液晶表示パネル50の斜視図であり、図2は、図1中のII−II線に沿った液晶表示パネル50の断面図である。また、図3は、液晶表示パネル50を構成するアクティブマトリクス基板20aの平面図である。さらに、図4〜図9は、図3中の領域Ra〜Rfをそれぞれ拡大した平面図である。また、図10は、アクティブマトリクス基板20aを構成する単位回路4の等価回路図である。
sinθa=Pb/(Pa+Va/tanθa)…(式1)
という関係式が成立する。
sinθb=Pb/Pa…(式2)
という関係式が成立する。
まず、ガラス基板などの透明基板10上に、例えば、CVD(Chemical Vapor Deposition)法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ50nm程度で成膜して、下地膜11を形成する。
まず、ガラス基板などの透明基板の基板全体に、例えば、スピンコート法又はスリットコート法により、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、ブラックマトリクスを厚さ1μm程度に形成する。
まず、例えば、上記対向基板製造工程で製造された対向基板30の表面に、UV(ultraviolet)硬化及び熱硬化の併用型樹脂などからなるシール材45を枠状に印刷した後に、シール材45の内側に液晶材料(40)を滴下する。
図12は、本実施形態のアクティブマトリクス基板20bの平面図である。なお、以下の各実施形態において、図1〜図11と同じ部分については同じ符号を付して、その詳細な説明を省略する。
図13は、本実施形態のアクティブマトリクス基板20cの平面図である。
図14は、本実施形態のアクティブマトリクス基板20dの平面図である。また、図15及び図16は、図14中の領域Rg及びRhをそれぞれ拡大した平面図である。
F 額縁領域
M 実装領域
T 端子領域
3 ソース制御回路
3a 第1配列部
3b 第2配列部
3c 第3配列部
4 単位回路
4a スイッチ回路部
6a 第1配線切替部
6b 第2配線切替部
8 ビデオ信号線
14c 第2配線部
16a ソース信号線
16b 接続信号線
16e 第1配線部
20a〜20d アクティブマトリクス基板
30 対向基板
40 液晶層(表示媒体層)
45 シール材
50 液晶表示パネル
Claims (9)
- 画像表示を行う矩形状の表示領域と、
上記表示領域の周りに規定された額縁領域と、
上記額縁領域において、上記表示領域の一辺に沿うように基板端側に規定された端子領域と、
上記端子領域の一部において、上記表示領域の一辺に沿うように規定された実装領域と、
上記表示領域において、上記表示領域の一辺に直交する方向に互いに平行に延びるように設けられた複数のソース信号線と、
上記表示領域及び実装領域の間の額縁領域において、上記複数のソース信号線の隣り合う所定数毎にモノリシックに設けられ、各々、該隣り合う所定数のソース信号線に接続された複数の単位回路が一列に配列されたソース制御回路と、
上記端子領域に沿う額縁領域において、上記複数の単位回路から上記表示領域の一辺に所定角度で交差する方向に互いに平行に延びた後に、上記表示領域の一辺に直交する方向に互いに平行に延びて上記実装領域に到達するようにそれぞれ設けられた複数のビデオ信号線とを備え、
上記ソース制御回路は、上記複数の単位回路の少なくとも一部が上記各ビデオ信号線の所定角度で延びる方向に沿う順に上記表示領域側にずれて配列されている、アクティブマトリクス基板。 - 上記ソース制御回路は、上記各単位回路が上記表示領域の一辺の一方端側から中央部に向けて上記表示領域に順に近づくように配列された第1配列部と、上記各単位回路が上記表示領域の一辺の中央部から他方端側に向けて上記表示領域から順に離れるように配列された第2配列部とを備えている、請求項1に記載のアクティブマトリクス基板。
- 上記ソース制御回路は、上記第1配列部及び第2配列部の間に、上記各単位回路が上記表示領域の一辺と平行に配列された第3配列部を備えている、請求項2に記載のアクティブマトリクス基板。
- 上記ソース制御回路の上記表示領域の一辺に沿う長さは、上記表示領域の一辺の長さよりも短く、
上記複数のソース信号線は、上記端子領域に沿う額縁領域において、各々、上記複数の単位回路に接続された複数の接続信号線にそれぞれ接続され、
上記複数の接続信号線は、該複数の接続信号線の全体の輪郭形状が上記ソース制御回路側に向けて絞られるように設けられている、請求項1乃至3の何れか1つに記載のアクティブマトリクス基板。 - 上記各単位回路は、上記各ビデオ信号線からの信号を色要素毎に上記各ソース信号線に振り分けるスイッチ回路を備えている、請求項1乃至4の何れか1つに記載のアクティブマトリクス基板。
- 上記各ビデオ信号線は、互いに異なる材料により形成された第1配線部及び第2配線部、並びに該第1配線部及び第2配線部を互いに接続するための配線切替部を備え、
上記各ビデオ信号線の配線切替部からなる複数の配線切替部の少なくとも一部は、上記複数の単位回路の配列ピッチと同じピッチで上記各ビデオ信号線の所定角度で延びる方向に沿う順に上記表示領域側にずれて配列されている、請求項1乃至5の何れか1つに記載のアクティブマトリクス基板。 - 請求項1乃至6の何れか1つに記載されたアクティブマトリクス基板と、
上記アクティブマトリクス基板に対向するように設けられた対向基板と、
上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えている、表示パネル。 - 上記表示媒体層は、液晶層である、請求項7に記載の表示パネル。
- 請求項6に記載されたアクティブマトリクス基板と、
上記アクティブマトリクス基板に対向するように設けられた対向基板と、
上記アクティブマトリクス基板及び対向基板の間に設けられた液晶層と、
上記アクティブマトリクス基板及び対向基板の間に設けられ、上記液晶層を封入するための枠状のシール材とを備え、
上記複数の配線切替部は、上記シール材の一辺に重なるように設けられている、表示パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012023674A JP5706838B2 (ja) | 2012-02-07 | 2012-02-07 | アクティブマトリクス基板及びそれを備えた表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012023674A JP5706838B2 (ja) | 2012-02-07 | 2012-02-07 | アクティブマトリクス基板及びそれを備えた表示パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013160965A JP2013160965A (ja) | 2013-08-19 |
JP5706838B2 true JP5706838B2 (ja) | 2015-04-22 |
Family
ID=49173235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012023674A Expired - Fee Related JP5706838B2 (ja) | 2012-02-07 | 2012-02-07 | アクティブマトリクス基板及びそれを備えた表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5706838B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017022620A1 (ja) * | 2015-08-03 | 2017-02-09 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
JP6963003B2 (ja) | 2017-03-06 | 2021-11-05 | シャープ株式会社 | 液晶表示装置 |
CN107037639B (zh) * | 2017-05-27 | 2021-01-05 | 上海天马有机发光显示技术有限公司 | 显示面板及显示装置 |
US12016228B2 (en) * | 2018-09-28 | 2024-06-18 | Sharp Kabushiki Kaisha | Display device and display device production method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4255683B2 (ja) * | 2002-03-25 | 2009-04-15 | シャープ株式会社 | ガラス配線基板の接続構造、および表示装置 |
JP2008309825A (ja) * | 2007-06-12 | 2008-12-25 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP5723007B2 (ja) * | 2011-07-20 | 2015-05-27 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた表示パネル |
-
2012
- 2012-02-07 JP JP2012023674A patent/JP5706838B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013160965A (ja) | 2013-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5723007B2 (ja) | アクティブマトリクス基板及びそれを備えた表示パネル | |
JP5834133B2 (ja) | アクティブマトリクス基板及びそれを備えた表示パネル | |
KR101484022B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
JP2018063348A (ja) | 液晶表示パネルおよび液晶表示装置 | |
US20150221705A1 (en) | Array substrate and manufacturing method thereof | |
US9647011B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
WO2016021318A1 (ja) | アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 | |
US20170219899A1 (en) | Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate | |
JP5706838B2 (ja) | アクティブマトリクス基板及びそれを備えた表示パネル | |
US7781268B2 (en) | Array substrate and display panel | |
KR101494205B1 (ko) | 표시기판, 이의 제조방법 및 이를 갖는 표시장치 | |
US20130075736A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
US9780127B2 (en) | Liquid crystral display and manufacturing method thereof | |
US20110169004A1 (en) | Display device and manufacturing method therefor | |
KR20140006281A (ko) | 표시 장치 | |
KR20130018056A (ko) | 액정표시장치 | |
US20160216579A1 (en) | Liquid crystal display and manufacturing method thereof | |
KR20120113850A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
KR20120037668A (ko) | 고투과 수평 전계형 액정표시장치 및 그 제조 방법 | |
KR20120108336A (ko) | 표시 장치 및 이의 제조 방법 | |
KR20080047711A (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
KR102093903B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP6050602B2 (ja) | 液晶表示パネル及びその製造方法 | |
KR20090058365A (ko) | 액정표시장치 및 그 제조방법 | |
KR20150038827A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5706838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |