JP6963003B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP6963003B2
JP6963003B2 JP2019504484A JP2019504484A JP6963003B2 JP 6963003 B2 JP6963003 B2 JP 6963003B2 JP 2019504484 A JP2019504484 A JP 2019504484A JP 2019504484 A JP2019504484 A JP 2019504484A JP 6963003 B2 JP6963003 B2 JP 6963003B2
Authority
JP
Japan
Prior art keywords
conductive film
film
wiring
region
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019504484A
Other languages
English (en)
Other versions
JPWO2018163892A1 (ja
Inventor
義仁 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2018163892A1 publication Critical patent/JPWO2018163892A1/ja
Application granted granted Critical
Publication of JP6963003B2 publication Critical patent/JP6963003B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections

Description

本発明は、液晶表示装置に関する。
従来、液晶表示装置として、一対の基板の間に液晶層が配されると共に、液晶層を封止するシール部材を備えるものが知られている(下記特許文献1)。特許文献1において、シール部材に囲まれた部分は表示領域とされ、表示領域の外側は、実装部品を実装するための実装領域とされる。そして、表示領域に設けられた各種信号線は、実装領域に設けられた端子と接続されている。ここで、信号線と端子が基板において異なる層に配されている場合には、コンタクトホールを介して信号線と端子とを接続する必要がある。
特開2013−160965号公報
(発明が解決しようとする課題)
近年、液晶表示装置の高精細化や高機能化に伴って、信号線の本数が増加する傾向がある。これにより、信号線を配置するためのスペースが大きくなる結果、シール部材に囲まれた領域の内部にコンタクトホールを設けることが困難となる場合がある。コンタクトホールをシール部材の外部領域に設けると湿気の影響を受けやすくなり、端子や信号線を構成する導電膜が湿気にさらされることで腐食する事態が懸念される。
本発明は上記のような事情に基づいて完成されたものであって、コンタクトホールをシール部材の外部領域に設けた場合において、コンタクトホールの形成箇所において導電膜が湿気にさらされる事態を抑制することを目的とする。
(課題を解決するための手段)
上記課題を解決するために、本発明の液晶表示装置は、対向状に配される一対の基板と、前記一対の基板の間に配される液晶層と、前記一対の基板の間に配されると共に前記液晶層を囲むことで前記液晶層を封止するシール部材と、前記一対の基板のうち一方の基板において前記シール部材に囲まれた領域と重なる領域である第1領域に設けられる電極と、前記一方の基板において前記シール部材の外側に対応する領域である第2領域に設けられる第1導電膜と、前記一方の基板に設けられ、前記電極から前記第1導電膜に向かって延びる第2導電膜と、前記第1導電膜と前記第2導電膜の間に介在される第1絶縁膜であって、前記第2領域において前記第1導電膜と重なる箇所に設けられると共に前記第1導電膜と前記第2導電膜とを電気的に接続するためのコンタクトホールを有する第1絶縁膜と、前記コンタクトホールを覆うと共に防湿性を有する第2絶縁膜と、を備えることに特徴を有する。
上記構成によれば、コンタクトホールを有することで、第1導電膜と第2導電膜を異なる層に配することができ、設計の自由度を高くすることができる。そして、コンタクトホールを第2領域に設けることで、コンタクトホールを第1領域に設ける構成と比べて、第1領域における電極及び第2導電膜の配置可能な部分を増やすことができ、電極及び第2導電膜の配置に係る設計を容易に行うことができる。しかしながら、第2領域は、シール部材の外側に対応する領域であるから、シール部材の内側に対応する第1領域に比べて湿気の影響を受けやすく、コンタクトホールの形成箇所においては第1導電膜が湿気にさらされる事態が懸念される。上記構成のように、第2領域に設けられたコンタクトホールを覆う第2絶縁膜を備えることで、第1導電膜が湿気にさらされる事態を抑制することができる。
また、前記一方の基板に設けられ、前記第1導電膜及び前記第2導電膜に対して前記液晶層側に配されると共に、前記第1導電膜と前記第2導電膜とを接続する第3導電膜を備え、前記第3導電膜と前記第1導電膜とは、前記コンタクトホールを介して接続されており、前記第2導電膜と前記第3導電膜の間に介在される第3絶縁膜であって、前記第2領域において前記第2導電膜と重なる箇所に設けられると共に前記第3導電膜と前記第2導電膜とを電気的に接続するための第2導電膜側コンタクトホールを有する第3絶縁膜を備え、前記第2絶縁膜は、前記第2導電膜側コンタクトホールを覆う構成であるものとすることができる。
第3導電膜によって第1導電膜と第2導電膜とを接続する構成とすれば、第3導電膜を第1導電膜及び第2導電膜と異なる層に設けることができ、第1導電膜及び第2導電膜を直接接続する構成と比べて、設計の自由度を高くすることができる。そして、第2導電膜側コンタクトホールを第2絶縁膜で覆うことで、第2導電膜が湿気にさらされる事態を抑制することができる。
また、前記第3導電膜は、透明電極膜であるものとすることができる。第1導電膜及び第2導電膜に対して液晶層側に近い第3導電膜を透明電極膜で形成することで、例えば、透明電極膜で構成される画素電極(又は共通電極)を形成する工程で第3導電膜を形成することが可能となる。
また、前記電極は、位置入力を行う位置入力体との間で静電容量を形成し、前記位置入力体による入力位置を検出する位置検出電極であると共に、前記第1領域に複数設けられており、当該液晶表示装置は、前記第1領域に設けられる複数の画素電極と、前記第2領域に設けられ、前記画素電極及び前記位置検出電極に対してそれぞれ電気的に接続されると共に、前記画素電極及び前記位置検出電極をそれぞれ駆動することが可能なドライバと、前記一方の基板に設けられ、前記画素電極と前記ドライバとを電気的に接続するための画素電極用配線と、をさらに備え、前記第2導電膜は、前記位置検出電極と前記ドライバとを電気的に接続する配線を構成するものであり、前記第1導電膜は、前記ドライバに接続されるドライバ側配線の端子部を構成するものとすることができる。
上記構成によれば、複数の画素電極から引き出された画素電極用配線と、複数の位置検出電極から引き出された第2導電膜と、がそれぞれドライバに向かう形で配される。このような構成では、第1領域におけるドライバ側の端部においては、各画素電極用信号線と各第2導電膜とが密集することになり、第1導電膜と第2導電膜との接続に係るコンタクトホールを形成するスペースが確保し難くなる。この結果、コンタクトホールを第2領域に形成する必要が生じる。上記構成では、コンタクトホールを第2領域に形成した場合であっても、第2絶縁層によって湿気から保護されるため好適である。
また、前記第1導電膜は、前記一方の基板において前記画素電極用配線と同じ層に形成されると共に前記画素電極用配線と同じ材質であるものとすることができる。このような構成とすれば、第1導電膜と画素電極用配線とを同じ工程で形成することができる。
また、前記一方の基板に設けられる画素電極と、前記一方の基板に設けられ、前記画素電極に対して電気的に接続されるスイッチング素子と、を備え、前記スイッチング素子は、酸化物半導体を備えたTFTであるものとすることができる。酸化物半導体は、移動度が高いため、スイッチング素子をより小型化することができる。
(発明の効果)
本発明によれば、コンタクトホールの形成箇所において導電膜が湿気にさらされる事態を抑制することができる。
本発明の実施形態1に係る液晶表示装置を長手方向(Y軸方向)に沿う切断線で切断した断面図 液晶パネルにおけるアレイ基板を示す平面図 アレイ基板の第1領域においてTFTを示す断面図 アレイ基板の第2領域においてコンタクトホールを示す断面図(図5のIV−IV線で切断した図に対応) アレイ基板の第2領域においてコンタクトホールを示す平面図 実施形態2に係るアレイ基板の第2領域においてコンタクトホールを示す断面図(図7のVI−VI線で切断した図に対応) 実施形態2に係るアレイ基板の第2領域においてコンタクトホールを示す平面図 実施形態3に係るアレイ基板の第2領域においてコンタクトホールを示す平面図 実施形態4に係るアレイ基板の第2領域においてコンタクトホールを示す平面図 実施形態5に係るアレイ基板の第2領域においてコンタクトホールを示す断面図
<実施形態1>
本発明の実施形態1を図1から図5によって説明する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。液晶表示装置10は、図1に示すように、液晶パネル11(表示パネル)と、液晶パネル11を駆動するドライバ17(パネル駆動部)と、ドライバ17に対して各種入力信号を外部から供給する制御回路基板12(外部の信号供給源)と、液晶パネル11と外部の制御回路基板12とを電気的に接続するフレキシブル基板13(外部接続部品)と、液晶パネル11に光を供給する外部光源であるバックライト装置14(照明装置)と、を備える。バックライト装置14は、図1に示すように、表側(液晶パネル11側)に向けて開口した略箱形をなすシャーシ14Aと、シャーシ14A内に配された図示しない光源(例えば冷陰極管、LED、有機ELなど)と、シャーシ14Aの開口部を覆う形で配される図示しない光学部材とを備える。光学部材は、光源から発せられる光を面状に変換するなどの機能を有するものである。
また、液晶表示装置10は、相互に組み付けた液晶パネル11及びバックライト装置14を収容・保持するための表裏一対の外装部材15,16を備えており、このうち表側の外装部材15には、液晶パネル11の表示領域AA(図2参照)に表示された画像を外部から視認させるための開口部15Aが形成されている。本実施形態に係る液晶表示装置10は、携帯電話(スマートフォンなどを含む)、ノートパソコン(タブレット型ノートパソコンなどを含む)、ウェアラブル端末(スマートウォッチなどを含む)、携帯型情報端末(電子ブックやPDAなどを含む)、携帯型ゲーム機、デジタルフォトフレームなどの各種電子機器(図示せず)に用いられるものである。このため、液晶表示装置10を構成する液晶パネル11の画面サイズは、数インチ〜10数インチ程度とされ、一般的には小型または中小型に分類される大きさとされている。
液晶パネル11は、画像を表示可能な表示領域AAと、表示領域AAを取り囲む形で外周側に配される非表示領域NAAを有する。液晶パネル11は、図2に示すように、全体として縦長な方形状(矩形状)をなしており、長辺方向における一端部(図1に示す下側)にはドライバ17が取り付けられている。ドライバ17は、内部に駆動回路を有するLSIチップからなるものとされ、信号供給源である制御回路基板12から供給される信号に基づいて作動することで、信号供給源である制御回路基板12から供給される入力信号を処理して出力信号を生成し、その出力信号を液晶パネル11の表示領域AAへ向けて出力するものとされる。
液晶パネル11は、図1に示すように、対向状に配される一対の基板21,22と、一対の基板21,22間に配されて電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層23(媒質層)と、一対の基板21,22の間に配されると共に液晶層23を囲むことで液晶層23を封止するシール部材24と、を備える。一対の基板21,22のうち表側(正面側)の基板がCF基板21(対向基板)とされ、裏側(背面側)の基板がアレイ基板22(アクティブマトリクス基板、素子基板)とされる。CF基板21及びアレイ基板22は、いずれもガラス製のガラス基板の内面側に各種の膜が積層形成されてなるものとされる。なお、両基板21,22の外面側には、それぞれ図示しない偏光板が貼り付けられている。CF基板21における内面側(液晶層23側)には、カラーフィルタやオーバーコート膜(平坦化膜)、配向膜(いずれも図示せず)が設けられている。カラーフィルタは、マトリクス状に配列されるR(赤色),G(緑色),B(青色)の三色の着色部を備えている。各着色部は、アレイ基板22に設けられた各画素電極(後述)と対向配置されており、一組の着色部と画素電極によって画素が構成されている。
シール部材24は、図2の2点鎖線で示すように、平面視において方形枠状をなしている。以下の説明では、アレイ基板22(一対の基板のうち一方の基板)においてシール部材24に囲まれた領域と重なる領域を第1領域A1と呼び、アレイ基板22においてシール部材24の外側に対応する領域を第2領域A2と呼ぶものとする。なお、第1領域A1は、平面視において表示領域AAを含むものとされる。図1に示すように、第2領域A2は、シール部材24で囲まれた第1領域A1に比べると、湿気の影響を受け易い領域となっている。
アレイ基板22における内面側(液晶層23側、CF基板21との対向面側)には、図3に示すように、各種の膜が積層されている。アレイ基板22には、下層側から順にゲート用導電膜31(ゲートメタル)、ゲート絶縁膜32、半導体膜33、ソース用導電膜34(ソースメタル)、絶縁膜35、平坦化膜36、導電膜37、配線38、絶縁膜39、透明電極膜40、絶縁膜41、透明電極膜42が積層形成されている。
ゲート用導電膜31は、1種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有していて、ゲート配線31A(図2参照)やTFT43のゲート電極31Gなどを構成する。つまり、ゲート配線31Aとゲート電極31Gは同じ層に配されている。なお、ゲート配線31Aは、図2に示すように、アレイ基板22に設けられたゲートドライバ18に接続されている。ゲート絶縁膜32は、主にゲート用導電膜31と半導体膜33とを絶縁状態に保つ。半導体膜33は、TFT43においてソース電極34Sとドレイン電極34Dとに接続されるチャネル部(半導体部)などを構成する。半導体膜33は、例えば酸化物半導体を用いた薄膜からなり、半導体膜33に用いる酸化物半導体としては、In−Ga−Zn−O系の半導体(酸化インジウムガリウム亜鉛)を例示することができる。ソース用導電膜34は、1種類または複数種類の金属材料からなる単層膜または積層膜や合金とされることで導電性及び遮光性を有していて、ソース配線34A(図2参照)やTFT43のソース電極34S及びドレイン電極34Dなどを構成する。つまり、ソース用導電膜34は、ドレイン用導電膜と呼ぶこともでき、ソース配線34A、ソース電極34S、ドレイン電極34Dは同じ層に配されている。
絶縁膜35は、少なくともソース用導電膜34上に配されている。平坦化膜36は、絶縁膜35上に配されており、例えば有機樹脂材料であるアクリル系樹脂材料(例えばポリメタクリル酸メチル樹脂(PMMA))からなる。平坦化膜36は有機絶縁膜であり、その膜厚が他の無機絶縁膜(絶縁膜32,35,39,41)に比べて厚いものとされ、表面を平坦化する機能を有する。導電膜37は、平坦化膜36上に配されており、配線38と平坦化膜36との密着性を向上させる機能を有している。なお、導電膜37を備えていなくてもよい。配線38は、例えば銅(Cu)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、マグネシウム(Mg)、コバルト(Co)、クロム(Cr)、タングステン(W)のいずれか、またはこれらの混合物からなる。絶縁膜39は、平坦化膜36及び配線38の一部を覆う形で配されている。
透明電極膜40は、絶縁膜39上に配されている。透明電極膜40は、透明電極材料(例えばITO(Indium Tin Oxide)など)からなり、主に画素電極40Aを構成する。絶縁膜41は、透明電極膜40及び絶縁膜39を覆う形で配されている。透明電極膜42は、絶縁膜41上に配されている。透明電極膜42は、透明電極材料(例えばITO(Indium Tin Oxide)など)からなり、主に共通電極42Aを構成する。ゲート絶縁膜32、絶縁膜35、絶縁膜39、絶縁膜41は、窒化ケイ素(SiNx)、酸化ケイ素(SiO2)等の無機材料からなる無機絶縁膜であり、防湿性を有している。画素電極40Aは、表示領域AA(すなわち第1領域A1)においてマトリクス状に複数個配置されている。また、表示領域AAにおいては、スイッチング素子であるTFT43が画素電極40Aに対応してマトリクス状に配置されている。TFT43は、ゲート電極31G、半導体膜33、ソース電極34S、ドレイン電極34Dを備える。
絶縁膜35、平坦化膜36、絶縁膜39において、ドレイン電極34Dと重なる箇所には、絶縁膜35、平坦化膜36、絶縁膜39を貫通する形でコンタクトホールCH1が形成されている。コンタクトホールCH1は、液晶層23側に開口されており、画素電極40Aは、コンタクトホールCH1を介して、ドレイン電極34Dと接続されている。TFT43及び画素電極40Aの周りには、ゲート配線31A及びソース配線34A(図2参照)が格子状をなす形で配されている。TFT43は、ゲート配線31A及びソース配線34Aが交差する箇所に設けられ、ゲート配線31A及びソース配線34Aにそれぞれ供給される各種信号に基づいて駆動され、その駆動に伴って画素電極40Aへの電位の供給が制御されるようになっている。また、共通電極42Aは、複数本のスリット(図示せず)を有している。画素電極40Aと共通電極42Aの間に電位差が生じると、共通電極42Aと画素電極40Aとの間には、アレイ基板22の板面に沿う成分に加えて、アレイ基板22の板面に対する法線方向の成分を含むフリンジ電界(斜め電界)が生じる。これにより、そのフリンジ電界を利用して液晶層23に含まれる液晶分子の配向状態を制御することで、表示領域AAにおいて画像を表示することができる。つまり、本実施形態に係る液晶パネル11は、動作モードがFFS(Fringe Field Switching)モードとされている。
また、本実施形態に係る液晶パネル11は、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置(入力位置)を検出するタッチパネル機能(位置入力機能)と、を併有しており、このうちのタッチパネル機能を発揮するためのタッチパネルパターンを一体化(インセル化)している。このタッチパネルパターンは、いわゆる投影型静電容量方式とされており、その検出方式が自己容量方式とされる。タッチパネルパターンは、図2に示すように、アレイ基板22の板面内にマトリクス状に並んで配される複数の位置検出電極42B(タッチ電極)から構成されている。
位置検出電極42Bは、アレイ基板22の表示領域AA(第1領域A1の一部)に配されている。液晶表示装置10の使用者が、液晶パネル11の表面(表示面)に導電体である指(位置入力体、図示せず)を近づけると、その指と位置検出電極42Bとの間で静電容量が形成されることになる。これにより、指の近くにある位置検出電極42Bにて検出される静電容量は、指から遠くにある位置検出電極42Bの静電容量とは異なるものとなるので、それに基づいて入力位置を検出することが可能となる。位置検出電極42Bは、共通電極42Aによって構成されている。図3に示すように、絶縁膜39,41において、配線38と重なる箇所には、絶縁膜39,41を貫通する形でコンタクトホールCH2が形成されている。コンタクトホールCH2は、液晶層23側(図3の上側)に開口されており、共通電極42A(位置検出電極42B)は、コンタクトホールCH2を介して、配線38と接続されている。
配線38(第2導電膜)は、図2に示すように、複数の位置検出電極42B(電極)の各々からそれぞれドライバ17(ひいてはドライバ側配線34B)に向かって延びており、ドライバ側配線34B(詳しくは後述)を介してドライバ17と電気的に接続されている。位置検出電極42Bに係る入力位置を検出する制御の際、制御回路基板12は、ドライバ17及び配線38を介して、入力位置を検出するための駆動信号を位置検出電極42Bに供給し、ドライバ17及び配線38を介して検出信号を受信する。つまり、ドライバ17は、位置検出電極42Bに対して駆動信号をそれぞれ供給することで位置検出電極42Bを駆動させることが可能な構成となっている。また、ドライバ17は、ソース配線34Aを介して、画素電極40Aと電気的に接続されており、画素電極40Aに対して駆動信号をそれぞれ供給することで画素電極40Aを駆動させることが可能な構成となっている。複数の配線38と複数のソース配線34Aとは、平面視において、ドライバ17に向かって集束する形で延びている。
図2に示すように、ドライバ17及びドライバ側配線34Bは、第2領域A2に設けられており、ドライバ側配線34B(第1導電膜)は、ドライバ17に接続される端子部34Fを構成するものである。図4に示すように、ドライバ側配線34Bは、ソース用導電膜34によって構成されている。つまり、ドライバ側配線34Bは、アレイ基板22においてソース配線34A(画素電極用配線)と同じ層に形成されると共にソース配線34Aと同じ材質である。配線38とドライバ側配線34Bとは、異なる層に配されており、具体的には、配線38とドライバ側配線34Bとの間には、絶縁膜35(第1絶縁膜)、平坦化膜36(第1絶縁膜)が介在されている。
そして、配線38とドライバ側配線34Bとは、透明電極膜40(第3導電膜)を介して接続されている。透明電極膜40は、配線38及びドライバ側配線34Bに対して、アレイ基板22における内面側(図4の上側、液晶層側に対応)に配されている。第2領域A2における絶縁膜39のうち、配線38及び透明電極膜40の双方と重なる箇所には、絶縁膜39(第3絶縁膜)を貫通する形でコンタクトホールCH3(第2導電膜側コンタクトホール)が形成されている。コンタクトホールCH3は、アレイ基板22における内面側(図4の上側)に開口されており、配線38は、コンタクトホールCH3を介して、透明電極膜40と接続されている。
また、第2領域A2における絶縁膜35、平坦化膜36、絶縁膜39のうち、ドライバ側配線34B及び透明電極膜40の双方と重なる箇所には、絶縁膜35、平坦化膜36、絶縁膜39を貫通する形でコンタクトホールCH4(第1絶縁膜が有するコンタクトホール)が形成されている。コンタクトホールCH4は、アレイ基板22における内面側(図4の上側)に開口されており、絶縁膜35の貫通孔35A、平坦化膜36の貫通孔36A、絶縁膜39の貫通孔39Aによって構成されている。
ドライバ側配線34Bは、コンタクトホールCH4を介して、透明電極膜40と接続されている。そして、第2領域A2においては、絶縁膜41(第2絶縁膜)がコンタクトホールCH3,CH4の双方を覆う形で配されている。つまり、絶縁膜41は、コンタクトホールCH4によるドライバ側配線34Bの露出部分34E及びコンタクトホールCH3による配線38の露出部分38Eを覆う構成となっている。また、図5に示すように、平坦化膜36の貫通孔36Aは、絶縁膜35の貫通孔35Aに対して、Y軸方向の長さは大きい値で設定されており、X軸方向の長さは小さい値で設定されている。また、貫通孔35Aは、平面視において長手状且つ略方形状をなしており、長手方向の一端部を構成する一対の角部には、切欠部35Bがそれぞれ形成されている。各切欠部35Bは、貫通孔36Aの孔縁部と重なる形で配されている。
なお、図2に示すように、各ソース配線34Aは、例えば、ドライバ17における長手方向の中央部に集束する形で配されている。これに対して、各配線38は、ドライバ17における長手方向の全長に亘って接続されている。このため、第2領域A2のうちドライバ17付近の領域A3では、X軸方向に並ぶ複数の配線38のうち中央側に配される配線38については、ソース配線34Aと平面視において重なる形で配されるものの、両端側に配される配線38については、ソース配線34Aと平面視において重ならない形で配されている。つまり、領域A3は、ソース配線34Aと配線38とが他の領域に比べて重なり難い領域となっており、コンタクトホールCH3,CH4は、この領域A3に配されている。
次に、本実施形態の効果について説明する。本実施形態によれば、コンタクトホールCH4を有することで、ドライバ側配線34Bと配線38を異なる層に配することができ、設計の自由度を高くすることができる。そして、コンタクトホールCH4を第2領域A2に設けることで、コンタクトホールCH4を第1領域A1に設ける構成と比べて、第1領域A1における位置検出電極42B及び配線38の配置可能な部分を増やすことができ、位置検出電極42B及び配線38の配置に係る設計を容易に行うことができる。ここで、アレイ基板22の第1領域A1における内面側(図1の上面側)は、図1に示すように、シール部材24に囲まれた密閉空間(液晶層23が配される空間)であるため、湿気の影響を受け難い。これに対して、第2領域A2は、シール部材24の外側に対応する領域であるから、シール部材24の内側に対応する第1領域A1に比べて湿気の影響を受けやすく、コンタクトホールCH4の形成箇所においてはドライバ側配線34Bが湿気にさらされる事態が懸念される。上記構成のように、第2領域A2に設けられたコンタクトホールCH4を覆う絶縁膜41を備えることで、ドライバ側配線34Bが湿気にさらされる事態を抑制することができる。
また、アレイ基板22に設けられ、ドライバ側配線34B及び配線38に対して液晶層23側に配されると共に、ドライバ側配線34Bと配線38とを接続する透明電極膜40を備え、透明電極膜40とドライバ側配線34Bとは、コンタクトホールCH4を介して接続されており、配線38と透明電極膜40の間に介在される絶縁膜39であって、第2領域A2において配線38と重なる箇所に設けられると共に透明電極膜40と配線38とを電気的に接続するためのコンタクトホールCH3を有する絶縁膜39を備え、絶縁膜41は、コンタクトホールCH3を覆う構成である。
透明電極膜40によってドライバ側配線34Bと配線38とを接続する構成とすれば、透明電極膜40をドライバ側配線34B及び配線38と異なる層に設けることができ、ドライバ側配線34B及び配線38を直接接続する構成と比べて、設計の自由度を高くすることができる。そして、コンタクトホールCH3を絶縁膜41で覆うことで、配線38が湿気にさらされる事態を抑制することができる。また、コンタクトホールCH4は、平坦化膜36、絶縁膜35を貫通する孔である。一方、図3に示すように、画素電極40Aとドレイン電極34Dとを接続するためのコンタクトホールCH1も平坦化膜36、絶縁膜35を貫通する孔である。このため、コンタクトホールCH4は、コンタクトホールCH1と同じ工程で形成することができ、コンタクトホールCH4を形成するための専用の工程を設ける必要がない。
また、ドライバ側配線34B及び配線38に対して液晶層23側に近い導電膜を透明電極膜40で形成することで、例えば、透明電極膜で構成される画素電極40Aを形成する工程でドライバ側配線34B及び配線38を接続する導電膜を形成することが可能となる。
また、位置検出電極42Bは、第1領域A1に複数設けられており、液晶表示装置10は、第1領域A1に設けられる複数の画素電極40Aと、第2領域A2に設けられ、画素電極40A及び位置検出電極42Bに対してそれぞれ電気的に接続されると共に、画素電極40A及び位置検出電極42Bをそれぞれ駆動することが可能なドライバ17と、画素電極40Aとドライバ17とを電気的に接続するためのソース配線34Aと、をさらに備え、配線38は、位置検出電極42Bとドライバ17とを電気的に接続する配線を構成するものであり、ドライバ側配線34Bは、ドライバ17に接続される配線の端子部34Fを構成するものとされる。
上記構成によれば、複数の画素電極40Aから引き出されたソース配線34Aと、複数の位置検出電極42Bから引き出された配線38と、がそれぞれドライバ17に向かう形で配される。このような構成では、第1領域A1におけるドライバ17側の端部においては、各ソース配線34Aと各配線38とが密集することになり、第1導電膜と第2導電膜との接続に係るコンタクトホールを形成するスペースが確保し難くなる。この結果、コンタクトホールを第2領域に形成する必要が生じる。上記構成では、コンタクトホールを第2領域に形成した場合であっても、第2絶縁層によって湿気から保護されるため好適である。
また、ドライバ側配線34Bは、アレイ基板22においてソース配線34Aと同じ層に形成されると共にソース配線34Aと同じ材質とされる。このような構成とすれば、ドライバ側配線34Bとソース配線34Aとを同じ工程で形成することができる。また、TFT43は、酸化物半導体を備えたTFTとされる。酸化物半導体は、移動度が高いため、スイッチング素子をより小型化することができる。
<実施形態2>
次に、本発明の実施形態2を図6から図7によって説明する。本実施形態では、第2領域A2におけるコンタクトホールの構成が上記実施形態と相違する。なお、上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態では、図6に示すように、絶縁膜39に貫通形成されたコンタクトホールCH5を介して、配線38と透明電極膜40とが接続されている。また、コンタクトホールCH6を介して、透明電極膜40とドライバ側配線131Bとが接続されている。本実施形態では、ドライバ側配線131B(第1導電膜)が、ゲート用導電膜31によって構成されている。つまり、ドライバ側配線131Bは、アレイ基板22においてゲート配線31A(画素電極用配線)と同じ層に形成されると共にゲート配線31Aと同じ材質である。
コンタクトホールCH6は、ゲート絶縁膜32の貫通孔132A、絶縁膜35の貫通孔135A、平坦化膜36の貫通孔136A、絶縁膜39の貫通孔139Aによって構成されている。コンタクトホールCH6の形成箇所においては、透明電極膜40とドライバ側配線131Bの間にソース用導電膜34が介在されており、ソース用導電膜34を介して透明電極膜40とドライバ側配線131Bとが電気的に接続されている。また、図7に示すように、Y軸方向の長さは、平坦化膜36の貫通孔136A、ゲート絶縁膜32の貫通孔132A、絶縁膜39の貫通孔139A(及び貫通孔135A)の順に小さくなるように設定されている。また、X軸方向の長さは、絶縁膜39の貫通孔139A(及び貫通孔135A)、平坦化膜36の貫通孔136A、ゲート絶縁膜32の貫通孔132Aの順に小さくなるように設定されている。
<実施形態3>
次に、本発明の実施形態3を図8によって説明する。本実施形態では、透明電極膜40とドライバ側配線131Bとを接続するためのコンタクトホールCH7の構成が上記実施形態2と相違する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。図8に示すように、コンタクトホールCH7を構成する絶縁膜39の貫通孔239A(及び絶縁膜35の貫通孔(図示せず))は、コンタクトホールCH7を構成する各貫通孔の中で最も小さい面積で設定されており、具体的には平面視においてゲート絶縁膜32の貫通孔132Aの内側領域に配されている。これにより、コンタクトホールCH7におけるソース用導電膜34(及びドライバ側配線131B)の露出部分234Eが、上記実施形態2に比べて小さくなっている。
<実施形態4>
次に、本発明の実施形態4を図9によって説明する。本実施形態では、透明電極膜40とドライバ側配線131Bとを接続するためのコンタクトホールCH8の構成が上記実施形態と相違する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。図9に示すように、コンタクトホールCH8を構成する絶縁膜39の貫通孔339A(及び絶縁膜35の貫通孔(図示せず))は、Y軸方向の長さがコンタクトホールCH7を構成する各貫通孔の中で最も小さい値で設定されている。また、絶縁膜39の貫通孔339A(及び絶縁膜35の貫通孔)は、X軸方向の長さがコンタクトホールCH8を構成する各貫通孔の中で最も大きい値で設定されている。これにより、透明電極膜40、ソース用導電膜34、ドライバ側配線131Bの各接触面積は、上記実施形態2,3に比べて大きくなっており、電気抵抗をより小さくすることができる。
<実施形態5>
次に、本発明の実施形態5を図10によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。図10に示すように、本実施形態では、平坦化膜36の貫通孔436A及び絶縁膜35の貫通孔435AによってコンタクトホールCH9が構成され、コンタクトホールCH9を介して、位置検出電極42Bから引き出された配線438がドライバ側配線34Bに対して電気的に接続されている。また、配線438と平坦化膜36の間には、両部材の密着性を向上させるための導電膜437が介在されている。なお、本実施形態では、配線438とドライバ側配線34Bとが導電膜437を介して電気的に接続されているが、導電膜437を備えていなくてもよく、配線438とドライバ側配線34Bとが直接的に接続されていてもよい。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記実施形態では、ドライバ側配線34Bと配線38とを接続する透明電極膜として、画素電極40Aを構成する透明電極膜40を例示したが、これに限定されない。例えば、ドライバ側配線34Bと配線38とを接続する透明電極膜として位置検出電極42Bを構成する透明電極膜42を用いてもよい。また、透明電極膜40と透明電極膜42とを重ねた2層の膜によって、ドライバ側配線34Bと配線38とを接続する構成としてもよい。
(2)各導電膜及び各絶縁膜の材質は、上記実施形態で例示した材質に限定されず、適宜変更可能である。
(3)シール部材24の形状(ひいては第1領域A1の形状)は上述した形状に限定されず適宜変更可能である。
(4)上記実施形態2において、透明電極膜40とドライバ側配線131Bの間にソース用導電膜34が介在されておらず、透明電極膜40とドライバ側配線131Bとが直接的に接触されていてもよい。
(5)上記実施形態では、第1導電膜として、ドライバの端子用配線に用いるものを例示し、第2導電膜として、位置検出電極用の配線に用いるものを例示したが、第1導電膜、第2導電膜の用途は上述したものに限定されず、適宜変更可能である。
(6)上記実施形態では、TFT43の半導体膜33として、In−Ga−Zn−O系半導体を用いたものを例示したが、これに限定されない。半導体膜33の材質は適宜変更可能であり、半導体膜33として、例えば、アモルファスシリコンを用いてもよい。しかしながら、In−Ga−Zn−O系半導体を備えるTFTは、アモルファスシリコンを用いたTFTに比べて、高い移動度を有するため、小型化を図ることができ、好適である。
10…液晶表示装置、17…ドライバ、21…CF基板(一対の基板のうち他方の基板)、22…アレイ基板(一対の基板のうち一方の基板)、23…液晶層、24…シール部材、31A…ゲート配線(画素電極用配線)、34A…ソース配線(画素電極用配線)、34B…ドライバ側配線(第1導電膜)、34F…ドライバ側配線の端子部、35…絶縁膜(第1絶縁膜)、38…配線(第2導電膜)、39…絶縁膜(第3絶縁膜)、40…透明電極膜(第3導電膜)、40A…画素電極、41…絶縁膜(第2絶縁膜)、42B…位置検出電極(電極)、43…TFT(スイッチング素子)、A1…第1領域、A2…第2領域、CH4,CH6,CH7,CH8,CH9…コンタクトホール(コンタクトホール)、CH3,CH5…コンタクトホール(第2導電膜側コンタクトホール)

Claims (5)

  1. 対向状に配される一対の基板と、
    前記一対の基板の間に配される液晶層と、
    前記一対の基板の間に配されると共に前記液晶層を囲むことで前記液晶層を封止するシール部材と、
    前記一対の基板のうち一方の基板において前記シール部材に囲まれた領域と重なる領域である第1領域に設けられる電極と、
    前記一方の基板において前記シール部材の外側に対応する領域である第2領域に設けられる第1導電膜と、
    前記一方の基板に設けられ、前記電極から前記第1導電膜に向かって延びる第2導電膜と、
    前記第1導電膜と前記第2導電膜の間に介在される第1絶縁膜であって、前記第2領域において前記第1導電膜と重なる箇所に設けられると共に前記第1導電膜と前記第2導電膜とを電気的に接続するためのコンタクトホールを有する第1絶縁膜と、
    前記コンタクトホールを覆うと共に防湿性を有する第2絶縁膜と、を備え
    前記一方の基板に設けられ、前記第1導電膜及び前記第2導電膜に対して前記液晶層側に配されると共に、前記第1導電膜と前記第2導電膜とを接続する第3導電膜を備え、
    前記第3導電膜と前記第1導電膜とは、前記コンタクトホールを介して接続されており、
    前記第2導電膜と前記第3導電膜の間に介在される第3絶縁膜であって、前記第2領域において前記第2導電膜と重なる箇所に設けられると共に前記第3導電膜と前記第2導電膜とを電気的に接続するための第2導電膜側コンタクトホールを有する第3絶縁膜を備え、
    前記第2絶縁膜は、前記第2導電膜側コンタクトホールを覆う構成である液晶表示装置。
  2. 前記第3導電膜は、透明電極膜である請求項1に記載の液晶表示装置。
  3. 前記電極は、位置入力を行う位置入力体との間で静電容量を形成し、前記位置入力体による入力位置を検出する位置検出電極であると共に、前記第1領域に複数設けられており、
    当該液晶表示装置は、
    前記第1領域に設けられる複数の画素電極と、
    前記第2領域に設けられ、前記画素電極及び前記位置検出電極に対してそれぞれ電気的に接続されると共に、前記画素電極及び前記位置検出電極をそれぞれ駆動することが可能なドライバと、
    前記一方の基板に設けられ、前記画素電極と前記ドライバとを電気的に接続するための画素電極用配線と、をさらに備え、
    前記第2導電膜は、前記位置検出電極と前記ドライバとを電気的に接続する配線を構成するものであり、
    前記第1導電膜は、前記ドライバに接続されるドライバ側配線の端子部を構成するものである請求項1または請求項2に記載の液晶表示装置。
  4. 前記第1導電膜は、前記一方の基板において前記画素電極用配線と同じ層に形成されると共に、前記画素電極用配線と同じ材質である請求項3に記載の液晶表示装置。
  5. 前記一方の基板に設けられる画素電極と、
    前記一方の基板に設けられ、前記画素電極に対して電気的に接続されるスイッチング素子と、を備え、
    前記スイッチング素子は、酸化物半導体を備えたTFTである請求項1から請求項4のいずれか1項に記載の液晶表示装置。
JP2019504484A 2017-03-06 2018-02-27 液晶表示装置 Active JP6963003B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017041735 2017-03-06
JP2017041735 2017-03-06
PCT/JP2018/007085 WO2018163892A1 (ja) 2017-03-06 2018-02-27 液晶表示装置

Publications (2)

Publication Number Publication Date
JPWO2018163892A1 JPWO2018163892A1 (ja) 2019-12-26
JP6963003B2 true JP6963003B2 (ja) 2021-11-05

Family

ID=63447511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019504484A Active JP6963003B2 (ja) 2017-03-06 2018-02-27 液晶表示装置

Country Status (4)

Country Link
US (1) US10852590B2 (ja)
JP (1) JP6963003B2 (ja)
CN (1) CN110383160B (ja)
WO (1) WO2018163892A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6868069B2 (ja) * 2018-09-19 2021-05-12 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100501548C (zh) * 1996-10-22 2009-06-17 精工爱普生株式会社 液晶面板用基板和液晶面板
JP3312151B2 (ja) * 1997-06-24 2002-08-05 シャープ株式会社 液晶表示装置
JP3788093B2 (ja) * 1998-06-11 2006-06-21 セイコーエプソン株式会社 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
JP2001264793A (ja) * 2000-03-21 2001-09-26 Toshiba Corp 液晶表示装置
KR20060087712A (ko) * 2005-01-31 2006-08-03 삼성전자주식회사 액정표시장치
KR20060127424A (ko) * 2005-06-07 2006-12-13 삼성전자주식회사 표시패널
JP5010586B2 (ja) * 2006-05-01 2012-08-29 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
KR101252004B1 (ko) * 2007-01-25 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2009113626A1 (ja) * 2008-03-12 2009-09-17 株式会社ブリヂストン 情報表示用パネル
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101273831B1 (ko) * 2009-12-09 2013-06-11 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2011181596A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US10261370B2 (en) * 2011-10-05 2019-04-16 Apple Inc. Displays with minimized border regions having an apertured TFT layer for signal conductors
JP5706838B2 (ja) 2012-02-07 2015-04-22 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル
WO2014034566A1 (ja) * 2012-08-31 2014-03-06 シャープ株式会社 半導体装置、表示パネル、及び半導体装置の製造方法
JPWO2014046025A1 (ja) * 2012-09-21 2016-08-18 シャープ株式会社 液晶ディスプレイ
CN104885007B (zh) 2012-12-27 2017-11-21 夏普株式会社 显示元件和显示装置
WO2014103922A1 (ja) 2012-12-27 2014-07-03 シャープ株式会社 表示素子、表示装置、及び表示素子の製造方法
CN104460055A (zh) * 2013-09-18 2015-03-25 友达光电股份有限公司 显示装置
JP6497876B2 (ja) * 2014-09-01 2019-04-10 三菱電機株式会社 液晶表示パネル、及びその製造方法

Also Published As

Publication number Publication date
JPWO2018163892A1 (ja) 2019-12-26
CN110383160B (zh) 2022-04-01
CN110383160A (zh) 2019-10-25
US20200073161A1 (en) 2020-03-05
WO2018163892A1 (ja) 2018-09-13
US10852590B2 (en) 2020-12-01

Similar Documents

Publication Publication Date Title
US10031367B2 (en) Display with inverted thin-film-transistor layer
US10324346B2 (en) Display device
US10656476B2 (en) Liquid crystal panel
US10651130B2 (en) Display device
JP2014211825A (ja) 表示装置
US9366933B2 (en) Semiconductor display device comprising an upper and lower insulator arranged in a non-display area
JP6539214B2 (ja) センサ付き表示装置
WO2014054569A1 (ja) 半導体装置及び表示装置
US20180373091A1 (en) Display panel
WO2018008619A1 (ja) タッチパネル付き表示装置
WO2019208552A1 (ja) 表示装置
JP6963003B2 (ja) 液晶表示装置
WO2014054563A1 (ja) 半導体装置及び表示装置
WO2014054558A1 (ja) 半導体装置及び表示装置
US10571753B2 (en) Liquid crystal panel
KR20090052240A (ko) 터치스크린을 구비한 액정표시장치 및 그 제조방법
JP2019090899A (ja) 表示装置
WO2018225645A1 (ja) 液晶表示装置
JP2019185051A (ja) 表示装置
JP2019113656A (ja) 液晶パネル
US10620468B2 (en) Method of manufacturing display panel substrate
JP2019066719A (ja) 表示パネル
JP2019066718A (ja) 表示パネル

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211014

R150 Certificate of patent or registration of utility model

Ref document number: 6963003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150