JP2019066718A

JP2019066718A - 表示パネル

Info

Publication number: JP2019066718A
Application number: JP2017193310A
Authority: JP
Inventors: 北川　英樹; Hideki Kitagawa; 英樹北川; 徹大東; Toru Daito; 今井　元; Hajime Imai; 元今井; 義仁原; Yoshihito Hara; 昌紀前田; Masanori Maeda; 俊克伊藤; Toshikatsu Ito; 川崎　達也; Tatsuya Kawasaki; 達也川崎
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2017-10-03
Filing date: 2017-10-03
Publication date: 2019-04-25
Also published as: US20190102025A1; CN109597234A

Abstract

【課題】位置検出配線が他の配線と干渉する事態を抑制する。【解決手段】ガラス基板３１と、ガラス基板３１に設けられる複数の画素電極３３と、ガラス基板３１に設けられ、位置入力体による入力位置を検出する複数の位置検出電極４８と、ガラス基板３１において画素電極３３及び位置検出電極４８よりも下層に設けられ、複数の画素電極３３の各々に接続される複数のＴＦＴ３２と、ガラス基板３１においてＴＦＴ３２よりも下層に設けられ、位置検出電極４８に対して電気的に接続される位置検出配線５０と、位置検出配線５０とＴＦＴ３２の間に配されるＳＯＧ膜５２と、を備えることに特徴を有する。【選択図】図３

Description

本発明は、表示パネルに関する。

従来、タッチパネル機能をインセル化した表示パネルの一例として下記特許文献１に記載されたものが知られている。特許文献１に記載された表示パネルは、基板上に形成された複数の位置検出電極（タッチ電極）と、複数の画素電極（ピクセル電極）と、ドライバ（ソース駆動タッチセンシングＩＣ）とを備える。また、位置検出電極は、位置検出配線（タッチルーティング配線）を介してドライバと電気的に接続されている。

特開２０１６−３８５９４号公報

近年、表示パネルにおいては、高精細化（高解像度化）が求められている。このため基板上においては配線が高密度化する。これにより、基板上において、位置検出配線を形成する際には、他の配線と干渉しないように留意する必要があり、設計の自由度が低下する。

本発明は上記のような事情に基づいて完成されたものであって、位置検出配線が他の配線と干渉する事態を抑制することが可能な表示パネルを提供することを目的とする。

上記課題を解決するために、本発明の表示パネルは、基板と、前記基板に設けられる複数の画素電極と、前記基板に設けられ、位置入力体による入力位置を検出する複数の位置検出電極と、前記基板において前記画素電極及び前記位置検出電極よりも下層に設けられ、前記複数の画素電極の各々に接続される複数のスイッチング素子と、前記基板において前記スイッチング素子よりも下層に設けられ、前記位置検出電極に対して電気的に接続される位置検出配線と、前記位置検出配線と前記スイッチング素子の間に配される絶縁膜と、を備えることに特徴を有する。位置検出配線をスイッチング素子よりも下層に配することで、位置検出配線がスイッチング素子に接続される各配線と干渉する事態を抑制でき、配線に係る設計の自由度をより高くすることができる。

本発明によれば、位置検出配線が他の配線と干渉する事態を抑制することができる。

本発明の実施形態１に係る液晶表示装置を長手方向（Ｙ軸方向）に沿う切断線で切断した断面図アレイ基板の表示領域を示す平面図アレイ基板を示す断面図（図２のＩＩＩ−ＩＩＩ線で切断した図に対応）アレイ基板を概略的に示す平面図ソース配線と位置検出配線の接続箇所を示す断面図（図２のＶ−Ｖ線で切断した図に対応）ソース配線と位置検出配線を接続するコンタクトホールを形成する過程を示す断面図実施形態２に係るアレイ基板の表示領域を示す平面図ゲート配線と位置検出配線の接続箇所を示す断面図（図７のＶＩＩＩ−ＶＩＩＩ線で切断した図に対応）

＜実施形態１＞
本発明の実施形態１を図１から図６によって説明する。液晶表示装置１０は、図１に示すように、液晶パネル１１（表示パネル）と、液晶パネル１１が備えるドライバ１７に対して各種入力信号を供給する制御回路基板１２（外部の信号供給源）と、液晶パネル１１と外部の制御回路基板１２とを電気的に接続するフレキシブル基板１３（外部接続部品）と、液晶パネル１１に光を供給する外部光源であるバックライト装置１４（照明装置）と、を備える。バックライト装置１４は、図１に示すように、表側（液晶パネル１１側）に向けて開口した略箱形をなすシャーシ１８と、シャーシ１８内に配された図示しない光源（例えば冷陰極管、ＬＥＤ、有機ＥＬなど）と、シャーシ１８の開口部を覆う形で配される図示しない光学部材と、を備える。光学部材は、光源から発せられる光を面状に変換するなどの機能を有するものである。液晶パネル１１は画像を表示することが可能な表示領域Ａ１と、表示領域Ａ１を取り囲む非表示領域Ａ２を有する。

また、液晶表示装置１０は、図１に示すように、相互に組み付けられた液晶パネル１１及びバックライト装置１４を収容するための表裏一対の外装部材１５，１６を備えており、表側の外装部材１５には、液晶パネル１１の表示領域Ａ１に表示された画像を外部から視認させるための開口部１９が形成されている。本実施形態に係る液晶表示装置１０は、例えば、携帯電話（スマートフォンなどを含む）、ノートパソコン（タブレット型ノートパソコンなどを含む）、ウェアラブル端末（スマートウォッチなどを含む）、携帯型情報端末（電子ブックやＰＤＡなどを含む）、携帯型ゲーム機、デジタルフォトフレームなどの各種電子機器（図示せず）に用いられるものである。

液晶パネル１１は、図１に示すように、対向状に配される一対の基板２１，３０と、一対の基板２１，３０間に配され、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層２３（媒質層）と、一対の基板２１，３０の間に配されると共に液晶層２３を囲むことで液晶層２３を封止するシール部材２４と、を備える。一対の基板２１，３０のうち表側（正面側、図１の上側）の基板がＣＦ基板２１（対向基板）とされ、裏側（背面側）の基板がアレイ基板３０（アクティブマトリクス基板、素子側基板）とされる。なお、液晶層２３に含まれる液晶分子は、例えば水平配向とされるが、これに限定されない。また、両基板２１，３０の外面側には、それぞれ図示しない偏光板が貼り付けられている。ＣＦ基板２１は、ガラス基板（図示せず）の内面側（液晶層２３側）に、カラーフィルタ、オーバーコート膜、配向膜（いずれも図示せず）が積層されることで構成されている。カラーフィルタは、マトリクス状に配列されるＲ（赤色），Ｇ（緑色），Ｂ（青色）の三色の着色部（図示せず）を備えている。各着色部は、アレイ基板３０の各画素と対向配置されている。

アレイ基板３０は、図２及び図３に示すように、ガラス基板３１（基板）の内面側にフォトリソグラフィ法によって各種の膜が積層形成されてなるものとされる。また、ガラス基板３１の一辺（非表示領域Ａ２の一部）には、液晶パネル１１を駆動するドライバ１７（パネル駆動部）が設けられている。表示領域Ａ１においてガラス基板３１の内面側（液晶層２３側、図３の上側）には、スイッチング素子であるＴＦＴ３２（Thin Film Transistor：表示素子）及び画素電極３３が複数個マトリクス状（行列状）に並んで設けられている。複数のＴＦＴ３２は、画素電極３３及び位置検出電極４８よりも下層に設けられ、複数の画素電極３３の各々に接続されている。ＴＦＴ３２は、ゲート電極３４と、ソース電極３５と、ドレイン電極３６と、チャネル部３７と、を有する。チャネル部３７は、ゲート電極３４と重畳する形で配され、チャネル部３７とゲート電極３４の間にはゲート絶縁膜３８が介在されている。チャネル部３７は、ソース電極３５とドレイン電極３６とを繋ぐ形で配されている。チャネル部３７、ソース電極３５及びドレイン電極３６の上層には、層間絶縁膜４６と平坦化膜４７とが積層されており、画素電極３３は、平坦化膜４７上に形成されている。ドレイン電極３６は、図２に示すコンタクトホール４５を介して画素電極３３と電気的に接続されている。

ゲート電極３４、ソース電極３５及びドレイン電極３６は、例えば、チタン（Ti）及び銅（Cu）の積層膜によって構成されているが、これに限定されない。ＴＦＴ３２及び画素電極３３の周りには、図２に示すように、ゲート配線４１及びソース配線４２が格子状をなす形で配されている。ゲート電極３４はゲート配線４１と接続され、ソース電極３５はソース配線４２と接続されている。また、図４に示すように、ソース配線４２の一端部は、ドライバ１７と接続されている。これにより、ソース電極３５とドライバ１７とがソース配線４２によって電気的に接続されている。また、ゲート配線４１の一端部は、ドライバ１７と接続されている。これにより、ゲート電極３４とドライバ１７とがゲート配線４１によって電気的に接続されている。

ＴＦＴ３２は、ドライバ１７からゲート配線４１及びソース配線４２にそれぞれ供給される各種信号に基づいて駆動され、その駆動に伴って画素電極３３への電位の供給が制御されるようになっている。また、アレイ基板３０は、Ｘ軸方向に沿って延びる容量配線４３（Ｃｓ配線）を備える。容量配線４３は、ゲート配線４１と同一の材料からなり、ゲート配線４１と同一の製造工程にてゲート配線４１と同じ層に形成される。容量配線４３は、画素電極３３との間で静電容量を形成させて画素電極３３に充電された電位を一定期間保持する機能を有する。

図３に示すように、アレイ基板３０において、画素電極３３の表側には、共通電極３９が設けられている。画素電極３３と共通電極３９の間には層間絶縁膜４０が介在されている。ゲート絶縁膜３８や層間絶縁膜４０，４６は、例えば、二酸化珪素（SiO₂）及び窒化シリコン（SiN_x）の積層膜によって構成されているが、これに限定されない。また、共通電極３９には、例えば複数本のスリット（図示せず）が形成されている。画素電極３３が充電されるのに伴って互いに重畳する画素電極３３と共通電極３９との間に電位差が生じると、共通電極３９のスリット開口縁と画素電極３３との間には、アレイ基板３０の板面に沿う成分に加えて、アレイ基板３０の板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が生じるので、そのフリンジ電界を利用して液晶層２３に含まれる液晶分子の配向状態を制御することができる。つまり、本実施形態に係る液晶パネル１１は、動作モードがＦＦＳ（Fringe Field Switching）モードとされている。

本実施形態の液晶表示装置１０は、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置（入力位置）を検出するタッチパネル機能（位置入力機能）と、を併有したインセルタイプの液晶表示装置である。本実施形態のタッチパネルの検出方式は、いわゆる投影型静電容量方式であり、例えば自己容量方式とされる。図４に示すように、アレイ基板３０の板面内には、マトリクス状に並んで配される複数の位置検出電極４８（タッチ電極）が設けられている。上述した共通電極３９は、複数の位置検出電極４８によって構成されている。

位置検出電極４８は、ガラス基板３１の表示領域Ａ１に設けられている。液晶表示装置１０の使用者が、液晶パネル１１の表面（表示面）に導電体である指（位置入力体、図示せず）を近づけると、その指と位置検出電極４８との間で静電容量が形成されることになる。これにより、指の近くにある位置検出電極４８にて検出される静電容量は、指から遠くにある位置検出電極４８の静電容量とは異なるものとなるので、それに基づいて指による入力位置を検出することが可能となる。位置検出電極４８は、コンタクトホール４９（図３も参照）を介して、位置検出配線５０と接続されている。なお、図３では、位置検出電極４８と位置検出配線５０とを直接的に接続する構成を例示しているが、これに限定されず、例えば、ソース及びドレインを形成するための導電膜（ソースメタル及びドレインメタル）やゲートを形成するための導電膜（ゲートメタル）を用いて間接的に接続する構成としてもよい。

位置検出配線５０は、図４に示すように、位置検出電極４８からドライバ１７に向かって延びており、ソース配線４２を介してドライバ１７と電気的に接続されている。位置検出電極４８に係る入力位置を検出する制御の際、制御回路基板１２は、ドライバ１７、ソース配線４２及び位置検出配線５０を介して、入力位置を検出するための駆動信号を位置検出電極４８に供給し、ドライバ１７、ソース配線４２及び位置検出配線５０を介して検出信号を受信する。つまり、ドライバ１７は、位置検出電極４８に対して駆動信号をそれぞれ供給することで位置検出電極４８を駆動させることが可能な構成となっている。また、ドライバ１７は、ゲート配線４１及びソース配線４２を介して、画素電極３３と電気的に接続されており、画像を表示する制御の際には、画素電極３３に対して駆動信号をそれぞれ供給することで画素電極３３を駆動させることが可能な構成となっている。複数のソース配線４２は、平面視において、ドライバ１７に向かって集束する形で延びている。なお、ゲート配線４１は、図示しない引出線を介してドライバ１７と電気的に接続されている。

位置検出配線５０は、図２に示すように平面視において、ソース配線４２に沿って延びる形で配されている。また、位置検出配線５０は、図３に示すように、ガラス基板３１の表面に形成されている。つまり、位置検出配線５０は、ガラス基板３１に最も近い層（最下層）に配されており、ＴＦＴ３２、より詳しくはゲート電極３４よりも下層（ガラス基板３１に近い側）に配されている。位置検出配線５０とＴＦＴ３２の間には、絶縁膜として、ＣＡＰ膜５１、ＳＯＧ膜５２、ＣＡＰ膜５３が介在されている。位置検出配線５０は、図５に示すように、ゲート絶縁膜３８、ＣＡＰ膜５１、ＳＯＧ膜５２、ＣＡＰ膜５３に形成されたコンタクトホール５５を介してソース配線４２と電気的に接続されている。

このようなコンタクトホール５５を形成する際には、図６に示すように、ＳＯＧ膜５２の成形工程において、ＳＯＧ膜５２に孔部５６を形成し、その後、ＣＡＰ膜５３及びゲート絶縁膜３８を形成した後、レジスト５４を用いてＣＡＰ膜５１，５３及びゲート絶縁膜３８をエッチング（例えばドライエッチング）することで、ＣＡＰ膜５１，５３及びゲート絶縁膜３８の一部を一括して除去することでコンタクトホール５５を形成する。ＳＯＧ膜５２は、例えば、有機溶剤に溶けたガラス溶液をスピンコート法を用いて塗布し、加熱処理して形成されたシリコン酸化膜である。ＣＡＰ膜５１，５３としては、例えば、ゲート絶縁膜３８や層間絶縁膜４０，４６と同じ材料（SiO₂やSiN_xなど）を用いることができる。ＣＡＰ膜５１，５３をゲート絶縁膜３８と同じ材料とすれば、コンタクトホール５５を形成する際に、ＣＡＰ膜５１，５３及びゲート絶縁膜３８の一部を一工程で容易にエッチングすることができる。

次に本実施形態の効果について説明する。本実施形態によれば、位置検出配線５０をＴＦＴ３２よりも下層に配することで、位置検出配線５０がＴＦＴ３２に接続される各配線（ゲート配線４１やソース配線４２など）と干渉する事態を抑制でき、配線に係る設計の自由度をより高くすることができる。具体的には、位置検出配線５０をゲート配線４１やソース配線４２と異なる層に配しているため、ゲート配線４１やソース配線４２の配線経路に関わらず位置検出配線５０の配線経路を設定することができる。また、位置検出配線５０とソース配線４２（ゲート配線４１）との間には、ＣＡＰ膜５１、ＳＯＧ膜５２、ＣＡＰ膜５３が介在されることで、アレイ基板３０の厚さ方向（Ｚ軸方向）について距離を空けることができ、寄生容量を低減することができる。

また、ガラス基板３１に設けられ、画素電極３３及び位置検出電極４８をそれぞれ駆動することが可能なドライバ１７と、ＴＦＴ３２が備えるソース電極３５とドライバ１７とを接続するソース配線４２と、を備え、位置検出配線５０は、ＳＯＧ膜５２に形成されたコンタクトホール５５を介してソース配線４２と電気的に接続されている。ソース配線４２の一部を用いてドライバ１７と位置検出配線５０とを接続することができる。これにより、位置検出配線５０とドライバ１７とを接続する専用の引出線を削減することができる。なお、本実施形態では、画素電極３３及び位置検出電極４８を駆動するためのドライバ１７がアレイ基板３０の一辺に設けられており、ドライバ１７に向かって各配線が集束する形で延び、ドライバ１７付近では、配線の密度がより高くなり易い。このような構成では、位置検出配線５０とドライバ１７とを接続する専用の引出線を設けることが困難となるが、本実施形態では、専用の引出線を削減することができ、好適である。

また、絶縁膜はＳＯＧ膜５２を含むものとされる。ＳＯＧ膜５２は容易に平坦化することができるため、ＴＦＴ３２の下層に形成する膜として好適である。また、位置検出配線５０は、ガラス基板３１の表面に直接的に設けられている。位置検出配線５０をガラス基板３１の表面に設けることで位置検出配線５０の平坦化を容易に実現することができる。

＜実施形態２＞
次に、本発明の実施形態２を図７から図８によって説明する。上記実施形態と同一部分には、同一符号を付して重複する説明を省略する。本実施形態のアレイ基板１３０では、図７及び図８に示すように、位置検出配線５０が、ＣＡＰ膜５１、ＳＯＧ膜５２、ＣＡＰ膜５３に形成されたコンタクトホール１５５を介してゲート配線４１と電気的に接続されている。このようにすれば、ゲート配線４１の一部を用いてドライバ１７と位置検出配線５０とを接続することができる。これにより、位置検出配線５０とドライバ１７とを接続する専用の引出線を削減することができる。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記実施形態において位置検出電極４８と共通電極３９とが別々の電極によって構成されていてもよい。
（２）上記実施形態において位置検出配線５０がドライバ１７と直接的に接続されていてもよい。
（３）位置検出配線５０とＴＦＴ３２の間に配される絶縁膜は、上記実施形態で例示したものに限定されない。
（４）位置検出配線５０は、ガラス基板３１とＴＦＴ３２の間の層に配されていればよい。
（５）ガラス基板３１上に積層された各導電膜及び各絶縁膜の材質は、上記実施形態で例示した材質に限定されず、適宜変更可能である。
（６）位置検出配線５０とソース配線４２（又はゲート配線４１）との接続箇所（コンタクトホール５５，１５５）は、非表示領域Ａ２に配されていてもよい。

１１…液晶パネル（表示パネル）、１７…ドライバ、３１…ガラス基板（基板）、３２…ＴＦＴ（スイッチング素子）、３３…画素電極、３４…ゲート電極、３５…ソース電極、４１…ゲート配線、４２…ソース配線、４８…位置検出電極、５０…位置検出配線、５２…ＳＯＧ膜（絶縁膜）、５５，１５５…コンタクトホール

Claims

基板と、
前記基板に設けられる複数の画素電極と、
前記基板に設けられ、位置入力体による入力位置を検出する複数の位置検出電極と、
前記基板において前記画素電極及び前記位置検出電極よりも下層に設けられ、前記複数の画素電極の各々に接続される複数のスイッチング素子と、
前記基板において前記スイッチング素子よりも下層に設けられ、前記位置検出電極に対して電気的に接続される位置検出配線と、
前記位置検出配線と前記スイッチング素子の間に配される絶縁膜と、を備える表示パネル。
前記基板に設けられ、前記画素電極及び前記位置検出電極をそれぞれ駆動することが可能なドライバと、
前記スイッチング素子が備えるソース電極と前記ドライバとを接続するソース配線と、を備え、
前記位置検出配線は、前記絶縁膜に形成されたコンタクトホールを介して前記ソース配線と電気的に接続されている請求項１に記載の表示パネル。
前記基板に設けられ、前記画素電極及び前記位置検出電極をそれぞれ駆動することが可能なドライバと、
前記スイッチング素子が備えるゲート電極と前記ドライバとを接続するゲート配線と、を備え、
前記位置検出配線は、前記絶縁膜に形成されたコンタクトホールを介して前記ゲート配線と電気的に接続されている請求項１に記載の表示パネル。
前記絶縁膜はＳＯＧ膜を含む請求項１から請求項３のいずれか一項に記載の表示パネル。
前記位置検出配線は、前記基板の表面に設けられている請求項１から請求項４のいずれか一項に記載の表示パネル。