KR20120113850A - 액정 표시 장치 및 이의 제조 방법 - Google Patents

액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120113850A
KR20120113850A KR1020110031495A KR20110031495A KR20120113850A KR 20120113850 A KR20120113850 A KR 20120113850A KR 1020110031495 A KR1020110031495 A KR 1020110031495A KR 20110031495 A KR20110031495 A KR 20110031495A KR 20120113850 A KR20120113850 A KR 20120113850A
Authority
KR
South Korea
Prior art keywords
conductive layer
contact hole
gate
forming
insulating film
Prior art date
Application number
KR1020110031495A
Other languages
English (en)
Other versions
KR101818453B1 (ko
Inventor
김대현
이종혁
김도헌
신종석
장지윤
송효식
박경호
공준성
조현국
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110031495A priority Critical patent/KR101818453B1/ko
Publication of KR20120113850A publication Critical patent/KR20120113850A/ko
Application granted granted Critical
Publication of KR101818453B1 publication Critical patent/KR101818453B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 하나의 콘택홀을 통해 제 1, 제 2 도전층이 접속된 점핑부를 갖는 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는, 기판; 상기 기판 상에 형성된 제 1 도전층; 상기 제 1 도전층을 포함한 기판 전면에 형성된 제 1 절연막; 상기 제 1 도전층의 일부 영역과 오버랩 되도록 상기 제 1 절연막 상에 형성된 에치 스토퍼; 상기 에치 스토퍼 상에 형성된 제 2 도전층; 상기 제 2 도전층을 포함한 상기 제 1 절연막 전면에 형성된 제 2 절연막; 상기 제 1, 제 2 절연막 및 제 1 도전층을 선택적으로 제거하여 상기 기판의 일부를 노출시키며 동시에, 상기 제 2 절연막과 제 2 도전층을 선택적으로 제거하여 상기 제 2 도전층의 측면과 상기 에치 스토퍼를 노출시키는 콘택홀; 및 상기 콘택홀을 포함한 상기 제 2 절연막 전면에 형성되어 상기 제 1, 제 2 도전층을 접속시키는 브릿지 도전층을 포함한다.

Description

액정 표시 장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정 표시 장치에 관한 것으로, 특히 복수개의 도전층과 절연층이 적층된 구조의 기판에 있어서, 저항 특성을 향상시키며 소형화가 가능한 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정 표시 장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이러한 액정 표시 장치는 컬러 필터가 형성된 컬러 필터 어레이 기판, 박막 트랜지스터가 형성된 박막 트랜지스터 어레이 기판 및 컬러 필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이에 형성된 액정층을 포함하여 이루어진다.
컬러 필터 어레이 기판은 컬러 구현을 위한 컬러 필터 및 빛샘 방지를 위한 블랙 매트릭스가 형성된다. 그리고, 박막 트랜지스터 어레이 기판에는 데이터 신호가 개별적으로 공급되는 다수의 화소 전극이 형성된다. 또한 박막 트랜지스터 어레이 기판에는 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터, 박막 트랜지스터를 제어하는 게이트 라인 및 박막 트랜지스터에 데이터 신호를 공급하는 데이터 라인이 형성된다.
이때, 박막 트랜지스터 어레이 기판은 다수의 도전층과 절연층이 적층된 구조를 갖는다. 예를 들면 박막 트랜지스터 어레이 기판은 게이트 라인과 게이트 전극 등을 형성하는 제 1 도전층, 데이터 라인, 소스 전극 및 드레인 전극 등을 형성하는 제 2 도전층, 화소 전극 등을 형성하는 제 3 도전층이 각 절연층을 사이에 두고 적층된 구조를 갖는다. 그리고, 박막 트랜지스터 어레이 기판에는 제 1 도전층과 제 2 도전층을 제 3 도전층을 이용하여 접속시키는 점핑(Jumping)부가 복수 개 존재한다.
구체적으로, 액정 표시 장치는 적은 수의 도전층을 이용하여 여러가지 신호를 형성하는데, 동일한 층에 제 1, 제 2 도전층을 교차 형성하는 것이 불가능하다. 따라서, 액정 표시 장치는 제 1, 제 2 도전층 상에 형성된 절연막 또는 보호막에 콘택홀을 형성하고, 콘택홀을 따라 형성된 제 3 의 도전층을 이용하여 제 1, 제 2 도전층을 접속시키는 점핑부를 형성한다.
도 1은 박막 트랜지스터 어레이 기판에 형성된 일반적인 점핑부를 나타낸 평면도이다.
도 1과 같이, 점핑부는 적어도 2개의 절연막(미도시)을 관통하여 제 1 도전층(10)을 노출시키는 제 1 콘택홀(11)과, 적어도 1개의 절연막(미도시)을 관통하여 제 2 도전층(12)을 노출시키는 제 2 콘택홀(13)을 경유하여 제 1, 제 2 도전층(10, 12)을 접속시키는 브릿지 도전층(14)을 포함한다.
그런데, 상기와 같이 점핑부가 2개의 제 1, 제 2 콘택홀(11, 13)을 가지면 제 1, 제 2 콘택홀(11, 13) 사이에 일반적으로 약 10㎛의 공차 보상 영역이 필요하다. 이로 인해 점핑부의 면적이 커지는 문제점이 발생한다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 콘택홀을 갖는 점핑(Jumping)부를 형성하여 저항 특성을 향상시키고 소형화가 가능한 액정 표시 장치 및 이의 제조 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는, 기판; 상기 기판 상에 형성된 제 1 도전층; 상기 제 1 도전층을 포함한 기판 전면에 형성된 제 1 절연막; 상기 제 1 도전층의 일부 영역과 오버랩 되도록 상기 제 1 절연막 상에 형성된 에치 스토퍼; 상기 에치 스토퍼 상에 형성된 제 2 도전층; 상기 제 2 도전층을 포함한 상기 제 1 절연막 전면에 형성된 제 2 절연막; 상기 제 1, 제 2 절연막 및 제 1 도전층을 선택적으로 제거하여 상기 기판의 일부를 노출시키며 동시에, 상기 제 2 절연막과 제 2 도전층을 선택적으로 제거하여 상기 제 2 도전층의 측면과 상기 에치 스토퍼를 노출시키는 콘택홀; 및 상기 콘택홀을 포함한 상기 제 2 절연막 전면에 형성되어 상기 제 1, 제 2 도전층을 접속시키는 브릿지 도전층을 포함한다.
상기 콘택홀은 상기 제 1 도전층과 오버랩되는 영역의 상기 에치 스토퍼를 노출시킨다.
상기 제 1 도전층은 게이트 도전층이고, 제 2 도전층은 소스, 드레인 도전층이다.
상기 브릿지 도전층은 공통 전극이다.
상기 에치 스토퍼와 브릿지 도전층은 투명 도전 물질로 형성된다.
또한, 동일 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은, 기판 상에 제 1 도전층을 형성하는 단계; 상기 제 1 도전층을 포함한 상기 기판 전면에 제 1 절연막을 형성하는 단계; 상기 제 1 도전층의 일부 영역과 오버랩 되도록 상기 제 1 절연막 상에 에치 스토퍼를 형성하는 단계; 상기 에치 스토퍼 상에 제 2 도전층을 형성하는 단계; 상기 제 2 도전층을 포함한 상기 제 1 절연막 전면에 제 2 절연막을 형성하는 단계; 상기 제 1, 제 2 절연막 및 제 1 도전층을 선택적으로 제거하여 상기 기판의 일부를 노출시키며 동시에, 상기 제 2 절연막과 제 2 도전층을 선택적으로 제거하여 상기 제 2 도전층의 측면과 상기 에치 스토퍼를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 포함한 상기 제 2 절연막 전면에 상기 제 1, 제 2 도전층을 접속시키는 브릿지 도전층을 형성하는 단계를 포함한다.
상기 콘택홀을 형성하는 단계는, 상기 제 1 도전층과 오버랩되는 영역의 상기 에치 스토퍼를 노출시킨다.
상기 콘택홀을 형성하는 단계는, 상기 에치 스토퍼와 오버랩 되는 영역의 상기 제 1 도전층은 제거되지 않는다.
상기 제 1 도전층은 게이트 도전층이고, 제 2 도전층은 소스, 드레인 도전층이다.
상기 브릿지 도전층은 공통 전극이다.
상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 화소 전극과 오버랩 되는 영역의 게이트 도전층이 제거되지 않아 브릿지 도전층과 게이트 도전층의 접촉 면적이 증가하여 접촉 특성이 향상되고 콘택 저항이 감소한다.
둘째, 하나의 콘택홀을 통해 소스, 드레인 도전층과 게이트 도전층이 접속함으로써 점핑부의 크기가 커지는 것을 방지하여 액정 표시 장치의 소형화가 가능하다.
도 1은 일반적인 점핑부를 나타낸 평면도.
도 2는 본 발명의 액정 표시 장치를 나타낸 평면도.
도 3a는 본 발명의 점핑부를 나타낸 평면도.
도 3b는 도 3a의 Ⅰ-Ⅰ'에 따른 단면도.
도 4a 내지 도 4f는 본 발명의 액정 표시 장치의 제조 방법을 나타낸 공정 단면도.
도 5는 박막 트랜지스터 어레이 기판에 형성된 일반적인 점핑부와 본 발명의 점핑부의 저항을 비교한 표.
이하, 첨부된 도면들은 본 발명에 따른 액정 표시 장치 및 이의 제조 방법을 구체적으로 설명하면 다음과 같다.
도 2는 본 발명의 액정 표시 장치를 나타낸 평면도이다. 그리고, 도 3a는 본 발명의 점핑부를 나타낸 평면도이며 도 3b는 도 3a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 2와 같이, 본 발명의 액정 표시 장치는 화상 표시부(3), 화상 표시부(3)의 복수 개의 게이트 라인(GL1 내지 GLm)을 순차적으로 구동하기 위한 게이트 구동 IC(Integrated Circuit)(2) 및 화상 표시부(3)의 복수 개의 데이터 라인(DL1 내지 DLn)에 데이터를 공급하기 위한 데이터 구동IC(1)을 포함한다. 그리고, 도시하지는 않았으나 게이트 구동 IC(2)와 데이터 구동 IC(1)는 화상 표시부(3)의 일측 모서리에 일괄적으로 배치될 수 있다.
구체적으로, 화상 표시부(3)에는 복수 개의 게이트 라인(GL1 내지 GLm)과 데이터 라인(DL1 내지 DLn)이 수직 교차하여 매트릭스 형태로 화소 영역이 정의되며, 게이트 라인(GL1 내지 GLm)과 데이터 라인(DL1 내지 DLn)의 교차 영역에 박막 트랜지스터(Thin Film Transistor; TFT)가 형성된다.
박막 트랜지스터는 게이트 라인(GL1 내지 GLm)의 스캔신호에 응답하여 데이터 라인(DL1 내지 DLn)의 데이터 신호를 화소 전극에 공급한다. 그리고, 데이터 신호가 공급된 화소 전극과 공통 전압이 공급된 공통 전극 사이에 프린지 전계(Fringe Field Switching; FFS)가 형성되어 화소 단위로 액정을 제어함으로써 화상을 표시한다.
상기와 같은 프린지 전계 모드 액정 표시 장치는 액정 분자를 정밀하게 제어할 수 있으므로 상, 하, 좌, 우 180°광시야각을 구현하며 대각선 방향에서도 색상변이가 없고 높은 명암비를 얻을 수 있다. 또한, 데이터 라인 위에 공통 전극을 덮는 구조로 블랙 매트릭스의 선폭을 감소시켜 개구율을 향상시킬 수 있다.
게이트 구동 IC(2)는 복수 개의 게이트 라인(GL1 내지 GLm)을 구동하기 위해 쉬프트 레지스터를 포함한 다수의 스테이지(Stage)로 구성되어 게이트 스타트 펄스에 응답하여 복수 개의 게이트 라인을 순차 구동한다. 그리고, 데이터 구동 IC(1)는 쉬프트 레지스터와 래치를 포함하며, 데이터 쉬프트 클럭에 응답하여 데이터 비트를 쉬프트시키며 데이터 출력 인에이블 신호에 응답하여 1라인 분의 데이터를 복수 개의 데이터 라인(DL1 내지 DLn)에 동시에 공급한다.
상기와 같이, 본 발명의 액정 표시 장치는 다수의 박막 트랜지스터로 구성되는 게이트 구동 IC(2)를 아모퍼스 실리콘을 이용한 박막 트랜지스터 어레이 기판에 내장한다. 게이트 구동 IC(2)는 박막 트랜지스터 어레이 기판의 화상 표시부와 함께 다수의 마스크 공정으로 형성되므로 적어도 3개의 도전층이 각 절연막을 사이에 두고 적층된 구조를 갖게 된다. 그리고 게이트 구동 IC(2)에는 서로 다른 도전층이 브릿지 도전층을 통해 접속되는 점핑부가 다수 존재한다.
본 발명의 점핑부는 다수 개의 박막 트랜지스터로부터 돌출된 제 1 도전층인 게이트 도전층(110)과 제 2 도전층인 소스, 드레인 도전층(140)을 접속시키는 제 3 도전층인 브릿지 도전층(160)을 포함한다. 이 때, 점핑부는 다수 개의 박막 트랜지스터와 접속된 것으로 한정되지 않으며, 박막 트랜지스터 어레이 기판 상에서 제 1 도전층과 제 2 도전층이 제 3 도전층을 통해 접속되는 모든 구조에 적용될 수 있다.
구체적으로, 본 발명의 점핑부는, 도 3a 및 도 3b와 같이, 기판(100), 기판(100) 상에 형성된 게이트 도전층(110), 게이트 도전층(110)을 포함한 기판(100) 전면에 형성된 게이트 절연막(120), 게이트 도전층(110)의 일부 영역과 오버랩 되도록 게이트 절연막(120) 상에 형성된 화소 전극(130), 화소 전극(130) 상에 형성된 소스, 드레인 도전층(140), 소스, 드레인 도전층(140)을 포함한 게이트 절연막(120) 전면에 형성된 보호막(150), 게이트 절연막(120), 보호막(150) 및 게이트 도전층(110)을 선택적으로 제거하여 기판(100)의 일부를 노출시키며 동시에, 보호막(150)과 소스, 드레인 도전층(140)을 선택적으로 제거하여 소스, 드레인 도전층(140)의 측면과 화소 전극(130)을 노출시키는 콘택홀(150h) 및 콘택홀(150h)을 포함한 보호막(150) 전면에 형성되어 게이트 도전층(110)과 소스, 드레인 도전층(140)을 접속시키는 브릿지 도전층(160)을 포함한다.
이 때, 게이트 도전층(110)은 게이트 라인(도 2의 GL1 내지 GLm)과 동일층에 형성되어 박막 트랜지스터(미도시)로부터 돌출 형성되며, 박막 트랜지스터는 게이트 전극, 게이트 절연막(120)을 사이에 두고 게이트 전극과 중첩된 액티브층 및 액티브층 상에 형성되며 소정 간격 이격된 소스, 드레인 전극을 포함한다.
화소 전극(130)은 박막 트랜지스터의 드레인 전극과 접속하며, 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 인듐 징크 옥사이드(Indium Zinc Oxide; IZO), 틴 옥사이드(Tin Oxide; TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide; ITZO) 등과 같은 투명 도전 물질로 형성되어, 콘택홀(150h)을 형성할 때 에천트(Etchant)에 의해 식각되지 않고 에치 스토퍼(Etch Stopper) 역할을 한다. 그리고, 브릿지 도전층(160)은 공통 전극이며, 브릿지 도전층(160) 역시 화소 전극(130)과 같이 투명 도전 물질로 형성되는 것이 바람직하다.
상술한 바와 같이 일반적인 점핑부는 게이트 도전층을 노출시키는 제 1 콘택홀과 소스, 드레인 도전층을 노출시키는 제 2 콘택홀을 통해 게이트 도전층과 소스, 드레인 도전층을 접속시키므로, 2개의 콘택홀로 인해 점핑부의 면적이 커진다.
이를 방지하기 위해, 본 발명의 점핑부는, 기판(100)과 화소 전극(130)의 일부를 동시에 노출시키는 콘택홀(150h)을 통해 게이트 도전층(110)과 소스, 드레인 도전층(140)을 접속시키며, 화소 전극(130)은 게이트 도전층(110)과 오버랩 되는 영역이 노출된다. 특히, 점핑부는 화소 전극(130)과 게이트 도전층(110)이 게이트 절연막(120)을 사이에 두고 일부 영역 오버랩 된다. 따라서 콘택홀(150h)을 형성할 때 화소 전극(130)과 오버랩 되는 영역의 게이트 도전층(110)은 식각 되지 않고 남아있으므로, 브릿지 도전층(160)과 게이트 도전층(110)의 접촉 면적이 증가한다.
예를 들어, 게이트 도전층(110)의 일부 영역에 화소 전극(130)이 오버랩 되지 않으면, 콘택홀(150h)을 형성할 때 게이트 도전층(110)의 가장자리가 제거되어 브릿지 도전층(160)과 게이트 도전층(110)의 접촉 면적이 줄어들게 되고 이로 인해, 접촉 특성이 저하된다.
따라서, 본 발명은 게이트 도전층(110)의 일부 영역에 오버랩 되도록 화소 전극(130)을 형성하여, 콘택홀(150h)을 형성할 때 화소 전극(130)과 오버랩 되는 영역의 게이트 도전층(110)이 제거되는 것을 방지할 수 있다. 이로 인해, 브릿지 도전층(160)과 게이트 도전층(110)의 접촉 면적이 넓어져 접촉 특성이 향상되고 콘택 저항이 감소한다. 또한, 하나의 콘택홀(150h)을 통해 소스, 드레인 도전층(140)과 게이트 도전층(110)이 접속함으로써 점핑부의 크기가 커지는 것을 방지할 수 있다.
이하, 본 발명의 액정 표시 장치의 제조 방법을 구체적으로 설명하면 다음과 같다.
도 4a 내지 도 4f는 본 발명의 액정 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
한편, 점핑부는 박막 트랜지스터 형성 공정과 동시에 수행되지만, 도시된 도 4a 내지 도 4f에는 박막 트랜지스터의 형성방법은 생략하고, 점핑부의 형성방법에 대해서만 개시하기로 한다.
도 4a와 같이, 본 발명의 액정 표시 장치의 제조 방법은, 기판(100) 상에 제 1 도전층을 증착한 후 포토리소그래피(Photolithography)공정으로 제 1 도전층을 패터닝하여 게이트 도전층(110)을 형성하고, 게이트 도전층(110)을 포함한 기판(100) 전면에 게이트 절연막(120)을 형성한다.
도 4b와 같이, 게이트 도전층(110) 상에 제 2 도전층을 증착한 후 이를 패터닝하여 화소 전극(130)을 형성한다. 이 때, 화소 전극(130)은 게이트 도전층(110)의 일부 영역과 오버랩 되도록 형성하며, 이는 콘택홀을 형성할 때 게이트 도전층(130)의 가장자리가 식각되는 것을 방지하여 브릿지 전극과 게이트 도전층(110)의 접촉 특성을 향상시켜 접촉 저항을 감소시키기 위함이다.
이어, 도 4c와 같이, 화소 전극(130) 상에 제 3 도전층을 증착하고 이를 패터닝하여 소스, 드레인 도전층(140)을 형성하고, 도 4d와 같이, 소스, 드레인 도전층(140)을 포함한 게이트 절연막(120) 전면에 보호막(150)을 형성한다.
도 4e와 같이, 보호막(150), 게이트 절연막(120) 및 게이트 도전층(110)을 선택적으로 제거하여 기판(100)의 일부를 노출시키며, 보호막(150)과 소스, 드레인 도전층(140)을 선택적으로 제거하여 게이트 도전층(110)에 오버랩되는 영역의 화소 전극(130)을 노출시키는 콘택홀(150h)을 형성한다. 이 때, 화소 전극(130)이 에치 스토퍼(Etch Stopper) 역할을 하므로, 화소 전극(130)과 오버랩되는 게이트 도전층(110)의 일부 영역은 제거되지 않는다.
이어, 도 4f와 같이, 게이트 도전층(110)과 소스, 드레인 도전층(140)을 접속시키기 위해 콘택홀(150h)을 포함한 보호막(150) 전면에 제 4 도전층을 증착하고 이를 패터닝하여 브릿지 도전층(160)을 형성한다.
즉, 본 발명은 화소 전극(130)과 게이트 도전층(110)의 일부 영역이 오버랩 되도록 형성하여 화소 전극(130)과 대응되는 게이트 도전층(110)의 가장자리가 식각되지 않는다.
따라서, 콘택홀(150h)의 측면에는 게이트 도전층(110)의 모든 측면이 노출되고, 콘택홀(150h)의 저면에는 화소 전극(130)과 기판(100)의 일부가 노출되어 화소 전극(130)과 오버랩 되는 게이트 도전층(110)의 가장자리도 브릿지 도전층(160)과 접속하므로, 브릿지 도전층(160)과 게이트 도전층(110)의 접촉 특성이 향상되고 콘택 저항이 감소한다. 또한, 하나의 콘택홀을 통해 소스, 드레인 도전층(140)과 게이트 도전층(110)이 접속함으로써 점핑부의 크기가 커지는 것을 방지할 수 있다.
본 발명의 점핑부는 신호이 교차하는 모든 구조에 적용할 수 있으며, 대표적으로 점핑부는 데이터 라인과 데이터 패드를 접속시키는 구조, 게이트 라인과 게이트 패드를 접속시키는 구조, GIP(Gate In Panel) 구조 등에 적용된다.
따라서, 제 1, 제 2 도전층을 제 3 도전층으로 형성된 연결 배선을 이용하여 접속시킬 때, 하나의 콘택홀을 갖는 본 발명의 점핑부를 액정 표시 장치에 적용하면 액정 표시 장치를 소형화할 수 있다.
특히, 박막 트랜지스터 어레이 기판 내에 게이트 구동 IC를 직접 실장시키는 GIP(Gate In Panel) 구조는 패널 내부에 존재하는 점핑부(200)의 면적이 줄어들어 액정 표시 장치를 소형화할 수 있다. 본 발명의 점핑부를 적용한 데이터 구동 IC는 데이터 라인과 데이터 패드를 하나의 콘택홀을 통해 전기적으로 접속시켜 게이트 구동 IC를 소형화할 수 있으며, 게이트 구동 IC 역시 소형화하기 때도 유리하다.
도 5는 박막 트랜지스터 어레이 기판에 형성된 일반적인 점핑부와 본 발명의 점핑부의 저항을 비교한 표이다. 여기서, 일반적인 점핑부는 도 1과 같이 제 1 제 2 콘택홀을 구비한 점핑부이다.
도 5를 참조하면, 일반적인 점핑부는 평균 콘택 저항이 117.63인데 반해, 본 발명과 같이 하나의 콘택홀을 갖는 점핑부의 평균 콘택 저항은 99.63이다. 즉, 본 발명의 점핑부는 일반적인 점핑부에 비해 약 10% 이상 콘택 저항이 감소하였으며, 콘택 저항의 편차 역시 일반적인 점핑부에 의해 감소하였다.
즉, 본 발명은 점핑부의 접촉 특성이 향상되고 콘택 저항이 감소할 뿐만 아니라, 점핑부의 크기가 커지는 것을 방지하여 액정 표시 장치의 소형화가 가능하다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 게이트 도전층
120: 게이트 절연막 130: 화소 전극
140: 소스, 드레인 도전층 150: 보호막
150h: 콘택홀 160: 브릿지 도전층

Claims (10)

  1. 기판;
    상기 기판 상에 형성된 제 1 도전층;
    상기 제 1 도전층을 포함한 기판 전면에 형성된 제 1 절연막;
    상기 제 1 도전층의 일부 영역과 오버랩 되도록 상기 제 1 절연막 상에 형성된 에치 스토퍼;
    상기 에치 스토퍼 상에 형성된 제 2 도전층;
    상기 제 2 도전층을 포함한 상기 제 1 절연막 전면에 형성된 제 2 절연막;
    상기 제 1, 제 2 절연막 및 제 1 도전층을 선택적으로 제거하여 상기 기판의 일부를 노출시키며 동시에, 상기 제 2 절연막과 제 2 도전층을 선택적으로 제거하여 상기 제 2 도전층의 측면과 상기 에치 스토퍼를 노출시키는 콘택홀; 및
    상기 콘택홀을 포함한 상기 제 2 절연막 전면에 형성되어 상기 제 1, 제 2 도전층을 접속시키는 브릿지 도전층을 포함하는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 콘택홀은 상기 제 1 도전층과 오버랩되는 영역의 상기 에치 스토퍼를 노출시키는 것을 특징으로 하는 액정 표시 장치.
  3. 제 1 항에 있어서,
    상기 제 1 도전층은 게이트 도전층이고, 제 2 도전층은 소스, 드레인 도전층인 것을 특징으로 하는 액정 표시 장치.
  4. 제 1 항에 있어서,
    상기 브릿지 도전층은 공통 전극인 것을 특징으로 하는 액정 표시 장치.
  5. 제 1 항에 있어서,
    상기 에치 스토퍼와 브릿지 도전층은 투명 도전 물질로 형성된 것을 특징으로 하는 액정 표시 장치.
  6. 기판 상에 제 1 도전층을 형성하는 단계;
    상기 제 1 도전층을 포함한 상기 기판 전면에 제 1 절연막을 형성하는 단계;
    상기 제 1 도전층의 일부 영역과 오버랩 되도록 상기 제 1 절연막 상에 에치 스토퍼를 형성하는 단계;
    상기 에치 스토퍼 상에 제 2 도전층을 형성하는 단계;
    상기 제 2 도전층을 포함한 상기 제 1 절연막 전면에 제 2 절연막을 형성하는 단계;
    상기 제 1, 제 2 절연막 및 제 1 도전층을 선택적으로 제거하여 상기 기판의 일부를 노출시키며 동시에, 상기 제 2 절연막과 제 2 도전층을 선택적으로 제거하여 상기 제 2 도전층의 측면과 상기 에치 스토퍼를 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 포함한 상기 제 2 절연막 전면에 상기 제 1, 제 2 도전층을 접속시키는 브릿지 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 콘택홀을 형성하는 단계는, 상기 제 1 도전층과 오버랩되는 영역의 상기 에치 스토퍼를 노출시키는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 콘택홀을 형성하는 단계는, 상기 에치 스토퍼와 오버랩 되는 영역의 상기 제 1 도전층은 제거되지 않는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  9. 제 6 항에 있어서,
    상기 제 1 도전층은 게이트 도전층이고, 제 2 도전층은 소스, 드레인 도전층인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  10. 제 6 항에 있어서,
    상기 브릿지 도전층은 공통 전극인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020110031495A 2011-04-06 2011-04-06 액정 표시 장치 및 이의 제조 방법 KR101818453B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110031495A KR101818453B1 (ko) 2011-04-06 2011-04-06 액정 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110031495A KR101818453B1 (ko) 2011-04-06 2011-04-06 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120113850A true KR20120113850A (ko) 2012-10-16
KR101818453B1 KR101818453B1 (ko) 2018-01-16

Family

ID=47283238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110031495A KR101818453B1 (ko) 2011-04-06 2011-04-06 액정 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101818453B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455276B2 (en) 2013-12-11 2016-09-27 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US9619091B2 (en) 2014-02-03 2017-04-11 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455276B2 (en) 2013-12-11 2016-09-27 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US9619091B2 (en) 2014-02-03 2017-04-11 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR101818453B1 (ko) 2018-01-16

Similar Documents

Publication Publication Date Title
CN111897156B (zh) 包括盒内式触摸板的背板基板
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US9323116B2 (en) Liquid crystal display device and fabrication method thereof
KR101896377B1 (ko) 베젤이 최소화된 액정표시소자
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
KR20150078248A (ko) 표시소자
US20180107084A1 (en) Liquid crystal display panel and liquid crystal display device
JP6162322B2 (ja) 表示装置
KR20110067261A (ko) 액정표시장치 및 그의 제조방법
KR20070077349A (ko) 액정표시장치 및 그 제조방법
KR20130104429A (ko) 액정 표시 장치 및 이의 제조 방법
KR101362960B1 (ko) 액정표시장치와 그 제조방법
CN108873511B (zh) 平面显示面板及其制造方法
US10067393B2 (en) Thin film display panel and liquid crystal display device including the same
KR101074383B1 (ko) 액정표시장치 및 그의 제조방법
KR101849569B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20110072042A (ko) 액정 표시 장치 및 이의 제조 방법
KR20060092712A (ko) 액정표시장치 및 그 제조방법
US10818697B2 (en) Semiconductor device, display device, and method of producing semiconductor device
KR101818453B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101784445B1 (ko) 액정표시장치용 어레이 기판
KR101818457B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101366916B1 (ko) 액정표시장치
KR101147260B1 (ko) 액정표시장치와 그 제조방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant