KR101138429B1 - 박막 트랜지스터 기판 및 그 제조방법 - Google Patents

박막 트랜지스터 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101138429B1
KR101138429B1 KR1020050066864A KR20050066864A KR101138429B1 KR 101138429 B1 KR101138429 B1 KR 101138429B1 KR 1020050066864 A KR1020050066864 A KR 1020050066864A KR 20050066864 A KR20050066864 A KR 20050066864A KR 101138429 B1 KR101138429 B1 KR 101138429B1
Authority
KR
South Korea
Prior art keywords
data line
line
substrate
thin film
film transistor
Prior art date
Application number
KR1020050066864A
Other languages
English (en)
Other versions
KR20070012054A (ko
Inventor
서종현
오준학
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050066864A priority Critical patent/KR101138429B1/ko
Priority to US11/355,765 priority patent/US20070018168A1/en
Priority to CNA2006100653732A priority patent/CN1901204A/zh
Priority to JP2006144575A priority patent/JP2007036196A/ja
Publication of KR20070012054A publication Critical patent/KR20070012054A/ko
Application granted granted Critical
Publication of KR101138429B1 publication Critical patent/KR101138429B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 플렉서블 기판을 이용한 액정 표시 장치의 제조 공정시, 기판의 팽창 및 수축으로 인한 오정렬에 대비하기 위하여, 기판 상에 형성된 게이트 라인과, 게이트 라인과 절연되어 형성된 데이터 라인 및 게이트 라인과 데이터 라인이 교차하는 영역에 형성되고, 게이트 라인의 선폭은 적어도 상기 데이터 라인의 선폭 보다 크게 형성되는 박막 트랜지스터를 포함하며, 데이터 라인은 상기 게이트 라인과 절연되어 교차하는 제1 데이터 라인과, 제1 데이터 라인과 교차하며, 그 일단이 제1 데이터 라인과 전기적으로 연결되는 제2 데이터 라인을 포함하며, 박막 트랜지스터의 드레인 전극은 데이터 라인과 소정 간격으로 이격되어 배치되는 박막 트랜지스터 기판 및 이를 포함하는 디스플레이 장치 및 방법이 제공된다.
플렉서블, 액정 표시 장치, 박막 트랜지스터, 오정렬

Description

박막 트랜지스터 기판 및 그 제조방법 {THIN FILM TRANSISTOR SUBSTRATE AND METHOD FOR PRODUCING THE SAME}
도 1은 일반적인 액정 표시 장치의 개략 구성도이다.
도 2a 및 도 2b는 종래 기술에 따른 액정 표시 장치의 박막 트랜지스터 기판의 화소를 도시한 도이다.
도 3은 플렉서블 디스플레이 장치에서 플라스틱을 이용한 박막 트랜지스터 기판의 오정렬을 도시한 그래프이다.
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
도 5는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에서 최대 오정렬이 발생한 상태를 나타낸 평면도이다.
도 6a 내지 도 10b은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 공정을 나타낸 평면도 및 단면도이다.
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
도 12는 본 발명의 제3 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
도 13은 본 발명의 제4 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
도 14는 본 발명의 제5 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
도 15는 본 발명의 제6 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
도 16a는 종래 기술에 따른 액정 표시 장치의 패드 구조를 도시한 부분 평면도이다.
도 16b는 오정렬이 발생하지 않은 액정 표시 장치의 패드 구조를 나타낸 도이며, 도 16c 및 도 16d는 오정렬이 발생한 액정 표시 장치의 패드 구조를 나타낸 도이다.
도 17는 본 발명에 따른 액정 표시 장치의 패드 구조를 도시한 평면도이다.
도 18a 및 도 18b는 본 발명에 따른 액정 표시 장치의 패드 구조의 확대도이다.
도 18c는 본 발명에 따른 액정 표시 장치의 패드 구조의 A-A선에 따른 단면도이다.
도 19a는 본 발명에 따른 액정 표시 장치의 패드 구조에 대응하는 TCP 구조를 나타낸 도이다.
도 19b는 도 19a에 도시된 TCP의 B-B선에 따른 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
110: 투명 절연성 기판 120: 게이트 라인
125: 하부 스토리지 전극 130: 게이트 절연막
140: 활성층 150: 오믹 접촉층
160a, 160c: 제1 데이터 라인 160b: 제2 데이터 라인
170: 드레인 전극 175: 상부 스토리지 전극
180: 보호막 185: 콘택홀
190: 화소 전극 430, 530, 630; 패드
500: TCP 621: 플라스틱 기판
본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 플렉서블 기판을 이용한 디스플레이 장치의 제조 공정시, 기판의 팽창 및 수축으로 인한 오정렬(misalign)에 대비한 패드 구조, 박막 트랜지스터 기판과 이를 포함하는 디스플레이 장치 및 그 제조방법에 관한 것이다.
일반적인 액정 표시 장치는 액정의 전기 및 광학적 성질을 이용하여 정보를 표시하는 액정 패널, 액정 패널과 전기적으로 연결되어 액정 패널을 구동시키는 구동장치 및 백라이트 어셈블리로 구성된다.
상기 도 1은 일반적인 액정 표시 장치의 개략 구성도로서, 액정 패널(10)은 박막 트랜지스터 기판과, 박막 트랜지스터 기판을 마주보는 컬러 필터 기판 및 양 기판 사이에 주입되는 액정물질로 이루어진다. 일반적인 박막 트랜지스터 기판에는 복수개의 게이트 라인들과 복수개의 데이터 라인들이 서로 교차되도록 형성되고, 이들 게이트 라인과 데이터 라인들의 교차영역에는 스위칭 소자인 박막 트랜지스터와 화소전극이 형성되며, 각각의 게이트 라인들과 데이터 라인들의 일단에는 구동장치와 전기적으로 연결되는 입력 패드(20)들이 형성된다. 그리고, 구동장치는 데이터 라인들의 일단에 형성된 입력 패드들과 전기적으로 연결되어 데이터 라인에 계조전압을 인가하는 소스 구동 드라이브 IC, 게이트 라인들의 일단에 형성된 입력 패드들과 전기적으로 연결되어 게이트 라인들 각각에 박막 트랜지스터 제어 신호를 인가하는 게이트 구동 드라이브 IC 및 각종 구동 신호를 생성하는 능동소자들과 수동소자들이 실장되는 인쇄회로기판(30)으로 이루어진다.
도 2a 종래 기술에 따른 액정 표시 장치의 박막 트랜지스터 기판의 화소를 도시한 도이며, 도 2b는 상기 도 2a의 A-A선에 따른 단면도이다.
상기 도 2a 및 도 2b를 참조하면, 액정 표시 장치의 박막 트랜지스터 기판(1)은 유리와 같은 투명 절연성 기판(11) 상에 소정 간격으로 서로 평행하게 배치된 복수의 게이트 라인(2)를 갖는다. 인접 게이트 라인(2) 사이의 중앙부에는 하부 스토리지 전극(12)이 상기 게이트 라인과 평행하게 배치된다. 각 화소(6)마다 형성된 박막 트랜지스터(7)의 게이트 전극(7a)은 게이트 라인(2)에 접속된다. 게이트 라인(2), 데이터 라인(3) 및 박막 트랜지스터(7)의 게이트 전극(7a)을 포함하는 투명 절연성 기판(11)의 전체 표면 상에는 게이트 절연막(13)이 형성된다. 게이트 전극(7a) 상의 게이트 절연막(13)의 상부에는 활성층(14a)과 오믹 접촉층(14b)이 형성 되며, 상기 활성층(14)과 오믹 접촉층(14b)의 에지 상에 형성된 소스 전극(7b) 및 드레인 전극(7c)이 제공된다. 게이트 절연막(13) 상에는 각 게이트 라인(2)과 직교하도록 소정 간격으로 데이터 라인(3)이 형성된다. 각 데이터 라인(3)은 박막 트랜지스터(7)의 소스 전극(7b)에 접속된다. 한편, 드레인 전극(7c)은 연장되어 상부 스토리지 전극(16)을 형성하며, 상기 상부 스토리지 전극(16)은 화소 전극(8)에 접속된다. 상기 박막 트랜지스터(7), 접속 전극(16), 게이트 라인(2) 및 데이터 라인(3) 상에 층간 절연막(17)이 형성되며, 상기 층간 절연막(17)에는 콘택홀(18)이 상기 상부 스토리지 전극(16)에 도달하도록 형성된다. 상기 층간 절연막(17) 상에는 각 화소(6)의 전체 영역 상에 걸쳐 화소 전극(8)이 형성되어, 콘택홀(18)을 통하여, 상기 상부 스토리지 전극(16)과 전기적으로 접속된다.
상술한 종래 기술에 따른 액정 표시 장치의 기판은 일반적으로 유리 기판으로 제조된다. 그러나, 유리 기판은 무겁고, 깨지기 쉬운 성질을 갖고 있기 때문에, 경량이고 다소의 변형을 견디며, 충격에 대해서도 깨지지 않는 성능을 필요로 하는 디바이스에 사용하기에는 적합하지 않았다.
따라서, 종래의 유리 기판을 플렉서블 기판으로 대체하는 플렉서블 디스플레이 장치의 연구개발이 계속 되고 있으며, 이러한 플렉서블 디스플레이는 기존의 디스플레이 장치에 사용된 유리 기판을 얇은 두께의 플렉서블 기판, 예를 들면, 플라스틱 기판 등으로 대체하여 제조하는 차세대 디스플레이 장치로서, 가볍고 두께가 얇은데다 유연성이 뛰어나 깨지지 않고 제조비용이 절감된다는 장점으로 인하여, 스마트카드나 휴대전화기, PDA 등 소형 단말기에의 적용이 유력시되고 있다.
그러나, 플라스틱 기판과 같은 플렉서블 기판은 종래의 유리 기판과는 달리 제조 공정 중의 환경에 따라, 기판이 팽창 또는 수축하여, 기판의 크기가 달라지는 문제점이 있다. 예를 들면, 유리 기판은 온도에 대한 변화율이 3 ~ 5 ppm/℃이지만, 플라스틱 기판은 온도에 대한 변화율이 50 ~ 100 ppm/℃이다. 또한, 수분을 흡수할 때에도, 플라스틱 기판의 크기가 달라지는데, 이때의 변화율은 약 3000ppm 정도이다.
이와 관련하여, 도 3은 플렉서블 디스플레이 장치에서 플라스틱을 이용한 박막 트랜지스터 기판의 오정렬을 도시한 그래프로서, 5인치 및 7인치 플라스틱 기판의 제조 공정 중 플라스틱 기판의 팽창 또는 수축으로 인하여 발생하는 게이트 대비 각 구성요소의 오정렬의 정도가 도시되어 있다. 일 예로서, 7인치 플렉서블 액정 표시 장치에서 게이트 대 액티브 2의 경우, 약 37 ㎛의 오정렬이 발생하며, 박막 트랜지스터를 만들기 위해서는 양쪽으로 약 37 ㎛의 마진(margin)이 필요하게 되며, 더욱이 박막 트랜지스터의 크기를 고려하면 최소 90 ㎛의 폭이 필요하게 된다. 그러나, 7인치 VGA 플렉서블 액정 표시 장치의 박막 트랜지스터 기판의 화소 크기는 약 74×222㎛ 이므로, 종래와 동일한 구조로 설계할 경우에는, 오정렬에 대비한 설계가 불가능하게 되는 문제점이 발생하게 된다.
상기에서 살펴본 바와 같이, 플라스틱 등의 플렉서블 기판은 종래의 유리 기판과는 달리 제조 공정 중의 환경에 따라, 팽창 또는 수축하기 때문에, 기판의 크기 변화에 따른 오정렬에 대비한 마진을 고려하여 설계하지 않으면, 박막 트랜지스터가 제대로 형성되지 않게 되는 문제점이 발생한다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 제조 공정 중 기판의 크기 변화에 따른 오정렬의 발생에 대비한 패드 구조, 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치 및 그 제조방법을 제공하기 위한 것이다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 기판 상에 형성된 게이트 라인; 상기 게이트 라인과 절연되어 형성된 데이터 라인 및 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성되고, 상기 게이트 라인의 선폭은 적어도 상기 데이터 라인의 선폭 보다 크게 형성되는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판으로서, 상기 데이터 라인은 상기 게이트 라인과 절연되어 교차하는 제1 데이터 라인과, 상기 제1 데이터 라인과 교차하며, 그 일단이 상기 제1 데이터 라인과 전기적으로 연결되는 제2 데이터 라인을 포함하며, 상기 박막 트랜지스터의 드레인 전극은 상기 데이터 라인과 소정 간격으로 이격되어 배치되는 것을 특징으로 하는 박막 트랜지스터 기판이 제공된다.
상기 제2 데이터 라인은 상기 게이트 라인과 평행하게 형성되는 것을 특징으로 한다.
상기 드레인 전극은 상기 제2 데이터 라인과 평행하게 형성되는 것을 특징으로 한다.
상기 제2 데이터 라인의 일부는 상기 게이트 라인과 평행하고, 그 나머지는 상기 제1 데이터 라인과 평행하도록 절곡된 형태로 형성되는 것을 특징으로 한다.
상기 드레인 전극은 상기 제2 데이터 라인과 평행하게 형성되는 것을 특징으로 한다.
상기 드레인 전극은 상기 제1 데이터 라인 및 제2 데이터 라인과 평행하게 형성되는 것을 특징으로 한다.
상기 게이트 라인의 선폭은 상기 기판의 신축율에 따라 조절되는 것을 특징으로 한다.
제1 스토리지 전극을 더 포함하는 것을 특징으로 한다.
상기 제1 스토리지 전극은 상기 게이트 라인과 소정 간격 이격된 채, 평행하게 배치되는 것을 특징으로 한다.
상기 드레인 전극과 소정의 콘택홀을 통하여 연결되는 화소 전극을 더 포함하는 것을 특징으로 한다.
상기 드레인 전극과 전기적으로 연결되며, 상기 제1 스토리지 전극의 상부에 형성되는 제2 스토리지 전극을 더 포함하는 것을 특징으로 한다.
상기 제2 스토리지 전극과 소정의 콘택홀을 통하여 연결되는 화소 전극을 더 포함하는 것을 특징으로 한다.
상기 기판은 플렉서블(flexible) 기판인 것을 특징으로 한다.
상기 기판은 플라스틱으로 이루어지는 것을 특징으로 한다.
상기 박막 트랜지스터 기판을 포함하는 디스플레이 장치가 제공된다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 기판 상에 형성된 게이트 라인; 상기 게이트 라인과 절연되어 형성된 데이터 라인 및 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성되고, 상기 게이트 라인의 선폭은 적어도 상기 데이터 라인의 선폭 보다 크게 형성되는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판으로서, 상기 데이터 라인은 상기 게이트 라인과 절연되어 교차하며, 소정 간격으로 평행하게 배치된 한 쌍의 제1 데이터 라인과, 상기 한 쌍의 제1 데이터 라인과 전기적으로 연결되는 제2 데이터 라인을 포함하며, 상기 박막 트랜지스터의 드레인 전극은 상기 데이터 라인과 소정 간격으로 이격되어 배치되는 것을 특징으로 하는 박막 트랜지스터 기판이 제공된다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, (a) 기판 상에 게이트 라인을 형성하는 단계; (b) 상기 게이트 라인과 절연되어 교차하는 제1 데이터 라인과, 상기 제1 데이터 라인과 교차하며, 그 일단이 상기 제1 데이터 라인과 전기적으로 연결되는 제2 데이터 라인을 형성하는 단계 및 (c) 드레인 전극을 상기 데이터 라인과 소정 간격으로 이격되어 배치하는 단계를 포함하되, 상기 게이트 라인의 선폭은 적어도 상기 데이터 라인의 선폭 보다 크게 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법이 제공된다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, (a) 기판 상에 게이트 라인을 형성하는 단계; (b) 상기 게이트 라인과 절연되어 교차하며, 소정 간격으로 평행하게 배치된 한 쌍의 제1 데이터 라인과, 상기 한 쌍의 제1 데이터 라인과 전기적으로 연결되는 제2 데이터 라인을 형성하는 단계 및 (c) 드레인 전극을 상기 데이터 라인과 소정 간격으로 이격되어 배치하는 단계를 포함 하되, 상기 게이트 라인의 선폭은 적어도 상기 데이터 라인의 선폭 보다 크게 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
일반적으로 박막 트랜지스터 기판의 단위 화소(unit pixel)의 크기는 LCD 제품의 크기와 해상도가 결정되면, 자동적으로 결정되기 때문에, 박막 트랜지스터 어레이의 설계는 제조공정 마진, 사용되는 액정의 물리적 특성을 고려한 단위 화소의 구성요소인 박막 트랜지스터, 화소 전극, 스토리지 캐패시터를 설계하고 이들 단위 화소를 게이트 라인과 데이터 라인으로 연결된 행렬구조로 배치하는 과정이다. 이러한 박막 트랜지스터 어레이의 단위 화소 설계시 고려할 사항은 박막 트랜지스터의 성능을 결정하는 박막 트랜지스터의 구조, W/L 크기, 스토리지 캐패시터의 구조 및 전극 크기, 신호 라인들과의 간격 및 컬러 필터 기판의 블랙 메트릭스 중첩을 고려한 화소 전극의 배치, 게이트 라인의 선폭과 두께 및 데이터 라인의 두께와 선폭 등이 있다.
한편, 본 발명은 플렉서블 기판 상에 박막 트랜지스터 어레이를 설계하는 것이므로, 상기에서 살펴본 고려 사항들 이외에, 제조 공정중 플렉서블 기판의 팽창 및 수축으로 인한 오정렬을 우선적으로 고려해야 한다. 따라서, 본 발명의 박막 트랜지스터 어레이 설계는 플라스틱 기판의 팽창 및 수축으로 인한 제조공정의 마진을 만족시킬 수 있는 박막 트랜지스터 구조, 특히 데이터 라인과 게이트 라인의 선폭과 구조 등에 중점을 둔다.
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이며, 도 5는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에서 최대 오정렬이 발생한 상태를 나타낸 평면도이다.
상기 도 4는 제조 공정시 플렉서블 기판의 팽창 및 수축으로 인한 오정렬이 발생하지 않은 경우를 나타낸 것이다.
상기 도 4를 참조하면, 상기 액정 표시 장치의 박막 트랜지스터 기판은 투명절연성 기판(110)상에 소정의 선폭을 갖는 게이트 라인(120)이 일 방향으로 형성된다. 본 발명에서, 상기 투명 절연성 기판(110)은 예를 들면, 플라스틱 등과 같은 재료로 이루어진 플렉서블 기판을 사용한다. 이때, 게이트 라인(120)의 선폭은 제조 공정중 상기 투명 절연성 기판(110)의 신축율에 따른 최대 오정렬의 범위에 따라 조절된다. 즉, 게이트 라인(120)의 선폭은 적어도 일부가 게이트 라인(120)과 중첩되어 형성되는 데이터 라인(160) 보다는 두꺼운 선폭을 갖는 것이 바람직하다.
상기 게이트 라인(120)과 절연되어, 교차하는 한 쌍의 제1 데이터 라인(160a, 160c)이 배치되며, 상기 한 쌍의 제1 데이터 라인(160a, 160c)은 소정 간격을 두고, 단위 화소의 양단에 배치된다.
그리고, 제2 데이터 라인(160b)은 상기 게이트 라인(120)과 평행하게 형성되며, 상기 제2 데이터 라인(160b)의 양 단은 상기 한 쌍의 제1 데이터 라인(160a, 160c)과 각각 연결된다. 따라서, 본 실시예에서, 데이터 라인들(160a, 160b, 160c)은 서로 연결되어, 링 형태로 배치된다. 그 결과, 상기 데이터 라인 중 어느 하나의 데이터 라인이 단선되더라도, 외부로부터 인가되는 신호 전압을 안전하게 전달 받을 수 있게 된다.
활성층(140)은 상기 게이트 라인(120)과 교차되며, 상기 데이터 라인들(160a, 160c)과 평행하게 장방형의 형태로 패터닝되어, 상기 한 쌍의 제1 데이터 라인의 사이에 배치된다. 본 실시예에서는 상기 활성층(140)의 형태가 장방형으로 도시되어 있으나, 이에 한정되는 것은 아니다.
드레인 전극(170)은 상기 데이터 라인들(160a, 160b, 160c)과 소정 간격으로 이격된 채, 평행하게 형성된다. 즉, 상기 드레인 전극(170)도 상기 데이터 라인들과 마찬가지로, 상부가 개방된 장방형의 형태로 배치된다.
상기와 같은 박막 트랜지스터 구조에 의하면, 제조 공정 중 투명 절연성 기판의 팽창 및 수축으로 인하여, 오정렬(misalign)이 발생하더라도, 상기 게이트 라인(120)의 범위 내 임의의 위치에서 박막 트랜지스터가 형성될 수 있다.
한편, 하부 스토리지 전극(125)은 상기 게이트 라인(120)과 평행하게, 화소의 중앙부에 배치되며, 상기 하부 스토리지 전극의 상부에는 상부 스토리지 전극(175)이 형성된다. 상기 상부 스토리지 전극(175)은 상기 드레인 전극(170)의 일부가 연장되어 형성된다.
단위 화소의 전체 영역 상에 걸쳐 화소 전극(190)이 형성되며, 상기 화소 전극은 콘택홀(185)을 통하여, 상기 상부 스토리지 전극(175)과 전기적으로 연결된다.
상기 도 5를 참조하면, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에서 최대 오정렬이 발생한 경우가 도시된다.
상기 도 5의 좌측 단위 화소의 경우와 같이, 본 발명에 따르면, 게이트 라인(120)이 위로 이동하고, 활성층(140)이 좌측 하부로 이동하여 오정렬이 발생하더라도, 박막 트랜지스터는 상기 게이트 라인의 좌측 하단에 형성된다.
또한, 상기 도 5의 우측 단위 화소의 경우와 같이, 게이트 라인(120)이 하방으로 이동하고, 활성층(140)이 우측 상부로 이동하여 오정렬이 발생하더라도, 박막 트랜지스터는 상기 게이트 라인의 우측 상단에 형성됨을 알 수 있다. 이처럼, 본 발명에 따른 단위 화소의 구조에서는 각 층간의 오정렬이 최대로 발생하더라도 박막 트랜지스터가 안정적으로 형성된다.
이하에서는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 간략하게 설명한다.
도 6a 내지 도 10b은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 공정을 순서대로 나타낸 평면도 및 단면도이다.
도 6a 및 도 6b를 참조하면, 투명 절연성 기판(110) 상에 제1 도전성막을 형성한 다음, 이를 제 1 감광막 마스크 패턴(미도시)을 이용한 사진 식각공정을 통해 소정 선폭의 게이트 라인(110)과 하부 스토리지 전극(125)을 형성한다. 이때, 상기 투명 절연성 기판(110)은 예를 들면, 플라스틱 등과 같은 플렉서블 기판을 사용할 수 있다.
먼저, 상기 투명 절연성 기판(110) 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제1 도전성 막을 형성한다. 제1 도전성 막으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd) 및 Cr/Al(Nd) 중 적어도 어느 하나를 사용하는 것이 바람직하다. 상기 제1 도전성막은 다층막으로 형성할 수도 있다. 이후, 감광막을 도포한 다음, 제1 마스크를 이용한 리소그라피 공정을 실시하여 제1 감광막 마스크 패턴을 형성한다. 제1 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 실시하여 상기 도 6에 도시된 바와 같이, 게이트 라인(120) 및 하부 스토리지 전극(125)을 형성한다. 이후, 소정의 스트립 공정을 실시하여 제 1 감광막 마스크 패턴을 제거한다. 상기 게이트 라인(120)의 선폭은 이하에서 상술되는 데이터 라인의 선폭보다는 넓게 형성되며, 바람직하게는 투명 절연성 기판(110)의 신축율에 따른 최대 오정렬의 마진을 고려하여 조절된다.
도 7a 및 도 7b를 참조하면, 상기 도 6에 도시된 전체 구조 상에 게이트 절연막(130), 활성층(140) 및 오믹 접촉층(150)을 순차적으로 형성한 다음, 제2 감광막 마스크 패턴(미도시)을 이용한 식각공정을 실시하여 박막 트랜지스터의 활성영역을 형성한다.
전체 기판 상에 PECVD법, 스퍼터링법 등을 이용한 증착 방법을 통해 게이트 절연막(130)을 형성한다. 이때, 게이트 절연막(130)으로는 산화 실리콘 또는 질화 실리콘을 포함하는 무기 절연 물질을 사용하는 것이 바람직하다. 게이트 절연막(130) 상에 상술한 증착 방법을 통해 활성층(140) 및 오믹 접촉층(150)을 순차적으로 형성한다. 활성층(140)으로는 비정질 실리콘층을 사용하고, 오믹 접촉층(150)으로는 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 사용한다. 이후, 오믹 접촉층 상에 감광막을 도포한 다음, 제2 마스크를 이용한 포토리소그라피 공정을 통해 제2 감광막 마스크 패턴을 형성한다. 상기의 제2 감광막 마스크 패 턴을 식각 마스크로 하고, 게이트 절연막(130)을 식각 정지막으로 하는 식각 공정을 실시하여 오믹 접촉층(150) 및 활성층(140)을 제거하여 게이트 라인(120) 상부에 활성영역을 형성한다. 이후, 소정의 스트립 공정을 실시하여 잔류하는 제2 감광막 마스크 패턴을 제거한다.
도 8a 및 도 8b를 참조하면, 박막 트랜지스터의 활성 영역이 형성된 전체 구조상에 제2 도전성막을 형성한 다음, 이를 제3 감광막 마스크 패턴(미도시)을 이용한 식각공정을 실시하여 데이터 라인(160a, 160b, 160c) 및 드레인 전극(170) 및 상부 스토리지 전극(175)을 형성한다.
전체 기판 상에 제2 도전성막을 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제2 도전성 막을 형성한다. 이때, 제2 도전성막으로는 Mo, Al, Cr, Ti 중 적어도 하나의 금속 단일층 또는 다중층을 사용하는 것이 바람직하다. 물론 제2 도전성막은 제1 도전성막과 동일한 물질을 사용할 수도 있다. 제2 도전성막은 1,500Å 내지 3,000Å의 두께로 증착하는 것이 효과적이다. 이후, 제2 도전성막 상에 감광막을 도포한 다음, 마스크를 이용한 리소그라피 공정을 실시하여 제3 감광막 마스크 패턴을 형성한다. 상기 제3 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 실시하여 제2 도전성막을 식각한 다음, 제3 감광막 마스크 패턴을 제거한 후, 식각된 제2 도전성막을 식각마스크로 하는 식각을 실시하여 제2 도전성막 사이의 노출된 영역의 오믹 접촉층(150)을 제거하여 데이터 라인(160b)과 드레인 전극(170) 사이에는 활성층(140)으로 이루어진 채널을 형성하고, 드레인 전극(170)과 상부 스토리지 전극(175)을 형성한다. 즉, 제2 도전성막 및 오믹 접촉층의 제거 에 의해서 활성층(140) 위에 박막 트랜지스터의 소스 전극(160d) 및 드레인 전극을 형성한다. 여기서, 제3 감광막 마스크 패턴을 제거하지 않고 오믹 접촉층(150)을 제거하여 데이터 라인(160b)과 드레인 전극(170) 사이의 활성층(140)을 노출시킬 수도 있다.
상술한 공정에 의해, 데이터 라인들(160a, 160b, 160c)은 서로 연결되어, 링형태로 패턴되며, 활성층(140)은 게이트 라인(120)과 교차되며, 제1 데이터 라인들(160a, 160c)과 평행하게 장방형의 형태로 패턴되어, 상기 한 쌍의 데이터 라인의 사이에 배치되고, 드레인 전극(170)은 데이터 라인들(160a, 160b, 160c)과 소정 간격으로 이격된 채, 평행하게 형성되어, 상기 상부 스토리지 전극(175)으로 연장되어 배치된다.
상기의 공정들에 의해, 게이트 라인(120)을 형성한 후에 발생할 수 있는 절연성 기판(110)의 팽창 또는 수축에 의해, 게이트 라인(120)에 대하여 데이터 라인(160), 박막 트랜지스터의 소스 전극(160d) 및 드레인 전극(170)에 오정렬이 일어나는 경우에도, 게이트 라인(120)과 데이터 라인의 중첩부에 박막 트랜지스터가 안정적으로 형성될 수 있다.
도 9a 및 도 9b를 참조하면, 드레인 전극(170)과 상부 스토리지 전극(175)이 형성된 투명 절연성 기판(100) 상에 보호막(180)을 형성하고, 제4 감광막 마스크 패턴를 이용한 식각공정을 통해 보호막(180)의 일부를 제거하여 콘택홀(185)을 형성한다.
즉, 각종 증착 방법을 통해 도 8에 도시된 전체 구조 상에 보호막(180)을 형 성한다. 보호막(180)은 게이트 절연막(130)과 동일한 절연물질을 사용하는 것이 바람직하다. 또한, 보호막(180)은 다층으로 형성할 수 있다. 예를 들어, 무기 보호막과 유기 보호막의 두 층으로 형성할 수 있다. 상기 보호막(180) 상에 감광막을 도포한 다음 마스크를 이용한 포토리소그라피 공정을 실시하여 콘택영역을 개방하는 제4 감광막 마스크 패턴(미도시)을 형성한다. 이후, 제4 감광막 마스크 패턴을 식각마스크로 하는 식각공정을 실시하여 상기 상부 스토리지 전극(175)의 일부를 노출시키는 다수의 콘택홀(185)을 형성한다. 잔류하는 제4 감광막 마스크 패턴은 소정의 스트립 공정을 실시하여 제거한다.
도 10a 및 도 10b를 참조하면, 패터닝된 보호막(180) 상에 제3 도전성막을 형성한 다음, 제5 감광막 마스크 패턴(미도시)을 이용하여 제3 도전성막을 패터닝하여 화소 전극(190), 게이트 패드 및 데이터 패드를 형성한다. 여기서, 제3 도전성막은 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 인듐 아연 산화물(Indium Zinc Oxide : IZO)을 포함하는 투명 도전막을 사용하는 것이 바람직하다.
우선, 도 9에 도시된 전체 구조 상에 소정의 증착방법으로 제3 도전성막을 형성한 다음, 감광막을 도포하고, 마스크를 이용한 리소그라피 공정을 실시하여 제 5 감광막 마스크 패턴을 형성한다. 제5 감광막 마스크 패턴에 의해 화소 전극(190) 영역, 게이트 패드 영역, 데이터 패드 영역 등의 소정 영역을 제외한 나머지 영역을 개방한다. 다음으로, 제5 감광막 마스크 패턴을 식각마스크로 하는 식각공정을 통해 제3 도전성막의 개방영역을 제거하고, 소정의 스트립 공정을 통해 제5 감광막 마스크 패턴을 제거하면 게이트 패드, 데이터 패드 및 화소 전극(190)이 형성된다.
상술한 방법은 5매의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 과정을 예로 들어, 설명하였지만, 본 발명은 이에 한정되지 않으며, 5매 이하의 마스크 공정 또는 5매 이상의 마스크 공정 등 다양한 마스크 공정 방식으로 변경 가능하다.
한편, 공통 전극 기판은 투명 절연성 기판 상에 블랙 매트릭스, 컬러 필터, 오버코트막, 투명 공통 전극 및 배향막을 순차적으로 형성하여 제작한다. 이때, 상기 공통 전극 기판은 상기 박막 트랜지스터 기판의 재료와 동일한 재료를 사용한다. 즉, 상기 박막 트랜지스터 기판이 예를 들면, 플라스틱 등과 같은 플렉서블 기판을 이용하였다면, 상기 공통 전극 기판도 마찬가지로, 플라스틱 등과 같은 플렉서블 기판을 이용한다.
이후, 상기와 같이 제조된 박막 트랜지스터 기판과 공통 전극 기판 사이에 스페이서를 개재하여 이들 기판을 서로 접합한다. 이어서, 진공 주입 방법을 이용하여 스페이서에 의해 형성된 소정의 공간에 액정물질을 주입하여 액정층을 형성함으로써 액정 표시 장치를 제작할 수 있다.
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
상기 제2 실시예는 별도의 스토리지 전극 라인 대신에, 인접한 게이트 라인의 일부를 스토리지 전극 라인으로 사용한다는 점이 상기 제1 실시예와 상이하며, 나머지 구성요소는 동일하다. 따라서, 이하에서는 동일한 구성요소에 대한 설명은 생략하며, 상이한 부분에 대해서만 설명한다.
투명 절연성 기판(110) 상에 소정의 선폭을 갖는 게이트 라인(120)이 일 방향으로 형성된다. 이때, 게이트 라인(120)은 인접한 화소의 영역으로 돌출되어 형성되며, 상기 돌출되어 형성된 부분은 인접한 화소의 스토리지 전극 라인으로 이용된다.
도 12는 본 발명의 제3 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
상기 도 12를 참조하면, 상기 액정 표시 장치의 박막 트랜지스터 기판은 투명 절연성 기판(110)상에 소정의 선폭을 갖는 게이트 라인(120)이 일 방향으로 형성된다. 이때, 게이트 라인(120)의 선폭은 제조 공정 중 상기 투명 절연성 기판의 신축율에 따른 최대 오정렬의 범위에 따라 조절된다.
상기 게이트 라인(120)과 절연되어, 교차하는 제1 데이터 라인(160a)이 배치된다. 제2 데이터 라인(160b)은 활성층(140)과 교차하도록 상기 게이트 라인(120)과 평행하게 형성되며, 상기 제2 데이터 라인(160b)의 일단은 상기 제1 데이터 라인(160a)과 접속된다. 드레인 전극(170)은 상기 제2 데이터 라인(160b)과 소정 간격으로 이격된 채, 평행하게 형성된다. 이때, 상기 제2 데이터 라인(160b)과 드레인 전극(170)은 상기 게이트 라인(120)이 형성된 영역과 적어도 일부가 중첩되도록 형성되는 것이 바람직하다.
활성층(140)은 상기 게이트 라인(120)과 교차되며, 상기 제1 데이터 라인(160a)과 평행하게 장방형의 형태로 배치된다. 본 실시예에서는 상기 활성층(140)의 형태가 장방형으로 도시되어 있으나, 이에 한정되는 것은 아니다.
한편, 스토리지 전극 라인(125)은 상기 게이트 라인(120)과 평행하게, 화소의 중앙부에 배치되며, 단위 화소의 전체 영역 상에 걸쳐 화소 전극(190)이 형성되며, 상기 화소 전극은 콘택홀(미도시)을 통하여, 상기 드레인(170)과 전기적으로 연결된다.
도 13은 본 발명의 제4 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
상기 제4 실시예는 제2 데이터 라인과 드레인 전극의 형태가 상기 제3 실시예와 상이하며, 나머지 구성요소는 동일하다. 따라서, 이하에서는 동일한 구성요소에 대한 설명은 생략하며, 상이한 부분에 대해서만 설명한다.
상기 도 13을 참조하면, 상기 제2 데이터 라인(160b)의 일부는 상기 게이트 라인과 평행하고, 나머지는 제1 데이터 라인과 평행하도록 절곡된 형태로 형성된다. 또한, 드레인 전극(170)도 상기 제2 데이터 라인(160b)과 소정 간격을 유지한 채, 동일한 형태로 형성된다. 즉, 상기 제2 데이터 라인(160b)과 드레인 전극(170)은 '」'형태를 갖는다.
도 14는 본 발명의 제5 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
상기 제5 실시예는 제2 데이터 라인과 드레인 전극의 형태가 상기 제3 실시예 및 제4 실시예와 상이하며, 나머지 구성요소는 동일하다. 따라서, 이하에서는 동일한 구성요소에 대한 설명은 생략하며, 상이한 부분에 대해서만 설명한다.
상기 제2 데이터 라인(160b)의 일부는 상기 게이트 라인과 평행하고, 나머지 는 상기 제1 데이터 라인과 평행하도록 절곡된 형태로 형성된다. 즉, 제2 데이터 라인(160b)은 '」'형태를 갖는다. 한편, 드레인 전극(170)의 일 부분은 상기 제2 데이터 라인에 평행하며, 나머지 부분은 제1 데이터 라인에 평행하도록 절곡된 형태로 형성된다.
상기 제3 실시예 내지 제5 실시예에는 다양한 형태의 제2 데이터 라인과 드레인 전극이 도시되었지만, 이는 본 발명을 설명하기 위한 예시일 뿐, 이에 한정되는 것은 아니다.
도 15는 본 발명의 제6 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
상기 제6 실시예는 상기 제3 실시예에 도시된 박막 트랜지스터 기판의 구조와 유사하며, 단지 하부 스토리지 전극의 상부에 드레인 전극의 일부가 연장되어, 상부 스토리지 전극이 형성된다는 점이 상이하다.
상기 도 15를 참조하면, 상기 액정 표시 장치의 박막 트랜지스터 기판은 투명 절연성 기판 상에 소정의 선폭을 갖는 게이트 라인(120)이 일 방향으로 형성되며, 상기 게이트 라인(120)과 절연되어, 교차하는 제1 데이터 라인(160a)이 배치된다. 제2 데이터 라인(160b)은 활성층(140)과 교차하도록 상기 게이트 라인(120)과 평행하게 형성되며, 상기 제2 데이터 라인(160)의 일단은 제1 데이터 라인과 연결된다. 드레인 전극(170)은 상기 제2 데이터 라인(160b)과 소정 간격으로 이격된 채, 평행하게 형성된다. 이때, 상기 제2 데이터 라인(160b)과 드레인 전극(170)은 상기 게이트 라인(120)이 형성된 영역 내에 형성되는 것이 바람직하다.
활성층(140)은 상기 게이트 라인(120)과 교차되며, 상기 제1 데이터 라인(160a)과 평행하게 장방형의 형태로 배치된다. 본 실시예에서는 상기 활성층(140)의 형태가 장방형으로 도시되어 있으나, 이에 한정되는 것은 아니다.
상기에서 살펴본 바와 같이, 본 실시예에 도시된 제2 데이터 라인과 드레인 전극의 형태 이외에도 다양한 형태의 제2 데이터 라인과 드레인 전극이 형성될 수 있다.
한편, 하부 스토리지 전극(125)은 상기 게이트 라인(120)과 평행하게, 화소의 중앙부에 배치되며, 상기 하부 스토리지 전극의 상부에는 상기 드레인 전극(170)의 일부가 연장되어, 상부 스토리지 전극(175)이 형성된다. 단위 화소의 전체 영역 상에 걸쳐 화소 전극(190)이 형성되며, 상기 화소 전극은 콘택홀(185)을 통하여, 상기 상부 스토리지 전극(175)과 전기적으로 연결된다.
상기와 같은 본 발명의 박막 트랜지스터 기판 및 이를 이용한 액정 표시 장치는 플렉서블 기판에 형성되더라도 기판의 팽창 또는 수축에 의한 오정렬에 대하여 충분한 공정 마진을 확보할 수 있다.
하기에서는 플렉서블 기판의 팽창 또는 수축에 의한 오정렬에 대비한 패드 구조에 대하여 설명한다.
우선, 도 16a는 종래 기술에 따른 액정 표시 장치의 패드 구조를 도시한 부분 평면도이다. 상기 도 16a를 참조하면, 공통 전극 기판(40)과 박막 트랜지스터 기판(50)이 결합된 액정 표시 장치와 드라이브 IC(미도시)가 탑재된 TCP(80)는 소정 간격을 두고 이격된다.액정 표시 장치는 TCP(80)와 인접한 부분에 상기 TCP(80) 에 탑재된 드라이브 IC로부터 인가되는 신호를 전달받기 위한 패드들(60)이 구비되고, 마찬가지로, 액정 표시 장치에 인접된 TCP(80) 부분에도 상기 패드들(60)과 동일한 형태 및 개수의 패드들(65)이 구비된다. 따라서, 상기와 같이 배치된 액정 표시 장치의 패드(60)와 TCP의 패드(65) 상에 전기적으로 절연되는 다수개의 전도성 리드들이 구비된 탭 테이프(70)를 부착시킴으로써, 양자를 전기적으로 연결시킨다.
도 16b 내지 도 16d는 플렉서블 기판을 이용한 액정 표시 장치와 TCP 상에 형성된 패드들의 일부를 확대한 도면으로서, 상기 도 16b는 오정렬이 발생하지 않을 경우, 이상적으로 형성된 플렉서블 액정 표시 장치의 패드 구조를 나타낸 도이며, 반면, 도 16c 및 도 16d는 오정렬이 발생할 경우에 플렉서블 액정 표시 장치의 패드 구조를 나타낸 도이다. 상기 도 16c 및 도 16d는 신호 라인 예를 들면, 게이트 라인 또는 데이터 라인(61)과 패드(60)를 상호 연결시키기 위한 콘택홀(62)이 플라스틱 기판의 팽창 또는 수축으로 인하여 패드 밖에 형성되어, 콘택이 제대로 이루어지지 않거나, 전혀 이루어지지 않은 예이다. 이처럼, 플렉서블 기판을 이용한 액정 표시 장치는 플렉서블 기판의 팽창 또는 수축에 의하여, 화소 영역에서 오정렬이 발생할뿐만 아니라, 화소 영역과 연결되는 입출력 패드에서도 오정렬이 발생하는 문제점이 있다. 따라서, 플렉서블 기판의 팽창 또는 수축에도 충분한 공정 마진이 확보되는 액정 표시 장치를 제조하기 위하여 패드 구조의 개선이 필요하다.
도 17은 본 발명에 따른 액정 표시 장치의 패드 구조를 도시한 평면도이다.
상기 도 17을 참조하면, 플라스틱 등으로 구성된 플렉서블 기판을 이용한 공통 전극 기판(410)과 박막 트랜지스터 기판(420)이 대향되고, 그 사이에 액정(미도 시)이 삽입되어 있는 액정 표시 장치(400)과 드라이브 IC(미도시)가 실장된 TCP(500)는 소정 간격 이격되어 배치된다.
상기 액정 표시 장치(400)의 박막 트랜지스터 기판(420)의 일단에는 상기 TCP(500)에 실장된 드라이브 IC로부터 인가되는 구동 신호를 전달받기 위한 다수의 패드(430)가 형성되며, 상기 TCP(500)의 일단에도 상기 액정 표시 장치의 패드(430)와 동일한 형태 및 개수의 패드(530)가 형성된다. 상기 액정 표시 장치의 패드(430)와 TCP 상에 형성된 패드(530)는 동일한 구조를 가지므로, 이하에서는 액정 표시 장치의 패드(430)를 상술한다.
상기 액정 표시 장치의 패드(430)는 서로 동일한 간격으로 이격되며, 2열로 배치되어 형성된다. 이때, 인접한 패드는 서로 다른 열에 배치되어 형성된다. 즉, 전체적인 패드 구조는 지그재그 형상으로 배치된다. 본 실시예에서는 2열로 배치되는 패드만이 도시되어 있지만, 이는 단지 예시일 뿐, 2열 이상의 다수의 열로 패드가 배치되어 형성될 수도 있다.
상기와 같은 패드 구조에 의하면, n번째 패드와 인접한 n+1번째 패드는 n번째 패드와 다른 열에 배치되고, n+2번째 패드가 n번째 패드와 같은 열에 배치되기 때문에, 종래의 라인 형상의 패드 구조와 동일한 값의 피치(pitch)를 갖더라도, 실제로는 라인 형상의 패드 구조에 비하여 2배의 피치를 갖게 된다. 그 결과, 종래의 라인 형상의 패드 구조보다 패드의 폭을 넓히고, 패드간의 간격을 줄임으로써, 플라스틱 기판의 팽창 또는 수축으로 인한 오정렬에 대비한 마진을 확보할 수 있다.
도 18a 및 도 18b는 본 발명에 따른 액정 표시 장치의 패드 구조의 확대도로 서, 액정 표시 장치의 데이터 라인의 일단에 형성된 패드 구조이며, 도 18c는 상기 도 18b의 A-A선에 따른 단면도이다.
상기 도 18a 및 도 18b를 참조하면, 상기 패드(630)는 액정 표시 장치의 데이터 라인(623)의 일단에 2개의 열로 형성된다. 임의의 패드가 제1열에 형성되면, 상기 임의의 패드와 인접한 패드는 제2열에 형성되고, 그 다음 패드는 다시 제1열에 형성되는 구조로 패드들이 배치된다.
이 때, 패드가 형성되는 부분의 데이터 라인의 폭은 다른 부분의 데이터 라인의 폭 보다 더 넓게 형성되며, 상기 패드의 폭은 데이터 라인의 폭 보다 더 넓게 형성된다. 또한, 본 실시예에서 데이터 라인과 패드를 연결시키기 위한 콘택홀(625)의 폭은 종래의 라인 형상의 패드 구조에서의 콘택홀의 폭 보다 훨씬 더 넓게 형성되며, 바람직하게는 패드가 형성되는 부분 이외의 부분에서의 데이터 라인의 폭 정도로 형성된다.
상기 도 18c를 참조하면, 플라스틱 기판(621) 상에 절연막(622)이 형성되며, 상기 절연막(622)상에 데이터 라인(623a)이 형성된다. 상기 데이터 라인(623)상에 보호막(624)이 형성된 후, 상기 데이터 라인(623a)의 상부에 콘택홀(625)이 형성되고, 패드(630)가 형성된다. 상기 데이터 라인(623a)과 데이터 라인(623b)은 서로 인접한 데이터 라인으로, 패드가 형성된 데이터 라인(623a)의 폭이 패드가 형성되지 않은 데이터 라인(623b)의 폭에 비하여 더 넓은 것을 알 수 있다. 본 실시예에서는 데이터 라인의 일단에 형성되는 패드를 예로서 설명하였으나, 게이트 라인의 일단에 형성되는 패드의 경우도 마찬가지이다.
도 19a는 본 발명에 따른 액정 표시 장치의 패드 구조에 대응하는 TCP 구조를 나타낸 도이며, 도 19b는 도 19a에 도시된 TCP의 B-B선에 따른 단면도이다.
상기 도 19a 및 도 19b를 참조하면, 상기 TCP(Tape Carrier Package)는 플렉서블 필름(510), 패드(530), 보호막(540), LDI 칩(550) 및 범프(Bump)(560)를 포함한다. 상기 플렉서블 필름(510)은 일반적으로 폴리이미드(polyimide) 필름이 사용되며, 상기 플렉서블 필름(510) 상에 범프(560)를 이용하여, 상기 LDI 칩(550)을 실장한다. 상기 범프(560)는 TCP에 실장된 LDI 칩(550)과 TCP의 전기 배선을 연결하며, 상기 패드(530)의 일단은 액정 표시 장치의 패드와 연결되며, 타단은 구동장치가 실장된 인쇄회로기판과 연결된다.
상기 패드(530) 구조도 상기 액정 표시 장치의 패드 구조와 동일하다. 즉, 서로 동일한 간격으로 이격되며, 2열로 배치되어 형성된다. 이때, 인접한 패드는 서로 다른 열에 배치되어 형성된다. 따라서, 전체적인 패드 구조는 지그재그 형상으로 배치된다. 본 실시예에서는 2열로 배치되는 패드만이 도시되어 있지만, 이는 단지 예시일 뿐, 2열 이상의 다수의 열로 패드가 배치되어 형성될 수도 있다.
상기 액정 표시 장치의 패드에 이방성 도전 필름을 붙이고, 여기에 LDI가 장착된 상기 TCP를 정렬시켜서, 가압착한 후, 열압착을 통해 액정 표시 장치의 패드와 TCP의 패드를 연결시킨다.
본 실시예에서는 TCP만을 예로서 상술하고 있으나, 이는 단지 예시일 뿐이며, TCP보다 유연성이 우수한 재질을 사용하여, 어떠한 위치에서도 자유로이 90도 이상 구부릴 수 있는 COF(Chip On Film) 기술의 패드 구조에도 적용될 수 있다.
상기 실시예들에서는 디스플레이 장치 중 액정 표시 장치를 위주로 상술하였지만, 본 발명에 따른 박막 트랜지스터 기판 및 패드 구조는 상기에서 설명한 액정 표시 장치에 한정되는 것은 아니며, 이 이외에도, 반도체 성질을 갖는 유기물 또는 공액 고분자를 발광소재로 하여, 이를 두 전극 사이에 끼워 놓고 전압을 가하면 전류가 발광소재 내로 흐르면서 유기물 또는 고분자로부터 빛이 발생되는 원리(전기발광이라 부른다)를 이용하는 OLED 또는 두 장의 기판 사이에 작은 셀을 다수 배치하고 그 상하에 장착된 전극(+와 -)사이에서 가스(네온과 아르곤)방전을 일으켜 거기서 발생하는 자외선에 의해 자기 발광시켜 컬러화상을 재현하는 PDP 등의 디스플레이 장치에도 적용될 수 있다.
또한, 상술된 본 발명의 실시예에서, 투명 절연성 기판으로 플렉서블 기판을 사용하는 것을 예로 설명하고 있으나, 이에 한정되는 것은 아니다. 또한, 플렉서블 기판의 경우, 플라스틱 기판을 예로서 설명하고 있으나, 플라스틱 기판 이외에도 다른 재료로 구성된 기판이 사용될 수도 있다.
이상에서 설명한 것은 본 발명에 따른 박막 트랜지스터 기판 및 그 제조방법의 예시적인 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이, 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
전술한 바와 같이 본 발명에 따르면, 디스플레이 장치의 제조 공정 중 투명 절연성 기판의 크기 변화로 인한 최대 오정렬이 발생하더라도, 단위 화소의 소정 영역내에 박막 트랜지스터가 형성되며, 또한 단위 화소 내에 소정 패턴의 데이터 라인을 형성함으로써, 데이터 라인의 단선도 예방할 수 있게 된다.
본 발명에 따르면, 외부 회로와 연결되는 패드 구조를 개선하여, 오정렬 시에도 게이트 라인 또는 데이터 라인과 콘택이 제대로 이루어진 패드가 형성된다.
또한, 본 발명에 따른 단위 화소의 구조와 패드 구조를 적용한 액정 표시 장치는 기판의 팽창 또는 수축에 대한 충분한 공정 마진을 확보할 수 있다.

Claims (34)

  1. 기판 상에 형성된 게이트 라인;
    상기 게이트 라인과 절연되어 형성된 데이터 라인 및
    상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성되고, 상기 게이트 라인의 선폭은 상기 데이터 라인의 선폭 보다 크게 형성되는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판으로서,
    상기 데이터 라인은 상기 게이트 라인과 절연되어 교차하는 제1 데이터 라인과, 상기 제1 데이터 라인과 교차하며, 그 일단이 상기 제1 데이터 라인과 전기적으로 연결되는 제2 데이터 라인을 포함하며, 상기 박막 트랜지스터의 드레인 전극은 상기 데이터 라인과 이격되어 배치되고, 상기 제2 데이터 라인은 모든 영역에서 상기 게이트 라인과 중첩되는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 제2 데이터 라인은 상기 게이트 라인과 평행하게 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제1항에 있어서,
    상기 드레인 전극은 상기 제2 데이터 라인과 평행하게 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제1항에 있어서,
    상기 제2 데이터 라인은 상기 게이트 라인과 평행한 제1 부분 및, 상기 제1 데이터 라인과 평행하도록 절곡된 제2 부분을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제4항에 있어서,
    상기 드레인 전극은 상기 제2 데이터 라인과 평행하게 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제4항에 있어서,
    상기 드레인 전극은 상기 제1 데이터 라인 및 제2 데이터 라인과 평행하게 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 게이트 라인의 선폭은 상기 기판의 신축율에 따라 조절되는 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 기판 상에 형성된 제1 스토리지 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  9. 제8항에 있어서,
    상기 제1 스토리지 전극은 상기 게이트 라인과 이격된 채, 평행하게 배치되는 것을 특징으로 하는 박막 트랜지스터 기판.
  10. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 드레인 전극과, 콘택홀을 통하여 연결되는 화소 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  11. 제9항에 있어서,
    상기 드레인 전극과 전기적으로 연결되며, 상기 제1 스토리지 전극의 상부에 형성되는 제2 스토리지 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  12. 제11항에 있어서,
    상기 제2 스토리지 전극과, 콘택홀을 통하여 연결되는 화소 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  13. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 기판은 플렉서블(flexible) 기판인 것을 특징으로 하는 박막 트랜지스터 기판.
  14. 제13항에 있어서,
    상기 기판은 플라스틱으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 기판.
  15. 제1항 내지 제6항 중 어느 한 항에 따른 박막 트랜지스터 기판을 포함하는 디스플레이 장치.
  16. 기판 상에 형성된 게이트 라인;
    상기 게이트 라인과 절연되어 형성된 데이터 라인 및
    상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성되고, 상기 게이트 라인의 선폭은 상기 데이터 라인의 선폭 보다 크게 형성되는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판으로서,
    상기 데이터 라인은 상기 게이트 라인과 절연되어 교차하며, 서로 평행하게 배치된 한 쌍의 제1 데이터 라인과, 상기 한 쌍의 제1 데이터 라인과 전기적으로 연결되는 제2 데이터 라인을 포함하며, 상기 박막 트랜지스터의 드레인 전극은 상기 데이터 라인과 이격되어 배치되고, 상기 제2 데이터 라인은 모든 영역에서 상기 게이트 라인과 중첩되는 것을 특징으로 하는 박막 트랜지스터 기판.
  17. 제16항에 있어서,
    상기 드레인 전극은 상기 한 쌍의 제1 데이터 라인 및 제2 데이터 라인과 평행하게 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  18. 제16항 또는 제17항에 있어서,
    상기 게이트 라인의 선폭은 상기 기판의 신축율에 따라 조절되는 것을 특징으로 하는 박막 트랜지스터 기판.
  19. 제16항 또는 제17항에 있어서,
    상기 기판 상에 형성된 제1 스토리지 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  20. 제19항에 있어서,
    상기 제1 스토리지 전극은 상기 게이트 라인과 이격된 채, 평행하게 배치되는 것을 특징으로 하는 박막 트랜지스터 기판.
  21. 제16항 또는 제17항에 있어서,
    상기 드레인 전극과, 콘택홀을 통하여 연결되는 화소 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  22. 제19항에 있어서,
    상기 드레인 전극과 전기적으로 연결되며, 상기 제1 스토리지 전극의 상부에 형성되는 제2 스토리지 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  23. 제22항에 있어서,
    상기 제2 스토리지 전극과, 콘택홀을 통하여 연결되는 화소 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  24. 제16항 또는 제17항에 있어서,
    상기 기판은 플렉서블(flexible) 기판인 것을 특징으로 하는 박막 트랜지스터 기판.
  25. 제24항에 있어서,
    상기 기판은 플라스틱으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 기판.
  26. 제16항 또는 제17항에 따른 박막 트랜지스터 기판을 포함하는 디스플레이 장치.
  27. 디스플레이 장치의 박막 트랜지스터 기판의 제조 방법에 있어서,
    (a) 기판 상에 게이트 라인을 형성하는 단계;
    (b) 상기 게이트 라인과 절연되어 교차하는 제1 데이터 라인과, 상기 제1 데이터 라인과 교차하며, 그 일단이 상기 제1 데이터 라인과 전기적으로 연결되는 제2 데이터 라인을 형성하는 단계 및
    (c) 드레인 전극을 상기 데이터 라인과 이격되어 배치하는 단계를 포함하되, 상기 게이트 라인의 선폭은 상기 데이터 라인의 선폭 보다 크게 형성되고, 상기 제2 데이터 라인은 모든 영역에서 상기 게이트 라인과 중첩되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  28. 제27항에 있어서,
    상기 제2 데이터 라인은 상기 게이트 라인과 평행하게 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  29. 제27항에 있어서,
    상기 드레인 전극은 상기 제2 데이터 라인과 평행하게 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  30. 제27항에 있어서,
    상기 제2 데이터 라인은 상기 게이트 라인과 평행한 제1 부분 및, 상기 제1 데이터 라인과 평행하도록 절곡된 제2 부분을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  31. 제30항에 있어서,
    상기 드레인 전극은 상기 제2 데이터 라인과 평행하게 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  32. 제27항에 있어서,
    상기 드레인 전극은 상기 제1 데이터 라인 및 제2 데이터 라인과 평행하게 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  33. 디스플레이 장치의 박막 트랜지스터 기판의 제조 방법에 있어서,
    (a) 기판 상에 게이트 라인을 형성하는 단계;
    (b) 상기 게이트 라인과 절연되어 교차하며, 서로 평행하게 배치된 한 쌍의 제1 데이터 라인과, 상기 한 쌍의 제1 데이터 라인과 전기적으로 연결되는 제2 데이터 라인을 형성하는 단계 및
    (c) 드레인 전극을 상기 데이터 라인과 이격되어 배치하는 단계를 포함하되, 상기 게이트 라인의 선폭은 상기 데이터 라인의 선폭 보다 크게 형성되고, 상기 제2 데이터 라인은 모든 영역에서 상기 게이트 라인과 중첩되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  34. 제33항에 있어서,
    상기 드레인 전극은 상기 한 쌍의 제1 데이터 라인 및 제2 데이터 라인과 평행하게 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
KR1020050066864A 2005-07-22 2005-07-22 박막 트랜지스터 기판 및 그 제조방법 KR101138429B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050066864A KR101138429B1 (ko) 2005-07-22 2005-07-22 박막 트랜지스터 기판 및 그 제조방법
US11/355,765 US20070018168A1 (en) 2005-07-22 2006-02-16 Thin film transistor substrate, display device, and method of fabricating the same
CNA2006100653732A CN1901204A (zh) 2005-07-22 2006-03-23 薄膜晶体管基底、显示装置及其制造方法
JP2006144575A JP2007036196A (ja) 2005-07-22 2006-05-24 薄膜トランジスター基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050066864A KR101138429B1 (ko) 2005-07-22 2005-07-22 박막 트랜지스터 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070012054A KR20070012054A (ko) 2007-01-25
KR101138429B1 true KR101138429B1 (ko) 2012-04-26

Family

ID=37657015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050066864A KR101138429B1 (ko) 2005-07-22 2005-07-22 박막 트랜지스터 기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US20070018168A1 (ko)
JP (1) JP2007036196A (ko)
KR (1) KR101138429B1 (ko)
CN (1) CN1901204A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070059668A (ko) * 2005-12-07 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
CN102402090B (zh) * 2011-12-05 2014-05-14 深圳市华星光电技术有限公司 一种阵列基板及液晶显示装置、阵列基板的制造方法
KR102026927B1 (ko) * 2012-12-24 2019-10-01 엘지디스플레이 주식회사 구동부를 포함하는 표시장치
CN103474329A (zh) 2013-09-22 2013-12-25 京东方科技集团股份有限公司 一种膜层图案的制作方法
TWI581436B (zh) * 2014-06-16 2017-05-01 元太科技工業股份有限公司 基板結構及其製作方法
CN104516133B (zh) * 2015-01-27 2017-12-29 深圳市华星光电技术有限公司 阵列基板及该阵列基板的断线修补方法
KR102542186B1 (ko) * 2016-04-04 2023-06-13 삼성디스플레이 주식회사 표시 장치
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075413A (ko) * 1998-03-20 1999-10-15 윤종용 쌍 박막 트랜지스터를 적용한 액정 표시 장치용 박막 트랜지스터 기판
KR20020017992A (ko) * 2000-08-28 2002-03-07 마찌다 가쯔히꼬 액티브 매트릭스 기판, 그 제조방법 및 표시장치
KR20040107741A (ko) * 2003-06-12 2004-12-23 삼성전자주식회사 액정표시장치 및 그 리페어 방법
KR20050003739A (ko) * 2003-07-04 2005-01-12 김재훈 액정표시장치 및 이의 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368523A (en) * 1979-12-20 1983-01-11 Tokyo Shibaura Denki Kabushiki Kaisha Liquid crystal display device having redundant pairs of address buses
FR2585167B1 (fr) * 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPH03245126A (ja) * 1990-02-23 1991-10-31 Hitachi Ltd 薄膜トランジスタパネル
US5715025A (en) * 1993-02-22 1998-02-03 Goldstar Co., Ltd. Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode
WO1995002847A1 (fr) * 1993-07-13 1995-01-26 Kabushiki Kaisha Toshiba Dispositif d'affichage a matrice active
KR0139319B1 (ko) * 1994-11-14 1998-06-15 김광호 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치
JPH1039333A (ja) * 1996-07-19 1998-02-13 Sharp Corp アクティブマトリクス型表示装置およびその欠陥修正方法
JPH11288000A (ja) * 1998-04-06 1999-10-19 Hitachi Ltd 液晶表示装置
KR100289538B1 (ko) * 1998-05-20 2001-06-01 김순택 박막트랜지스터 액정표시소자의 배선 레이아웃
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100370800B1 (ko) * 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
JP2003186035A (ja) * 2001-12-19 2003-07-03 Hitachi Ltd 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075413A (ko) * 1998-03-20 1999-10-15 윤종용 쌍 박막 트랜지스터를 적용한 액정 표시 장치용 박막 트랜지스터 기판
KR20020017992A (ko) * 2000-08-28 2002-03-07 마찌다 가쯔히꼬 액티브 매트릭스 기판, 그 제조방법 및 표시장치
KR20040107741A (ko) * 2003-06-12 2004-12-23 삼성전자주식회사 액정표시장치 및 그 리페어 방법
KR20050003739A (ko) * 2003-07-04 2005-01-12 김재훈 액정표시장치 및 이의 제조방법

Also Published As

Publication number Publication date
CN1901204A (zh) 2007-01-24
US20070018168A1 (en) 2007-01-25
KR20070012054A (ko) 2007-01-25
JP2007036196A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
KR101138429B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
US9786687B2 (en) Semiconductor device and manufacturing method thereof
US7864254B2 (en) Electrostatic discharge protection element comprising top gate thin film transistors with an auxiliary electrode between an organic insulating layer and a gate electrode
KR100923056B1 (ko) 표시 장치 및 이의 제조방법
KR100869653B1 (ko) 액정 표시 장치
US6855957B1 (en) Semiconductor device and manufacturing method thereof
US7843545B2 (en) Liquid crystal display comprising a first dummy pattern formed alternately and apart from a second dummy pattern and method of manufacturing the same
US20060275950A1 (en) Method of manufacturing a flexible display device
JP5102878B2 (ja) 表示装置用基板及び表示装置
US20070004103A1 (en) Thin film transistor array panel and manufacturing method thereof
US20170102578A1 (en) Liquid crystal display device and method of manufacturing the same
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
US20120206684A1 (en) Liquid crystal display and manufacturing method thereof
US20060221291A1 (en) Display device and manufacturing method thereof with an improved seal between the panels
US20070031642A1 (en) Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same
US20140306216A1 (en) Thin film transistor array panel and manufacturing method thereof
JP2008070874A (ja) 可撓性表示装置の製造装置及び製造方法
KR20090049542A (ko) 박막트랜지스터 어레이 기판의 제조 방법 및 표시장치
JP5706838B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル
US20060223210A1 (en) Method of manufacturing a thin film transistor array panel
US20130075736A1 (en) Thin film transistor array panel and manufacturing method thereof
US8058653B2 (en) Thin film transistor array panel
KR20070011752A (ko) 플렉서블 디스플레이 장치 및 그 제조방법
KR20050035661A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20060066326A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8