CN110620154A - 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板、显示面板及装置 Download PDF

Info

Publication number
CN110620154A
CN110620154A CN201910778034.6A CN201910778034A CN110620154A CN 110620154 A CN110620154 A CN 110620154A CN 201910778034 A CN201910778034 A CN 201910778034A CN 110620154 A CN110620154 A CN 110620154A
Authority
CN
China
Prior art keywords
active layer
source
substrate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910778034.6A
Other languages
English (en)
Inventor
陈川
陈鹏宇
马涛
杨成绍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910778034.6A priority Critical patent/CN110620154A/zh
Publication of CN110620154A publication Critical patent/CN110620154A/zh
Priority to US16/937,700 priority patent/US11245015B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明涉及显示技术领域，公开一种薄膜晶体管及其制备方法、阵列基板、显示面板及装置。其中，薄膜晶体管包括衬底基板和依次层叠在衬底基板上的有源层和源漏电极；源漏电极中的源电极在衬底基板上的投影与有源层的部分边缘在衬底基板上的投影重叠。上述薄膜晶体管中，有源层接收光照的面积较小，可有效降低空穴的产生，减小光照条件下光生载流子的浓度，进而，可以避免在高温光照环境下工作的TFT出现空穴俘获几率增加、阈值电压下降等缺陷态，改善TFT器件在高温光照环境下的性能。当上述薄膜晶体管应用于显示面板中时，可以提高显示产品在高温环境下的工作性能，增强显示产品的可靠性。

Description

薄膜晶体管及其制备方法、阵列基板、显示面板及装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板、显示面板及装置。
背景技术
近年来，随着显示面板产能的扩大，消费市场又增长缓慢，因此寻找新的快速增长的应用领域成为各大厂商的迫切需求。而随着汽车市场的快速发展及车联网时代的来临，车载显示领域显然已成为继手机、平板市场之后的第三大中小尺寸面板应用市场。
考虑到工作环境，车载显示器必须能够承受－30℃～+85℃的高低温差；而长期高温环境下工作会增加TFT的空穴俘获几率，使器件阈值电压(Vth)下降，这就会导致数据线(Data)线流向像素电极的漏电流增大，出现纵向串扰。
发明内容
本发明公开了一种薄膜晶体管及其制备方法、阵列基板、显示面板及装置，目的是改善高温工作环境下薄膜晶体管的工作性能。
为达到上述目的，本发明提供以下技术方案：
一种薄膜晶体管，包括衬底基板和依次层叠在所述衬底基板上的有源层和源漏电极；所述源漏电极中的源电极在衬底基板上的投影与所述有源层的部分边缘在衬底基板上的投影重叠。
上述薄膜晶体管，其源漏金属层中源电极的正投影与有源层的部分边缘的正投影重叠，即源电极的正投影覆盖了有源层的部分边缘的正投影，使得有源层接收光照的面积减小了，从而可有效降低空穴的产生，减小光照条件下光生载流子的浓度，进而，可以避免在高温光照环境下工作的TFT出现空穴俘获几率增加、阈值电压下降等缺陷态，改善TFT器件在高温光照环境下的性能。当上述薄膜晶体管应用于显示面板中时，可以提高显示产品在高温环境下的工作性能，增强显示产品的可靠性。
可选的，所述源电极包覆所述有源层的部分边缘。
可选的，所述源电极呈U形，所述有源层呈方形；
所述有源层的部分边缘包括三个边缘；所述源电极包覆所述有源层的所述三个边缘。
可选的，所述源电极的两个端面在衬底基板上的投影与所述有源层中除了所述三个边缘外的第四个边缘在衬底基板上的投影部分重合。
可选的，所述源电极呈L形，所述有源层呈方形；
所述有源层的部分边缘包括两个边缘；所述源电极包覆所述有源层的所述两个边缘。
可选的，所述源漏电极中的漏电极呈条状，且一端插设在所述源电极所包围的区域内。
可选的，所述有源层包括依次层叠的半导体层和欧姆接触层，所述欧姆接触层的图案与所述源漏电极的图案为相似图案；
所述源漏电极的源电极和漏电极之间具有沟道区域；所述欧姆接触层朝向所述沟道区域一侧的边缘在衬底基板上的投影与所述源漏电极朝向所述沟道区域一侧的边缘在衬底基板上的投影至少部分重合。
一种阵列基板，包括上述任一项所述的薄膜晶体管。
一种显示面板，包括上述的阵列基板。
一种显示装置，包括上述的显示面板。
可选的，所述显示装置为车载显示装置。
一种薄膜晶体管的制备方法，包括以下步骤：
在衬底基板上形成有源层；
在所述有源层上制备金属层，通过构图工艺形成源漏电极的图案，所述源漏电极中的源电极在衬底基板上的投影与所述有源层的部分边缘在衬底基板上的投影重叠。
可选的，所述在衬底基板上形成有源层，具体包括：
在所述衬底基板上依次制备半导体层和欧姆接触层；
通过构图工艺形成所述欧姆接触层的图案，所述欧姆接触层的图案与所述源漏电极的图案为相似图案；所述源漏电极的源电极和漏电极之间具有沟道区域，所述欧姆接触层朝向所述沟道区域一侧的边缘在衬底基板上的投影与所述源漏电极朝向所述沟道区域一侧的边缘在衬底基板上的投影至少部分重合。
附图说明
图1为本发明实施例提供的一种薄膜晶体管的结构示意图；
图2为图1中的薄膜晶体管沿B1-B2截面的结构示意图；
图3为本发明另一实施例提供的一种薄膜晶体管的结构示意图；
图4为常规TFT和本发明实施例改进后TFT在光照条件下的关态电流(P-Ioff)随温度的变化曲线对比示意图；
图5为本发明实施例提供的一种薄膜晶体管的制备方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1至图3所示，本发明实施例提供了一种薄膜晶体管，包括衬底基板1和依次层叠在所述衬底基板1上的有源层2和源漏电极3；所述源漏电极3中的源电极31在衬底基板1上的投影与所述有源层2的部分边缘在衬底基板1上的投影重叠，如图2中虚线框A1区域所示。具体的，上述有源层2的部分边缘的投影可以是位于源电极31的投影图案之内(如图2中虚线框A1区域所示)，也可以是与源电极31的边缘投影对齐。
上述薄膜晶体管(TFT)中，源漏金属层中源电极31的正投影与有源层2的部分边缘的正投影重叠，即源电极31的正投影覆盖了有源层2的部分边缘的正投影，如图2中虚线框A1区域所示，使得有源层2接收光照的面积减小了，从而可有效降低空穴的产生，减小光照条件下光生载流子的浓度，进而，可以避免TFT在高温光照环境下工作出现空穴俘获几率增加、阈值电压下降等缺陷态，改善TFT器件在高温光照环境下的性能。进而，当上述薄膜晶体管应用于显示面板中时，可以提高显示产品在高温环境下的工作性能，增强显示产品的可靠性。
具体的，薄膜晶体管应用于显示装置中时，有源层接受的光照一般来自于显示装置内部的背光、有机发光单元的辐射光，以及外部光线进入显示装置内部产生的折射光等。
如图2所示，一种具体的实施例中，本发明中，TFT的源电极31可以直接包覆有源层2中与该源电极31的投影重叠的部分边缘，如图2中虚线框A1区域所示，‘包覆边缘’，即将与边缘邻近的上表面和侧面均覆盖，这样，可以尽可能降低有源层2可接收光照的面积。
示例性的，如图1所示，所述源电极31呈U形，所述有源层2呈方形，所述源电极31与所述有源层2的三个边缘相交叠，且所述源电极31包覆有源层2的这三个边缘，漏电极32呈条状，且一端插入所述源电极31的U形结构所包围的区域内。上述设置，使得有源层2的三个外侧边缘被源电极31金属所覆盖，降低了有源层2接收光照的面积，可以有效改善TFT器件在高温光照环境下的性能。
示例性的，所述源电极31两端的端面在衬底基板1上的投影与所述有源层2中除了上述三个边缘外的第四个边缘20在衬底基板1上的投影部分重合。需要说明的是，本发明实施例中所涉及到的‘投影相重合’，在实际制作过程中是允许有一定误差的，例如，如图1所示，有源层2在下层，实际制作过程中，有源层2的第四个边缘可以稍稍超出源电极31的两个端面。
示例性的，如图3所示，所述源电极31呈L形，所述有源层2呈方形，所述源电极31与所述有源层2的两个边缘相交叠，且所述源电极31包覆有源层的这两个边缘，漏电极32呈条状，且一端插入所述源电极31的L形结构所包围的区域内。上述设置，使得有源层2的两个外侧边缘被源电极31金属所覆盖，降低了有源层2接收光照的面积，可以有效改善TFT器件在高温光照环境下的性能。
如图2所示，一种具体的实施例中，本发明中，所述有源层2可以包括依次层叠的半导体层21和欧姆接触层22，所述欧姆接触层22的图案与所述源漏电极3的图案为相似图案；所述源漏电极3的源电极31和漏电极32之间具有沟道区域4，相应地，所述欧姆接触层22具有与沟道区域4对应的镂空区域；具体的，所述欧姆接触层22朝向所述沟道区域4一侧(内侧)的边缘在衬底基板1上的投影与所述源漏电极3朝向所述沟道区域4(内侧镂空区域)一侧的边缘在衬底基板1上的投影至少部分重合，如图2中虚线框A2区域所示。需要说明的是，本发明实施例中所涉及到的‘投影相重合’，在实际制作过程中是允许有一定误差的，例如，欧姆接触层22在下层，实际制作过程中，欧姆接触层22的内侧边缘可以稍稍超出源漏电极3的内侧边缘。
本发明实施例提供的薄膜晶体管，有源层2中的欧姆接触层22在沟道区域4的边缘与源漏电极3在沟道区域4的边缘至少部分重合，如图2中虚线框A2区域所示，即欧姆接触层22在沟道区域4内余留部分(Tail)的面积减小了，欧姆接触层22可接收光照的面积降低了，从而，可以进一步地避免TFT在高温光照环境下工作出现空穴俘获几率增加、阈值电压下降等缺陷态，改善TFT器件在高温光照环境下的性能。
具体的，欧姆接触层可以通过对半导体进行掺杂获得。
进一步的，如图1至图3所示，本发明实施例提供的薄膜晶体管还包括栅极层5和栅极绝缘层6等常规结构，在此不一一赘述。
具体的，本发明还对于上述实施例提供的TFT进行了性能测试，具体的，本发明中对于常规的TFT和本发明实施例提供的改进后的TFT分别在光照条件下的关态电流(P-Ioff)随温度的变化情况进行了测试，并获得了图4所示的光照条件下TFT的关态电流(P-Ioff)随温度的变化曲线对比示意图；如图4所示，对比图4中的两条曲线情况可以看出，相对于现有技术中常规的TFT，本发明实施例提供的改进后的TFT在光照下的关态电流(P-Ioff)大大降低了，并且，本发明实施例提供的改进后的TFT在光照下的关态电流(P-Ioff)随温度的变化很小，在65℃高温下关态电流(P-Ioff)仅为2pA左右，直至85℃高温下关态电流(P-Ioff)也不到4pA，性能非常好，能够有效避免在高温环境下出现缺陷态而导致显示面板串扰的问题。而现有技术中常规的TFT，在25℃常温条件下关态电流(P-Ioff)已是6pA左右，到达80℃高温下关态电流(P-Ioff)更是将达到20pA左右，很容易导致显示面板出现纵向串扰，无法正常工作。
本发明实施例还提供一种阵列基板，该阵列基板包括上述任一项所述的薄膜晶体管。具体的，阵列基板中具有阵列排布的多个薄膜晶体管，每个薄膜晶体管用于控制对应像素的显示开关。
本发明实施例还提供一种显示面板，该显示装置包括上述的阵列基板。
本发明实施例还提供一种显示装置，该显示装置包括上述的显示面板。
示例性的，本发明实施例提供的显示装置可以为车载显示装置。当然，该显示装置也可以为其它高温工作环境下的显示产品。
本发明的显示装置中，通过变更薄膜晶体管(TFT开关)中有源层(硅岛)与源漏电极的设计，解决了显示装置在长期高温环境工作后缺陷态增加、产生纵向串扰的问题，增强了产品的特性能力，提高了产品寿命。
另外，基于本发明实施例提供的薄膜晶体管，本发明实施例还提供一种薄膜晶体管的制备方法，如图5所示，该方法包括以下步骤：
步骤101，在衬底基板上形成有源层；
步骤102，在所述有源层上制备金属层，通过构图工艺形成源漏电极的图案，所述源漏电极中的源电极在衬底基板上的投影与所述有源层的部分边缘在衬底基板上的投影重叠。
通过上述制备方法获得的薄膜晶体管，其源漏金属层中源电极的正投影与有源层的部分边缘的正投影重叠，即源电极的正投影覆盖了有源层的部分边缘的正投影，使得有源层接收光照的面积减小了，从而可有效降低空穴的产生，减小光照条件下光生载流子的浓度，进而，可以避免在高温光照环境下工作的TFT出现空穴俘获几率增加、阈值电压下降等缺陷态，改善TFT器件在高温光照环境下的性能。当上述薄膜晶体管应用于显示面板中时，可以提高显示产品在高温环境下的工作性能，增强显示产品的可靠性。
示例性的，步骤101中，可以将有源层的掩膜板(Active Mask)设计进行变更，以适当减小显示面板中显示区(AA区)的有源层(硅岛)的面积，进而使得源电极的投影能够覆盖有源层边缘，从而实现减小有源层光照面积的目的。
示例性的，步骤102中，可以通过变更源漏电极层的掩膜板(SD Mask)使其与有源层(Active)相匹配，进而使得源电极的图案能够搭接并覆盖有源层(硅岛)的边缘。
示例性的，步骤101中，所述在衬底基板上形成有源层，具体包括：
步骤201，在所述衬底基板上依次制备半导体层和欧姆接触层；具体的，欧姆接触层可以通过对半导体进行掺杂获得；
步骤202，通过构图工艺形成所述欧姆接触层的图案，所述欧姆接触层的图案与所述源漏电极的图案为相似图案；所述源漏电极的源电极和漏电极之间具有沟道区域，所述欧姆接触层朝向所述沟道区域一侧的边缘在衬底基板上的投影与所述源漏电极朝向所述沟道区域一侧的边缘在衬底基板上的投影至少部分重合。
本发明实施例制备的薄膜晶体管，有源层中的欧姆接触层在沟道区域的边缘与源漏电极在沟道区域的边缘至少部分重合，即欧姆接触层在沟道区域内余留部分(Tail)的面积减小了，欧姆接触层可接收光照的面积降低了，从而，可以进一步地避免在高温光照环境下工作的TFT出现空穴俘获几率增加、阈值电压下降等缺陷态，改善TFT器件在高温光照环境下的性能。
示例性的，在步骤101之前，本发明实施例的制备方法还包括制备栅极金属层和栅极绝缘层等步骤，这些步骤与常规TFT制备流程相同，再次不再赘述。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种薄膜晶体管，其特征在于，包括衬底基板和依次层叠在所述衬底基板上的有源层和源漏电极；所述源漏电极中的源电极在衬底基板上的投影与所述有源层的部分边缘在衬底基板上的投影重叠。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述源电极包覆所述有源层的部分边缘。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述源电极呈U形，所述有源层呈方形；
所述有源层的部分边缘包括三个边缘；所述源电极包覆所述有源层的所述三个边缘。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述源电极的两个端面在衬底基板上的投影与所述有源层中除了所述三个边缘外的第四个边缘在衬底基板上的投影部分重合。
5.如权利要求2所述的薄膜晶体管，其特征在于，所述源电极呈L形，所述有源层呈方形；
所述有源层的部分边缘包括两个边缘；所述源电极包覆所述有源层的所述两个边缘。
6.如权利要求3至5任一项所述的薄膜晶体管，其特征在于，所述源漏电极中的漏电极呈条状，且一端插设在所述源电极所包围的区域内。
7.如权利要求1-5任一项所述的薄膜晶体管，其特征在于，所述有源层包括依次层叠的半导体层和欧姆接触层，所述欧姆接触层的图案与所述源漏电极的图案为相似图案；
所述源漏电极的源电极和漏电极之间具有沟道区域；所述欧姆接触层朝向所述沟道区域一侧的边缘在衬底基板上的投影与所述源漏电极朝向所述沟道区域一侧的边缘在衬底基板上的投影至少部分重合。
8.一种阵列基板，其特征在于，包括如权利要求1-7任一项所述的薄膜晶体管。
9.一种显示面板，其特征在于，包括如权利要求8所述的阵列基板。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
11.如权利要求10所述的显示装置，其特征在于，所述显示装置为车载显示装置。
12.一种薄膜晶体管的制备方法，其特征在于，包括以下步骤：
在衬底基板上形成有源层；
在所述有源层上制备金属层，通过构图工艺形成源漏电极的图案，所述源漏电极中的源电极在衬底基板上的投影与所述有源层的部分边缘在衬底基板上的投影重叠。
13.如权利要求12所述的制备方法，其特征在于，所述在衬底基板上形成有源层，具体包括：
在所述衬底基板上依次制备半导体层和欧姆接触层；
通过构图工艺形成所述欧姆接触层的图案，所述欧姆接触层的图案与所述源漏电极的图案为相似图案；所述源漏电极的源电极和漏电极之间具有沟道区域，所述欧姆接触层朝向所述沟道区域一侧的边缘在衬底基板上的投影与所述源漏电极朝向所述沟道区域一侧的边缘在衬底基板上的投影至少部分重合。
CN201910778034.6A 2019-08-22 2019-08-22 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 Pending CN110620154A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910778034.6A CN110620154A (zh) 2019-08-22 2019-08-22 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
US16/937,700 US11245015B2 (en) 2019-08-22 2020-07-24 Thin film transistor, method for preparing the same, array substrate, display panel and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910778034.6A CN110620154A (zh) 2019-08-22 2019-08-22 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Publications (1)

Publication Number Publication Date
CN110620154A true CN110620154A (zh) 2019-12-27

Family

ID=68922416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910778034.6A Pending CN110620154A (zh) 2019-08-22 2019-08-22 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Country Status (2)

Country Link
US (1) US11245015B2 (zh)
CN (1) CN110620154A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040173795A1 (en) * 2003-03-04 2004-09-09 Seung-Hwan Moon Amorphous-silicon thin film transistor and shift resister having the same
US20080316384A1 (en) * 2007-06-20 2008-12-25 Samsung Electronics Co., Ltd Display substrate, method for manufacturing the same and display apparatus having the same
US20110095296A1 (en) * 2009-10-27 2011-04-28 Samsung Mobile Display Co. Ltd. Thin film transistor and organic light emitting display device having the same
CN103299431A (zh) * 2011-01-13 2013-09-11 夏普株式会社 半导体装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
KR0149311B1 (ko) * 1995-07-28 1998-10-15 김광호 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
KR100495794B1 (ko) * 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
KR100442489B1 (ko) * 2001-06-11 2004-07-30 엘지.필립스 엘시디 주식회사 액정표시소자
KR101048365B1 (ko) * 2004-09-09 2011-07-11 삼성전자주식회사 트랜지스터와 이를 갖는 표시장치
KR101138429B1 (ko) * 2005-07-22 2012-04-26 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20080028640A (ko) * 2006-09-27 2008-04-01 삼성전자주식회사 박막 트랜지스터 제조용 마스크, 이에 의해 제조된 박막트랜지스터 기판 및 이를 이용한 박막 트랜지스터 기판의제조방법
TWI322508B (en) * 2006-12-12 2010-03-21 Au Optronics Corp Thin film transistor structure
US8133773B2 (en) * 2007-10-17 2012-03-13 Au Optronics Corporation Apparatus and method for reducing photo leakage current for TFT LCD
KR101108178B1 (ko) * 2010-07-27 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터 센서 및 박막 트랜지스터 제조 방법
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI489191B (zh) * 2012-09-20 2015-06-21 Au Optronics Corp 畫素結構及薄膜電晶體
CN103412449B (zh) * 2013-07-23 2015-11-18 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
US9607996B2 (en) * 2013-11-18 2017-03-28 Sharp Kabushiki Kaisha Semiconductor device
WO2015075985A1 (ja) * 2013-11-25 2015-05-28 シャープ株式会社 半導体装置およびその書き込み方法
CN103943684B (zh) * 2014-03-26 2017-09-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105140300B (zh) * 2015-10-20 2019-01-18 重庆京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105428422B (zh) * 2016-01-05 2019-03-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板及显示装置
CN105895706A (zh) * 2016-07-01 2016-08-24 深圳市华星光电技术有限公司 薄膜晶体管及显示装置
JP6802653B2 (ja) * 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
CN106206746B (zh) * 2016-09-28 2020-07-24 京东方科技集团股份有限公司 薄膜晶体管、goa电路、显示基板和显示装置
CN106298962A (zh) * 2016-11-16 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN206348571U (zh) * 2017-01-10 2017-07-21 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN106992214B (zh) * 2017-04-25 2019-12-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN106886112B (zh) * 2017-04-27 2020-07-24 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN107424935A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN108878515B (zh) * 2017-05-12 2022-02-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN108493236B (zh) * 2018-03-22 2021-03-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
CN108987484A (zh) * 2018-07-27 2018-12-11 京东方科技集团股份有限公司 一种薄膜晶体管的制备方法和薄膜晶体管
WO2020142881A1 (zh) * 2019-01-07 2020-07-16 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置
CN110488548B (zh) * 2019-09-12 2022-04-05 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置
CN110571361B (zh) * 2019-09-17 2022-09-30 合肥鑫晟光电科技有限公司 有机发光显示面板及制作方法、显示装置
US20210098724A1 (en) * 2019-10-01 2021-04-01 Industry-University Cooperation Foundation Hanyang University Thin film transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040173795A1 (en) * 2003-03-04 2004-09-09 Seung-Hwan Moon Amorphous-silicon thin film transistor and shift resister having the same
US20080316384A1 (en) * 2007-06-20 2008-12-25 Samsung Electronics Co., Ltd Display substrate, method for manufacturing the same and display apparatus having the same
US20110095296A1 (en) * 2009-10-27 2011-04-28 Samsung Mobile Display Co. Ltd. Thin film transistor and organic light emitting display device having the same
CN103299431A (zh) * 2011-01-13 2013-09-11 夏普株式会社 半导体装置

Also Published As

Publication number Publication date
US20210057531A1 (en) 2021-02-25
US11245015B2 (en) 2022-02-08

Similar Documents

Publication Publication Date Title
US10211229B2 (en) Polysilicon thin film transistor and manufacturing method thereof, array substrate
US6958252B2 (en) Flat panel display device and method of manufacturing the same
CN110649043A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
US11264507B2 (en) Thin film transistor and method for manufacturing the same, array substrate and electronic device
CN108461538B (zh) 薄膜晶体管及其制备方法和控制方法、显示面板和装置
US11869976B2 (en) Thin film transistor and manufacturing method therefor, array substrate, and display device
CN110676253A (zh) 一种静电释放电路、阵列基板、显示面板及显示装置
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
US9349759B2 (en) Manufacturing method of low temperature poly-silicon TFT array substrate
CN111430381A (zh) 阵列基板、阵列基板的制作方法以及显示面板
CN105633136A (zh) 一种薄膜晶体管、其驱动方法、阵列基板及显示装置
US9768324B2 (en) Co-planar oxide semiconductor TFT substrate structure and manufacture method thereof
CN110620154A (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN113140637A (zh) 显示装置、阵列基板、薄膜晶体管及其制造方法
CN107195689B (zh) 一种薄膜晶体管及其制作方法、oled显示面板
US8815692B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN111863840B (zh) 一种显示基板的制作方法、显示基板和显示装置
CN111900210A (zh) 薄膜晶体管、显示基板及显示装置
CN109037232B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN108231869B (zh) 晶体管、显示基板、显示装置及其制造方法
CN114628529B (zh) 驱动背板及其制备方法、显示面板
US20240063233A1 (en) Array substrate, method for fabricating same, and display panel
US20080197413A1 (en) Thin film transistor and method of manufacturing the same
CN114883414B (zh) 显示背板、显示模组及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination