TWI489191B - 畫素結構及薄膜電晶體 - Google Patents

畫素結構及薄膜電晶體 Download PDF

Info

Publication number
TWI489191B
TWI489191B TW101134415A TW101134415A TWI489191B TW I489191 B TWI489191 B TW I489191B TW 101134415 A TW101134415 A TW 101134415A TW 101134415 A TW101134415 A TW 101134415A TW I489191 B TWI489191 B TW I489191B
Authority
TW
Taiwan
Prior art keywords
gate
semiconductor layer
thin film
film transistor
source
Prior art date
Application number
TW101134415A
Other languages
English (en)
Other versions
TW201413355A (zh
Inventor
Peng Bo Xi
Yu Chi Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW101134415A priority Critical patent/TWI489191B/zh
Priority to CN201510847930.5A priority patent/CN105261655B/zh
Priority to CN201210564587.XA priority patent/CN103227177B/zh
Priority to US13/858,090 priority patent/US8835929B2/en
Publication of TW201413355A publication Critical patent/TW201413355A/zh
Priority to US14/450,289 priority patent/US8987744B2/en
Application granted granted Critical
Publication of TWI489191B publication Critical patent/TWI489191B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Description

畫素結構及薄膜電晶體
本發明係關於一種畫素結構與薄膜電晶體，尤指一種具有電容補償結構的畫素結構與薄膜電晶體。
主動矩陣式(active matrix)顯示面板包括複數個呈矩陣排列的畫素結構所構成，且各畫素結構主要包括薄膜電晶體、顯示元件與儲存電容等元件。顯示面板的薄膜電晶體、顯示元件與儲存電容等元件之製作係將多層膜層包括例如導電層、半導體層與介電層等依序利用沉積、微影及蝕刻等製程加以形成。然而，由於微影製程無法避免地會具有對位誤差，因此實際製作出的元件之各膜層間的相對位置亦會產生一定的偏差。特別是對於大尺寸顯示面板而言，由於光罩的尺寸小於基板的尺寸，因此同一膜層的圖案必須經歷數次的微影製程才可定義出。在此狀況下，對於同一顯示面板而言，不同區域的畫素結構內的薄膜電晶體的特性或儲存電容值會因為對位誤差而不一致，而嚴重影響顯示品質。
本發明之目的之一在於提供一種具有電容補償結構的畫素結構與薄膜電晶體。
本發明之一實施例提供一種畫素結構，包括一第一薄膜電晶體、一第二薄膜電晶體與一儲存電容。第一薄膜電晶體具有一第一閘極、一第一源極、一第一汲極與一第一半導體層，且第一源極與第一汲極接觸第一半導體層。第二薄膜電晶體具有一第二閘極、一第二源極、一第二汲極與一第二半導體層，第二源極與第二汲極接觸第二半導體層，且第二閘極具有一第一側邊面對第一閘極，以及一第二側邊遠離第一閘極。第二閘極連接第一源極，第二半導體層具有一第一突出部與一第二突出部沿一第一方向分別突出於第二閘極之第一側邊與第二側邊，第一突出部之面積實質上小於第二突出部之面積，且第二半導體層不與第一半導體層接觸。儲存電容具有一上電極、一下電極與一夾設於上電極與下電極間之絕緣層。上電極由第二源極與部份第二半導體層所構成，下電極由部份第二閘極所構成，且絕緣層更設置於第一薄膜電晶體之第一閘極與第一半導體層之間以及設置於第二薄膜電晶體之第二閘極與第二半導體層之間。
本發明之另一實施例提供一種薄膜電晶體，包括一閘極、一電容補償結構、一半導體層、一介電層、一汲極，以及一源極。閘極設置於一基板上且連接至一閘極線。電容補償結構設置於基板上，且電容補償結構電性連接至閘極，其中電容補償結構具有一第一側邊面對閘極以及一第二側邊遠離閘極。半導體層設置於基板上且覆蓋部份閘極，其中半導體層至少延伸重疊於電容補償結構之第一側邊。介電層設置於基板上，且介電層具有一第一開口及一第二開口 分別暴露出位於閘極處之部份半導體層。汲極設置於基板上且經由第一開口接觸半導體層。源極設置於基板上且經由第二開口接觸半導體層。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第3圖。第1圖繪示了本發明之第一實施例之畫素結構的等效電路圖，第2圖繪示了第1圖之畫素結構的上視示意圖，而第3圖為第2圖之畫素結構沿剖線A-A’與B-B’所繪示的剖面示意圖。本發明之畫素結構係以自發光顯示面板例如有機電激發光顯示面板之畫素結構為較佳範例說明，但不以此為限。本發明之畫素結構亦可為其它類型的自發光顯示面板例如電漿顯示面板、場發射顯示面板或其它合適的顯示面板的畫素結構，或是非自發光顯示面板例如液晶顯示面板(例如：水平電場驅動的液晶顯示面板、垂直電場驅動的液晶顯示面板、光學補償彎曲(optically compensated bend,OCB)液晶顯示面板、膽固醇液晶顯示面板、藍相液晶顯示面板、或其它合適的液晶顯示面板)、電泳顯示面板、電濕潤顯示面板、或其它合適的顯示面板之畫素結構。但需注意的是，非自發光顯示面板就需要額外的背光模組提供光源給予非自發光顯示面板，而自發光顯示面板因會自發光就不需要此額外的光源。
如第1圖所示，本實施例之畫素結構10包括一第一薄膜電晶體T1、一第二薄膜電晶體T2以及一儲存電容Cst，設置於一基板1上。本實施例之畫素結構10係以一2T1C架構(兩個薄膜電晶體與一個儲存電容的架構)之畫素結構為範例，其中第一薄膜電晶體T1係作為開關薄膜電晶體，而第二薄膜電晶體T2係作為驅動薄膜電晶體，但不以此為限。在其它變化實施例中，畫素結構可為具有兩個以上的薄膜電晶體的架構例如4T2C架構、2T2C架構、5T1C架構、6T1C架構或其它架構。如第2圖與第3圖所示，第一薄膜電晶體T1具有第一閘極G1、第一源極S1、第一汲極D1與第一半導體層11，且第一源極S1與第一汲極D1接觸第一半導體層11。第二薄膜電晶體T2具有第二閘極G2、第二源極S2、第二汲極D2與第二半導體層12，且第二源極S2與第二汲極D2接觸第二半導體層12。此外，第二閘極G2具有第一側邊A1面對第一閘極G1，以及第二側邊A2遠離第一閘極G1。第二閘極G2連接第一源極S1，第二半導體層12具有第一突出部P1與第二突出部P2沿第一方向d1分別突出於第二閘極G2之第一側邊A1與第二側邊A2，其中第一突出部P1之面積實質上(substantially)小於第二突出部P2之面積，且第二半導體層12不與第一半導體層11接觸。另外，儲存電容Cst具有上電極14、下電極16與夾設於上電極14與下電極16間之絕緣層18，其中上電極14由第二源極S2與部份第二半導體層12所構成、下電極16由部份第二閘極G2所構成，而絕緣層18係作為電容介電層之用。由於上電極14的第二半導體層12較第二源極S2靠近下電極 16，因此儲存電容Cst的電容值主要係由上電極14的第二半導體層12與下電極16(第二閘極G2)的重疊面積所決定，而不是上電極14的第二源極S2與下電極16(第二閘極G2)的重疊面積。第一半導體層11與第二半導體層12的材料較佳可為氧化物半導體例如氧化銦鎵鋅(indium gallium zinc oxide,IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化銦錫(indium tin oxide,ITO)、氧化鈦(titanium oxide,TiO)、氧化鋅(zinc oxide,ZnO)、氧化銦(indium oxide,InO)、氧化鎵(gallium oxide,GaO)、或其它合適的材料，理由在於氧化物半導體的特性相較於一般半導體(例如：非晶矽、多晶矽等等)更接近導體特性，因此作為儲存電容Cst的上電極14可具有較佳的導電性。而本發明的第一半導體層11與第二半導體層12的材料較佳以氧化銦鎵鋅IGZO)為範例。另外，第一半導體層11與第二半導體層12的材料可不限於氧化物半導體。例如，第一半導體層11與第二半導體層12的材料亦可為例如非晶半導體、多晶半導體、微晶半導體、單晶半導體、奈米晶半導體、有機半導體、或其它合適的半導體材料、或上述半導體材料的組合。絕緣層18的材料可為各式無機絕緣材料、有機絕緣材料或有機/無機混合絕緣材料。此外，絕緣層18更設置於第一薄膜電晶體T1之第一閘極G1與第一半導體層11之間以及設置於第二薄膜電晶體T2之第二閘極G2與第二半導體層12之間，以作為閘極絕緣層之用。
在本實施例中，第一薄膜電晶體T1的第一半導體層11具有一 通道長度L與一通道寬度W，其中通道長度L是第一半導體層11在電流(或電子流)的流動方向上的長度，亦即第一半導體層11在第一源極S1與第一汲極D1之間的長度，而通道寬度W則是第一半導體層11在實質上垂直於通道長度L的方向上的寬度。另外，第二薄膜電晶體T2的第二半導體層12也可利用相同方式定義出通道長度與通道寬度的方向。在本實施例中，第一方向d1與通道寬度W的方向實質上平行。另外，第一薄膜電晶體T1之第一閘極G1係連接至一閘極線GL，第一汲極D1係連接至一資料線DL，且第二薄膜電晶體T2之第二汲極D2係連接至一電源線PL。另外，畫素結構10更包括一光電轉換元件EL例如有機發光二極體元件(如第1圖所示)與第二薄膜電晶體T2之第二源極S2連接。在本實施例中，第一閘極G1為矩形，其具有兩相對應的短邊與兩相對應的長邊，其中一個短邊係與閘極線GL連接，而另一個短邊則面對第二閘極G2。此外，第二薄膜電晶體T2的第二半導體層12的第一突出部P1係面對第一閘極G1的另一個短邊。也就是說，第一突出部P1最靠近第一閘極G1，而第二突出部P2則最遠離第一閘極G1。第一突出部P1具有第一長度L1與第一寬度W1，第二突出部P2具有第二長度L2與第二寬度W2。第一突出部P1之第一寬度W1實質上等於第二突出部P2之第二寬度W2，且第一突出部P1突出於第二閘極G2之第一側邊A1之第一長度L1實質上小於第二突出部P2突出於第二閘極G2之第二側邊A2之第二長度L2。第一突出部P1的第一長度L1較佳須大於第二半導體層12的對位誤差。舉例而言，在本實施例中，第一長度L1實質上介於1微米與5微米之間， 較佳實質上介於1微米與3微米之間，且更佳實質上為2微米。或者，第一長度L1實質上介於2微米與5微米之間，但不以此為限。另外，第二長度L2實質上介於1微米與5微米之間，但不以此為限，且第二長度L2實質上大於第一長度L1。另外，在垂直於第一方向d1的第二方向d2上，第二閘極G2係突出於第二半導體層12的兩相對側，且第二閘極G2突出於第二半導體層12的長度較佳係大於第二半導體層12的對位誤差。
在本實施例中，第一閘極G1、第二閘極G2與資料線DL係由同一層圖案化導電層例如第一金屬層(M1)所構成，第一源極S1、第一汲極D1、第二源極S2、第二汲極D2、閘極線GL與電源線PL係由另一層圖案化導電層例如第二金屬層(M2)所構成，但不以此為限。舉例而言，在其它變化實施例中，第一閘極G1、第二閘極G2、閘極線GL與電源線PL可由同一層圖案化導電層例如第一金屬層(M1)所構成，而第一源極S1、第一汲極D1、第二源極S2、第二汲極D2與資料線DL可由另一層圖案化導電層例如第二金屬層(M2)所構成。此外，第一薄膜電晶體T1、第二薄膜電晶體T2與儲存電容Cst皆更包括一介電層20，設置於第一薄膜電晶體T1之絕緣層18上、於第二薄膜電晶體T2之絕緣層18上以及於儲存電容Cst之絕緣層18上。介電層20會覆蓋第一半導體層11與第二半導體層12，用來避免第一半導體層11與第二半導體層12在蝕刻第一源極S1、第一汲極D1、第二源極S2、第二汲極D2時受損。介電層20的材料可為各式無機絕緣材料、有機絕緣材料或有機/無機混合絕緣 材料。介電層20具有複數個開口201,202,203,204,205,206,207。開口201,202分別暴露出第一薄膜電晶體T1之部份第一半導體層11，以使得第一源極S1與第一汲極D1分別經由開口201,202與第一半導體層11接觸；開口203,204分別暴露出第二薄膜電晶體T2之部份第二半導體層12與儲存電容Cst之部份第二半導體層12，以使得第二源極S2與第二汲極D2經由開口203,204與第二半導體層12接觸；開口205更貫穿絕緣層18而暴露出資料線DL，以使得第一汲極D1經由開口205與資料線DL接觸；開口206更貫穿絕緣層18而暴露部分第二閘極G2，以使得第一源極S1經由開口206與第二閘極G2接觸；以及開口207更貫穿絕緣層18而暴露出第一閘極G1，以使得閘極線GL經由開口207(第3圖未示)與第一閘極G1接觸。
如第1圖所示，在畫素結構10中，光電轉換元件EL的亮度主要係取決於流過第二薄膜電晶體T2的電流Id，而電流Id主要又取決於第二薄膜電晶體T2的第二閘極G2與第一薄膜電晶體T1的第一源極S1之間的壓差(Vgs)。因此，當儲存電容Cst的電容值(亦即第二閘極G2與第一源極S1之間的電容值)改變時，將會影響第二閘極G2與第一源極S1之間的壓差(Vgs)，進而再影響流過第二薄膜電晶體T2的電流Id，如此一來即會影響到光電轉換元件EL的亮度。換言之，為了使所有的光電轉換元件EL可提供一致具穩定的亮度，必須維持儲存電容Cst的電容值。在本實施例中，第二半導體層12的第一突出部P1與第二突出部P2係作為電容補償結構， 其沿第一方向d1分別突出於第二閘極G2之第一側邊A1與第二側邊A2，且第一突出部P1的第一長度L1與第二突出部P2的第二長度L2均大於第二半導體層12的對位誤差。藉此，即使第二半導體層12因為製程的對位誤差而在第一方向d1產生偏移，第二半導體層12與第二閘極G2的重疊面積仍可維持恆定。此外，在第二方向d2上，第二閘極G2係突出於第二半導體層12的兩相對側，且第二閘極G2突出於第二半導體層12的長度大於第二半導體層12的對位誤差。藉此，即使第二半導體層12因為製程的對位誤差而在第二方向d2產生偏移，第二半導體層12與第二閘極G2的重疊面積仍可維持恆定。此外，由於用來連接第二汲極D2與第二半導體層12的開口204係位於第二突出部P2的位置，因此第二突出部P2的第二長度L2較佳應大於開口204的尺寸。
請參考第4圖與第5圖。第4圖繪示了本發明之第二實施例之薄膜電晶體的上視示意圖，而第5圖為第4圖之薄膜電晶體沿剖線C-C’所繪示之剖面示意圖。如第4圖與第5圖所示，本實施例之薄膜電晶體40包括一閘極G、一電容補償結構Cp、一半導體層42、一介電層44(第4圖未示)、一汲極S、一源極D與一絕緣層46(第4圖未示)。閘極G設置於一基板4上且電性連接至一閘極線GL。絕緣層46設置於基板4上並覆蓋閘極G與資料線DL。電容補償結構Cp設置於基板4上，且電容補償結構Cp電性連接至閘極G，其中電容補償結構Cp具有一第一側邊A1面對閘極G以及一第二側邊A2遠離閘極G。半導體層42設置於基板4上且覆蓋部份閘極G， 其中半導體層42至少延伸重疊於電容補償結構Cp之第一側邊A1。介電層44設置於基板4上，且介電層44具有一第一開口441及一第二開口442分別暴露出位於閘極G處之部份半導體層42。汲極D設置於基板4上且經由第一開口441接觸半導體層42。源極S設置於基板4上且經由第二開口442接觸半導體層42。介電層44另具有一第三開口443貫穿絕緣層46並暴露出資料線DL，以及一第四開口444(第5圖未示)貫穿絕緣層46並暴露出閘極線GL，其中汲極D經由第三開口443與資料線DL接觸並電性連接，而閘極線GL則經由第四開口444與閘極G接觸並電性連接。在本實施例中，閘極G與資料線DL係由同一層圖案化導電層例如第一金屬層(M1)所構成，而閘極線GL、電容補償結構Cp、源極S與汲極D係由另一層圖案化導電層例如第二金屬層(M2)所構成，但不以此為限。舉例而言，在其它變化實施例中，閘極線GL與閘極G可由同一層圖案化導電層例如第一金屬層(M1)所構成，因此，此時第四開口444就可省略，而與電容補償結構Cp、源極S、汲極D與資料線DL可由另一層圖案化導電層例如第二金屬層(M2)所構成。半導體層42的材料可為例如氧化物半導體、非晶半導體、多晶半導體、微晶半導體、單晶半導體、奈米晶半導體、有機半導體、或其它合適的半導體材料、或上述半導體材料的組合。本發明的半導體層42的材料如上所述，且以氧化物半導體的氧化銦鎵鋅(IGZO)為較佳實施例。絕緣層46與介電層44的材料可為各式無機絕緣材料、有機絕緣材料或有機/無機混合絕緣材料。絕緣層46係作為閘極絕緣層。介電層44會覆蓋半導體層42，用來避免半導體層42在蝕刻源極S與汲極D時 受損。
在本實施例中，半導體層42延伸重疊於電容補償結構Cp之第一側邊A1，且源極S與電容補償結構Cp不重疊，但不以此為限。在其它變化實施例中，半導體層42可延伸至電容補償結構Cp之第二側邊A2或是突出於第二側邊A2，此時，源極S與電容補償結構Cp仍不重疊。此外，半導體層42重疊於電容補償結構Cp之第一側邊A1具有一重疊區X，其中重疊區X垂直投影於基板4上具有一長度L3與一寬度W3，且長度L3較佳須大於半導體層42的對位誤差。舉例而言，在本實施例中，長度L3實質上介於1微米至5微米之間，但不以此為限。半導體層42具有一通道長度L與一通道寬度W，其中通道長度L是半導體層42在電流(或電子流)的流動方向上的長度，亦即半導體層42在源極S與汲極D之間的長度，而通道寬度W則是半導體層42在實質上垂直於通道長度L的方向上的寬度。重疊區X的長度L3是實質上平行於半導體層42的通道長度L的方向上的長度。由於電容補償結構Cp與閘極線GL電性連接，且半導體層42與源極S電性連接，因此電容補償結構Cp與半導體層42所形成的電容值主要係由半導體層42與電容補償結構Cp的重疊區X的面積所決定。藉由上述配置，當製程的對位誤差而使半導體層42產生偏移時，半導體層42與電容補償結構Cp的重疊區X的面積仍可維持恆定，也就是說，閘極G與源極S之間的電容值(Cgs)可維持恆定，因此可使薄膜電晶體40具有穩定且一致的元件特性。
本實施例之薄膜電晶體並不以上述實施例為限。下文將依序介紹本發明之變化實施例之薄膜電晶體，且為了便於比較各實施例之相異處並簡化說明，在下文之變化實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。
請參考第6圖與第7圖。第6圖繪示了本發明之第二實施例之變化實施例的薄膜電晶體的上視示意圖，而第7圖為第6圖之薄膜電晶體沿剖線E-E’所繪示之剖面示意圖。如第6圖與第7圖所示，本實施例之薄膜電晶體60包括一閘極G、一電容補償結構Cp、一半導體層42、一介電層44(第6圖未示)、一汲極S、一源極D與一絕緣層46(第6圖未示)。電容補償結構Cp具有一第一延伸部E1，以及一連接至第一延伸部E1與閘極線GL之第一本體部B1(第7圖未示)，其中第一本體部B1與第一延伸部E1構成形狀約為L形，但不以此為限。其它實施例中，其它形狀亦可，例如：約曲線形、約F形、或其它合適的形狀。另外，源極S1具有一第二延伸部E2，以及一連接至第二延伸部E2之第二本體部B2(第7圖未示)，其中第二本體部B2約為矩形，而第二延伸部E2為L形，但不以此為限。第一延伸部E1實質上平行於第二延伸部E2。第一延伸部E1與第二延伸部E2垂直投影於基板4上具有一間隔(gap)g，其中間隔g係為實質上平行於半導體層42的通道長度L的方向上的長度，且間隔g實質上介於6微米與8微米之間，但不以此為限。在本實施例 中，閘極G、閘極線GL與電容補償結構Cp係由同一層圖案化導電層例如第一金屬層(M1)所構成，而資料線DL、源極S與汲極D係由另一層圖案化導電層例如第二金屬層(M2)所構成，但不以此為限。舉例而言，在其它變化實施例中，資料線DL與閘極G可由同一層圖案化導電層例如第一金屬層(M1)所構成，而與電容補償結構Cp、源極S、汲極D與閘極線GL可由另一層圖案化導電層例如第二金屬層(M2)所構成。
在本實施例中，電容補償結構Cp的第一側邊A1為第一延伸部E1面對閘極G的一側邊與電容補償結構Cp的第二側邊A2為遠離閘極G的另一側邊。半導體層42延伸重疊至於電容補償結構Cp之第一側邊A1，且源極S與電容補償結構Cp不重疊，但不以此為限。在其它變化實施例中，半導體層42可延伸至電容補償結構Cp之第二側邊A2或是突出於第二側邊A2，此時，源極S與電容補償結構Cp仍不重疊。此外，半導體層42重疊於電容補償結構Cp之第一延伸部E1的第一側邊A1具有一重疊區X，其中重疊區X垂直投影於基板4上具有一長度L3與一寬度W3，且長度L3較佳須大於半導體層42的對位誤差。重疊區X的長度L3為平行於半導體層42的通道長度L的方向上的長度。舉例而言，在本實施例中，長度L3實質上介於1微米至5微米之間，但不以此為限。
本發明之薄膜電晶體可以應用在各類型顯示面板的畫素結構或周邊電路，或其它各種需維持電容值恆定的電子元件中。
綜上所述，本發明之畫素結構與薄膜電晶體具有電容補償結構的設計，可以避免對位誤差所產生的圖案偏移對於電容值的影響，因此可使得電容值維持恆定而使得薄膜電晶體具有一致的元件特性，並且有效提供畫素結構的顯示品質。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧畫素結構
T1‧‧‧第一薄膜電晶體
T2‧‧‧第二薄膜電晶體
Cst‧‧‧儲存電容
1‧‧‧基板
G1‧‧‧第一閘極
S1‧‧‧第一源極
D1‧‧‧第一汲極
11‧‧‧第一半導體層
G2‧‧‧第二閘極
S2‧‧‧第二源極
D2‧‧‧第二汲極
12‧‧‧第二半導體層
A1‧‧‧第一側邊
A2‧‧‧第二側邊
P1‧‧‧第一突出部
P2‧‧‧第二突出部
14‧‧‧上電極
16‧‧‧下電極
18‧‧‧絕緣層
L‧‧‧通道長度
W‧‧‧通道寬度
GL‧‧‧閘極線
DL‧‧‧資料線
PL‧‧‧電源線
EL‧‧‧光電轉換元件
L1‧‧‧第一長度
W1‧‧‧第一寬度
L2‧‧‧第二長度
W2‧‧‧第二寬度
d1‧‧‧第一方向
d2‧‧‧第二方向
20‧‧‧介電層
201‧‧‧開口
202‧‧‧開口
203‧‧‧開口
204‧‧‧開口
205‧‧‧開口
206‧‧‧開口
207‧‧‧開口
Id‧‧‧電流
40‧‧‧薄膜電晶體
G‧‧‧閘極
Cp‧‧‧電容補償結構
42‧‧‧半導體層
44‧‧‧介電層
S‧‧‧汲極
D‧‧‧源極
46‧‧‧絕緣層
4‧‧‧基板
441‧‧‧第一開口
442‧‧‧第二開口
443‧‧‧第三開口
444‧‧‧第四開口
X‧‧‧重疊區
L3‧‧‧長度
W3‧‧‧寬度
60‧‧‧薄膜電晶體
E1‧‧‧第一延伸部
B1‧‧‧第一本體部
E2‧‧‧第二延伸部
B2‧‧‧第二本體部
g‧‧‧間隔
第1圖繪示了本發明之第一實施例之畫素結構的等效電路圖。
第2圖繪示了第1圖之畫素結構的上視示意圖。
第3圖為第2圖之畫素結構沿剖線A-A’與B-B’所繪示的剖面示意圖。
第4圖繪示了本發明之第二實施例之薄膜電晶體的上視示意圖。
第5圖為第4圖之薄膜電晶體沿剖線C-C’所繪示之剖面示意圖。
第6圖繪示了本發明之第二實施例之變化實施例的薄膜電晶體的上視示意圖。
第7圖為第6圖之薄膜電晶體沿剖線E-E’所繪示之剖面示意圖。
10‧‧‧畫素結構
T1‧‧‧第一薄膜電晶體
T2‧‧‧第二薄膜電晶體
Cst‧‧‧儲存電容
1‧‧‧基板
G1‧‧‧第一閘極
S1‧‧‧第一源極
D1‧‧‧第一汲極
11‧‧‧第一半導體層
G2‧‧‧第二閘極
S2‧‧‧第二源極
D2‧‧‧第二汲極
12‧‧‧第二半導體層
A1‧‧‧第一側邊
A2‧‧‧第二側邊
P1‧‧‧第一突出部
P2‧‧‧第二突出部
GL‧‧‧閘極線
L‧‧‧通道長度
W‧‧‧通道寬度
PL‧‧‧電源線
DL‧‧‧資料線
L1‧‧‧第一長度
W1‧‧‧第一寬度
L2‧‧‧第二長度
W2‧‧‧第二寬度
d1‧‧‧第一方向
d2‧‧‧第二方向
201‧‧‧開口
202‧‧‧開口
203‧‧‧開口
204‧‧‧開口
205‧‧‧開口
206‧‧‧開口
207‧‧‧開口

Claims (8)

  1. 一種畫素結構，包括：一第一薄膜電晶體，具有一第一閘極、一第一源極、一第一汲極與一第一半導體層，該第一源極與該第一汲極接觸該第一半導體層；一第二薄膜電晶體，具有一第二閘極、一第二源極、一第二汲極與一第二半導體層，該第二源極與該第二汲極接觸該第二半導體層，且該第二閘極具有一第一側邊面對該第一閘極，以及一第二側邊遠離該第一閘極，其中，該第二閘極連接該第一源極，該第二半導體層具有一第一突出部與一第二突出部沿一第一方向分別突出於該第二閘極之該第一側邊與該第二側邊，該第一突出部之面積實質上(substantially)小於該第二突出部之面積，且該第二半導體層不與該第一半導體層接觸；以及一儲存電容，具有一上電極、一下電極與一夾設於該上電極與該下電極間之絕緣層，其中，該上電極由該第二源極與部份該第二半導體層所構成，該下電極由部份該第二閘極所構成，且該絕緣層更設置於該第一薄膜電晶體之該第一閘極與該第一半導體層之間以及設置於該第二薄膜電晶體之該第二閘極與該第二半導體層之間。
  2. 如請求項1所述之畫素結構，其中該第一突出部具有一第一長度與一第一寬度，該第二突出部具有一第二長度與一第二寬度， 該第一突出部之該第一寬度實質上等於該第二突出部之該第二寬度，且該第一突出部突出於該第二閘極之該第一側邊之該第一長度實質上小於該第二突出部突出於該第二閘極之該第二側邊之該第二長度。
  3. 如請求項2所述之畫素結構，其中該第一長度實質上介於1微米與3微米之間，且該第二長度實質上介於1微米與5微米之間。
  4. 如請求項1所述之畫素結構，其中該第一薄膜電晶體、該第二薄膜電晶體與該儲存電容皆更包括一介電層，設置於該第一薄膜電晶體之該絕緣層上、於該第二薄膜電晶體之該絕緣層上以及於該儲存電容之該絕緣層上，其中，該介電層具有複數個開口，分別暴露出該第一薄膜電晶體之部份該第一半導體層、該第二薄膜電晶體之部份該第二半導體層與該儲存電容之部份該第二半導體層，以使得該第一源極與該第一汲極經由部分該等開口與該第一半導體層接觸以及使得該第二源極與該第二汲極經由部分該等開口與該第二半導體層接觸。
  5. 如請求項1所述之畫素結構，其中該第一薄膜電晶體之該第一閘極係連接至一閘極線，以及該第一汲極係連接至一資料線。
  6. 如請求項5所述之畫素結構，其中該第二薄膜電晶體之該第二汲極係連接至一電源線。
  7. 如請求項6所述之畫素結構，更包括一光電轉換元件，與該第二薄膜電晶體之該第二源極連接。
  8. 如請求項1所述之畫素結構，其中該第一半導體層與該第二半導體層之材料包括氧化物半導體。
TW101134415A 2012-09-20 2012-09-20 畫素結構及薄膜電晶體 TWI489191B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW101134415A TWI489191B (zh) 2012-09-20 2012-09-20 畫素結構及薄膜電晶體
CN201510847930.5A CN105261655B (zh) 2012-09-20 2012-12-21 薄膜晶体管
CN201210564587.XA CN103227177B (zh) 2012-09-20 2012-12-21 像素结构
US13/858,090 US8835929B2 (en) 2012-09-20 2013-04-07 Pixel structure and thin film transistor
US14/450,289 US8987744B2 (en) 2012-09-20 2014-08-04 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101134415A TWI489191B (zh) 2012-09-20 2012-09-20 畫素結構及薄膜電晶體

Publications (2)

Publication Number Publication Date
TW201413355A TW201413355A (zh) 2014-04-01
TWI489191B true TWI489191B (zh) 2015-06-21

Family

ID=48837555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134415A TWI489191B (zh) 2012-09-20 2012-09-20 畫素結構及薄膜電晶體

Country Status (3)

Country Link
US (2) US8835929B2 (zh)
CN (2) CN105261655B (zh)
TW (1) TWI489191B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975601B1 (en) 2013-11-25 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for electron beam lithography
US8969836B1 (en) 2013-11-26 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for electron beam lithography
US9690208B2 (en) 2013-12-10 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mirror array in digital pattern generator (DPG)
CN103715141B (zh) * 2013-12-27 2015-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法
US10833197B2 (en) * 2016-10-19 2020-11-10 Sharp Kabushiki Kaisha TFT substrate having compensation capacitance unit for change in capacitance formed between gate electrode and drain electrode
CN109326631B (zh) * 2018-09-30 2021-03-16 武汉天马微电子有限公司 显示面板和显示装置
TWI700683B (zh) 2018-12-06 2020-08-01 友達光電股份有限公司 畫素結構
CN112186359A (zh) * 2019-07-05 2021-01-05 群创光电股份有限公司 电子装置
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
KR20210059132A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
CN114914299A (zh) * 2022-05-11 2022-08-16 深圳市华星光电半导体显示技术有限公司 异形薄膜晶体管及阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113918A1 (en) * 2004-11-30 2006-06-01 Wintex Corporation Method of improving the stability of active matrix OLED displays driven by amorphous silicon thin-film transistors
TW200700868A (en) * 2005-06-29 2007-01-01 Mitsubishi Electric Corp Liquid crystal display panel and method of correcting pixel defect
US7883921B2 (en) * 2005-10-17 2011-02-08 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20110215319A1 (en) * 2008-12-26 2011-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179345A (en) 1989-12-13 1993-01-12 International Business Machines Corporation Method and apparatus for analog testing
JP2556253B2 (ja) * 1993-05-25 1996-11-20 日本電気株式会社 液晶表示装置
US5668650A (en) 1993-09-06 1997-09-16 Casio Computer Co., Ltd. Thin film transistor panel having an extended source electrode
KR100495794B1 (ko) 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
TWI226962B (en) * 2004-01-05 2005-01-21 Au Optronics Corp Liquid crystal display device with a capacitance-compensated structure
KR100661725B1 (ko) * 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2006337819A (ja) 2005-06-03 2006-12-14 Canon Inc 表示装置およびその駆動方法
US7408198B2 (en) * 2006-02-13 2008-08-05 Chunghwa Picture Tubes, Ltd. Thin film transistor, thin film transistor array and repairing method thereof
CN100492617C (zh) * 2007-05-09 2009-05-27 友达光电股份有限公司 像素结构的制作方法以及像素结构
CN101707211B (zh) 2009-01-09 2011-11-30 深超光电（深圳）有限公司 像素薄膜晶体管结构
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI412851B (zh) 2009-04-10 2013-10-21 Chunghwa Picture Tubes Ltd 畫素結構、薄膜電晶體陣列基板、顯示面板以及顯示裝置
TWI423310B (zh) * 2011-06-10 2014-01-11 Au Optronics Corp 畫素結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113918A1 (en) * 2004-11-30 2006-06-01 Wintex Corporation Method of improving the stability of active matrix OLED displays driven by amorphous silicon thin-film transistors
TW200700868A (en) * 2005-06-29 2007-01-01 Mitsubishi Electric Corp Liquid crystal display panel and method of correcting pixel defect
US7883921B2 (en) * 2005-10-17 2011-02-08 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20110215319A1 (en) * 2008-12-26 2011-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構

Also Published As

Publication number Publication date
CN105261655B (zh) 2018-03-09
CN103227177A (zh) 2013-07-31
US8987744B2 (en) 2015-03-24
US8835929B2 (en) 2014-09-16
US20140077211A1 (en) 2014-03-20
TW201413355A (zh) 2014-04-01
CN105261655A (zh) 2016-01-20
CN103227177B (zh) 2016-04-13
US20140339554A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
TWI489191B (zh) 畫素結構及薄膜電晶體
US10269879B2 (en) Display device having an auxiliary electrode
TWI418909B (zh) 平面顯示裝置和製造其之方法
KR20170124065A (ko) 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
US8294150B2 (en) Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device
US11195863B2 (en) Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
TW201639172A (zh) 畫素結構及顯示面板
US9269757B2 (en) Organic light emitting diode display device
US9673230B2 (en) Pixel array
KR20100049385A (ko) 유기전계 발광소자용 어레이 기판
KR20140022523A (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
KR20100008937A (ko) 유기전계발광표시장치
US8390751B2 (en) Display device and method of manufacturing the same
WO2019041954A1 (zh) 显示面板及其制备方法、显示装置
US9231041B2 (en) Organic light emitting diode display device and method of manufacturing the same
US20160329358A1 (en) Pixel structure
KR20150087617A (ko) 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
US10409126B2 (en) Thin film transistor unaffected by light and display apparatus having the same
US11450721B2 (en) Array substrate including pixel unit with switching transistor and driving transistor having different threshold voltages for improving display effect, and method of manufacturing the same
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
KR20100070729A (ko) 유기전계 발광소자용 어레이 기판
TWI566024B (zh) 薄膜電晶體
US20190259782A1 (en) Display device
KR20160003105A (ko) 디스플레이 디바이스 및 그 제조 방법