CN105261655B - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN105261655B
CN105261655B CN201510847930.5A CN201510847930A CN105261655B CN 105261655 B CN105261655 B CN 105261655B CN 201510847930 A CN201510847930 A CN 201510847930A CN 105261655 B CN105261655 B CN 105261655B
Authority
CN
China
Prior art keywords
semiconductor layer
grid
film transistor
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510847930.5A
Other languages
English (en)
Other versions
CN105261655A (zh
Inventor
奚鹏博
陈钰琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN105261655A publication Critical patent/CN105261655A/zh
Application granted granted Critical
Publication of CN105261655B publication Critical patent/CN105261655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

一种薄膜晶体管，包括：一栅极，设置于一基板上且连接至一栅极线；一电容补偿结构，设置于该基板上，且该电容补偿结构电性连接至该栅极，其特征在于，该电容补偿结构具有一第一侧边面对该栅极以及一第二侧边远离该栅极，该电容补偿结构具有一第一延伸部，以及一连接至该第一延伸部与该栅极线的第一本体部；一半导体层，设置于该基板上且覆盖部分该栅极，其中，该半导体层至少延伸重叠于该电容补偿结构的该第一侧边；一介电层，设置于该基板上，且该介电层具有一第一开口及一第二开口分别暴露出位于该栅极处的部分该半导体层；一漏极，设置于该基板上且经由该第一开口接触该半导体层；以及一源极，设置于该基板上且经由该第二开口接触该半导体层。

Description

薄膜晶体管
本申请为分案申请，其母案的申请号为：201210564587.X，申请日为：2012年12月21日，申请人为：友达光电股份有限公司，发明名称为：像素结构及薄膜晶体管。
技术领域
本发明关于一种像素结构与薄膜晶体管，尤指一种具有电容补偿结构的像素结构与薄膜晶体管。
背景技术
主动矩阵式(active matrix)显示面板包括多个个呈矩阵排列的像素结构所构成，且各像素结构主要包括薄膜晶体管、显示元件与储存电容等元件。显示面板的薄膜晶体管、显示元件与储存电容等元件的制作将多层膜层包括例如导电层、半导体层与介电层等依序利用沉积、光刻及蚀刻等工艺加以形成。然而，由于光刻工艺无法避免地会具有对位误差，因此实际制作出的元件的各膜层间的相对位置亦会产生一定的偏差。特别是对于大尺寸显示面板而言，由于光罩的尺寸小于基板的尺寸，因此同一膜层的图案必须经历数次的光刻工艺才可定义出。在此状况下，对于同一显示面板而言，不同区域的像素结构内的薄膜晶体管的特性或储存电容值会因为对位误差而不一致，而严重影响显示品质。
发明内容
本发明的目的之一在于提供一种具有电容补偿结构的像素结构与薄膜晶体管。
本发明的一实施例提供一种像素结构，包括一第一薄膜晶体管、一第二薄膜晶体管与一储存电容。第一薄膜晶体管具有一第一栅极、一第一源极、一第一漏极与一第一半导体层，且第一源极与第一漏极接触第一半导体层。第二薄膜晶体管具有一第二栅极、一第二源极、一第二漏极与一第二半导体层，第二源极与第二漏极接触第二半导体层，且第二栅极具有一第一侧边面对第一栅极，以及一第二侧边远离第一栅极。第二栅极连接第一源极，第二半导体层具有一第一突出部与一第二突出部沿一第一方向分别突出于第二栅极的第一侧边与第二侧边，第一突出部的面积实质上小于第二突出部的面积，且第二半导体层不与第一半导体层接触。储存电容具有一上电极、一下电极与一夹设于上电极与下电极间的绝缘层。上电极由第二源极与部分第二半导体层所构成，下电极由部分第二栅极所构成，且绝缘层更设置于第一薄膜晶体管的第一栅极与第一半导体层之间以及设置于第二薄膜晶体管的第二栅极与第二半导体层之间。
该第一突出部具有一第一长度与一第一宽度，该第二突出部具有一第二长度与一第二宽度，该第一突出部的该第一宽度实质上等于该第二突出部的该第二宽度，且该第一突出部突出于该第二栅极的该第一侧边的该第一长度实质上小于该第二突出部突出于该第二栅极的该第二侧边的该第二长度。
该第一长度实质上介于1微米与3微米之间，且该第二长度实质上介于1微米与5微米之间。
该第一薄膜晶体管、该第二薄膜晶体管与该储存电容皆还包括一介电层，设置于该第一薄膜晶体管的该绝缘层上、于该第二薄膜晶体管的该绝缘层上以及于该储存电容的该绝缘层上，其中，该介电层具有多个个开口，分别暴露出该第一薄膜晶体管的部分该第一半导体层、该第二薄膜晶体管的部分该第二半导体层与该储存电容的部分该第二半导体层，以使得该第一源极与该第一漏极经由部分该等开口与该第一半导体层接触以及使得该第二源极与该第二漏极经由部分该等开口与该第二半导体层接触。
该第一薄膜晶体管的该第一栅极连接至一栅极线，以及该第一漏极连接至一数据线。
该第二薄膜晶体管的该第二漏极连接至一电源线。
还包括一光电转换元件，与该第二薄膜晶体管的该第二源极连接。
该第一半导体层与该第二半导体层的材料包括氧化物半导体。本发明的另一实施例提供一种薄膜晶体管，包括一栅极、一电容补偿结构、一半导体层、一介电层、一漏极，以及一源极。栅极设置于一基板上且连接至一栅极线。电容补偿结构设置于基板上，且电容补偿结构电性连接至栅极，其中电容补偿结构具有一第一侧边面对栅极以及一第二侧边远离栅极。半导体层设置于基板上且覆盖部分栅极，其中半导体层至少延伸重叠于电容补偿结构的第一侧边。介电层设置于基板上，且介电层具有一第一开口及一第二开口分别暴露出位于栅极处的部分半导体层。漏极设置于基板上且经由第一开口接触半导体层。源极设置于基板上且经由第二开口接触半导体层。
该半导体层重叠于该电容补偿结构的该第一侧边具有一重叠区，该重叠区垂直投影于该基板上具有一长度与一宽度，该长度实质上介于1微米至5微米之间。
该电容补偿结构具有一第一延伸部，以及一连接至该第一延伸部与该栅极线的第一本体部。
该源极具有一第二延伸部，以及一连接至该第二延伸部的第二本体部。
该第一延伸部实质上平行于该第二延伸部，且该第一延伸部与该第二延伸部垂直投影于该基板上具有一间隔，其中该间隔实质上介于6微米与8微米之间。
该第一半导体层与该第二半导体层的材料包括氧化物半导体。
该源极与该电容补偿结构不重叠。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本发明的第一实施例的像素结构的等效电路图。
图2是图1的像素结构的上视示意图。
图3为图2的像素结构沿剖线A-A’与B-B’所绘示的剖面示意图。
图4是本发明的第二实施例的薄膜晶体管的上视示意图。
图5为图4的薄膜晶体管沿剖线C-C’所绘示的剖面示意图。
图6是本发明的第二实施例的变化实施例的薄膜晶体管的上视示意图。
图7为图6的薄膜晶体管沿剖线E-E’所绘示的剖面示意图。
附图标记说明
10 像素结构 T1 第一薄膜晶体管
T2 第二薄膜晶体管 Cst 储存电容
1 基板 G1 第一栅极
S1 第一源极 D1 第一漏极
11 第一半导体层 G2 第二栅极
S2 第二源极 D2 第二漏极
12 第二半导体层 A1 第一侧边
A2 第二侧边 P1 第一突出部
P2 第二突出部 14 上电极
16 下电极 18 绝缘层
L 通道长度 W 通道宽度
GL 栅极线 DL 数据线
PL 电源线 EL 光电转换元件
L1 第一长度 W1 第一宽度
L2 第二长度 W2 第二宽度
d1 第一方向 d2 第二方向
20 介电层 201 开口
202 开口 203 开口
204 开口 205 开口
206 开口 207 开口
Id 电流 40 薄膜晶体管
G 栅极 Cp 电容补偿结构
42 半导体层 44 介电层
S 漏极 D 源极
46 绝缘层 4 基板
441 第一开口 442 第二开口
443 第三开口 444 第四开口
X 重叠区 L3 长度
W3 宽度 60 薄膜晶体管
E1 第一延伸部 B1 第一本体部
E2 第二延伸部 B2 第二本体部
g 间隔
具体实施方式
为使熟习本发明所属技术领域的普通技术人员能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图1至图3。图1是本发明的第一实施例的像素结构的等效电路图，图2是图1的像素结构的上视示意图，而图3为图2的像素结构沿剖线A-A’与B-B’所绘示的剖面示意图。本发明的像素结构是以自发光显示面板例如有机电激发光显示面板的像素结构为较佳范例说明，但不以此为限。本发明的像素结构亦可为其它类型的自发光显示面板例如电浆显示面板、场发射显示面板或其它合适的显示面板的像素结构，或是非自发光显示面板例如液晶显示面板(例如：水平电场驱动的液晶显示面板、垂直电场驱动的液晶显示面板、光学补偿弯曲(optically compensated bend,OCB)液晶显示面板、胆固醇液晶显示面板、蓝相液晶显示面板、或其它合适的液晶显示面板)、电泳显示面板、电湿润显示面板、或其它合适的显示面板的像素结构。但需注意的是，非自发光显示面板就需要额外的背光模组提供光源给予非自发光显示面板，而自发光显示面板因会自发光就不需要此额外的光源。
如图1所示，本实施例的像素结构10包括一第一薄膜晶体管T1、一第二薄膜晶体管T2以及一储存电容Cst，设置于一基板1上。本实施例的像素结构10是以一2T1C架构(两个薄膜晶体管与一个储存电容的架构)的像素结构为范例，其中第一薄膜晶体管T1是作为开关薄膜晶体管，而第二薄膜晶体管T2是作为驱动薄膜晶体管，但不以此为限。在其它变化实施例中，像素结构可为具有两个以上的薄膜晶体管的架构例如4T2C架构、2T2C架构、5T1C架构、6T1C架构或其它架构。如图2与图3所示，第一薄膜晶体管T1具有第一栅极G1、第一源极S1、第一漏极D1与第一半导体层11，且第一源极S1与第一漏极D1接触第一半导体层11。第二薄膜晶体管T2具有第二栅极G2、第二源极S2、第二漏极D2与第二半导体层12，且第二源极S2与第二漏极D2接触第二半导体层12。此外，第二栅极G2具有第一侧边A1面对第一栅极G1，以及第二侧边A2远离第一栅极G1。第二栅极G2连接第一源极S1，第二半导体层12具有第一突出部P1与第二突出部P2沿第一方向d1分别突出于第二栅极G2的第一侧边A1与第二侧边A2，其中第一突出部P1的面积实质上(substantially)小于第二突出部P2的面积，且第二半导体层12不与第一半导体层11接触。另外，储存电容Cst具有上电极14、下电极16与夹设于上电极14与下电极16间的绝缘层18，其中上电极14由第二源极S2与部分第二半导体层12所构成、下电极16由部分第二栅极G2所构成，而绝缘层18是作为电容介电层之用。由于上电极14的第二半导体层12较第二源极S2靠近下电极16，因此储存电容Cst的电容值主要是由上电极14的第二半导体层12与下电极16(第二栅极G2)的重叠面积所决定，而不是上电极14的第二源极S2与下电极16(第二栅极G2)的重叠面积。第一半导体层11与第二半导体层12的材料较佳可为氧化物半导体例如氧化铟镓锌(indium gallium zinc oxide,IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化铟锡(indium tin oxide,ITO)、氧化钛(titanium oxide,TiO)、氧化锌(zinc oxide,ZnO)、氧化铟(indium oxide,InO)、氧化镓(gallium oxide,GaO)、或其它合适的材料，理由在于氧化物半导体的特性相较于一般半导体(例如：非晶硅、多晶硅等等)更接近导体特性，因此作为储存电容Cst的上电极14可具有较佳的导电性。而本发明的第一半导体层11与第二半导体层12的材料较佳以氧化铟镓锌IGZO)为范例。另外，第一半导体层11与第二半导体层12的材料可不限于氧化物半导体。例如，第一半导体层11与第二半导体层12的材料亦可为例如非晶半导体、多晶半导体、微晶半导体、单晶半导体、奈米晶半导体、有机半导体、或其它合适的半导体材料、或上述半导体材料的组合。绝缘层18的材料可为各式无机绝缘材料、有机绝缘材料或有机/无机混合绝缘材料。此外，绝缘层18更设置于第一薄膜晶体管T1的第一栅极G1与第一半导体层11之间以及设置于第二薄膜晶体管T2的第二栅极G2与第二半导体层12之间，以作为栅极绝缘层之用。
在本实施例中，第一薄膜晶体管T1的第一半导体层11具有一通道长度L与一通道宽度W，其中通道长度L是第一半导体层11在电流(或电子流)的流动方向上的长度，亦即第一半导体层11在第一源极S1与第一漏极D1之间的长度，而通道宽度W则是第一半导体层11在实质上垂直于通道长度L的方向上的宽度。另外，第二薄膜晶体管T2的第二半导体层12也可利用相同方式定义出通道长度与通道宽度的方向。在本实施例中，第一方向d1与通道宽度W的方向实质上平行。另外，第一薄膜晶体管T1的第一栅极G1连接至一栅极线GL，第一漏极D1是连接至一数据线DL，且第二薄膜晶体管T2的第二漏极D2系连接至一电源线PL。另外，像素结构10还包括一光电转换元件EL例如有机发光二极体元件(如图1所示)与第二薄膜晶体管T2的第二源极S2连接。在本实施例中，第一栅极G1为矩形，其具有两相对应的短边与两相对应的长边，其中一个短边与栅极线GL连接，而另一个短边则面对第二栅极G2。此外，第二薄膜晶体管T2的第二半导体层12的第一突出部P1面对第一栅极G1的另一个短边。也就是说，第一突出部P1最靠近第一栅极G1，而第二突出部P2则最远离第一栅极G1。第一突出部P1具有第一长度L1与第一宽度W1，第二突出部P2具有第二长度L2与第二宽度W2。第一突出部P1的第一宽度W1实质上等于第二突出部P2的第二宽度W2，且第一突出部P1突出于第二栅极G2的第一侧边A1的第一长度L1实质上小于第二突出部P2突出于第二栅极G2的第二侧边A2的第二长度L2。第一突出部P1的第一长度L1较佳须大于第二半导体层12的对位误差。举例而言，在本实施例中，第一长度L1实质上介于1微米与5微米之间，较佳实质上介于1微米与3微米之间，且更佳实质上为2微米。或者，第一长度L1实质上介于2微米与5微米之间，但不以此为限。另外，第二长度L2实质上介于1微米与5微米之间，但不以此为限，且第二长度L2实质上大于第一长度L1。另外，在垂直于第一方向d1的第二方向d2上，第二栅极G2突出于第二半导体层12的两相对侧，且第二栅极G2突出于第二半导体层12的长度较佳是大于第二半导体层12的对位误差。
在本实施例中，第一栅极G1、第二栅极G2与数据线DL是由同一层图案化导电层例如第一金属层(M1)所构成，第一源极S1、第一漏极D1、第二源极S2、第二漏极D2、栅极线GL与电源线PL是由另一层图案化导电层例如第二金属层(M2)所构成，但不以此为限。举例而言，在其它变化实施例中，第一栅极G1、第二栅极G2、栅极线GL与电源线PL可由同一层图案化导电层例如第一金属层(M1)所构成，而第一源极S1、第一漏极D1、第二源极S2、第二漏极D2与数据线DL可由另一层图案化导电层例如第二金属层(M2)所构成。此外，第一薄膜晶体管T1、第二薄膜晶体管T2与储存电容Cst皆还包括一介电层20，设置于第一薄膜晶体管T1的绝缘层18上、于第二薄膜晶体管T2的绝缘层18上以及于储存电容Cst的绝缘层18上。介电层20会覆盖第一半导体层11与第二半导体层12，用来避免第一半导体层11与第二半导体层12在蚀刻第一源极S1、第一漏极D1、第二源极S2、第二漏极D2时受损。介电层20的材料可为各式无机绝缘材料、有机绝缘材料或有机/无机混合绝缘材料。介电层20具有多个个开口201,202,203,204,205,206,207。开口201,202分别暴露出第一薄膜晶体管T1的部分第一半导体层11，以使得第一源极S1与第一漏极D1分别经由开口201,202与第一半导体层11接触；开口203,204分别暴露出第二薄膜晶体管T2的部分第二半导体层12与储存电容Cst的部分第二半导体层12，以使得第二源极S2与第二漏极D2经由开口203,204与第二半导体层12接触；开口205更贯穿绝缘层18而暴露出数据线DL，以使得第一漏极D1经由开口205与数据线DL接触；开口206更贯穿绝缘层18而暴露部分第二栅极G2，以使得第一源极S1经由开口206与第二栅极G2接触；以及开口207更贯穿绝缘层18而暴露出第一栅极G1，以使得栅极线GL经由开口207(图3未示)与第一栅极G1接触。
如图1所示，在像素结构10中，光电转换元件EL的亮度主要是取决于流过第二薄膜晶体管T2的电流Id，而电流Id主要又取决于第二薄膜晶体管T2的第二栅极G2与第一薄膜晶体管T1的第一源极S1之间的压差(Vgs)。因此，当储存电容Cst的电容值(亦即第二栅极G2与第一源极S1之间的电容值)改变时，将会影响第二栅极G2与第一源极S1之间的压差(Vgs)，进而再影响流过第二薄膜晶体管T2的电流Id，如此一来即会影响到光电转换元件EL的亮度。换言之，为了使所有的光电转换元件EL可提供一致具稳定的亮度，必须维持储存电容Cst的电容值。在本实施例中，第二半导体层12的第一突出部P1与第二突出部P2作为电容补偿结构，其沿第一方向d1分别突出于第二栅极G2的第一侧边A1与第二侧边A2，且第一突出部P1的第一长度L1与第二突出部P2的第二长度L2均大于第二半导体层12的对位误差。藉此，即使第二半导体层12因为工艺的对位误差而在第一方向d1产生偏移，第二半导体层12与第二栅极G2的重叠面积仍可维持恒定。此外，在第二方向d2上，第二栅极G2突出于第二半导体层12的两相对侧，且第二栅极G2突出于第二半导体层12的长度大于第二半导体层12的对位误差。藉此，即使第二半导体层12因为工艺的对位误差而在第二方向d2产生偏移，第二半导体层12与第二栅极G2的重叠面积仍可维持恒定。此外，由于用来连接第二漏极D2与第二半导体层12的开口204位于第二突出部P2的位置，因此第二突出部P2的第二长度L2较佳应大于开口204的尺寸。
请参考图4与图5。图4是本发明的第二实施例的薄膜晶体管的上视示意图，而图5为图4的薄膜晶体管沿剖线C-C’所绘示的剖面示意图。如图4与图5所示，本实施例的薄膜晶体管40包括一栅极G、一电容补偿结构Cp、一半导体层42、一介电层44(图4未示)、一漏极S、一源极D与一绝缘层46(图4未示)。栅极G设置于一基板4上且电性连接至一栅极线GL。绝缘层46设置于基板4上并覆盖栅极G与数据线DL。电容补偿结构Cp设置于基板4上，且电容补偿结构Cp电性连接至栅极G，其中电容补偿结构Cp具有一第一侧边A1面对栅极G以及一第二侧边A2远离栅极G。半导体层42设置于基板4上且覆盖部分栅极G，其中半导体层42至少延伸重叠于电容补偿结构Cp的第一侧边A1。介电层44设置于基板4上，且介电层44具有一第一开口441及一第二开口442分别暴露出位于栅极G处的部分半导体层42。漏极D设置于基板4上且经由第一开口441接触半导体层42。源极S设置于基板4上且经由第二开口442接触半导体层42。介电层44另具有一第三开口443贯穿绝缘层46并暴露出数据线DL，以及一第四开口444(图5未示)贯穿绝缘层46并暴露出栅极线GL，其中漏极D经由第三开口443与数据线DL接触并电性连接，而栅极线GL则经由第四开口444与栅极G接触并电性连接。在本实施例中，栅极G与数据线DL是由同一层图案化导电层例如第一金属层(M1)所构成，而栅极线GL、电容补偿结构Cp、源极S与漏极D是由另一层图案化导电层例如第二金属层(M2)所构成，但不以此为限。举例而言，在其它变化实施例中，栅极线GL与栅极G可由同一层图案化导电层例如第一金属层(M1)所构成，因此，此时第四开口444就可省略，而与电容补偿结构Cp、源极S、漏极D与数据线DL可由另一层图案化导电层例如第二金属层(M2)所构成。半导体层42的材料可为例如氧化物半导体、非晶半导体、多晶半导体、微晶半导体、单晶半导体、奈米晶半导体、有机半导体、或其它合适的半导体材料、或上述半导体材料的组合。本发明的半导体层42的材料如上所述，且以氧化物半导体的氧化铟镓锌(IGZO)为较佳实施例。绝缘层46与介电层44的材料可为各式无机绝缘材料、有机绝缘材料或有机/无机混合绝缘材料。绝缘层46是作为栅极绝缘层。介电层44会覆盖半导体层42，用来避免半导体层42在蚀刻源极S与漏极D时受损。
在本实施例中，半导体层42延伸重叠于电容补偿结构Cp的第一侧边A1，且源极S与电容补偿结构Cp不重叠，但不以此为限。在其它变化实施例中，半导体层42可延伸至电容补偿结构Cp的第二侧边A2或是突出于第二侧边A2，此时，源极S与电容补偿结构Cp仍不重叠。此外，半导体层42重叠于电容补偿结构Cp的第一侧边A1具有一重叠区X，其中重叠区X垂直投影于基板4上具有一长度L3与一宽度W3，且长度L3较佳须大于半导体层42的对位误差。举例而言，在本实施例中，长度L3实质上介于1微米至5微米之间，但不以此为限。半导体层42具有一通道长度L与一通道宽度W，其中通道长度L是半导体层42在电流(或电子流)的流动方向上的长度，亦即半导体层42在源极S与漏极D之间的长度，而通道宽度W则是半导体层42在实质上垂直于通道长度L的方向上的宽度。重叠区X的长度L3是实质上平行于半导体层42的通道长度L的方向上的长度。由于电容补偿结构Cp与栅极线GL电性连接，且半导体层42与源极S电性连接，因此电容补偿结构Cp与半导体层42所形成的电容值主要是由半导体层42与电容补偿结构Cp的重叠区X的面积所决定。通过通过上述配置，当工艺的对位误差而使半导体层42产生偏移时，半导体层42与电容补偿结构Cp的重叠区X的面积仍可维持恒定，也就是说，栅极G与源极S之间的电容值(Cgs)可维持恒定，因此可使薄膜晶体管40具有稳定且一致的元件特性。
本实施例的薄膜晶体管并不以上述实施例为限。下文将依序介绍本发明的变化实施例的薄膜晶体管，且为了便于比较各实施例的相异处并简化说明，在下文的变化实施例中使用相同的符号标注相同的元件，且主要针对各实施例的相异处进行说明，而不再对重复部分进行赘述。
请参考图6与图7。图6是本发明的第二实施例的变化实施例的薄膜晶体管的上视示意图，而图7为图6的薄膜晶体管沿剖线E-E’所绘示的剖面示意图。如图6与图7所示，本实施例的薄膜晶体管60包括一栅极G、一电容补偿结构Cp、一半导体层42、一介电层44(图6未示)、一漏极S、一源极D与一绝缘层46(图6未示)。电容补偿结构Cp具有一第一延伸部E1，以及一连接至第一延伸部E1与栅极线GL的第一本体部B1(图7未示)，其中第一本体部B1与第一延伸部E1构成形状约为L形，但不以此为限。其它实施例中，其它形状亦可，例如：约曲线形、约F形、或其它合适的形状。另外，源极S1具有一第二延伸部E2，以及一连接至第二延伸部E2的第二本体部B2(图7未示)，其中第二本体部B2约为矩形，而第二延伸部E2为L形，但不以此为限。第一延伸部E1实质上平行于第二延伸部E2。第一延伸部E1与第二延伸部E2垂直投影于基板4上具有一间隔g，其中间隔g为实质上平行于半导体层42的通道长度L的方向上的长度，且间隔g实质上介于6微米与8微米之间，但不以此为限。在本实施例中，栅极G、栅极线GL与电容补偿结构Cp是由同一层图案化导电层例如第一金属层(M1)所构成，而数据线DL、源极S与漏极D是由另一层图案化导电层例如第二金属层(M2)所构成，但不以此为限。举例而言，在其它变化实施例中，数据线DL与栅极G可由同一层图案化导电层例如第一金属层(M1)所构成，而与电容补偿结构Cp、源极S、漏极D与栅极线GL可由另一层图案化导电层例如第二金属层(M2)所构成。
在本实施例中，电容补偿结构Cp的第一侧边A1为第一延伸部E1面对栅极G的一侧边与电容补偿结构Cp的第二侧边A2为远离栅极G的另一侧边。半导体层42延伸重叠至于电容补偿结构Cp的第一侧边A1，且源极S与电容补偿结构Cp不重叠，但不以此为限。在其它变化实施例中，半导体层42可延伸至电容补偿结构Cp的第二侧边A2或是突出于第二侧边A2，此时，源极S与电容补偿结构Cp仍不重叠。此外，半导体层42重叠于电容补偿结构Cp的第一延伸部E1的第一侧边A1具有一重叠区X，其中重叠区X垂直投影于基板4上具有一长度L3与一宽度W3，且长度L3较佳须大于半导体层42的对位误差。重叠区X的长度L3为平行于半导体层42的通道长度L的方向上的长度。举例而言，在本实施例中，长度L3实质上介于1微米至5微米之间，但不以此为限。
本发明的薄膜晶体管可以应用在各类型显示面板的像素结构或周边电路，或其它各种需维持电容值恒定的电子元件中。
综上所述，本发明的像素结构与薄膜晶体管具有电容补偿结构的设计，可以避免对位误差所产生的图案偏移对于电容值的影响，因此可使得电容值维持恒定而使得薄膜晶体管具有一致的元件特性，并且有效提供像素结构的显示品质。
以上所述仅为本发明的较佳实施例，凡依本发明申请权利要求书范围所做的均等变化与修饰，皆应属本发明的保护范围。

Claims (6)

1.一种薄膜晶体管，包括：
一栅极，设置于一基板上且连接至一栅极线；
一电容补偿结构，设置于该基板上，且该电容补偿结构电性连接至该栅极，其特征在于，该电容补偿结构具有一第一侧边面对该栅极以及一第二侧边远离该栅极，该电容补偿结构具有一第一延伸部，以及一连接至该第一延伸部与该栅极线的第一本体部；
一半导体层，设置于该基板上且覆盖部分该栅极，其中，该半导体层至少延伸重叠于该电容补偿结构的该第一侧边；
一介电层，设置于该基板上，且该介电层具有一第一开口及一第二开口分别暴露出位于该栅极处的部分该半导体层；
一漏极，设置于该基板上且经由该第一开口接触该半导体层；以及
一源极，设置于该基板上且经由该第二开口接触该半导体层。
2.如权利要求1所述的薄膜晶体管，其特征在于，该半导体层与该电容补偿结构的该第一侧边具有一重叠区，该重叠区垂直投影于该基板上具有一长度与一宽度，该长度介于1微米至5微米之间。
3.如权利要求1所述的薄膜晶体管，其特征在于，该源极具有一第二延伸部，以及一连接至该第二延伸部的第二本体部。
4.如权利要求3所述的薄膜晶体管，其特征在于，该第一延伸部平行于该第二延伸部，且该第一延伸部与该第二延伸部垂直投影于该基板上具有一间隔，其中该间隔介于6微米与8微米之间。
5.如权利要求1所述的薄膜晶体管，其特征在于，该半导体层的材料包括氧化物半导体。
6.如权利要求1所述的薄膜晶体管，其特征在于，该源极与该电容补偿结构不重叠。
CN201510847930.5A 2012-09-20 2012-12-21 薄膜晶体管 Active CN105261655B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW101134415 2012-09-20
TW101134415A TWI489191B (zh) 2012-09-20 2012-09-20 畫素結構及薄膜電晶體
CN201210564587.XA CN103227177B (zh) 2012-09-20 2012-12-21 像素结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210564587.XA Division CN103227177B (zh) 2012-09-20 2012-12-21 像素结构

Publications (2)

Publication Number Publication Date
CN105261655A CN105261655A (zh) 2016-01-20
CN105261655B true CN105261655B (zh) 2018-03-09

Family

ID=48837555

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510847930.5A Active CN105261655B (zh) 2012-09-20 2012-12-21 薄膜晶体管
CN201210564587.XA Active CN103227177B (zh) 2012-09-20 2012-12-21 像素结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210564587.XA Active CN103227177B (zh) 2012-09-20 2012-12-21 像素结构

Country Status (3)

Country Link
US (2) US8835929B2 (zh)
CN (2) CN105261655B (zh)
TW (1) TWI489191B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975601B1 (en) * 2013-11-25 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for electron beam lithography
US8969836B1 (en) 2013-11-26 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for electron beam lithography
US9690208B2 (en) 2013-12-10 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mirror array in digital pattern generator (DPG)
CN103715141B (zh) * 2013-12-27 2015-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
CN109844912B (zh) * 2016-10-19 2021-11-02 夏普株式会社 Tft基板
CN109326631B (zh) * 2018-09-30 2021-03-16 武汉天马微电子有限公司 显示面板和显示装置
TWI700683B (zh) 2018-12-06 2020-08-01 友達光電股份有限公司 畫素結構
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
KR20210059132A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
CN114914299A (zh) * 2022-05-11 2022-08-16 深圳市华星光电半导体显示技术有限公司 异形薄膜晶体管及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546205A (en) * 1993-05-25 1996-08-13 Nec Corporation Active matrix liquid crystal display panel having compensating capacitor provided without lowering pixel aperture ratio
CN101055854A (zh) * 2007-05-09 2007-10-17 友达光电股份有限公司 像素结构的制作方法以及像素结构
CN101789451A (zh) * 2009-01-23 2010-07-28 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179345A (en) 1989-12-13 1993-01-12 International Business Machines Corporation Method and apparatus for analog testing
US5668650A (en) 1993-09-06 1997-09-16 Casio Computer Co., Ltd. Thin film transistor panel having an extended source electrode
KR100495794B1 (ko) 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
TWI226962B (en) * 2004-01-05 2005-01-21 Au Optronics Corp Liquid crystal display device with a capacitance-compensated structure
US7116058B2 (en) * 2004-11-30 2006-10-03 Wintek Corporation Method of improving the stability of active matrix OLED displays driven by amorphous silicon thin-film transistors
KR100661725B1 (ko) * 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2006337819A (ja) 2005-06-03 2006-12-14 Canon Inc 表示装置およびその駆動方法
JP2007010824A (ja) * 2005-06-29 2007-01-18 Mitsubishi Electric Corp 液晶ディスプレイパネル及びその画素欠陥修正方法
KR20070041856A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7408198B2 (en) * 2006-02-13 2008-08-05 Chunghwa Picture Tubes, Ltd. Thin film transistor, thin film transistor array and repairing method thereof
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
CN101707211B (zh) 2009-01-09 2011-11-30 深超光电（深圳）有限公司 像素薄膜晶体管结构
TWI412851B (zh) 2009-04-10 2013-10-21 Chunghwa Picture Tubes Ltd 畫素結構、薄膜電晶體陣列基板、顯示面板以及顯示裝置
TWI423310B (zh) * 2011-06-10 2014-01-11 Au Optronics Corp 畫素結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546205A (en) * 1993-05-25 1996-08-13 Nec Corporation Active matrix liquid crystal display panel having compensating capacitor provided without lowering pixel aperture ratio
CN101055854A (zh) * 2007-05-09 2007-10-17 友达光电股份有限公司 像素结构的制作方法以及像素结构
CN101789451A (zh) * 2009-01-23 2010-07-28 株式会社半导体能源研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN103227177A (zh) 2013-07-31
CN103227177B (zh) 2016-04-13
US8835929B2 (en) 2014-09-16
US20140339554A1 (en) 2014-11-20
US20140077211A1 (en) 2014-03-20
TW201413355A (zh) 2014-04-01
US8987744B2 (en) 2015-03-24
TWI489191B (zh) 2015-06-21
CN105261655A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
CN105261655B (zh) 薄膜晶体管
CN110211974B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN104681581B (zh) 显示装置的显示面板
CN102466933B (zh) 液晶显示器的像素结构及其制作方法
US8294150B2 (en) Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device
KR20170124065A (ko) 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
CN103681701B (zh) 光电转换元件、x射线平板探测装置及其制作方法
CN109087922A (zh) 阵列基板及其制作方法、显示面板
CN105789266A (zh) 一种oled阵列基板及其制备方法、显示装置
CN110707098B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN106129097B (zh) 像素结构及其显示面板
KR20100049385A (ko) 유기전계 발광소자용 어레이 기판
CN105655378A (zh) 一种阵列基板和oled显示面板、制备方法及显示装置
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
CN110390915A (zh) 有源矩阵基板、显示装置及有源矩阵基板的缺陷修正方法
CN110534577B (zh) 一种薄膜晶体管及制备方法
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
KR20170135650A (ko) 유기 발광 표시 장치 및 이의 리페어 방법
US20180286985A1 (en) Semiconductor device and production method for same
CN104952882B (zh) 主动元件阵列基板
CN104956475A (zh) 半导体装置
KR20150087617A (ko) 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
US10409126B2 (en) Thin film transistor unaffected by light and display apparatus having the same
CN103135302B (zh) 平面开关控制模式的薄膜晶体管液晶显示器及其制作方法
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant