KR20100049385A - 유기전계 발광소자용 어레이 기판 - Google Patents
유기전계 발광소자용 어레이 기판 Download PDFInfo
- Publication number
- KR20100049385A KR20100049385A KR1020080108516A KR20080108516A KR20100049385A KR 20100049385 A KR20100049385 A KR 20100049385A KR 1020080108516 A KR1020080108516 A KR 1020080108516A KR 20080108516 A KR20080108516 A KR 20080108516A KR 20100049385 A KR20100049385 A KR 20100049385A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- wiring
- power wiring
- contact holes
- organic light
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 238000002161 passivation Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 7
- 238000005401 electroluminescence Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 37
- 239000003990 capacitor Substances 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 4
- 101150037603 cst-1 gene Proteins 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
- H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11868—Macro-architecture
- H01L2027/11874—Layout specification, i.e. inner core region
- H01L2027/11879—Data lines (buses)
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 유기전계 발광소자에 관한 것으로, 보다 상세하게는 메쉬 타입의 전원배선을 세로방향의 콘택 구조를 적용하여 연결한 유기전계 발광소자용 어레이 기판에 관한 것이다.
이를 위한 본 발명에 따른 유기전계 발광소자용 어레이 기판은 기판과; 상기 기판 상에 수직 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 위치하는 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스터와; 상기 구동 트랜지스터의 드레인 전극과 연결된 유기발광 다이오드와; 상기 데이터 배선과 평행하게 이격되고, 상기 구동 트랜지스터의 드레인 전극에 전원 전압을 인가하는 제 1 전원배선 및, 상기 제 1 전원배선과 수직 교차하는 제 2 전원배선과; 상기 제 1 전원배선과 제 2 전원배선의 교차지점에 대응하여, 상기 제 1 전원배선과 평행한 세로 방향으로 상기 제 1 전원배선 및 제 2 전원배선을 각각 노출하는 다수의 콘택홀을 포함하는 보호막과; 상기 다수의 콘택홀을 포함하는 보호막의 상부로, 상기 제 1 전원배선과 평행한 세로 방향으로 상기 제 1 전원배선과 제 2 전원배선을 전기적으로 연결하는 투명 연결전극을 포함하는 전원배선을 포함하는 것을 특징으로 한다.
Description
본 발명은 유기전계 발광소자에 관한 것으로, 보다 상세하게는 메쉬 타입의 전원배선을 세로방향의 콘택 구조를 적용하여 연결한 유기전계 발광소자용 어레이 기판에 관한 것이다.
일반적으로, 평판 표시장치 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류의 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
이러한 특성을 갖는 유기전계 발광소자는 수동 매트릭스 방식과 능동 매트릭스 방식으로 구분된다. 상기 수동 매트릭스 방식에서는 주사선(scan line)과 신호 선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 능동 매트릭스 방식에서는, 화소를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소 별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온/오프되고, 상기 제 1 전극과 대향하는 제 2 전극은 전면에 형성되어 공통전극이 된다.
상기 능동 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(storage capacitor: Cst)에 충전되어 있어, 그 다음 프레임(frame)의 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선의 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점으로 최근에는 능동 매트릭스 방식의 유기전계 발광소자가 주로 이용되고 있다.
이러한 능동 매트릭스 방식의 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서는 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도이다.
도시한 바와 같이, 종래에 따른 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소는 스위칭 트랜지스터(Ts), 구동 트랜지스터(Td), 스토리지 캐패시 터(Cst) 및 유기발광 다이오드(E)로 이루어진다.
즉, 일 방향으로 형성된 게이트 배선(GL)과, 상기 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)과, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 각각 형성된다.
또한, 상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(Ts)가 형성되고, 상기 스위칭 트랜지스터(Ts)와 전기적으로 연결된 구동 트랜지스터(Td)가 형성된다.
이 때, 상기 구동 트랜지스터(Td)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 트랜지스터(Td)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결된다. 상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다. 또한, 상기 구동 트랜지스터(Td)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(Cst)가 형성된다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 트랜지스터(Ts)가 턴-온(turn-on) 되고, 상기 데이터 배선(DL)의 신호가 구동 트랜지스터(Td)의 게이트 전극에 전달되어 구동 트랜지스터(Td)의 턴-온으로 이에 연결된 유기발광 다이오드(E)의 전계-전공쌍에 의해 빛이 출력된다. 이 때, 상기 구동 트랜지스터(Td)가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.
또한, 상기 스토리지 커패시터(Cst)는 스위칭 트랜지스터(Ts)가 오프(off) 되었을 때, 상기 구동 트랜지스터(Td)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 트랜지스터(Ts)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이하, 첨부한 도면을 참조하여 종래에 따른 유기전계 발광소자에 대해 보다 상세히 설명하도록 한다.
도 2는 종래에 따른 유기전계 발광소자용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 기판(10) 상의 일 방향으로 게이트 배선(GL)이 형성되고, 상기 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)이 형성된다. 또한, 상기 데이터 배선(DL)과 평행하게 이격되며 전원전압을 인가하기 위한 전원배선(PL)이 형성된다.
상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(Ts)가 형성되고, 상기 스위칭 트랜지스터(Ts)와 전기적으로 연결된 구동 트랜지스터(Td)가 형성된다. 상기 스위칭 트랜지스터(Ts)와 구동 트랜지스터(Td)는 게이트 전극(25, 65), 반도체층(40, 80), 소스 전극(32, 72)과 드레인 전극(34, 74)을 각각 포함한다.
상기 스위칭 트랜지스터(Ts)의 드레인 전극(34)은 게이트 콘택홀(GCH)을 통해 구동 트랜지스터(Td)의 게이트 전극(65)과 연결되고, 구동 트랜지스터(Td)의 드 레인 전극(74)은 드레인 콘택홀(DCH)을 통해 유기발광 다이오드(도 1의 E)의 일측 단자인 제 1 전극(70)과 연결된다. 또한, 상기 구동 트랜지스터(Td)의 게이트 전극(65)과 소스 전극(72) 사이에는 스토리지 커패시터(Cst)가 형성된다.
이 때, 상기 전원배선(PL)은 데이터 배선(DL)과 평행하게 이격된 제 1 전원배선(PL1)과, 상기 제 1 전원배선(PL1)과 수직 교차하는 제 2 전원배선(PL2)을 포함한다. 상기 제 2 전원배선(PL2)은 게이트 배선(GL)과 동일층 동일 물질로 형성될 수 있다.
제 1 전원배선(PL1)과 제 2 전원배선(PL2)의 교차부분에는 각각의 일부를 노출하는 제 1 및 제 2 콘택홀(CH1, CH2)이 형성되고, 이러한 제 1 및 제 2 콘택홀(CH1, CH2)의 상부로는 제 1 전원배선(PL1)과 제 2 전원배선(PL2)을 전기적으로 연결하는 투명 연결전극(85)이 형성된다.
도 3a는 도 2의 A 부분을 확대하여 나타낸 평면도이고, 도 3b는 도 3a의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도로, 이를 참조하여 보다 상세히 설명하도록 한다.
도 3a 및 도 3b에 도시한 바와 같이, 기판(10) 상에는 게이트 배선(도 2의 GL)과 평행하게 이격된 가로 방향으로 제 2 전원배선(PL2)이 형성되고, 상기 제 2 전원배선(PL2)과 게이트 절연막(45)을 사이에 두고 수직 교차하는 제 1 전원배선(PL1)이 형성된다. 이러한 제 1 전원배선(PL1)의 상부로는 보호막(55)이 형성된다.
이 때, 제 1 전원배선(PL1)과 제 2 전원배선(PL2)의 교차지점에는 제 1 전원 배선(PL1)을 노출하는 제 1 콘택홀(CH1)이 형성되고, 상기 제 1 콘택홀(CH1)과 이격된 일측에는 제 2 전원배선(PL2)을 노출하는 제 2 콘택홀(CH2)이 형성된다. 제 1 콘택홀(CH1)은 보호막(55)을, 제 2 콘택홀(CH2)은 보호막(55)과 그 하부의 게이트 절연막(45)을 패턴하는 것에 의해 형성될 수 있다.
이 때, 제 1 콘택홀(CH1)과 제 2 콘택홀(CH2)을 포함하는 보호막(55) 상으로 제 1 전원배선(PL1)과 제 2 전원배선(PL2)을 연결하는 투명 연결전극(85)이 형성된다. 상기 투명 연결전극(85)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로, 구동 트랜지스터의 드레인 전극과 연결되는 유기발광 다이오드의 일측 단자인 제 1 전극과 동일층에 형성될 수 있다.
즉, 전술한 제 1 전원배선(PL1)과 제 2 전원배선(PL2)이 수직 교차하여 구성되는 메쉬 타입(mesh type)의 화소 설계에서는 세로 방향으로 위치하는 제 1 전원배선(PL1)과 가로 방향으로 위치하는 제 2 전원배선(PL2) 간의 교차부분에 대응하여 각각을 노출하는 제 1 및 제 2 콘택홀(CH1, CH2)을 형성한다. 그 후, 제 1 및 제 2 콘택홀(CH1, CH2)의 상부로 제 2 전원배선(PL2)과 평행한 가로 방향으로 투명 연결전극(85)을 구성하여 제 1 전원배선(PL1)과 제 2 전원배선(PL2)을 전기적으로 연결시키게 된다.
그러나, 전술한 가로 방향의 콘택 구조에서는 제 1 콘택홀(CH1)과 인접한 위치에 대응된 제 2 전원배선(PL2)을 노출하는 제 2 콘택홀(CH2)의 경우, 데이터 배선(DL)과의 쇼트 불량을 방지하기 위해 일정한 간격으로 이격한 상태에서 일정한 면적을 확보해야 하나, 이러한 공간 확보는 개구율을 축소시키는 요인으로 작용하게 된다.
특히, 개구율을 증대시키기 위한 일환으로 제 2 전원배선(PL2)과 이격된 인접 화소 영역(P)의 데이터 배선(DL)을 제 2 전원배선(PL2)과 밀착 구성하다 보면, 전술한 바와 같이 데이터 배선(DL)과 전원배선(PL)이 연결되는 쇼트 불량이 발생될 수 있다. 쇼트 불량이 발생되지 않더라도 전원배선(PL)과 데이터 배선(DL) 간의 밀착 설계는 두 배선 간의 신호 간섭을 일으키는 문제를 야기한다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 메쉬 타입의 화소 설계를 가지는 유기전계 발광소자용 어레이 기판에 있어서 콘택 영역을 최소화하면서 접촉 특성이 우수한 콘택 구조를 제안하는 것을 통해 생산 수율을 향상시키는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 유기전계 발광소자용 어레이 기판은 기판과; 상기 기판 상에 수직 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 위치하는 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스 터와; 상기 구동 트랜지스터의 드레인 전극과 연결된 유기발광 다이오드와; 상기 데이터 배선과 평행하게 이격되고, 상기 구동 트랜지스터의 드레인 전극에 전원 전압을 인가하는 제 1 전원배선 및, 상기 제 1 전원배선과 수직 교차하는 제 2 전원배선과; 상기 제 1 전원배선과 제 2 전원배선의 교차지점에 대응하여, 상기 제 1 전원배선과 평행한 세로 방향으로 상기 제 1 전원배선 및 제 2 전원배선을 각각 노출하는 다수의 콘택홀을 포함하는 보호막과; 상기 다수의 콘택홀을 포함하는 보호막의 상부로, 상기 제 1 전원배선과 평행한 세로 방향으로 상기 제 1 전원배선과 제 2 전원배선을 전기적으로 연결하는 투명 연결전극을 포함하는 전원배선을 포함하는 것을 특징으로 한다.
이 때, 상기 제 1 전원배선과 제 2 전원배선은 수직 교차하고, 이러한 교차지점에 있어서, 상기 제 1 전원배선은 제 2 전원배선을 경계로 상측과 하측으로 분리된 제 1 및 제 2 서브 전원배선을 포함한다.
상기 다수의 콘택홀은 상기 제 1 및 제 2 서브 전원배선의 마주보는 양측 끝단을 각각 노출하는 제 1 및 제 2 콘택홀과, 상기 제 1 및 제 2 콘택홀의 사이 공간으로 상기 제 2 전원배선을 노출하는 제 3 콘택홀로 이루어진다. 상기 제 1, 제 2, 제 3 콘택홀은 상기 제 1 전원배선 폭의 내부 공간에 대응된 동일 선상에 형성된 것을 특징으로 한다.
또한, 상기 제 1 및 제 2 콘택홀과 대응되는 상기 제 1 및 제 2 서브 전원배선의 하부면으로 제 1 및 제 2 버퍼패턴이 더 형성될 수 있다. 상기 투명 연결전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 상기 구동 트랜지스터의 드레인 전극과 연결되는 유기발광 다이오드의 일측 단자인 제 1 전극과 동일한 층에서 형성된다.
전술한 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 유기전계 발광소자용 어레이 기판은 기판과; 상기 기판 상에 구성된 2 내지 4개의 게이트 배선과; 상기 2 내지 4개의 게이트 배선과 수직 교차하는 2개의 데이터 배선과; 상기 2 내지 4개의 게이트 배선과 2개의 데이터 배선의 교차지점에 각각 구성된 3 내지 6개의 트랜지스터와; 상기 6개의 트랜지스터 중, 구동 트랜지스터의 드레인 전극과 연결된 유기발광 다이오드와; 상기 2개의 데이터 배선과 평행하게 이격된 사이 공간으로, 상기 구동 트랜지스터의 드레인 전극에 전원 전압을 인가하는 제 1 전원배선 및, 상기 제 1 전원배선과 수직 교차하는 제 2 전원배선과; 상기 제 1 전원배선과 제 2 전원배선의 교차지점에 대응하여, 상기 제 1 전원배선과 평행한 세로 방향으로 상기 제 1 전원배선 및 제 2 전원배선을 각각 노출하는 다수의 콘택홀을 포함하는 보호막과; 상기 다수의 콘택홀을 포함하는 보호막의 상부로, 상기 제 1 전원배선과 평행한 세로 방향으로 상기 제 1 전원배선과 제 2 전원배선을 전기적으로 연결하는 투명 연결전극을 포함하는 전원배선을 포함하는 것을 특징으로 한다.
이 때, 상기 제 1 전원배선과 제 2 전원배선은 수직 교차하고, 이러한 교차지점에 있어서, 상기 제 1 전원배선은 제 2 전원배선을 경계로 상측과 하측으로 분리된 제 1 및 제 2 서브 전원배선을 포함한다.
상기 다수의 콘택홀은 상기 제 1 및 제 2 서브 전원배선의 마주보는 양측 끝단을 각각 노출하는 제 1 및 제 2 콘택홀과, 상기 제 1 및 제 2 콘택홀의 사이 공 간으로 상기 제 2 전원배선을 노출하는 제 3 콘택홀로 이루어질 수 있다. 상기 제 1, 제 2, 제 3 콘택홀은 상기 제 1 전원배선 폭의 내부 공간에 대응된 동일 선상에 형성된 것을 특징으로 한다.
또한, 상기 제 1 및 제 2 콘택홀과 대응되는 상기 제 1 및 제 2 서브 전원배선의 하부면으로 제 1 및 제 2 버퍼패턴이 더 형성될 수 있다. 상기 투명 연결전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 상기 구동 트랜지스터의 드레인 전극과 연결되는 유기발광 다이오드의 일측 단자인 제 1 전극과 동일한 층에서 형성된다.
본 발명에 따른 유기전계 발광소자는 메쉬 타입의 전원배선에 있어서, 세로 방향으로 콘택 구조를 적용하는 것을 통해 개구율을 축소시킬 수 있고, 접촉 횟수의 증가로 콘택 저항을 감소시킬 수 있는 효과가 있다.
--- 제 1 실시예 ---
본 발명의 제 1 실시예에서는 메쉬 타입의 전원배선을 포함하는 화소 설계에 있어서, 데이터 배선과 평행한 세로방향의 콘택 구조로 메쉬 타입의 전원배선을 연결한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제 1 실시예에 따른 유기전계 발광 소자에 대해 설명하도록 한다.
도 4는 본 발명의 제 1 실시예에 따른 유기전계 발광소자용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 기판(110) 상의 일 방향으로 게이트 배선(GL)을 형성하고, 상기 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)을 형성한다. 또한, 상기 데이터 배선(DL)과 평행하게 이격되며 전원전압을 인가하기 위한 전원배선(PL)을 형성한다.
상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(Ts)를 형성하고, 상기 스위칭 트랜지스터(Ts)와 전기적으로 연결된 구동 트랜지스터(Td)를 형성한다. 상기 스위칭 트랜지스터(Ts)와 구동 트랜지스터(Td)는 게이트 전극(125, 165), 반도체층(140, 180), 소스 전극(132, 172)과 드레인 전극(134, 174)을 각각 포함한다.
상기 반도체층(140, 180)은 순수한 비정질 실리콘(a-Si:H)으로 이루어진 액티브층과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층을 포함할 수 있으며, 필요에 따라서는 결정질 실리콘(p-Si)으로 이루어진 단일층으로 형성할 수도 있다.
상기 스위칭 트랜지스터(Ts)의 드레인 전극(134)은 게이트 콘택홀(GCH)을 통해 구동 트랜지스터(Td)의 게이트 전극(165)과 연결되고, 구동 트랜지스터(Td)의 드레인 전극(174)은 드레인 콘택홀(DCH)을 통해 유기발광 다이오드(미도시)의 일측 단자인 제 1 전극(170)과 연결된다. 또한, 상기 구동 트랜지스터(Td)의 게이트 전 극(165)과 소스 전극(172) 사이에는 스토리지 커패시터(Cst)가 형성된다.
이 때, 상기 전원배선(PL)은 데이터 배선(DL)과 평행하게 이격된 제 1 전원배선(PL1)과, 상기 제 1 전원배선(PL1)과 수직 교차하는 제 2 전원배선(PL2)을 포함한다. 상기 제 2 전원배선(PL2)은 게이트 배선(GL)과 동일층 동일 물질로 형성될 수 있다.
상기 전원배선(PL)은 제 1 전원배선(PL1)과 평행한 세로 방향으로 제 1 및 제 2 전원배선(PL1, PL2)을 각각 노출하는 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성한다. 이러한 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)의 상부로는 제 1 전원배선(PL1)과 제 2 전원배선(PL2)을 전기적으로 연결하는 투명 연결전극(185)을 제 1 전원배선(PL1)과 평행한 세로 방향으로 형성한다.
전술한 구성은 제 1 전원배선(PL1)과 평행한 방향으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성하고, 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)의 상부로 투명 연결전극(185)을 구성한 세로 방향의 콘택 구조를 적용한 것을 특징으로 한다.
이러한 구성은 제 1 전원배선(PL1)과 중첩된 상부로 제 1 전원배선(PL1) 폭(W)의 내부 공간으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성할 수 있다. 따라서, 제 1 전원배선(PL1)을 형성하기 위한 공간 확보만으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성할 수 있으므로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성하기 위한 별도의 공간을 확보할 필요가 없게 된다.
또한, 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)과 중첩된 상부로 제 1 전원 배선(PL1)과 평행한 세로 방향에 대응하여 투명 연결전극(185)이 형성된다. 따라서, 투명 연결전극(185)을 통해 연결되는 전원배선(PL)은 이와 인접한 화소 영역(P)에 위치하는 데이터 배선으로부터의 신호 간섭을 받지 않게 된다.
본 발명의 제 1 실시예에서는 종래에 비해 콘택홀의 형성 면적을 절반 이상으로 축소 설계할 수 있는 구조적인 장점이 있다. 따라서, 콘택홀 수의 증가로 접촉 면적은 증가되어 콘택 저항을 감소시킬 수 있게 되고, 데이터 배선과의 신호 간섭은 최소화할 수 있게 된다.
이에 대해서는, 이하 첨부한 도면을 참조하여 보다 상세히 설명하도록 한다.
도 5a는 도 4의 B 부분을 확대하여 나타낸 평면도이고, 도 5b는 도 5a의 Ⅴ-Ⅴ'선을 따라 절단하여 나타낸 단면도이다.
도 5a 및 도 5b에 도시한 바와 같이, 기판(110) 상에는 게이트 배선(도 4의 GL)과 평행하게 이격된 가로 방향으로 제 2 전원배선(PL2)이 형성되고, 상기 제 2 전원배선(PL2)과는 게이트 절연막(145)을 사이에 두고 수직 교차하는 세로 방향으로 제 1 전원배선(PL1)이 형성된다. 이러한 제 1 전원배선(PL1)의 상부로는 보호막(155)이 형성된다.
상기 게이트 절연막(145)은 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기 절연물질 그룹 중 선택된 하나로, 상기 보호막(155)은 전술한 무기절연물질 그룹이나, 벤조싸이클로부텐(benzocyclobutene)과 포토 아크릴(photo acryl) 을 포함하는 유기 절연물질 그룹 중 선택된 하나로 형성될 수 있다.
이 때, 제 1 전원배선(PL1)은 데이터 배선(도 4의 DL)과, 상기 제 2 전원배선(PL2)은 게이트 배선과 동일층 동일 물질로 형성될 수 있다. 상기 제 1 전원배선(PL1)과 제 2 전원배선(PL2)이 교차되는 부분에 있어서, 제 1 전원배선(PL1)은 제 2 전원배선(PL2)을 경계로 상측과 하측으로 분리된 제 1 및 제 2 서브 전원배선(160a, 160b)을 포함한다.
상기 제 1 및 제 2 서브 전원배선(160a, 160b)은 데이터 배선과 동일한 불투명 금속으로 형성된다. 이러한 제 1 및 제 2 서브 전원배선(160a, 160b)의 마주보는 각각의 끝단에는 제 1 및 제 2 서브 전원배선(160a, 160b)을 노출하는 제 1 및 제 2 콘택홀(CH1, CH2)이 형성된다. 또한, 제 1 및 제 2 콘택홀(CH1, CH2)의 사이 공간으로 제 1 및 제 2 콘택홀(CH1, CH2)과 평행한 동일 선상으로 제 2 전원배선(PL2)을 노출하는 제 3 콘택홀(CH3)이 형성된다.
이 때, 상기 제 1 및 제 2 콘택홀(CH1, CH2)은 제 1 및 제 2 서브 전원배선(160a, 160b)을 덮는 보호막(155)을, 제 3 콘택홀(CH3)은 제 2 전원배선(PL2)을 덮는 보호막(155)과 그 하부의 게이트 절연막(145)을 패턴하는 것에 의해 각각 형성될 수 있다. 이러한 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 포함하는 보호막(155)의 상부에는 제 1 전원배선(PL1)과 제 2 전원배선(PL2)을 연결하는 투명 연결전극(185)이 형성된다.
상기 투명 연결전극(185)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구동 트랜지스터의 드레인 전극과 연결되는 유기발광 다이오드의 일측 단자인 제 1 전극과 동일한 층에서 형성될 수 있다.
이 때, 상기 제 1 전원배선(PL1)과 평행한 방향, 즉 세로 방향으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성하고, 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)의 상부로 제 1 전원배선(PL1)과 평행한 세로 방향으로 투명 연결전극(185)을 형성한 것을 특징으로 한다. 이러한 투명 연결전극(185)은 제 1 및 제 2 서브 전원배선(160a, 160b)을 포함하는 제 1 전원배선(PL1)과 제 2 전원배선(PL2)을 전기적으로 모두 연결하는 기능을 한다.
전술한 구성은 제 1 전원배선(PL1)과 중첩된 상부로 제 1 전원배선(PL1) 폭(W)의 내부 공간으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성할 수 있다. 따라서, 제 1 전원배선(PL1)을 형성하기 위한 공간 확보로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성할 수 있으므로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성하기 위한 별도의 공간을 확보할 필요가 없게 된다.
또한, 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)과 중첩된 상부로 제 1 전원배선(PL1)과 평행한 세로 방향으로 투명 연결전극(185)이 형성되므로, 투명 연결전극(185)을 통해 연결되는 전원배선(도 4의 PL)은 이에 인접한 화소 영역(P)에 위치하는 데이터 배선과의 이격 거리를 확보하는 것이 가능해지므로, 데이터 배선으로부터의 신호 간섭을 받지 않을 수 있다.
본 발명의 제 1 실시예에서는 종래에 비해 콘택홀의 형성 면적을 절반 이상으로 축소 설계할 수 있는 구조적인 장점이 있다. 따라서, 콘택홀 수의 증가로 접 촉 면적은 증가되어 콘택 저항을 감소시킬 수 있게 되고, 데이터 배선과의 신호 간섭은 최소화할 수 있게 된다.
한편, 최근에는 구동 트랜지스터의 특성 편차를 보상하기 위해 보상 트랜지스터가 설계되는 보상회로에 대한 연구가 활발히 진행되고 있다. 이러한 보상회로가 적용되는 단위 화소영역 내에는 3, 4, 5 또는 6개의 트랜지스터와 2개의 스토리지 커패시터가 형성될 수 있다.
따라서, 동일한 단위 화소영역 내에 다수의 트랜지스터 및 스토리지 커패시터를 형성할 경우 종래와 같이 제 2 전원배선과 평행한 가로 방향의 콘택 구조를 적용할 경우, 콘택홀을 형성하기 위한 공간이 협해지는 결과를 초래한다. 이러한 콘택홀 형성 공간의 제약은 접촉 불량을 야기시키는 원인으로 작용하게 되고, 나아가 접촉 불량에 따른 휘점 불량으로 생산 수율의 저하를 야기한다.
특히, 단위 화소영역 내에 2개의 데이터 배선이 형성되는 보상회로 구조에서는 종래와 같이 가로방향의 콘택 구조로 제 1 및 제 2 전원배선 간을 투명 연결전극을 이용하여 연결하다 보면, 콘택홀을 확보할 수 있는 면적이 매우 협소해지게 되고, 그 결과 제 1 전원배선과 제 2 전원배선 간의 연결 자체가 불가능해질 수 있다.
--- 제 2 실시예 ---
본 발명의 제 2 실시예는 보상회로가 구비된 유기전계 발광소자용 어레이 기 판에 있어서, 메쉬 타입의 전원배선을 세로방향의 콘택 구조를 적용하여 연결한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제 2 실시예에 따른 유기전계 발광소자에 대해 설명하도록 한다.
도 6은 본 발명의 제 2 실시예에 따른 유기전계 발광소자용 어레이 기판을 나타낸 평면도로, 보다 상세하게는 구동 트랜지스터의 열화 현상을 방지하기 위해 보상회로가 구비된 유기전계 발광소자용 어레이 기판에 관한 것으로, 특히 인접한 2개의 화소 영역의 일 부분을 나타낸 것이다.
본 발명의 제 2 실시예에 따른 유기전계 발광소자의 단위 화소는 제 1, 제 2, 제 3, 제 4 및 제 5 트랜지스터와, 제 1 및 제 2 스토리지 커패시터와 유기발광 다이오드로 이루어지는 5T-2C 구조, 제 5 트랜지스터가 생략되는 4T-2C 구조, 제 1 내지 제 5 트랜지스터에 제 6 트랜지스터가 더 구성되는 6T-2C 구조 등 다양한 형태의 화소 설계 중 어느 하나로 구성될 수 있다.
이 때, 도 6에서는 인접한 2개의 화소 영역에 있어서 제 1 및 제 2 트랜지스터와 제 1 및 제 2 스토리지 커패시터가 형성된 부분만을 나타낸 것이다.
도시한 바와 같이, 일 방향으로 평행하게 이격된 제 1 게이트 배선(GL1)과 제 2 게이트 배선(GL2)을 형성하고, 상기 제 1 및 제 2 게이트 배선(GL1, GL1, GL2)과 수직 교차하여 화소 영역(P)을 정의하는 제 1 및 제 2 데이터 배선(DL1, DL2)을 형성한다. 또한, 상기 제 1 및 제 2 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)을 형성한다.
상기 제 2 게이트 배선(GL2)과 제 1 데이터 배선(DL1)의 교차지점에는 제 1 트랜지스터(T1)가 형성되고, 상기 제 1 게이트 배선(GL1)과 제 2 데이터 배선(DL2)의 교차지점에는 제 2 트랜지스터(T2)가 형성된다.
도면으로 상세히 제시하지는 않았지만, 이러한 제 1 및 제 2 트랜지스터(T1, T2)는 유기발광 다이오드의 일측 단자인 제 1 전극과 연결되는 제 3 트랜지스터(미도시)와 연결된다. 또한, 상기 제 1 및 제 2 게이트 배선(GL1, GL2)과 평행하게 이격되고, 보상 게이트 신호를 인가받는 제 1 및 제 2 게이트 보상배선(미도시)이 더 형성될 수 있다.
이러한 제 2 게이트 보상배선과 제 1 데이터 배선(DL1)의 교차지점에는 제 4 트랜지스터(미도시)가, 제 1 게이트 보상배선과 제 2 데이터 배선(DL2)의 교차지점에는 제 5 트랜지스터(미도시)가 더 형성될 수 있다. 제 4 및 제 5 트랜지스터는 제 3 트랜지스터의 구동 특성을 보완하기 위한 목적으로 형성하는 것이다.
상기 제 1, 제 2, 제 3, 제 4, 제 5 트랜지스터(T1, T2, 미도시)는 게이트 전극(미도시), 반도체층(미도시), 소스 전극과 드레인 전극(미도시)을 각각 포함한다. 상기 반도체층은 순수한 비정질 실리콘(a-Si:H)으로 이루어진 액티브층과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층을 포함할 수 있으며, 필요에 따라서는 결정질 실리콘으로 이루어진 단일층으로 형성할 수도 있다.
상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다. 상기 전원배선(PL)은 제 1 및 제 2 데이터 배선(DL1, DL2)과 평행한 방향으 로 이격 구성된 제 1 전원배선(PL1)과, 제 1 전원배선(PLl)과 수직 교차하는 제 2 전원배선(PL2)을 포함한다. 이 때, 상기 제 1 전원배선(PL1)은 제 1 및 제 2 데이터 배선(DL1, DL2)과, 제 2 전원배선(PL2)은 제 1 및 제 2 게이트 배선(GL1, GL2)과 동일층 동일 물질로 각각 형성될 수 있다. 또한, 상기 제 1 및 2 트랜지스터(T1, T2)와 제 3 트랜지스터의 사이 공간으로 병렬로 연결되는 제 1 및 제 2 스토리지 커패시터(Cst1, Cst2)가 더 형성될 수 있다.
따라서, 상기 제 1 또는 제 2 게이트 배선(GL1, GL2)을 통해 게이트 신호가 인가되면 제 1 또는 제 2 트랜지스터(T1, T2)가 턴-온(turn-on) 되고, 상기 제 1 또는 제 2 데이터 배선(DL1, DL2)의 신호가 제 3 트랜지스터의 게이트 전극에 전달되어 제 3 트랜지스터의 턴-온으로 이에 연결된 유기발광 다이오드(미도시)의 전계-전공쌍에 의해 빛이 출력된다. 이 때, 상기 제 3 트랜지스터가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드는 그레이 스케일(gray scale)을 구현할 수 있게 된다.
또한, 상기 제 1 또는 제 2 스토리지 커패시터(Cst1, Cst2)는 제 1 또는 제 2 트랜지스터(T1, T2)가 오프(off) 상태가 되었을 때, 제 3 트랜지스터(T3)의 게이트 전압을 일정하게 유지시키는 역할을 한다. 따라서, 상기 제 1 또는 제 2 트랜지스터(T1, T2)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 유기발광 다이오드에 흐르는 전류의 레벨을 일정하게 유지시킬 수 있게 된다.
이 때, 제 3 트랜지스터와 연결된 제 1 또는 제 2 게이트 보상배선에 게이트 보상 전압을 인가하게 되면, 제 4 또는 제 5 트랜지스터의 게이트 전극과 제 3 트 랜지스터의 드레인 전극이 연결되어 제 3 트랜지스터의 특성 편차를 감소시킬 수 있게 된다. 이를 통해, 제 3 트랜지스터를 지속적으로 구동하는 데 기인하여 발생되는 열화 현상에 의해 특성 편차를 완화할 수 있게 된다.
전술한 전원배선(PL)은 제 1 전원배선(PL1)과 평행한 세로 방향으로 제 1 및 제 2 전원배선(PL1, PL2)을 각각 노출하는 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)이 동일 선상에 형성된다. 이러한 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)의 상부로는 제 1 전원배선(PL1)과 제 2 전원배선(PL2)을 전기적으로 연결하는 투명 연결전극(285)이 제 1 전원배선(PL1)과 평행한 세로 방향으로 형성된다.
전술한 구성에서 제 1 전원배선(PL1)과 평행한 방향으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 동일 선상에 형성하고, 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)의 상부로 투명 연결전극(285)을 구성한 세로 방향의 콘택 구조를 적용한 것을 특징으로 한다.
특히, 보상회로가 구비되는 메쉬 타입의 화소 설계에서는 제 1 및 제 2 전원배선(PL1, PL2)을 포함하는 전원배선(PL)이 제 1 및 제 2 데이터 배선(DL1, DL2)의 사이 공간으로 형성된다. 이 때, 종래와 같이 가로방향의 콘택 구조를 적용하다 보면, 콘택홀을 확보할 수 있는 면적이 매우 협소해지게 되고, 그 결과 제 1 전원배선(PL1)과 제 2 전원배선(PL2) 간의 연결 자체가 불가능해지는 결과를 초래할 수 있다.
따라서, 본 발명의 제 2 실시예에서는 단위 화소영역 내에 2개의 데이터 배선의 사이 공간에 위치하는 메쉬 타입의 전원배선(PL)을 제 1 전원배선(PL1)과 평 행한 세로방향의 콘택 구조로 연결하는 것을 통해 개구율의 감소 없이 안정적으로 제 1 전원배선(PL1)과 제 2 전원배선(PL2)을 연결하는 데 그 특징이 있다.
즉, 제 1 전원배선(PL1)과 중첩된 상부로 제 1 전원배선(PL1) 폭(W)의 내부 공간으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 동일 선상에 형성한다. 이 경우, 제 1 전원배선(PL1)을 형성하기 위한 공간 확보만으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성할 수 있게 된다. 따라서, 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성하기 위한 별도의 공간을 확보할 필요가 없게 된다.
따라서, 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)과 중첩된 상부로 제 1 전원배선(PL1)과 평행한 세로 방향에 대응하여 투명 연결전극(285)을 형성함으로써, 투명 연결전극(285)을 통해 연결되는 전원배선(PL)은 제 1 및 제 2 데이터 배선(DL1, DL2)과 일정 간격이 이격되도록 설계하는 것이 가능해지므로, 제 1 및 제 2 데이터 배선(DL1, DL2)으로부터의 신호 간섭에 의한 영향에서 벗어날 수 있다.
도 7a는 도 6의 C 부분을 확대하여 나타낸 평면도이고, 도 7b는 도 7a의 Ⅶ-Ⅶ'선을 따라 절단하여 나타낸 단면도이다. 특히, 도 7b에서는 제 1 및 제 2 전원배선이 건식식각 공정시 반응가스와의 반응이 잘 일어나는 몰리브덴이나 몰리브덴 합금을 이용하여 형성한 경우를 일 예로 나타낸 것이다.
도 7a 및 도 7b에 도시한 바와 같이, 기판(210) 상에는 제 1 및 제 2 게이트 배선(도 6의 GL1, GL2)과 평행하게 이격된 가로 방향으로 제 2 전원배선(PL2)이 형성된다. 상기 제 2 전원배선(PL2)의 상부로는 게이트 절연막(245)을 사이에 두고 수직 교차하는 세로 방향으로 제 1 전원배선(PL1)이 형성된다. 이러한 제 1 전원배선(PL1)의 상부로는 보호막(255)이 형성된다.
이 때, 제 1 전원배선(PL1)은 제 1 및 제 2 데이터 배선(DL1, DL2)과, 상기 제 2 전원배선(PL2)은 제 1 및 제 2 게이트 배선과 동일층 동일 물질로 형성될 수 있다. 상기 제 1 전원배선(PL1)과 제 2 전원배선(PL2)이 교차되는 부분에 있어서, 제 1 전원배선(PL1)은 제 2 전원배선(PL2)을 경계로 상측과 하측으로 분리된 제 1 및 제 2 서브 전원배선(260a, 260b)을 포함한다.
상기 제 1 및 제 2 서브 전원배선(260a, 260b)의 마주보는 각각의 끝단에는 제 1 및 제 2 서브 전원배선(260a, 260b)을 노출하는 제 1 및 제 2 콘택홀(CH1, CH2)이 형성된다. 또한, 제 1 및 제 2 콘택홀(CH1, CH2)의 사이 공간으로 제 1 및 제 2 콘택홀(CH1, CH2)과 평행한 동일 선상으로 제 2 전원배선(PL2)을 노출하는 제 3 콘택홀(CH3)이 형성된다.
이 때, 상기 제 1 및 제 2 콘택홀(CH1, CH2)은 제 1 및 제 2 서브 전원배선(260a, 260b)을 덮는 보호막(255)을, 제 3 콘택홀(CH3)은 제 2 전원배선(PL2)을 덮는 보호막(255)과 그 하부의 게이트 절연막(245)을 패턴하는 것에 의해 각각 형성될 수 있다. 상기 제 1 및 제 2 콘택홀(CH1, CH2)이 위치하는 제 1 및 제 2 서브 전원배선(260a, 260b)의 하부면에는 제 1, 제 2, 제 3, 제 4, 제 5 트랜지스터(도 6의 T1, T2, 미도시)의 반도체층과 동일층 동일 물질로 이루어진 제 1 및 제 2 버퍼패턴(242, 244)이 더 형성될 수 있다.
상기 제 1 및 제 2 버퍼패턴(242, 244)은 건식식각 공정시 반응가스와의 반 응이 잘 일어나는 몰리브덴이나 몰리브덴 합금을 이용하여 제 1 및 제 2 서브 전원배선(260a, 260b)을 형성할 경우, 제 1 및 제 2 서브 전원배선(260a, 260b)을 노출하는 제 1 및 제 2 콘택홀(CH1, CH2)의 형성시 제 1 및 제 2 콘택홀(CH1, CH2)에 대응된 부분의 제 1 및 제 2 서브 전원배선(260a, 260b)이 함께 제거되는 데 기인한 측면 접촉에 따른 접촉 불량이 발생되는 것을 미연에 방지하기 위해 형성하는 것으로, 필요에 따라서는 생략할 수 있다.
이러한 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 포함하는 보호막(255)의 상부에는 제 1 전원배선(PL1)과 제 2 전원배선(PL2)을 연결하는 투명 연결전극(285)이 형성된다.
상기 투명 연결전극(285)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구동 트랜지스터의 드레인 전극과 연결되는 유기발광 다이오드의 일측 단자인 제 1 전극과 동일한 층에서 형성될 수 있다.
이 때, 상기 제 1 전원배선(PL1)과 평행한 방향, 즉 세로 방향으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 동일 선상에 형성하고, 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)의 상부로 제 1 전원배선(PL1)과 평행한 세로 방향으로 투명 연결전극(285)을 형성한 것을 특징으로 한다. 이러한 투명 연결전극(285)은 제 1 및 제 2 서브 전원배선(260a, 260b)을 포함하는 제 1 전원배선(PL1)과 제 2 전원배선(PL2)을 전기적으로 모두 연결하는 기능을 한다.
전술한 구성은 제 1 전원배선(PL1)과 중첩된 상부로 제 1 전원배선(PL1) 폭(W)의 내부 공간으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성할 수 있다. 이 경우, 제 1 전원배선(PL1)을 형성하기 위한 공간 확보만으로 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성할 수 있게 된다. 따라서, 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)을 형성하기 위한 별도의 공간을 확보할 필요가 없게 된다.
따라서, 제 1, 제 2, 제 3 콘택홀(CH1, CH2, CH3)과 중첩된 상부로 제 1 전원배선(PL1)과 평행한 세로 방향에 대응하여 투명 연결전극(285)을 형성함으로써, 투명 연결전극(285)을 통해 연결되는 전원배선(PL)은 제 1 및 제 2 데이터 배선(DL1, DL2)과 일정 간격이 이격되도록 설계하는 것이 가능해지므로, 제 1 및 제 2 데이터 배선(DL1, DL2)으로부터의 신호 간섭에 의한 영향에서 벗어날 수 있다.
그러나, 본 발명은 상기 제 1 및 제 2 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도.
도 2는 종래에 따른 유기전계 발광소자용 어레이 기판의 단위 화소를 나타낸 평면도.
도 3a는 도 2의 A 부분을 확대하여 나타낸 평면도.
도 3b는 도 3a의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도.
도 4는 본 발명의 제 1 실시예에 따른 유기전계 발광소자용 어레이 기판의 단위 화소를 나타낸 평면도.
도 5a는 도 4의 B 부분을 확대하여 나타낸 평면도.
도 5b는 도 5a의 Ⅴ-Ⅴ'선을 따라 절단하여 나타낸 단면도.
도 6은 본 발명의 제 2 실시예에 따른 유기전계 발광소자용 어레이 기판을 나타낸 평면도.
도 7a는 도 6의 C 부분을 확대하여 나타낸 평면도.
도 7b는 도 7a의 Ⅶ-Ⅶ'선을 따라 절단하여 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명*
210 : 기판 GL1 GL2 : 제 1 및 제 2 게이트 배선
DL1, DL2 : 제 1 및 제 2 데이터 배선 P1, PL2 : 제 1 및 제 2 전원 배선
T1, T2 : 제 1 및 제 2 트랜지스터 P : 화소 영역
Cst1, Cst2 : 제 1 및 제 2 스토리지 커패시터
CH1, CH2, CH3 : 제 1, 제 2, 제 3 콘택홀
Claims (12)
- 기판과;상기 기판 상에 수직 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과;상기 게이트 배선 및 데이터 배선의 교차지점에 위치하는 스위칭 트랜지스터 및, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스터와;상기 구동 트랜지스터의 드레인 전극과 연결된 유기발광 다이오드와;상기 데이터 배선과 평행하게 이격되고, 상기 구동 트랜지스터의 드레인 전극에 전원 전압을 인가하는 제 1 전원배선 및, 상기 제 1 전원배선과 수직 교차하는 제 2 전원배선과;상기 제 1 전원배선과 제 2 전원배선의 교차지점에 대응하여, 상기 제 1 전원배선과 평행한 세로 방향으로 상기 제 1 전원배선 및 제 2 전원배선을 각각 노출하는 다수의 콘택홀을 포함하는 보호막과;상기 다수의 콘택홀을 포함하는 보호막의 상부로, 상기 제 1 전원배선과 평행한 세로 방향으로 상기 제 1 전원배선과 제 2 전원배선을 전기적으로 연결하는 투명 연결전극을 포함하는 전원배선을 포함하는 유기전계 발광소자용 어레이 기판.
- 제 1 항에 있어서,상기 제 1 전원배선과 제 2 전원배선은 수직 교차하고, 이러한 교차지점에 있어서, 상기 제 1 전원배선은 제 2 전원배선을 경계로 상측과 하측으로 분리된 제 1 및 제 2 서브 전원배선을 포함하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 1 항에 있어서,상기 다수의 콘택홀은 상기 제 1 및 제 2 서브 전원배선의 마주보는 양측 끝단을 각각 노출하는 제 1 및 제 2 콘택홀과, 상기 제 1 및 제 2 콘택홀의 사이 공간으로 상기 제 2 전원배선을 노출하는 제 3 콘택홀로 이루어진 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 3 항에 있어서,상기 제 1, 제 2, 제 3 콘택홀은 상기 제 1 전원배선 폭의 내부 공간에 대응된 동일 선상에 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 3 항에 있어서,상기 제 1 및 제 2 콘택홀과 대응되는 상기 제 1 및 제 2 서브 전원배선의 하부면으로 제 1 및 제 2 버퍼패턴이 더 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 1 항에 있어서,상기 투명 연결전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 상기 구동 트랜지스터의 드레인 전극과 연결되는 유기발광 다이오드의 일측 단자인 제 1 전극과 동일한 층에서 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 기판과;상기 기판 상에 구성된 2 내지 4개의 게이트 배선과;상기 2 내지 4개의 게이트 배선과 수직 교차하는 2개의 데이터 배선과;상기 2 내지 4개의 게이트 배선과 2개의 데이터 배선의 교차지점에 각각 구성된 3 내지 6개의 트랜지스터와;상기 6개의 트랜지스터 중, 구동 트랜지스터의 드레인 전극과 연결된 유기발광 다이오드와;상기 2개의 데이터 배선과 평행하게 이격된 사이 공간으로, 상기 구동 트랜 지스터의 드레인 전극에 전원 전압을 인가하는 제 1 전원배선 및, 상기 제 1 전원배선과 수직 교차하는 제 2 전원배선과;상기 제 1 전원배선과 제 2 전원배선의 교차지점에 대응하여, 상기 제 1 전원배선과 평행한 세로 방향으로 상기 제 1 전원배선 및 제 2 전원배선을 각각 노출하는 다수의 콘택홀을 포함하는 보호막과;상기 다수의 콘택홀을 포함하는 보호막의 상부로, 상기 제 1 전원배선과 평행한 세로 방향으로 상기 제 1 전원배선과 제 2 전원배선을 전기적으로 연결하는 투명 연결전극을 포함하는 전원배선을 포함하는 유기전계 발광소자용 어레이 기판.
- 제 7 항에 있어서,상기 제 1 전원배선과 제 2 전원배선은 수직 교차하고, 이러한 교차지점에 있어서, 상기 제 1 전원배선은 제 2 전원배선을 경계로 상측과 하측으로 분리된 제 1 및 제 2 서브 전원배선을 포함하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 7 항에 있어서,상기 다수의 콘택홀은 상기 제 1 및 제 2 서브 전원배선의 마주보는 양측 끝 단을 각각 노출하는 제 1 및 제 2 콘택홀과, 상기 제 1 및 제 2 콘택홀의 사이 공간으로 상기 제 2 전원배선을 노출하는 제 3 콘택홀로 이루어진 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 9 항에 있어서,상기 제 1, 제 2, 제 3 콘택홀은 상기 제 1 전원배선 폭의 내부 공간에 대응된 동일 선상에 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 9 항에 있어서,상기 제 1 및 제 2 콘택홀과 대응되는 상기 제 1 및 제 2 서브 전원배선의 하부면으로 제 1 및 제 2 버퍼패턴이 더 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 7 항에 있어서,상기 투명 연결전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 상기 구동 트랜지스터의 드레인 전극과 연결되는 유기발광 다이오드의 일측 단자인 제 1 전극과 동일한 층에서 형성된 것 을 특징으로 하는 유기전계 발광소자용 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080108516A KR20100049385A (ko) | 2008-11-03 | 2008-11-03 | 유기전계 발광소자용 어레이 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080108516A KR20100049385A (ko) | 2008-11-03 | 2008-11-03 | 유기전계 발광소자용 어레이 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100049385A true KR20100049385A (ko) | 2010-05-12 |
Family
ID=42275846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080108516A KR20100049385A (ko) | 2008-11-03 | 2008-11-03 | 유기전계 발광소자용 어레이 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100049385A (ko) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8866706B2 (en) | 2010-07-05 | 2014-10-21 | Samsung Display Co., Ltd. | Organic electroluminescent display device and manufacturing method of the same |
| US9117783B2 (en) | 2013-05-30 | 2015-08-25 | Samsung Display Co., Ltd. | Organic light emitting diode display including a gate insulating layer supporting a driving voltage line and a data line |
| US9189990B2 (en) | 2012-11-02 | 2015-11-17 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| US9245480B2 (en) | 2012-08-14 | 2016-01-26 | Samsung Display Co., Ltd. | Organic light emitting diode display with vertical compensation control line formed in parallel with the data line |
| US9601561B2 (en) | 2014-11-20 | 2017-03-21 | Samsung Display Co., Ltd. | Organic light emitting diode display device |
| US9660009B2 (en) | 2014-12-22 | 2017-05-23 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| KR20170079978A (ko) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | 투명 표시 장치 |
| US9899634B2 (en) | 2014-11-19 | 2018-02-20 | Samsung Display Co., Ltd. | Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof |
| US9941489B2 (en) | 2014-09-01 | 2018-04-10 | Samsung Display Co., Ltd. | Organic light emitting diode display device and manufacturing method thereof |
| US9966004B2 (en) | 2015-03-02 | 2018-05-08 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| US10049616B2 (en) | 2015-08-21 | 2018-08-14 | Samsung Display Co., Ltd. | Display device and method for repairing the same |
| CN109585500A (zh) * | 2017-09-29 | 2019-04-05 | 三星显示有限公司 | 显示装置 |
| KR20200108395A (ko) * | 2020-03-24 | 2020-09-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| US10923545B2 (en) | 2013-03-27 | 2021-02-16 | Samsung Display Co., Ltd. | Thin film transistor array substrate and organic light-emitting display device including the same |
-
2008
- 2008-11-03 KR KR1020080108516A patent/KR20100049385A/ko not_active Application Discontinuation
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8866706B2 (en) | 2010-07-05 | 2014-10-21 | Samsung Display Co., Ltd. | Organic electroluminescent display device and manufacturing method of the same |
| US9245480B2 (en) | 2012-08-14 | 2016-01-26 | Samsung Display Co., Ltd. | Organic light emitting diode display with vertical compensation control line formed in parallel with the data line |
| US9189990B2 (en) | 2012-11-02 | 2015-11-17 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| US11818921B2 (en) | 2013-03-27 | 2023-11-14 | Samsung Display Co., Ltd. | Thin film transistor array substrate and organic light-emitting display device including the same |
| US11574969B2 (en) | 2013-03-27 | 2023-02-07 | Samsung Display Co., Ltd. | Thin film transistor array substrate and organic light-emitting display device including the same |
| US10923545B2 (en) | 2013-03-27 | 2021-02-16 | Samsung Display Co., Ltd. | Thin film transistor array substrate and organic light-emitting display device including the same |
| US9117783B2 (en) | 2013-05-30 | 2015-08-25 | Samsung Display Co., Ltd. | Organic light emitting diode display including a gate insulating layer supporting a driving voltage line and a data line |
| US10522604B2 (en) | 2013-05-30 | 2019-12-31 | Samsung Display Co., Ltd. | Organic light emitting diode display utilizing a curved semiconductor layer |
| US9608050B2 (en) | 2013-05-30 | 2017-03-28 | Samsung Display Co., Ltd | Organic light emitting diode display utilizing a curved semiconductor layer |
| US11696485B2 (en) | 2014-09-01 | 2023-07-04 | Samsung Display Co., Ltd. | Display device with driving voltage line overlapping gate electrode to form storage capacitor |
| US10230074B2 (en) | 2014-09-01 | 2019-03-12 | Samsung Display Co., Ltd. | Organic light emitting diode display device and manufacturing method thereof |
| US9941489B2 (en) | 2014-09-01 | 2018-04-10 | Samsung Display Co., Ltd. | Organic light emitting diode display device and manufacturing method thereof |
| US10505157B2 (en) | 2014-09-01 | 2019-12-10 | Samsung Display Co., Ltd. | Display device |
| US10818880B2 (en) | 2014-09-01 | 2020-10-27 | Samsung Display Co., Ltd. | Display device |
| US11793060B2 (en) | 2014-11-19 | 2023-10-17 | Samsung Display Co., Ltd. | Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof |
| US9899634B2 (en) | 2014-11-19 | 2018-02-20 | Samsung Display Co., Ltd. | Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof |
| US10741797B2 (en) | 2014-11-19 | 2020-08-11 | Samsung Display Co., Ltd. | Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof |
| US11245102B2 (en) | 2014-11-19 | 2022-02-08 | Samsung Display Co., Ltd. | Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof |
| US9601561B2 (en) | 2014-11-20 | 2017-03-21 | Samsung Display Co., Ltd. | Organic light emitting diode display device |
| US9660009B2 (en) | 2014-12-22 | 2017-05-23 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| US9966004B2 (en) | 2015-03-02 | 2018-05-08 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| US10049616B2 (en) | 2015-08-21 | 2018-08-14 | Samsung Display Co., Ltd. | Display device and method for repairing the same |
| KR20170079978A (ko) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | 투명 표시 장치 |
| US10840321B2 (en) | 2017-09-29 | 2020-11-17 | Samsung Display Co., Ltd. | Display device |
| US11476318B2 (en) | 2017-09-29 | 2022-10-18 | Samsung Display Co., Ltd. | Display device |
| US10411083B2 (en) | 2017-09-29 | 2019-09-10 | Samsung Display Co., Ltd. | Display device |
| EP3462499A3 (en) * | 2017-09-29 | 2019-08-07 | Samsung Display Co., Ltd. | Display device |
| KR20190038718A (ko) * | 2017-09-29 | 2019-04-09 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109585500A (zh) * | 2017-09-29 | 2019-04-05 | 三星显示有限公司 | 显示装置 |
| CN109585500B (zh) * | 2017-09-29 | 2024-03-08 | 三星显示有限公司 | 显示装置 |
| KR20200108395A (ko) * | 2020-03-24 | 2020-09-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100049385A (ko) | 유기전계 발광소자용 어레이 기판 | |
| US10256226B2 (en) | Display device including electrostatic discharge circuit | |
| KR101346921B1 (ko) | 평판 표시 장치 및 그 제조방법 | |
| US10038049B2 (en) | Display device | |
| KR102477982B1 (ko) | 표시 장치 | |
| KR102047513B1 (ko) | 표시 장치 | |
| US20160190180A1 (en) | Array substrate and display panel | |
| TWI575732B (zh) | 畫素結構及其顯示面板 | |
| KR20200031738A (ko) | 표시 장치 | |
| US20220376003A1 (en) | Display panel and display apparatus | |
| CN103227177A (zh) | 像素结构及薄膜晶体管 | |
| KR20100034436A (ko) | 유기전계 발광소자 및 그 제조방법 | |
| KR20060019099A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR20180047579A (ko) | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 | |
| KR20200138543A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| KR20100070729A (ko) | 유기전계 발광소자용 어레이 기판 | |
| KR20070080143A (ko) | 액정표시장치 | |
| KR20100049384A (ko) | 유기전계 발광소자용 어레이 기판 | |
| KR20160082738A (ko) | 유기발광 표시장치 | |
| KR20200082164A (ko) | 네 개의 서브 픽셀로 구성된 단위 화소을 포함하는 디스플레이 장치 | |
| KR20230103569A (ko) | 표시 장치 | |
| US11929027B2 (en) | Display device | |
| CN113130568B (zh) | 显示装置及其制造方法 | |
| US20230217796A1 (en) | Display device | |
| US20240134472A1 (en) | Display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |