KR20100049384A - 유기전계 발광소자용 어레이 기판 - Google Patents
유기전계 발광소자용 어레이 기판 Download PDFInfo
- Publication number
- KR20100049384A KR20100049384A KR1020080108515A KR20080108515A KR20100049384A KR 20100049384 A KR20100049384 A KR 20100049384A KR 1020080108515 A KR1020080108515 A KR 1020080108515A KR 20080108515 A KR20080108515 A KR 20080108515A KR 20100049384 A KR20100049384 A KR 20100049384A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- gate
- electrode
- wiring
- extension wiring
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 21
- 239000011159 matrix material Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 101150037603 cst-1 gene Proteins 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11868—Macro-architecture
- H01L2027/11874—Layout specification, i.e. inner core region
- H01L2027/11879—Data lines (buses)
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 유기전계 발광소자에 관한 것으로, 보다 상세하게는 돌기에 기인한 쇼트 불량을 미연에 방지하는 것을 통해 생산 수율을 개선할 수 있는 유기전계 발광소자용 어레이 기판에 관한 것이다.
이를 위한 본 발명에 따른 유기전계 발광소장용 어레이 기판은 기판과; 상기 기판 상의 일 방향으로 구성된 게이트 배선과; 상기 게이트 배선과 평행하게 이격된 보상배선과; 상기 게이트 배선 및 보상배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 제 1 트랜지스터, 상기 제 1 트랜지스터와 연결된 제 2 트랜지스터, 상기 제 1 및 제 2 트랜지스터와 연결되고, 상기 보상배선으로부터 게이트 보상신호를 인가받는 제 3 트랜지스터와; 상기 제 2 트랜지스터와 연결된 유기발광 다이오드와; 상기 제 1 트랜지스터의 소스 전극과 제 2 트랜지스터의 게이트 전극의 사이로 병렬 연결된 제 1 스토리지 커패시터및, 상기 제 2 트랜지스터의 게이트 전극에서 상기 제 1 트랜지스터로 연장되는 게이트 연장배선, 상기 게이트 연장배선과 중첩되고, 상기 게이트 연장배선의 면적과 중첩되는 내부 공간에 대응하여 제 1 폭으로 형성된 소스 연장배선과, 상기 제 1 폭의 내부에서 상기 제 1 폭 보다 좁은 제 2 폭으로 형성된 투명 전극을 포함하는 제 2 스토리지 커패시터를 포함하는 것을 특징으로 한다.
Description
본 발명은 유기전계 발광소자에 관한 것으로, 보다 상세하게는 돌기에 기인한 쇼트 불량을 미연에 방지하는 것을 통해 생산 수율을 개선할 수 있는 유기전계 발광소자용 어레이 기판에 관한 것이다.
일반적으로, 평판 표시장치 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류의 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
이러한 특성을 갖는 유기전계 발광소자는 수동 매트릭스 방식과 능동 매트릭스 방식으로 구분된다. 상기 수동 매트릭스 방식에서는 주사선(scan line)과 신호 선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 능동 매트릭스 방식에서는, 화소를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소 별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온/오프되고, 상기 제 1 전극과 대향하는 제 2 전극은 전면에 형성되어 공통전극이 된다.
상기 능동 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(storage capacitor: Cst)에 충전되어 있어, 그 다음 프레임(frame)의 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선의 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점으로 최근에는 능동 매트릭스 방식의 유기전계 발광소자가 주로 이용되고 있다.
이러한 능동 매트릭스 방식의 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서는 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도이다.
도시한 바와 같이, 종래에 따른 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소는 제 1 트랜지스터(T1), 제 2 트랜지스터(T2), 스토리지 캐패시터(Cst) 및 유기발광 다이오드(E)로 이루어진다.
즉, 일 방향으로 형성된 게이트 배선(GL)과, 상기 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)과, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 각각 형성된다.
또한, 상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 제 1 트랜지스터(T1)가 형성되고, 상기 제 1 트랜지스터(T1)와 전기적으로 연결된 제 2 트랜지스터(T2)가 형성된다.
이 때, 상기 제 2 트랜지스터(T2)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 제 2 트랜지스터(T2)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결된다. 상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다. 또한, 상기 제 2 트랜지스터(T2)의 게이트 전극과 제 1 트랜지스터(T1)의 소스 전극 사이에는 스토리지 커패시터(Cst)가 형성된다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 제 1 트랜지스터(T1)가 턴-온(turn-on) 되고, 상기 데이터 배선(DL)의 신호가 제 2 트랜지스터(T2)의 게이트 전극에 전달되어 제 2 트랜지스터(T2)의 턴-온으로 이에 연결된 유기발광 다이오드(E)의 전계-전공쌍에 의해 빛이 출력된다. 이 때, 상기 제 2 트랜지스터(Td)가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.
또한, 상기 스토리지 커패시터(Cst)는 제 1 트랜지스터(T1)가 오프(off) 되었을 때, 제 2 트랜지스터(T2)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 제 1 트랜지스터(T1)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
그러나, 이와 같이 제 1 및 제 2 트랜지스터(T1, T2)와 스토리지 커패시터(Cst)를 사용하는 회로를 적용한 유기전계 발광소자의 경우, 제 2 트랜지스터(T2)의 열화로 인한 특성 편차, 즉 문턱 전압의 변동 등에 의한 휘도 불균일 등의 문제를 유발할 수 있다.
특히, 어레이 소자와 유기발광 다이오드를 서로 다른 기판에 구성하고, 이들을 기둥형태의 연결전극으로 연결한 구조를 가지는 듀얼플레이트 타입의 유기전계 발광소자에서 문제가 되고 있다.
전술한 제 2 트랜지스터의 특성 편차를 보상하기 위해 추가적인 트랜지스터가 설계되는 보상회로에 대한 연구가 활발히 진행되고 있으며, 이에 대해서는 이하 첨부한 도면을 참조하여 보다 상세히 설명하도록 한다.
도 2는 보상회로가 구비된 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도이다.
도시한 바와 같이, 보상회로가 구비된 유기전계 발광소자의 단위 화소는 제 1 트랜지스터(T1), 제 2 트랜지스터(T2), 제 3 트랜지스터(T3), 제 1 및 제 2 스토리지 캐패시터(Cst1, Cst2)와 유기발광 다이오드(E)로 이루어진다.
즉, 일 방향으로 게이트 배선(GL)이 형성되고, 상기 게이트 배선(GL)과 평행 하게 이격하여 보상배선(CL)이 형성된다. 또한, 상기 게이트 배선(GL) 및 보상배선(CL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)과, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 각각 형성된다. 상기 보상배선(CL)은 게이트 배선(GL)과 동일층 동일 물질로 형성될 수 있다.
게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 제 1 트랜지스터(T1)가 형성되고, 상기 교차지점과 이격된 일측으로 제 1 트랜지스터(T1)와 전기적으로 연결된 제 2 트랜지스터(T2)가 형성된다. 또한, 제 1 및 제 2 트랜지스터(T1, T2)와 연결되며, 보상배선(CL)으로부터 게이트 보상신호를 인가받는 제 3 트랜지스터(T)가 더 형성된다.
이 때, 상기 제 2 트랜지스터(T2)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 제 2 트랜지스터(T2)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결된다. 상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다. 또한, 상기 제 1 트랜지스터(T1)의 소스 전극과 제 2 트랜지스터(T2)의 게이트 전극의 사이에는 병렬로 연결된 제 1 및 제 2 스토리지 커패시터(Cst1, Cst2)가 형성된다. 이 때, 상기 제 2 스토리지 커패시터(Cst2)의 일측 단자는 제 3 트랜지스터(T3)의 소스 전극과 연결된다.
따라서, 상기 게이트 배선(GL)을 통해 게이트 신호가 인가되면 제 1 트랜지스터(T1)가 턴-온(turn-on) 되고, 상기 데이터 배선(DL)의 신호가 제 2 트랜지스터(T2)의 게이트 전극에 전달되어 제 2 트랜지스터(T2)의 턴-온으로 이에 연결된 유기발광 다이오드(E)의 전계-전공쌍에 의해 빛이 출력된다. 이 때, 상기 제 2 트랜지스터(T2)가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.
또한, 상기 제 1 및 제 2 스토리지 커패시터(C1st, Cst2)는 제 1 트랜지스터(T1)가 오프(off) 되었을 때, 제 2 트랜지스터(T2)의 게이트 전압을 일정하게 유지시키는 역할을 한다. 따라서, 상기 제 1 트랜지스터(T1)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지시킬 수 있게 된다.
이 때, 상기 보상배선(CL)에 게이트 보상신호을 인가하여 제 3 트랜지스터(T3)를 턴-온시키게 되면, 제 3 트랜지스터(T3)의 게이트 전극과 제 2 트랜지스터(T2)의 드레인 전극이 연결되어 제 2 트랜지스터(T2)의 특성 편차를 감소시킬 수 있게 된다.
도 3은 도 2의 A 부분을 확대하여 나타낸 평면도이고, 도 4는 도 3의 Ⅳ-Ⅳ'선을 따라 절단하여 나타낸 단면도이다.
도 3 및 도 4에 도시한 바와 같이, 제 2 스토리지 영역(CA2)과 제 2 트랜지스터 영역(TA2)으로 구분된 기판(10) 상에는 게이트 전극(25)과, 상기 게이트 전극(25)에서 연장된 게이트 연장배선(28)이 구성된다. 제 2 스토리지 영역(CA2)은 제 2 스토리지 커패시터(Cst2)가, 제 2 트랜지스터 영역(T2)은 제 2 트랜지스터(T2)가 각각 형성되는 영역이다.
상기 게이트 전극(25)과 게이트 연장배선(28)의 상부로는 게이트 절연막(45)을 사이에 두고 게이트 전극(25)과 중첩된 반도체층(40)이 형성된다. 이 때, 게이트 연장배선(28)은 게이트 전극(25)과 일체로 구성되고, 제 2 스토리지 커패시터(Cst2)를 사이에 두고 제 1 트랜지스터(도 2의 T1)로 연장된다.
상기 게이트 연장배선(28)과 중첩된 상부에는 제 3 트랜지스터(도 2의 T3)로 연장되는 소스 연장배선(38)이 형성되고, 상기 게이트 전극(25)과 중첩된 상부에는 제 2 트랜지스터(T2)의 소스 전극(32)과 드레인 전극(34)이 형성된다. 상기 드레인 전극(34)은 전자의 이동도를 향상시키기 위한 목적으로 U자형으로, 소스 전극(32)은 U자 형의 드레인 전극(34)과 맞물리는 I자 형으로 설계된다. 이 때, 게이트 전극(25), 반도체층(40), 소스 및 드레인 전극(32, 34)을 포함하여 제 2 트랜지스터(T2)라 한다. 도면으로 상세히 제시하지는 않았지만, 상기 제 2 트랜지스터(T2)의 드레인 전극(34)을 노출하는 드레인 콘택홀(미도시)을 통해 드레인 전극(34)과 연결된 제 1 전극(미도시)이 더 구성된다.
또한, 상기 소스 연장배선(38)은 보호막(55)을 사이에 두고 투명 전극(75)과 연결된다. 상기 투명 전극(75)은 게이트 연장배선(28)을 노출하는 게이트 콘택홀(GCH)을 통해 게이트 연장배선(28)과 연결된다. 상기 투명 전극(75)과 제 1 전극은 동일층에서 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 형성될 수 있다. 상기 게이트 연장배선(28), 게이트 절연막(45), 소스 연장배선(38) 및 투명 전극(75)을 포함하여 제 2 스토리지 커패시터(Cst2)라 한다.
상기 제 2 스토리지 커패시터(Cst2)는 평면적인 관점에서 바라보았을 때, 게이트 연장배선(28)의 면적과 중첩되는 내부 공간으로 투명 전극(75)과 소스 연장배선(38)이 위치한다. 이러한 투명 전극(75)은 가로 방향에 대응된 소스 연장배선(38)의 전면을 덮도록 설계하고 있다. 즉, 소스 연장배선(38)의 폭(W1) 대비 투명 전극(75)의 폭(W2)이 더 크도록 설계하고 있다.
그러나, 전술한 유기전계 발광소자에서는 소스 연장배선(38)을 패턴 형성하는 과정에서 소스 연장배선(38)의 양측 끝단으로 단차부(F)가 형성될 수 밖에 없고, 이러한 단차부(F)를 가지는 소스 연장배선(38)의 상부 표면으로 보호막(55)을 형성하기 위한 증착 공정을 진행하게 된다. 이러한 증착 공정은 증착 방법에 관계없어 어느 정도의 결함을 가지고 있으며, 특히 전술한 단차부(F)에서는 결함의 발생율이 높아진다.
특히, 전술한 보상회로 구조에서는 단위 화소 영역의 면적은 그대로 유지하면서 단위 화소 영역 내에 트랜지스터 및 스토리지 커패시터의 수를 증가시키다 보면, 제 2 스토리지 커패시터(Cst2)가 형성되는 부분에서의 쇼트 불량의 발생 빈도는 더 높아지는 경향을 보인다.
그 결과, 소스 연장배선(38)의 단차부(F)에서는 증착 불량에 의해 돌기가 발생될 수 있고, 이러한 돌기에 의해 소스 연장배선(38)의 단차부(F)를 보호막(55)이 완전히 덮지 못한 상태로 증착 공정이 완료될 경우, 이미 돌기가 발생된 보호막(55)의 상부로 투명 전극(75)을 균일한 두께로 증착하더라도, 소스 연장배선(38)과 투명 전극(75)이 전기적으로 연결되는 쇼트 불량이 발생될 확률은 높아지게 된 다. 이러한 투명 전극(75)과 소스 연장배선(38) 간의 쇼트 불량은 휘점 불량으로 나타나게 되고, 나아가 생산 수율을 저해하는 요인으로 작용한다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 보상회로가 구비된 유기전계 발광소자용 어레이 기판에 있어서, 제 2 스토리지 커패시터의 투명 전극과 소스 연장배선 간의 쇼트 불량을 방지하는 것을 통해 생산 수율을 개선하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자용 어레이 기판은 기판과; 상기 기판 상의 일 방향으로 구성된 게이트 배선과; 상기 게이트 배선과 평행하게 이격된 보상배선과; 상기 게이트 배선 및 보상배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 제 1 트랜지스터, 상기 제 1 트랜지스터와 연결된 제 2 트랜지스터, 상기 제 1 및 제 2 트랜지스터와 연결되고, 상기 보상배선으로부터 게이트 보상신호를 인가받는 제 3 트랜지스터와; 상기 제 2 트랜지스터와 연결된 유기발광 다이오드와; 상기 제 1 트랜지스터의 소스 전극과 제 2 트랜지스터의 게이트 전극의 사이로 병렬 연결된 제 1 스토리지 커패시터및, 상기 제 2 트랜지스터의 게이트 전극에서 상기 제 1 트랜지스터로 연장되는 게이트 연장배선, 상기 게이트 연장배선과 중첩되고, 상기 게이트 연장배선의 면적과 중첩되는 내부 공간에 대응하여 제 1 폭으로 형성된 소스 연장배선과, 상기 제 1 폭의 내부에서 상기 제 1 폭 보다 좁은 제 2 폭으로 형성된 투명 전극을 포함하는 제 2 스토리지 커패시터를 포함하는 것을 특징으로 한다.
이 때, 상기 게이트 연장배선과 소스 연장배선의 사이 공간으로 게이트 절연막이 더 구성된다. 상기 소스 연장배선과 투명 전극의 사이 공간으로 보호막이 더 형성된다.
상기 투명 전극은 게이트 연장배선을 노출하는 게이트 콘택홀을 통해 상기 게이트 연장배선과 연결된다. 상기 투명 전극은 상기 유기발광 다이오드의 제 1 전극과 동일층에서 동일한 물질로 구성된다.
또한, 상기 소스 연장배선은 상기 제 3 트랜지스터의 소스 전극과 연결되고, 상기 게이트 연장배선은 제 2 트랜지스터의 게이트 전극과 일체로 구성된다.
전술한 목적을 달성하기 위한 본 발명의 변형예에 따른 유기전계 발광소자용 어레이 기판은 기판과; 상기 기판 상의 일 방향으로 구성된 게이트 배선과; 상기 게이트 배선과 평행하게 이격된 보상배선과; 상기 게이트 배선 및 보상배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 제 1 트랜지스터, 상기 제 1 트랜지스터와 연결된 제 2 트랜지스터, 상기 제 1 및 제 2 트랜지스터와 연결되고, 상기 보상배선으로부터 게이트 보상신호를 인가받는 제 3 트랜지스터와; 상기 제 2 트랜지스터와 연결된 유기발광 다이오드와; 상기 제 1 트랜지스터의 소스 전극과 제 2 트랜지스터의 게이트 전극의 사이로 병렬 연결된 제 1 스토리지 커패시터및, 상기 제 2 트랜지스터의 게이트 전극에서 상기 제 1 트랜지스터로 연장되는 게이트 연장배선, 상기 게이트 연장배선과 중첩되고, 상기 게이트 연장배선의 면적과 중첩되는 내부 공간에 대응하여 상기 게이트 연장배선의 폭 보다 큰 제 1 폭으로 형성된 소스 연장배선과, 상기 제 1 폭의 내부에서 상기 제 1 폭 보다 좁은 제 2 폭으로 형성된 투명 전극을 포함하는 제 2 스토리지 커패시터를 포함하는 것을 특징으로 한다.
본 발명에 따른 유기전계 발광소자는 투명 전극과 소스 연장배선 간의 중첩 면적을 변경하는 것을 통해 마스크 공정 수의 증가는 없으면서, 제 2 스토리지 커패시터에서의 쇼트 불량에 기인한 휘점 불량을 사전에 방지할 수 있게 되므로, 생산 수율은 향상된다.
--- 실시예 ---
본 발명은 보상회로가 구비된 유기전계 발광소자용 어레이 기판에 있어서, 제 2 스토리지 커패시터의 게이트 연장배선과 중첩된 상부에 형성되는 소스 연장배선과 투명 전극에 있어서, 상기 소스 연장배선의 폭의 내부로 투명 전극이 위치하도록 설계한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 유기전계 발광소자에 대해 설명하도록 한다.
도 5는 본 발명에 따른 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도로, 제 2 트랜지스터의 지속적인 구동에 의해 발생할 수 있는 열화 현상을 방지하기 위해 보상회로가 구비된 유기전계 발광소자를 나타낸 것이다.
도시한 바와 같이, 본 발명에 따른 유기전계 발광소자의 단위 화소는 제 1 트랜지스터(T1), 제 2 트랜지스터(T2), 제 3 트랜지스터(T3), 제 1 및 제 2 스토리지 캐패시터(Cst1, Cst2)와 유기발광 다이오드(E)로 이루어진다.
즉, 일 방향으로 게이트 배선(GL)을 형성하고, 상기 게이트 배선(GL)과 평행하게 이격하여 보상배선(CL)을 형성한다. 또한, 상기 게이트 배선(GL) 및 보상배선(CL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)과, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)을 각각 형성한다. 상기 보상배선(CL)은 게이트 배선(GL)과 동일층 동일 물질로 형성될 수 있다.
상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 제 1 트랜지스터(T1)를 형성하고, 상기 교차지점과 이격된 일측으로 제 1 트랜지스터(T1)와 전기적으로 연결된 제 2 트랜지스터(T2)를 형성한다. 또한, 제 1 및 제 2 트랜지스터(T1, T2)와 연결되며, 보상배선(CL)으로부터 게이트 보상신호를 인가받는 제 3 트랜지스터(T)를 형성한다.
도면으로 상세히 제시하지는 않았지만, 상기 제 1, 제 2, 제 3 트랜지스터(T1, T2, T3)는 게이트 전극(미도시), 반도체층(미도시)과 소스 및 드레인 전극 (미도시)을 각각 포함한다. 상기 반도체층은 순수한 비정질 실리콘(a-Si:H)으로 이루어진 액티브층과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층을 포함하며, 필요에 따라서는 결정질 실리콘(p-Si)으로 이루어진 단일층으로 형성할 수도 있다.
이 때, 제 2 트랜지스터(T2)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 제 2 트랜지스터(T2)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결된다. 상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다. 또한, 상기 제 1 트랜지스터(T1)의 소스 전극과 제 2 트랜지스터(T2)의 게이트 전극의 사이에는 병렬로 연결된 제 1 및 제 2 스토리지 커패시터(Cst1, Cst2)가 형성된다. 특히, 상기 제 2 스토리지 커패시터(Cst2)의 일측 단자는 제 3 트랜지스터(T3)의 소스 전극과 연결된다.
따라서, 상기 게이트 배선(GL)을 통해 게이트 신호가 인가되면 제 1 트랜지스터(T1)가 턴-온(turn-on) 되고, 상기 데이터 배선(DL)의 신호가 제 2 트랜지스터(T2)의 게이트 전극에 전달되어 제 2 트랜지스터(T2)의 턴-온으로 이에 연결된 유기발광 다이오드(E)의 전계-전공쌍에 의해 빛이 출력된다. 이 때, 상기 제 2 트랜지스터(T2)가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.
또한, 상기 제 1 및 제 2 스토리지 커패시터(Cst1, Cst2)는 제 1 트랜지스 터(T1)가 오프(off) 되었을 때, 제 2 트랜지스터(T2)의 게이트 전압을 일정하게 유지시키는 역할을 한다. 따라서, 상기 제 1 트랜지스터(T1)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지시킬 수 있게 된다.
이 때, 제 3 트랜지스터(T3)와 연결된 보상배선(CL)에 게이트 보상신호를 인가하게 되면, 제 3 트랜지스터(T3)의 게이트 전극과 제 2 트랜지스터(T2)의 드레인 전극이 연결되어 제 2 트랜지스터(T2)의 특성 편차를 감소시킬 수 있게 된다. 따라서, 제 2 트랜지스터(T2)를 지속적으로 구동하는 데 기인하여 발생되는 열화 현상에 의한 특성 편차의 변동을 완화시킬 수 있게 되고, 나아가 열화 현상에 따른 화질 저하 문제를 개선할 수 있게 된다.
도 6은 도 5의 B 부분을 확대하여 나타낸 평면도이고, 도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단하여 나타낸 단면도이다.
도 6 및 도 7에 도시한 바와 같이, 제 2 스토리지 영역(CA2)과 제 2 트랜지스터 영역(TA2)으로 구분된 기판(110) 상에는 게이트 전극(125)과, 상기 게이트 전극(125)에서 연장된 게이트 연장배선(128)을 형성한다. 상기 게이트 전극(125)과 게이트 연장배선(128)의 상부로는 게이트 절연막(145)을 사이에 두고 게이트 전극(125)과 중첩된 반도체층(140)을 형성한다. 이 때, 게이트 연장배선(128)은 게이트 전극(125)과 일체로 구성되고, 제 2 스토리지 커패시터(Cst2)를 사이에 두고 제 1 트랜지스터(도 5의 T1)로 연장된다.
상기 게이트 연장배선(128)과 중첩된 상부에는 제 3 트랜지스터(도 5의 T3)로 연장되는 소스 연장배선(138)을 형성하고, 상기 게이트 전극(125)과 중첩된 상부에는 제 2 트랜지스터(T2)의 소스 전극(132)과 드레인 전극(134)을 형성한다. 상기 드레인 전극(134)은 전자의 이동도를 향상시키기 위한 목적으로 U자형으로, 소스 전극(132)은 U자 형의 드레인 전극(134)과 맞물리는 I자 형으로 설계된다.
이 때, 게이트 전극(125), 반도체층(140), 소스 및 드레인 전극(132, 134)을 포함하여 제 2 트랜지스터(T2)라 한다. 도면으로 상세히 제시하지는 않았지만, 상기 제 2 트랜지스터(T2)의 드레인 전극(134)을 노출하는 드레인 콘택홀(미도시)을 통해 드레인 전극(134)과 연결된 제 1 전극(미도시)이 더 구성된다. 이러한 제 1 전극과 유기 발광층(미도시)과 제 2 전극(미도시)은 유기발광 다이오드(도 5의 E)를 이룬다.
또한, 상기 소스 연장배선(138)은 보호막(155)을 사이에 두고 투명 전극(175)과 연결된다. 상기 투명 전극(175)은 게이트 연장배선(138)을 노출하는 게이트 콘택홀(GCH)을 통해 게이트 연장배선(128)과 연결된다. 상기 투명 전극(175)과 제 1 전극은 동일층에서 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 형성될 수 있다.
상기 보호막(155)은 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성되며, 필요에 따라서는 벤조싸이클로부텐(benzocyclobutene)과 포토 아크릴(photo acryl)을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성될 수 있다.
이 때, 상기 게이트 연장배선(128), 게이트 절연막(145), 소스 연장배선(138) 및 투명 전극(175)을 포함하여 제 2 스토리지 커패시터(Cst2)라 한다.
상기 제 2 스토리지 커패시터(Cst2)는 평면적인 관점에서 바라보았을 때, 게이트 연장배선(128)의 면적과 중첩되는 내부 공간으로 투명 전극(175)과 소스 연장배선(138)이 위치한다. 이 때, 상기 소스 연장배선(138)은 제 1 폭(w1)으로 형성하고, 게이트 콘택홀(GCH)을 통해 게이트 연장배선(128)과 연결되는 투명 전극(175)은 제 1 폭(W1)의 내부에서 제 1 폭(w1) 보다 좁은 제 2 폭(w2)으로 형성한다.
이러한 투명 전극(75)은 제 2 스토리지 커패시터(Cst2)의 용량이 감소하지 않는 범위내에서 설계하는 것이 바람직한 바, 소스 연장배선(138)과의 중첩 면적은 최대한으로 확보해야 한다.
즉, 본 발명에서는 소스 연장배선(138)의 양측 끝단에 위치하는 단차부(F)의 내측에 대응하여 투명 전극(175)을 형성하는 것을 통해 쇼트 불량을 미연에 방지할 수 있는 것을 특징으로 한다. 따라서, 상기 투명 전극(175)은 소스 연장배선(138)의 평탄한 표면에 대응되는 위치에서 보호막(155)을 사이에 두고 형성되므로, 소스 연장배선(138)의 양측 단차부(F)에서 문제가 되는 증착 불량에 의한 쇼트 불량을 미연에 방지할 수 있는 구조적인 장점을 갖는다.
도 8은 본 발명에 따른 유기전계 발광소자용 어레이 기판의 변형예를 나타낸 평면도로, 도 5와 동일한 명칭에 대해서는 도면 번호에 100을 더하여 나타내었으며, 중복 설명은 생략하도록 한다.
도시한 바와 같이, 본 발명의 변형예에서는 제 2 스토리지 커패시터(Cst2)를 평면적인 관점에서 바라보았을 때, 게이트 연장배선(228)의 면적과 중첩되는 내부 공간으로 투명 전극(275)과 소스 연장배선(238)을 형성한다. 이 때, 상기 소스 연장배선(238)은 게이트 연장배선(228)의 폭 보다 큰 제 1 폭(w1)으로 형성하고, 게이트 콘택홀(GCH)을 통해 게이트 연장배선(228)과 연결되는 투명 전극(275)은 제 1 폭(W1)의 내부에서 제 1 폭(w1) 보다 좁은 제 2 폭(w2)으로 형성한 것을 특징으로 한다.
본 발명에서는 투명 전극(275)과 소스 연장배선(238) 간의 크기만을 변경하기 때문에 마스크 공정 수의 증가는 없으면서, 제 2 스토리지 커패시터(Cst)에서의 쇼트 불량에 기인한 휘점 불량을 사전에 방지할 수 있게 되므로, 생산 수율은 향상된다.
그러나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도.
도 2는 보상회로가 구비된 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도.
도 3의 도 2의 A 부분을 확대하여 나타낸 평면도.
도 4는 도 3의 Ⅳ-Ⅳ'선을 따라 절단하여 나타낸 단면도.
도 5는 본 발명에 따른 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도.
도 6은 도 5의 B 부분을 확대하여 나타낸 평면도.
도 7은 도 6의 Ⅳ-Ⅳ'선을 따라 절단하여 나타낸 단면도.
도 8은 본 발명에 따른 유기전계 발광소자용 어레이 기판의 변형예를 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명*
110 : 기판 125 : 게이트 전극
128 : 게이트 연장배선 132 : 소스 전극
134 : 드레인 전극 140 : 반도체층
145 : 게이트 절연막 155 : 보호막
w1, w2 : 제 1 및 제 2 폭 Cst2 : 제 2 스토리지 커패시터
T2 : 제 2 트랜지스터
Claims (7)
- 기판과;상기 기판 상의 일 방향으로 구성된 게이트 배선과;상기 게이트 배선과 평행하게 이격된 보상배선과;상기 게이트 배선 및 보상배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과;상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 제 1 트랜지스터, 상기 제 1 트랜지스터와 연결된 제 2 트랜지스터, 상기 제 1 및 제 2 트랜지스터와 연결되고, 상기 보상배선으로부터 게이트 보상신호를 인가받는 제 3 트랜지스터와;상기 제 2 트랜지스터와 연결된 유기발광 다이오드와;상기 제 1 트랜지스터의 소스 전극과 제 2 트랜지스터의 게이트 전극의 사이로 병렬 연결된 제 1 스토리지 커패시터및, 상기 제 2 트랜지스터의 게이트 전극에서 상기 제 1 트랜지스터로 연장되는 게이트 연장배선, 상기 게이트 연장배선과 중첩되고, 상기 게이트 연장배선의 면적과 중첩되는 내부 공간에 대응하여 제 1 폭으로 형성된 소스 연장배선과, 상기 제 1 폭의 내부에서 상기 제 1 폭 보다 좁은 제 2 폭으로 형성된 투명 전극을 포함하는 제 2 스토리지 커패시터를 포함하는 유기전계 발광소자용 어레이 기판.
- 제 1 항에 있어서,상기 게이트 연장배선과 소스 연장배선의 사이 공간으로 게이트 절연막이 더 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 1 항에 있어서,상기 소스 연장배선과 투명 전극의 사이 공간으로 보호막이 더 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 1 항에 있어서,상기 투명 전극은 게이트 연장배선을 노출하는 게이트 콘택홀을 통해 상기 게이트 연장배선과 연결된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 1 항에 있어서,상기 투명 전극은 상기 유기발광 다이오드의 제 1 전극과 동일층에서 동일한 물질로 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 제 1 항에 있어서,상기 소스 연장배선은 상기 제 3 트랜지스터의 소스 전극과 연결되고, 상기 게이트 연장배선은 제 2 트랜지스터의 게이트 전극과 일체로 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
- 기판과;상기 기판 상의 일 방향으로 구성된 게이트 배선과;상기 게이트 배선과 평행하게 이격된 보상배선과;상기 게이트 배선 및 보상배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과;상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 제 1 트랜지스터, 상기 제 1 트랜지스터와 연결된 제 2 트랜지스터, 상기 제 1 및 제 2 트랜지스터와 연결되고, 상기 보상배선으로부터 게이트 보상신호를 인가받는 제 3 트랜지스터와;상기 제 2 트랜지스터와 연결된 유기발광 다이오드와;상기 제 1 트랜지스터의 소스 전극과 제 2 트랜지스터의 게이트 전극의 사이로 병렬 연결된 제 1 스토리지 커패시터및, 상기 제 2 트랜지스터의 게이트 전극에서 상기 제 1 트랜지스터로 연장되는 게이트 연장배선, 상기 게이트 연장배선과 중첩되고, 상기 게이트 연장배선의 면적과 중첩되는 내부 공간에 대응하여 상기 게이트 연장배선의 폭 보다 큰 제 1 폭으로 형성된 소스 연장배선과, 상기 제 1 폭의 내부에서 상기 제 1 폭 보다 좁은 제 2 폭으로 형성된 투명 전극을 포함하는 제 2 스토리지 커패시터를 포함하는 유기전계 발광소자용 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080108515A KR20100049384A (ko) | 2008-11-03 | 2008-11-03 | 유기전계 발광소자용 어레이 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080108515A KR20100049384A (ko) | 2008-11-03 | 2008-11-03 | 유기전계 발광소자용 어레이 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100049384A true KR20100049384A (ko) | 2010-05-12 |
Family
ID=42275845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080108515A KR20100049384A (ko) | 2008-11-03 | 2008-11-03 | 유기전계 발광소자용 어레이 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100049384A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120091855A (ko) * | 2011-02-10 | 2012-08-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20160085987A (ko) * | 2015-01-08 | 2016-07-19 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2022141444A1 (zh) * | 2020-12-30 | 2022-07-07 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
-
2008
- 2008-11-03 KR KR1020080108515A patent/KR20100049384A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120091855A (ko) * | 2011-02-10 | 2012-08-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20160085987A (ko) * | 2015-01-08 | 2016-07-19 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2022141444A1 (zh) * | 2020-12-30 | 2022-07-07 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10388711B2 (en) | Light emitting element display device | |
| US10319297B2 (en) | Display device | |
| US9748320B2 (en) | Thin-film transistor substrate and display device comprising the same | |
| US10510302B2 (en) | Electroluminescent display device | |
| US6784032B2 (en) | Active matrix organic light emitting display and method of forming the same | |
| KR100941836B1 (ko) | 유기 전계 발광표시장치 | |
| JP4044014B2 (ja) | アクティブマトリクス型有機電界発光素子用薄膜トランジスタ | |
| US10720479B2 (en) | Display substrate, method for fabricating the same, and display device | |
| US9209237B1 (en) | Organic light-emitting display device | |
| KR100763912B1 (ko) | 비정질 실리콘 박막트랜지스터 및 이를 구비하는 유기 발광디스플레이 | |
| KR20100049385A (ko) | 유기전계 발광소자용 어레이 기판 | |
| EP2889913B1 (en) | Organic light emitting display device | |
| KR100960908B1 (ko) | Ｏｌｅｄ 디스플레이를 위한 능동 매트릭스 픽셀 구동 회로 | |
| US11482590B2 (en) | Display device with alternately arranged circuit areas and sub-pixels | |
| KR102268493B1 (ko) | 유기발광다이오드 표시장치 및 이의 제조방법 | |
| KR20140087591A (ko) | 유기 발광 다이오드 표시 장치 및 제조 방법 | |
| US10665820B2 (en) | Display device | |
| US8669700B2 (en) | Organic light emitting diode display including source and drain electrodes separated from a gate electrode | |
| KR20100049384A (ko) | 유기전계 발광소자용 어레이 기판 | |
| KR101261601B1 (ko) | 유기 발광 표시 장치 | |
| KR20100070729A (ko) | 유기전계 발광소자용 어레이 기판 | |
| JP4792748B2 (ja) | ディスプレイパネル | |
| US20240071315A1 (en) | Display apparatus | |
| KR102013893B1 (ko) | 평판표시장치 및 그의 제조방법 | |
| US20220208920A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |