KR20180047579A - 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 - Google Patents
백플레인 기판 및 이를 이용한 유기 발광 표시 장치 Download PDFInfo
- Publication number
- KR20180047579A KR20180047579A KR1020160143864A KR20160143864A KR20180047579A KR 20180047579 A KR20180047579 A KR 20180047579A KR 1020160143864 A KR1020160143864 A KR 1020160143864A KR 20160143864 A KR20160143864 A KR 20160143864A KR 20180047579 A KR20180047579 A KR 20180047579A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- node
- storage
- switching
- driving
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000003860 storage Methods 0.000 claims abstract description 179
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims description 79
- 229910044991 metal oxide Inorganic materials 0.000 claims description 23
- 150000004706 metal oxides Chemical class 0.000 claims description 23
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 84
- 239000010408 film Substances 0.000 description 66
- 239000011229 interlayer Substances 0.000 description 15
- 239000010409 thin film Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000003746 surface roughness Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000005499 laser crystallization Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H01L27/3262—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H01L27/3265—
-
- H01L27/3272—
-
- H01L27/3276—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 초고해상도 구조에서 깊은 콘택 구조를 요할 때, 패턴의 안정성 및 충분한 스토리지 용량을 확보한 백플레인 기판 및 이를 이용한 유기 발광 표시 장치에 관한 것으로, 이종의 금속으로 스토리지 캐패시터 전극을 각각 구성하고, 상기 스토리지 캐패시터 전극에 전압을 인가하도록 콘택 공정을 적용시, 이종의 금속이 중첩하는 노드에서, 상측 금속을 내식각성을 갖는 재료로 하여 깊은 접속(deep contact)을 요하는 구조에서, 하측의 스토리지 전극을 보호할 수 있다.
Description
본 발명은 백플레인 기판에 관한 것으로, 초고해상도 구조에서 깊은 콘택 구조를 요할 때, 패턴의 안정성 및 충분한 스토리지 용량을 확보한 백플레인 기판 및 이를 이용한 유기 발광 표시 장치에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자 기기가 발전함에 따라 이에 적용할 수 있는 평판 표시 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.
평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 표시 장치(Plasma Display Panel device), 전계 방출 표시 장치(Field Emission Display Device), 유기 또는 무기 발광 표시 장치(Organic or Inorganic Light Emitting Diode Display Device) 등이 연구되고 있다. 이러한 평판 표시 장치 중에서 특히 유기 발광 표시 장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질, 대화면 구현 및 연성화의 장점으로 적용 분야가 확대되고 있다.
또한, 이러한 평판 표시 장치는 복수개의 화소를 매트릭스상으로 구비하며, 복수개의 화소는 각각이 3개 이상의 서브 화소를 가져, 각 서브 화소를 개별적으로 제어할 수 있는 TFT(Thin Film Transistor: 박막 트랜지스터)를 서브 화소 내에 하나 이상 구비한다.
그런데, 점차 증강 현실이나 가상 현실과 같이 고해상도를 요구되는 표시 장치에 있어서, 한정된 표시 장치의 크기 내에 고해상도를 갖기 때문에 개별 화소의 크기가 점차 작아지게 된다. 또한, 유기 발광 표시 장치와 같이, 발광 소자를 개별 소자에 직접 갖는 표시 장치에 있어서는, 개별 서브 화소의 선택적인 계조 표현을 위해서 작아진 개별 서브 화소 내에 최소 2T1C (2 transistors and 1 capacitor)의 회로 소자를 포함시켜야 하는데, 개별 서브 화소의 면적이 작아 충분한 홀딩 특성을 갖는 소자 구현이 힘들어, 화면 상에 실감 있는 계조 표현이 불가능한 실정이다.
본 발명은 초고해상도 구조에서 깊은 콘택 구조를 요할 때, 패턴의 안정성 및 충분한 스토리지 용량을 확보한 백플레인 기판 및 이를 이용한 유기 발광 표시 장치를 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 백플레인 기판은, 이종의 금속으로 스토리지 캐패시터 전극을 각각 구성하고, 상기 스토리지 캐패시터 전극에 전압을 인가하도록 콘택 공정을 적용시, 이종의 금속이 중첩하는 노드에서, 상측 금속을 내식각성을 갖는 재료로 하여 깊은 접속(deep contact)을 요하는 구조에서, 하측의 스토리지 전극을 보호할 수 있다.
일 실시예에 따른 본 발명의 백플레인 기판은, 기판 상에, 각각 제 1 방향과 제 2 방향으로 배치된 스캔 라인 및 데이터 라인과, 상기 스캔 라인과 중첩된 부분에 위치하며, 상기 스캔 라인을 스위칭 게이트 전극으로 하는 스위칭 트랜지스터와, 제 1 노드 및 제 2 노드를 갖고, 상기 제 1 노드에서 상기 스위칭 트랜지스터와 접속한 구동 트랜지스터와, 상기 제 1 노드와 제 2 노드와 각각 접속되며 서로 중첩된 제 1 스토리지 전극 및 제 2 스토리지 전극을 포함하는 스토리지 캐패시터를 포함하며, 상기 제 1, 제 2 스토리지 전극 중 상측은 투명 금속막 또는 투명 금속 산화막이며, 하측은 차광성 금속막이다.
또한, 상기 제 1, 제 2 스토리지 전극 중 하측의 차광성 금속막은 상측의 투명 금속막 또는 투명 금속 산화막과 비중첩부를 갖고, 상기 비중첩부에서, 상기 구동 트랜지스터의 상기 제 1 노드 또는 제 2 노드는 상기 차광성 금속막과 깊은 접속을 가질 수 있다.
여기서, 상기 제 1, 제 2 스토리지 전극의 중첩부에서, 상기 구동 트랜지스터의 상기 제 1 노드 및 제 2 노드 중 상기 차광성 금속막과 깊은 접속을 갖지 않는 노드는 상측의 투명 금속막 또는 투명 금속 산화막과 접속할 수 있다.
상기 스위칭 트랜지스터는, 상기 스위칭 게이트 전극과, 상기 스위칭 게이트 전극과 중첩 부위를 갖는 제 1 반도체층과, 상기 스위칭 게이트 전극과 이격되어, 상기 제 1 반도체층과 접속되는 스위칭 소오스 전극 및 스위칭 드레인 전극을 포함할 수 있다.
그리고, 상기 구동 트랜지스터는, 상기 스위칭 소오스 전극과 접속되는 상기 제 1 스토리지 전극을 구동 게이트 전극으로 하며, 상기 구동 게이트 전극과 중첩되는 제 2 반도체층과, 상기 구동 게이트 전극과 이격하여 상기 제 2 반도체층과 접속하는 구동 소오스 전극 및 구동 드레인 전극을 포함할 수 있다.
상기 깊은 접속은 상기 제 2 노드에서, 상기 구동 소오스 전극과, 상기 제 2 반도체층을 관통하여 상기 제 2 반도체층 하측의 상기 제 2 스토리지 전극간의 접속일 수 있다. 이 경우, 상기 스위칭 소오스 전극 및 스위칭 드레인 전극은 상기 제 1 반도체층을 관통하며, 상기 스위칭 소오스 전극은 상기 제 1 반도체층 하측의 제 1 스토리지 전극과 접속할 수 있다.
그리고, 상기 스위칭 소오스 전극과 상기 제 1 스토리지 전극과의 접속 부위 하측에, 상기 제 1 스토리지 전극과 전기적으로 이격되는 상기 제 2 스토리지 전극이 중첩할 수 있다.
상기 스캔 라인은 상기 제 1, 제 2 반도체층 상측에 위치할 수 있다.
한편, 다른 실시예에 따른 상기 구동 트랜지스터는, 상기 스위칭 소오스 전극과 접속되며, 상기 스캔 라인과 동일층에 위치한 구동 게이트 전극과, 상기 구동 게이트 전극과 중첩되는 제 2 반도체층과, 상기 구동 게이트 전극과 이격하여 상기 제 2 반도체층과 접속하는 구동 소오스 전극 및 구동 드레인 전극을 포함할 수 있다.
여기서, 상기 제 1 노드에서, 상기 구동 게이트 전극과 상기 스위칭 소오스 전극을 연결하는 연결 접속 전극을 더 포함하며, 상기 연결 접속 전극은 상기 스위칭 소오스 전극과 일체형일 수 있다.
그리고, 상기 깊은 접속은 상기 제 1 노드에서, 상기 스위칭 소오스 전극과, 상기 제 1 반도체층을 관통하여 상기 제 1 반도체층 하측의 상기 제 1 스토리지 전극간의 접속일 수 있다.
상기 스위칭 소오스 전극 및 스위칭 드레인 전극은 상기 제 1 반도체층을 관통하며, 상기 구동 소오스 전극은 상기 제 2 반도체층을 관통하며, 상기 구동 소오스 전극은 상기 제 2 반도체층 하측의 제 2 스토리지 전극과 접속할 수 있다.
또한, 상기 구동 소오스 전극과 상기 제 2 스토리지 전극과의 접속 부위 하측에, 상기 제 2 스토리지 전극과 전기적으로 이격되는 상기 제 1 스토리지 전극이 중첩할 수 있다.
여기서, 상기 투명 금속 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), 및 IGZO(Indium Gallium Zinc Oxide) 중 어느 하나일 수 있다.
그리고, 상기 투명 금속막 또는 상기 투명 금속 산화막은 1000Å 이하의 두께를 가질 수 있다.
또한, 상기 차광성 금속막은 1000Å 이하의 두께를 가질 수 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 유기 발광 표시 장치는 복수개의 서브 화소를 포함하는 기판과, 상기 기판의 각 서브 화소별로 각각 제 1 방향과 제 2 방향으로 배치된 스캔 라인 및 데이터 라인과, 상기 스캔 라인과 중첩된 부분에 위치하며, 상기 스캔 라인을 스위칭 게이트 전극으로 하는 스위칭 트랜지스터와, 제 1 노드 및 제 2 노드를 갖고, 상기 제 1 노드에서 상기 스위칭 트랜지스터와 접속한 구동 트랜지스터와, 상기 제 1 노드와 제 2 노드와 각각 접속되며 서로 중첩된 제 1 스토리지 전극 및 제 2 스토리지 전극을 포함하는 스토리지 캐패시터 및 상기 제 2 노드와 애노드가 접속되며, 접지 단자와 캐소드가 접속되고, 상기 애노드와 캐소드 사이에 유기 발광층을 포함한 유기 발광 다이오드를 포함하며, 상기 제 1, 제 2 스토리지 전극 중 상측은 투명 금속막이며, 하측은 차광성 금속막일 수 있다.
본 발명의 백플레인 기판 및 이를 이용한 유기 발광 표시 장치는, 다음과 같은 효과가 있다.
첫째, 본 발명의 백플레인 기판은 콘택부를 제 1, 제 2 반도체층을 관통하여 갖는 구성에서, 오버에치가 발생하는데, 이 과정에서, 하측에 위치하는 스토리지 전극의 보호를 위해, 상측에 위치하는 스토리지 전극의 성분이 드라이 에치에 대해 하측의 스토리지 전극보다 내식각성을 갖는 투명 금속막 또는 투명 금속 산화막으로 하여, 콘택 공정에서 하측에 위치하는 스토리지 전극의 손상을 방지할 수 있다.
둘째, 상대적으로 제 1, 제 2 반도체층에 가까운 제 1, 제 2 스토리지 전극 중 상측의 스토리지 전극의 표면 거칠기가 좋은(표면 거칠기가 거의 없는) 투명 금속막 또는 투명 금속 산화막으로 하여, 이후, 증착 공정 및 레이저 결정이 진행되는 제 1, 제 2 반도체층의 결정성을 안정하게 유지할 수 있다.
셋째, 본 발명의 백플레인 기판은, 고해상도로 가며 서브 화소의 크기가 줄어들며, 한정된 서브 화소 면적 내에 서브 화소 구동을 위한 회로 구성을 모두 포함시켜야 하는데, 서브 화소의 홀딩 특성을 위해 요구되는 스토리지 캐패시터를, 구비된 배선 사이의 영역을 최대한 활용하고, 특히 병렬 구성의 스토리지 캐패시터를 메인 스토리지 캐패시터에 중첩시켜 배치시켜 회로적 및 면적의 할애면에서 다른 박막 트랜지스터의 배치의 영향을 주지 않고도 충분한 용량의 스토리지 캐패시터의 구비가 가능하다.
넷째, 본 발명의 서브 화소 구조를 구비한 백플레인 기판 및 유기 발광 표시 장치는, 안정적인 구동 특성을 갖는 구동 박막 트랜지스터를 구비하며 고해상도의 서브 픽셀에서 충분한 스토리지 캐패시터의 용량을 확보할 수 있기 때문에, 장시간 구동 및 고전압 구동에도 안정적인 특성의 회로 구성을 갖는다.
도 1a 및 도 1b는 본 발명의 유기 발광 표시 장치의 일 서브 화소를 나타낸 회로도
도 2는 본 발명의 제 1 실시예에 따른 백플레인 기판의 일 서브 화소를 나타낸 평면도
도 3은 도 2의 I~I' 선상의 단면도
도 4는 본 발명의 제 2 실시예에 따른 백플레인 기판의 일 서브 화소를 나타낸 평면도
도 5는 도 4의 Ⅱ~Ⅱ' 선상의 단면도
도 6a 및 도 6b는 비교예들의 백플레인 기판을 나타낸 단면도
도 7은 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치의 일 서브 화소를 나타낸 단면도
도 8은 본 발명의 제 2 실시예에 따른 유기 발광 표시 장치의 일 서브 화소를 나타낸 단면도
도 2는 본 발명의 제 1 실시예에 따른 백플레인 기판의 일 서브 화소를 나타낸 평면도
도 3은 도 2의 I~I' 선상의 단면도
도 4는 본 발명의 제 2 실시예에 따른 백플레인 기판의 일 서브 화소를 나타낸 평면도
도 5는 도 4의 Ⅱ~Ⅱ' 선상의 단면도
도 6a 및 도 6b는 비교예들의 백플레인 기판을 나타낸 단면도
도 7은 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치의 일 서브 화소를 나타낸 단면도
도 8은 본 발명의 제 2 실시예에 따른 유기 발광 표시 장치의 일 서브 화소를 나타낸 단면도
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
이하에서는 먼저, 유기 발광 표시 장치의 각 서브 화소에 구비되는 기본 회로를 설명한다.
도 1a 및 도 1b는 본 발명의 유기 발광 표시 장치의 일 서브 화소를 나타낸 회로도이다.
도 1a는 2T1C를 나타낸 회로도이며, 도 1b는 3T1C를 나타낸 회로도이다. 도 1a는 유기 발광 표시 장치의 일 서브 화소의 필수 회로로, 이를 먼저 설명하고, 도 1b에 대해서는 도 1a에서 설명하지 않은 부가 구성을 설명한다.
본 발명의 유기 발광 표시 장치의 각 서브 화소는, 도 1a 및 도 1b와 같이, 제 1 방향의 스캔 라인(110)(SL), 이와 교차하는 제 2 방향으로 서로 평행한 제 1 전압 라인(130)(VDL) 및 데이터 라인(140)(DL)의 배선을 갖고, 상기 스캔 라인(110)(SL)과 데이터 라인(140)(DL)의 교차부에 스위칭 트랜지스터(Sw-Tr)와, 상기 스위칭 트랜지스터(Sw-Tr)와 상기 제 1 전압 라인(130)(VDL)의 사이에 구비된 구동 트랜지스터(D-Tr) 를 구비한다.
여기서, 상기 스위칭 트랜지스터(Sw-Tr)와 구동 트랜지스터(D-Tr)의 연결 노드를 제 1 노드(A)라 하며, 구동 트랜지스터(D-Tr) 의 연결 노드를 제 2 노드(B)라 한다.
상기 제 1, 제 2 노드(A, B) 사이에는 서브 화소의 홀딩 특성을 위해 스토리지 캐패시터(Cst)가 구비되며, 상기 스토리지 캐패시터(Cst)의 일측 전극, 즉, 제 2 노드(B)측은 유기 발광 다이오드(OLED)와 연결된다. 상기 제 2 노드(B)에 상기 유기 발광 다이오드(OLED)의 애노드 전극이 연결되며, 접지(ground) 단자에 캐소드 전극이 연결되고, 상기 애노드 전극과 캐소드 전극 사이에 유기 발광층이 구비된다.
상기 스위칭 트랜지스터(Sw-Tr)는 스위칭 게이트 전극(SG)이 스캔 라인(110)(SL)의 부분이거나 이로부터 돌출된 패턴으로 이루어질 수 있으며, 스위칭 드레인 전극(SD)이 데이터 라인(DL)(140)에 접속되며, 스위칭 소오스 전극(SS)이 제 1 노드(A)에 접속되며, 상기 제 1 노드(A)는 구동 트랜지스터(D-Tr)의 게이트 전극(DG)과도 접속되어 이루어진다.
그리고, 구동 트랜지스터(D-Tr)는 제 1 노드(A)에 접속한 전극을 구동 게이트 전극(DG)으로 하며, 구동 드레인 전극(DD)은 제 1 전압 라인(VDL)에 연결되며, 구동 소오스 전극(DS)은 제 2 노드(B)에 연결되어 이루어진다.
스위칭 트랜지스터(Sw-Tr)는 스캔 라인(SL)과 데이터 라인(DL)에 연결되어, 해당 서브 화소를 선택하는 기능을 한다. 그리고, 구동 트랜지스터(D-Tr)는 스위칭 트랜지스터(Sw-Tr)에 의해 선택된 화소의 유기발광 다이오드(OLED)를 구동하는 기능을 한다.
한편, 도시된 서브 화소 회로도의 제 1 전압 라인(130)(VDL)은 구동 전압 라인이 공급된다.
상기 서브 화소는 기판(이하, 도 3의 100 참조) 상에 복수개 매트릭스 상으로 구비되며, 각 서브 화소 내의 영역을 대부분 차지하여 스토리지 캐패시터 영역(STR)이 정의된다.
각 서브 화소 내에 상기 이격한 복수개의 스캔 라인(110)(SL)들과 및 센싱 라인(120)(SSL)과, 이격한 상기 제 1 전압 라인(130)(VDL) 및 데이터 라인(140)(DL)이 교차하는 영역 내에 스토리지 캐패시터 영역(STR)이 정의된다.
상기 스토리지 캐패시터 영역(STR)은 각각 제 1 노드와 제 2 노드와 접속된 제 1, 제 2 스토리지 전극이 중첩하여 차지하는 영역이다. 본 발명의 백플레인 기판에서는 1500ppi (pixel per inch) 이상의 수준의 초고해상도의 구현이 가능한 것으로, 개별 서브 화소의 폭이 수 ㎛ 이내로 매우 작아 서브 화소 내 회로가 차지하는 면적도 줄게 된다. 이러한 초고해상도의 구조에서, 스토리지 캐패시터(Cst)가 차지하는 스토리지 캐패시터 영역(STR)을 서브 화소 내 라인 사이의 공간을 최대한 이용하며, 용량을 늘리기 위해 스토리지 캐패시터(Cst)의 회로적 구성을 병렬로 구성하여, 일정 시간 각 서브 화소의 계조 표현을 유지하기 위해 홀딩 특성을 충분히 유지할 수 있게 한다.
이 경우, 상기 스토리지 캐패시터를 이루는 제 1 스토리지 전극은 상기 스토리지 캐패시터 영역(STR)의 50% 이상 내지 100%의 면적을 차지할 수 있다.
한편, 도 1b에 따른 유기 발광 표시 장치의 일 서브 화소의 회로도는 도 1a의 구성 외에, 상기 제 2 노드(B)와 센싱 라인(SSL) 및 제 2 전압 라인(RL)에 연결되는 센싱 트랜지스터(Ref-Tr)를 더 포함한 것이다.
센싱 박막 트랜지스터(Ref-Tr)는 센싱 게이트 전극(RG)이 센싱 라인(120)(SSL)의 부분이거나 이로부터 돌출된 패턴으로 이루어질 수 있으며, 센싱 드레인 전극(RD)이 제 2 전압 라인(RL)에 연결되며, 센싱 소오스 전극(RS)이 제 2 노드(B)에 연결되어 이루어진다.
이 경우, 도 1b의 회로도를 갖는 경우, 상기 제 1 스토리지 전극은 상기 스캔 라인과 센싱 라인과, 상기 데이터 라인과 제 1 전압 라인 중 적어도 어느 하나에 접할 정도의 크기를 가질 수 있다. 이 경우에도 스토리지 캐패시터 영역이 서브 화소 내 다른 박막 트랜지스터의 영역과 중첩됨을 의미하여, 이를 통해 서브 화소 내 공간 활용을 최대화함을 의미한다.
또한, 센싱 박막 트랜지스터(Ref-Tr)는 센싱 게이트 전극(RG)이 센싱 라인(120)(SSL)의 부분이거나 이로부터 돌출된 패턴으로 이루어질 수 있으며, 센싱 드레인 전극(RD)이 제 2 전압 라인(RL)에 연결되며, 센싱 소오스 전극(RS)이 제 2 노드(B)에 연결되어 이루어진다.
상기 센싱 박막 트랜지스터(Ref-Tr)가 구비되는 경우, 센싱 라인(SSL)과 제 2 전압 라인(RL) 사이에 연결되어, 제 2 노드(B)의 전압 값을 센싱하거나 초기화한다. 이하의 설명에서는 초기화 및 센싱의 이점에서 센싱 박막 트랜지스터(Ref-Tr)를 구비한 예를 기준으로 설명한다.
도시된 서브 화소 회로도의 제 1 전압 라인(130)(VDL)은 구동 전압 라인이 공급되며, 제 2 전압 라인(150)(RL) 에는 기준 전압이 공급되거나 제 2 전압 라인(150)을 통해 제 2 노드(B)의 전압 값이 독출될 수 있다.
이하, 구체적으로 본 발명의 백플레인 기판 및 이를 이용하는 유기 발광 표시 장치의 구성을 살펴본다.
*제 1 실시예에 따른 백플레인 기판*
도 2는 본 발명의 제 1 실시예에 따른 백플레인 기판의 일 서브 화소를 나타낸 평면도이며, 도 3은 도 2의 I~I' 선상의 단면도이다.
도 2 및 도 3과 같이, 본 발명의 백플레인 기판은, 기판(100) 상에, 각각 제 1 방향과 제 2 방향으로 배치된 스캔 라인(110) 및 데이터 라인(140)과, 상기 스캔 라인(110)과 중첩된 부분에 위치하며, 상기 스캔 라인(110)을 스위칭 게이트 전극(SG)으로 하는 스위칭 트랜지스터(S-Tr)와, 제 1 노드(A) 및 제 2 노드(B)를 갖고, 상기 제 1 노드(A)에서 상기 스위칭 트랜지스터(S-Tr)와 접속한 구동 트랜지스터(D-Tr)와, 상기 제 1 노드(A)와 제 2 노드(B)와 각각 접속되며 서로 중첩된 제 1 스토리지 전극(180) 및 제 2 스토리지 전극(170)을 포함하는 스토리지 캐패시터(Cst)를 포함한다.
그리고, 상기 제 1, 제 2 스토리지 전극(180, 170) 중 상측에 위치하는 제 1 스토리지 전극(180)은 투명 금속막 또는 투명 금속 산화막이며, 하측은 차광성 금속막이다.
여기서, 상기 투명 금속 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), 및 IGZO(Indium Gallium Zinc Oxide) 중 어느 하나일 수 있다.
그리고, 상기 투명 금속막 또는 상기 투명 금속 산화막은 1000Å 이하의 두께를 갖는 것이 바람직하다. 또한, 상기 차광성 금속막 역시 1000Å 이하의 두께를 가질 수 있다. 이와 같이, 상기 제 1, 제 2 반도체층(163, 165) 하측에 위치하는 전극의 두께를 얇게 하여, 상기 제 1, 제 2 반도체층(163, 165)의 증착 및 레이저 결정화 과정에서 단선이나 불량을 방지하기 위함이다.
한편, 상기 차광성 금속막은 차광성 금속의 예로는 금, 은, 구리, 알루미늄, 크롬, 몰리브덴, 티타늄 중 어느 하나이거나 이들 중 적어도 어느 하나를 포함한 금속 적층체나 합금으로 이루어질 수 있다. 그리고, 차광성 금속은 도전률이 우수한 금속이다.
여기서, 상기 제 1, 제 2 스토리지 전극(180, 170)은 서로 이종의 금속으로, 식각 선택비가 다른 것으로, 중첩부의 제 1 노드에서의 접속 과정에서, 상대적으로 상측의 투명 금속막이 내식각성을 가져, 하측의 차광성 금속이 손상되지 않고 보호되는 것이다.
만일, 상기 제 1, 제 2 스토리지 전극이 동종의 금속이라면, 제 1 노드의 접속 과정에서, 상측의 스토리지 전극에서 식각이 발생된다면, 동일 식각 특성의 하측의 스토리지 전극까지 식각되어버려, 스위칭 소오스 전극이 제 1, 제 2 스토리지 전극에 모두 접속되어버리는 불량이 발생한다. 본 발명의 백플레인 기판은, 제 1, 제 2 스토리지 전극에 서로 다른 금속을 사용하고, 상대적으로 상측의 제 1 스토리지 전극이 스위칭 소오스 전극(SS)과의 식각 공정에서 내식각성을 갖는 금속으로 선택함으로써, 하측의 제 2 스토리지 전극이 노출됨을 방지한다.
한편, 본 발명의 백플레인 기판에서, 상측의 제 1 스토리지 전극(180)을 투명 전극 또는 투명 산화막 등의 투명 금속막으로 하고, 제 2 스토리지 전극(170)을 몰리브덴 계열의 도전성이 좋은 차광성 금속막으로 하는 이유는, 일반적인 금속의 건식각 과정에서, 이용되는 플라즈마 가스나 식각액 등에 대해 상대적으로 투명 금속막 쪽이 내식각 특성이 우수하기 때문이다.
그리고, 상측에 위치하는 제 1 스토리지 전극(180)을 투명 금속막으로 한 다른 이유는, 상대적으로 표면 거칠기간 큰 차광성 금속막 대비 표면 거칠기가 완만한 투명 금속막을 상측의 제 1 스토리지 전극(180)으로 함으로써, 제 1 스토리지 전극(180)의 상측에 위치하는 제 1, 제 2 반도체층(163, 165)의 결정화시 표면 거칠기에 따라 결정화 불량을 방지하기 위함이다.
또한, 상기 제 1, 제 2 스토리지 전극(180, 170) 중 하측에 위치하는 제 2 스토리지 전극(170)은 차광성 금속막으로, 상측의 제 1 스토리지 전극(180)보다 넓은 면적으로 일측이 돌출되는 형상으로, 제 1 스토리지 전극(180)과 비중첩부를 갖는다. 그리고, 상기 비중첩부에서, 상기 구동 트랜지스터(D-Tr)의 상기 제 2 노드(B)는 상기 차광성 금속막으로 이루어진 제 2 스토리지 전극(170)과 깊은 접속(deep contact)을 가질 수 있다.
여기서, 깊은 접속(deep contact)이란, 상부의 소오스/드레인 전극이 반도체층을 관통하여, 반도체층 하측의 스토리지 전극 중 하나와 접속하는 것을 의미하며, 이러한 접속은 접속 부위에서 적어도 하나의 반도체층 혹은 금속이 관통되어 가장 하측에 위치한 배선 혹은 전극까지 접속되는 것을 의미한다.
그리고, 상기 제 1, 제 2 스토리지 전극(180, 170)은 이종의 금속으로, 그 중첩부에서, 상기 구동 트랜지스터(D-Tr)의 상기 제 1 노드(A) 및 제 2 노드(B) 중 상기 차광성 금속막과 깊은 접속을 갖지 않는 제 1 노드는 상측의 투명 금속막 또는 투명 금속 산화막으로 이루어진 제 1 스토리지 전극(180)과 상기 스위칭 소오스 전극(143)이 접속한다.
한편, 상기 스위칭 트랜지스터(S-Tr)는, 상기 스캔 라인(110)과 일체형의 스위칭 게이트 전극(SG)과, 상기 스위칭 게이트 전극(SG)과 중첩 부위를 갖는 제 1 반도체층(163)과, 상기 스위칭 게이트 전극(SG)과 이격되어, 상기 제 1 반도체층(163)과 접속되는 스위칭 소오스 전극(SS)(143) 및 스위칭 드레인 전극(SD)을 포함할 수 있다. 여기서, 스위칭 드레인 전극(SD)은 데이터 라인(140)과 일체형일 수 있다.
그리고, 상기 구동 트랜지스터(D-Tr)는, 상기 스위칭 소오스 전극(SS)과 접속되는 상기 제 1 스토리지 전극(180)을 구동 게이트 전극(DG)으로 하며, 상기 구동 게이트 전극(DG)과 중첩되는 제 2 반도체층(165)과, 상기 구동 게이트 전극(DG)과 이격하여 상기 제 2 반도체층(165)과 접속하는 구동 소오스 전극(DG) 및 구동 드레인 전극(DD)을 포함한다.
여기서, 상기 깊은 접속은 상기 제 2 노드(B)에서, 상기 구동 소오스 전극(DS)(145)과, 상기 제 2 반도체층(165)을 관통하여 상기 제 2 반도체층(165) 하측의 상기 제 2 스토리지 전극(170)간의 접속이다. 이 경우, 상기 스위칭 소오스 전극(SS) 및 스위칭 드레인 전극(SD)은 상기 제 1 반도체층(163)을 관통하며, 상기 스위칭 소오스 전극(SS)은 상기 제 1 반도체층(163) 하측의 제 1 스토리지 전극(180)과 접속한다.
그리고, 상기 스위칭 소오스 전극(SS)(143)과 상기 제 1 스토리지 전극(180)과의 접속 부위 하측에, 상기 제 1 스토리지 전극(180)과 전기적으로 이격되는 상기 제 2 스토리지 전극(170)이 중첩한다.
상기 스캔 라인(110)은 상기 제 1, 제 2 반도체층(163, 165) 상측에 위치한다.
본 발명의 제 1 실시예에 따른 백플레인 기판에 있어서, 기판(100) 상에 형성되는 절연막을 하측부터 순서대로 설명하면 다음과 같다.
상기 제 2 스토리지 전극(170)을 덮는 제 1 층간 절연막(191)과, 상기 제 1 층간 절연막(191) 상에 위치하는, 제 1 스토리지 전극(180)을 덮는 제 2 층간 절연막(192)과, 상기 제 2 층간 절연막(192) 상에 위치하는 제 1, 제 2 반도체층(163, 165)을 덮는 제 3 층간 절연막(193)과, 상기 제 3 층간 절연막(193) 상에 위치하는 스캔 라인(110)을 덮는 제 4 층간 절연막(194: 194a, 194b)을 포함한다. 상기 제 4 층간 절연막(194)은 도 3에 도시된 바와 같이, 복수층(194a, 194b)일 수도 있고, 단일층일 수도 있다. 복수층일 경우, 층들 사이에 별도의 전극을 더 구비할 수 있다.
그리고, 상기 제 4 층간 절연막(194) 상에는 데이터 라인(140) 및 제 1 전압 라인(130)이 위치하며, 동일층에 스위칭 소오스 전극(143) 및 구동 소오스 전극(145) 등이 위치하는데, 상기 데이터 라인(140)은 상기 스위칭 트랜지스터의 스위칭 드레인 전극(SD)으로 기능하며, 제 1 전압 라인(130)은 상기 구동 트랜지스터의 구동 드레인 전극(DD)으로 기능하며, 각각 제 1 반도체층(163)과 제 2 반도체층(165)과의 제 1 및 제 3 콘택(CT1, CT3)을 갖는다.
그리고, 상기 스위칭 소오스 전극(143)과 상기 제 1 스토리지 전극(180)은 제 1 반도체층(163)을 관통하여 제 2 콘택(CT2)을 갖고, 구동 소오스 전극(145)과 상기 제 2 스토리지 전극(170)은 제 2 반도체층(165)을 관통하여, 제 4 콘택(CT4)을 갖는다.
한편, 본 발명의 백플레인 기판에 있어서, 제 1, 제 2 스토리지 전극(180, 170)은 교차하는 배선들 사이의 영역에 대부분 채워지며, 초고해상도 화소 구조를 갖는 백플레인 기판을 구현시, 각 서브 화소의 홀딩 특성을 최대로 하여 매우 작은 화소에서도 충분한 홀딩 특성을 유지하여, 각 서브 화소의 구동 특성을 안정화할 수 있다.
또한, 이 경우, 차광성의 전극 또는 배선이 서브 화소를 채우더라도 상부 발광을 구현시 발광에 영향이 없어, 스토리지 전극의 크기에 제한을 받지 않게 된다.
*제 2 실시예에 따른 백플레인 기판*
이하, 본 발명의 제 2 실시예에 따른 백플레인 기판을 설명한다.
도 4는 본 발명의 제 2 실시예에 따른 백플레인 기판의 일 서브 화소를 나타낸 평면도이며, 도 5는 도 4의 Ⅱ~Ⅱ' 선상의 단면도이다.
도 4 및 도 5와 같이, 본 발명의 제 2 실시예에 따른 백플레인 기판은, 기본적으로 서브 화소에 요구되는 회로 구조는 앞서 설명한 제 1 실시예와 같이, 도 1a 2T1C 또는 도 1b의 3T1C 등의 구성을 따른다. 이러한 도 1a 및 도 1b의 예는 최소 구조이며, 박막 트랜지스터나 캐패시터의 수는 더 포함될 수 있다.
즉, 도 4 및 도 5와 같이, 본 발명의 제 2 실시예에 따른 백플레인 기판에 있어서, 상기 스위칭 트랜지스터(S-Tr)는, 상기 스캔 라인(110)과 일체형의 스위칭 게이트 전극(SG)과, 상기 스위칭 게이트 전극(SG)과 중첩 부위를 갖는 제 1 반도체층(163)과, 상기 스위칭 게이트 전극(SG)과 이격되어, 상기 제 1 반도체층(163)과 접속되는 스위칭 소오스 전극(SS)(243) 및 스위칭 드레인 전극(SD)을 포함할 수 있다. 여기서, 스위칭 드레인 전극(SD)은 데이터 라인(140)과 일체형일 수 있다.
제 2 실시예에 따른 백플레인 기판이 상술한 제 1 실시예의 백플레인 기판과 상이한 점은, 구동 게이트 전극을 스캔 라인과 동일층에 이용한 것이며, 이에 따라, 제 1 노드와 제 2 노드에 접속되는 제 1 스토리지 전극과 제 2 스토리지 전극이 각각 하측과 상측이 이용된 것이다.
이에 따라, 제 1, 제 2 스토리지 전극간의 비중첩부는 상기 제 1 노드 부위에 구비되고, 제 2 노드측은 중첩부가 되어, 이종의 금속이 중첩되어, 상기 상측의 제 2 스토리지 전극이 하부의 제 1 스토리지 전극을 보호한다.
이 경우에도, 상기 상측의 제 2 스토리지 전극은 투명 금속 또는 투명 금속 산화막일며, 제 1 스토리지 전극은 차광성 금속으로 서로 드라이 에천트에 대해 식각률을 달리하며, 상측의 제 1 스토리지 전극이 콘택 공정에서 이용되는 드라이 에천트에 대해 내식각성을 갖는 전극 물질로 이루어진다.
상기 구동 트랜지스터(D-Tr)는, 상기 스위칭 소오스 전극(SS)(243)과 접속되며, 상기 스캔 라인과 동일층에 위치한 구동 게이트 전극(DG)(215)과, 상기 구동 게이트 전극(215)과 중첩되는 제 2 반도체층(165)과, 상기 구동 게이트 전극(DG)(215)과 이격하여 상기 제 2 반도체층(165)과 접속하는 구동 소오 전극(DS)(145) 및 구동 드레인 전극(DD)을 포함할 수 있다.
그리고, 상기 구동 드레인 전극(DD)는 제 1 전압 라인(VDL: 130)과 일체형으로, 제 1 전압 라인(130)의 일부를 구동 드레인 전극(DD)으로 이용한다.
상기 제 1 노드(A)에서는, 상기 구동 게이트 전극(DG)(215)과 상기 스위칭 소오스 전극(243)을 연결하는 연결 접속 전극(243a)을 더 포함하며, 상기 연결 접속 전극(243a)은 상기 스위칭 소오스 전극(243)과 일체형이다.
그리고, 제 2 실시예에 따른 백플레인 기판에 있어서, 깊은 접속(deep contact)은 상기 제 1 노드(A)에서, 상기 스위칭 소오스 전극(SS)(243)과, 상기 제 1 반도체층(163)을 관통하여 상기 제 1 반도체층(163) 하측의 상기 제 1 스토리지 전극(270)간의 접속일 수 있다.
상기 스위칭 소오스 전극(242) 및 스위칭 드레인 전극(SD)은 상기 제 1 반도체층(163)을 관통하며, 상기 구동 소오스 전극(DS)(145)은 상기 제 2 반도체층(165)을 관통하며, 상기 구동 소오스 전극(145)은 상기 제 2 반도체층(165) 하측의 제 2 스토리지 전극(280)과 접속할 수 있다.
여기서, 상기 제 4 층간 절연막(194) 상에는 데이터 라인(140) 및 제 1 전압 라인(130)이 위치하며, 동일층에 스위칭 소오스 전극(243) 및 구동 소오스 전극(145) 등이 위치하는데, 상기 데이터 라인(140)은 상기 스위칭 트랜지스터의 스위칭 드레인 전극(SD)으로 기능하며, 제 1 전압 라인(130)은 상기 구동 트랜지스터의 구동 드레인 전극(DD)으로 기능하며, 각각 데이터 라인(140) 및 제 1 전압 라인(130)은 제 1 반도체층(163)과 제 2 반도체층(165)과의 제 1 및 제 3 콘택(CT1, CT3)을 갖는다.
그리고, 상기 스위칭 소오스 전극(243)과 상기 제 1 스토리지 전극(270)은 제 1 반도체층(163)을 관통하여 제 2 콘택(CT2)을 갖고, 상기 스위칭 소오스 전극(243)과 일체형으로 연결된 연결 접속 전극(243a)은 제 5 콘택(CT3)을 통해 구동 게이트 전극(215)와 접속된다. 또한, 구동 소오스 전극(145)과 상기 제 2 스토리지 전극(280)은 제 2 반도체층(165)을 관통하여, 제 4 콘택(CT4)을 갖는다.
또한, 상기 구동 소오스 전극(145)과 상기 제 2 스토리지 전극(280)과의 접속 부위 하측에, 상기 제 2 스토리지 전극(280)과 전기적으로 이격되는 상기 제 1 스토리지 전극(270)이 중첩되어, 상기 제 1 스토리지 전극(270)은 콘택 공정에서 상기 제 2 스토리지 전극(280)에 의해 보호된다.
여기서, 상기 제 2 스토리지 전극(280)은 투명 금속 또는 투명 금속 산화막으로, 예를 들어, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), 및 IGZO(Indium Gallium Zinc Oxide) 중 어느 하나일 수 있다. 그리고, 상기 투명 금속막 또는 상기 투명 금속 산화막은 1000Å 이하의 두께를 가질 수 있다.
또한, 상기 제 1 스토리지 전극(270)을 이루는 차광성 금속막은 금, 은, 구리, 알루미늄, 크롬, 몰리브덴, 티타늄 중 어느 하나이거나 이들 중 적어도 어느 하나를 포함한 금속 적층체나 합금으로 이루어질 수 있다. 그리고, 차광성 금속은 도전률이 우수한 금속으로, 1000Å 이하의 두께를 가질 수 있다.
상기 제 1, 제 2 스토리지 전극(270, 280)이 얇은 두께를 갖는 이유는 제 1, 제 2 스토리지 전극(270, 280) 형성 후, 상측에 위치하는 제 1, 제 2 반도체층(163, 165)을 증착 및 결정화 과정에서 제 1, 제 2 스토리지 전극(270, 280)의 구비로 갖는 단차나 표면 거칠기에 따른 단선이나 불량을 방지하기 위함이다.
한편, 하기에는 제 1, 제 2 스토리지 전극에 동종의 금속을 사용시 발생되는 현상 또는 제한을 비교예들을 통해 살펴본다.
도 6a 및 도 6b는 비교예들의 백플레인 기판을 나타낸 단면도이다.
도 6a는 제 1 비교예에 따른 백플레인 기판으로, 상술한 제 2 실시예에 따른 구조로 적용시, 이는 상측에 위치하는 제 2 스토리지 전극(13)의 두께를 2000Å 이상으로 형성한 상태를 나타낸다. 즉, 제1, 제 2 반도체층 하측에 동일 재료, 예를 들어, 동일한 몰리브덴의 제 1, 제 2 스토리지 전극을 구비하는 경우에는, 제 2 노드의 구동 소오스 전극이 제 2 반도체층을 관통하여, 제 2 스토리지 전극과 접속이 되어야 하므로, 오버에치가 발생되며, 하측의 제 1 스토리지 전극에 영향을 주지 않게 하기 위해, 제 2 스토리지 전극의 두께를 충분히 두껍게 형성하여야 하는 제약이 있음을 나타낸다.
도 6b는 제 2 비교예에 따른 백플레인 기판으로, 상술한 제 2 실시예에 따른 구조로 적용시, 제 2 노드에서, 상기 제 1 스토리지 전극이 위치하지 않도록 상대적으로 제 2 스토리지 전극으로부터 일정 폭 들어와 제 1 스토리지 전극을 형성하여, 상기 제 1, 제 2 스토리지 전극간의 비중첩부가 확장한 상태를 나타낸다.
이러한 제 2 비교예에 따른 백플레인 기판의 경우, 콘택 공정에서, 제 1 스토리지 전극이 손상되지는 않을 수 있지만, 스토리지 캐패시터로서 중첩 면적이 줄어들기 때문에, 용량이 줄게 되며, 이로써, 초고해상도로 가며 서브 화소의 크기가 점차로 작아질 때는, 충분한 용량을 확보하지 못할 수도 있다.
본 발명의 백플레인 기판은, 이러한 비교예들의 문제점을 해결한 것으로, 상측의 스토리지 전극을 콘택 공정을 위한 드라이 에치 과정에서, 내식각성이 좋은 투명 금속 또는 투명 금속 산화막으로 이용하고, 하측의 스토리지 전극을 도전율이 좋은 차광성 금속으로 이용하여, 콘택 공정에서, 상측의 스토리지 전극이 하측의 스토리지 전극을 보호하도록 하여, 스토리지 캐패시터의 용량을 충분히 확보함와 동시에, 얇은 두께로 제 1, 제 2 스토리지 캐패시터를 형성하여, 상측에 위치하는 제 1, 제 2 반도체층의 증착 및 레이저 결정화 과정에서의 단선 및 불량을 방지할 수 있다.
상술한 제 1 실시예 및 제 2 실시예에 따른 백플레인 기판은 도 1a의 회로를 기준으로 도시하였으나, 이는 기본적인 구성만을 도시한 것이고, 필요에 따라 배선 및 트랜지스터와 캐패시터를 더 구비할 수 있다. 어느 경우나, 반도체층 하측에 구비된 2개의 스토리지 전극 중 상측의 스토리지 전극은 투명 금속막 혹은 투명 금속 산화막으로 하여, 반도체층을 뚫는 콘택과 같은 깊은 콘택을 요할 때, 내식각성을 갖는 재료가 먼저 접속 부위에 위치하도록 하여, 이종의 스토리지 전극이 중첩된 부위에서, 하측 스토리지 전극이 콘택 공정에서 손상됨을 방지한다.
한편, 이하에서는 상술한 서브 화소를 구조를 갖는 백플레인 기판을 유기 발광 표시 장치에 적용한 예를 설명한다. 이하에 도면에는 스위칭 트랜지스터 및 스토리지 캐패시터의 설명은 상술한 바와 같으므로, 직접적으로 전기적 접속이 이루어지는, 구동 트랜지스터의 상측 구성만을 더하여 도시하여 나타낸다.
*제 1 실시예에 따른 유기 발광 표시 장치*
도 7은 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치의 일 서브 화소를 나타낸 단면도이다.
도 7과 같이, 본 발명의 제 1 실시예에 따른 유기 발광 표시 장치는, 상술한 도 2 및 도 3의 제 1 실시예에 따른 백플레인 기판 상에, 상기 구동 소오스 전극(145)과 접속하는 애노드 전극(210)과, 상기 각 서브 화소의 경계부에 위치하며 발광부를 노출하는 뱅크(220)와, 상기 애노드 전극(210)과 접하며 뱅크(220) 내 발광부에 채워지는 유기 발광층(230) 및 상기 유기 발광층(230) 상에 위치하는 캐소드 전극(240)을 포함하는 유기 발광 다이오드(OLED)를 갖는다.
여기서, 상기 애노드 전극(210)은 제 5 콘택홀(196)을 통해 화소 콘택홀(PCH)을 통해 상기 구동 소오스 전극(145)과 접속한다.
이 경우, 상기 유기 발광 다이오드(OLED)는 발광부에서 발광이 정의되는 것으로, 상기 발광부는 스토리지 캐패시터의 영역과 중첩할 수 있어, 하측의 스토리지 캐패시터가 서브 화소 내 넓은 면적에 형성된 본 발명의 백플레인 기판을 이용하는 경우에도, 발광 면적에는 영향이 없다.
*제 2 실시예에 따른 유기 발광 표시 장치*
도 8은 본 발명의 제 2 실시예에 따른 유기 발광 표시 장치의 일 서브 화소를 나타낸 단면도이다.
제 2 실시예에 따른 유기 발광 표시 장치는, 도 8과 같이, 구동 게이트 전극을 스캔 라인과 동일층에 구비한 제 2 실시예의 백플레인 기판을 이용한 것으로, 유기 발광 다이오드가 이루는 구성은 상술한 도 7과 동일하다.
한편, 상술한 제 1, 제 2 실시예에 따른 유기 발광 표시 장치에서 설명하지 않은, 196은 제 5 층간 절연막을 나타내며, 상기 애노드 전극(210)이 형성되는 부분에서 하측의 구성을 평탄화하여, 유기 발광 다이오드가 편차없이 형성되도록 한다.
그리고, 상기 유기 발광층은 도시된 바는 단일층이지만, 이에 한하지 않고, 유기 발광층 하부 및 상부에 하나 이상의 공통층을 더 구비하여, 정공 주입과 전자 주입을 기능을 보강할 수 있다.
또한, 본 발명의 유기 발광 표시 장치는, 후술하는 바와 같이, 백플레인 기판의 구성을 포함하는 것으로, 본 발명의 백플레인 기판의 이점을 함께 갖는다.
본 발명의 백플레인 기판은 콘택부를 제 1, 제 2 반도체층을 관통하여 갖는 구성에서, 오버에치가 발생하는데, 이 과정에서, 하측에 위치하는 스토리지 전극의 보호를 위해, 상측에 위치하는 스토리지 전극의 성분이 드라이 에치에 대해 하측의 스토리지 전극보다 내식각성을 갖는 투명 금속막 또는 투명 금속 산화막으로 하여, 콘택 공정에서 하측에 위치하는 스토리지 전극의 손상을 방지할 수 있다.
또한, 상대적으로 제 1, 제 2 반도체층에 가까운 제 1, 제 2 스토리지 전극 중 상측의 스토리지 전극의 표면 거칠기가 좋은(표면 거칠기가 거의 없는) 투명 금속막 또는 투명 금속 산화막으로 하여, 이후, 증착 공정 및 레이저 결정이 진행되는 제 1, 제 2 반도체층의 결정성을 안정하게 유지할 수 있다.
또한, 상술한 백플레인 기판은, 고해상도로 가며 서브 화소의 크기가 줄어들며, 한정된 서브 화소 면적 내에 서브 화소 구동을 위한 회로 구성을 모두 포함시켜야 하는데, 서브 화소의 홀딩 특성을 위해 요구되는 스토리지 캐패시터를, 구비된 배선 사이의 영역을 최대한 활용하고, 특히 병렬 구성의 스토리지 캐패시터를 메인 스토리지 캐패시터에 중첩시켜 배치시켜 회로적 및 면적의 할애면에서 다른 박막 트랜지스터의 배치의 영향을 주지 않고도 충분한 용량의 스토리지 캐패시터의 구비가 가능하다.
또한, 이러한 병렬 구조의 스토리지 캐패시터를 갖는 백플레인 기판은, 스토리지 캐패시터를 포함하는 표시 장치라면 어느 구조에서도 적용 가능하여, 한정된 면적의 서브 화소에 충분한 용량을 요구하는 여러 형태의 표시 장치에서 이용할 수 있을 것이다.
그리고, 미러 형태로 인접 서브 화소를 갖는 구조에서, 각 서브 서브 화소의 회로 구성은 반전된 구성이더라도, 각 서브 화소의 유기 발광 다이오드(OLED)의 배치는 동일 위치, 특히, 발광 영역의 동일 위치에 두어, 각 서브 화소의 발광 영별의 편차를 두지 않아 본 발명의 유기 발광 표시 장치는 영역별 발광 효율의 균일성을 얻을 수 있다.
궁극적으로, 본 발명의 서브 화소 구조를 구비한 백플레인 기판 및 유기 발광 표시 장치는, 안정적인 구동 특성을 갖는 구동 박막 트랜지스터를 구비하며 고해상도의 서브 픽셀에서 충분한 스토리지 캐패시터의 용량을 확보할 수 있기 때문에, 장시간 구동 및 고전압 구동에도 안정적인 특성의 회로 구성을 갖는다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 스캔 라인
130: 제 1 전압 라인 140: 데이터 라인
143, 243: 스위칭 소오스 전극 243a: 연결 접속 전극
145: 구동 소오스 전극 163: 제 1 반도체층
165: 제 2 반도체층 215: 구동 게이트 전극
191: 제 1 층간 절연막 192: 제 2 층간 절연막
193: 제 3 층간 절연막 194: 제 4 층간 절연막
210: 애노드 전극 220: 뱅크
230: 유기 발광층 240: 캐소드 전극
200: 유기 발광 다이오드 SG: 스위칭 게이트 전극
SD: 스위칭 드레인 전극 SS: 스위칭 소오스 전극
DG: 구동 게이트 전극 DD: 구동 드레인 전극
DS: 구동 소오스 전극
130: 제 1 전압 라인 140: 데이터 라인
143, 243: 스위칭 소오스 전극 243a: 연결 접속 전극
145: 구동 소오스 전극 163: 제 1 반도체층
165: 제 2 반도체층 215: 구동 게이트 전극
191: 제 1 층간 절연막 192: 제 2 층간 절연막
193: 제 3 층간 절연막 194: 제 4 층간 절연막
210: 애노드 전극 220: 뱅크
230: 유기 발광층 240: 캐소드 전극
200: 유기 발광 다이오드 SG: 스위칭 게이트 전극
SD: 스위칭 드레인 전극 SS: 스위칭 소오스 전극
DG: 구동 게이트 전극 DD: 구동 드레인 전극
DS: 구동 소오스 전극
Claims (20)
- 기판 상에, 각각 제 1 방향과 제 2 방향으로 배치된 스캔 라인 및 데이터 라인;
상기 스캔 라인과 중첩된 부분에 위치하며, 상기 스캔 라인을 스위칭 게이트 전극으로 하는 스위칭 트랜지스터;
제 1 노드 및 제 2 노드를 갖고, 상기 제 1 노드에서 상기 스위칭 트랜지스터와 접속한 구동 트랜지스터;
상기 제 1 노드와 제 2 노드와 각각 접속되며 서로 중첩된 제 1 스토리지 전극 및 제 2 스토리지 전극을 포함하는 스토리지 캐패시터를 포함하며,
상기 제 1, 제 2 스토리지 전극 중 상측은 투명 금속막 또는 투명 금속 산화막이며, 하측은 차광성 금속막인 백플레인 기판. - 제 1항에 있어서,
상기 제 1, 제 2 스토리지 전극 중 하측의 차광성 금속막은 상측의 투명 금속막 또는 투명 금속 산화막과 비중첩부를 갖고,
상기 비중첩부에서, 상기 구동 트랜지스터의 상기 제 1 노드 또는 제 2 노드는 상기 차광성 금속막과 깊은 접속을 갖는 백플레인 기판. - 제 2항에 있어서,
상기 제 1, 제 2 스토리지 전극의 중첩부에서, 상기 구동 트랜지스터의 상기 제 1 노드 및 제 2 노드 중 상기 차광성 금속막과 깊은 접속을 갖지 않는 노드는 상측의 투명 금속막 또는 투명 금속 산화막과 접속하는 백플레인 기판. - 제 2항에 있어서,
상기 스위칭 트랜지스터는,
상기 스위칭 게이트 전극과,
상기 스위칭 게이트 전극과 중첩 부위를 갖는 제 1 반도체층과,
상기 스위칭 게이트 전극과 이격되어, 상기 제 1 반도체층과 접속되는 스위칭 소오스 전극 및 스위칭 드레인 전극을 포함한 백플레인 기판. - 제 4항에 있어서,
상기 구동 트랜지스터는,
상기 스위칭 소오스 전극과 접속되는 상기 제 1 스토리지 전극을 구동 게이트 전극으로 하며,
상기 구동 게이트 전극과 중첩되는 제 2 반도체층과,
상기 구동 게이트 전극과 이격하여 상기 제 2 반도체층과 접속하는 구동 소오스 전극 및 구동 드레인 전극을 포함한 백플레인 기판. - 제 5항에 있어서,
상기 깊은 접속은
상기 제 2 노드에서, 상기 구동 소오스 전극과, 상기 제 2 반도체층을 관통하여 상기 제 2 반도체층 하측의 상기 제 2 스토리지 전극간의 접속인 백플레인 기판. - 제 5항에 있어서,
상기 스위칭 소오스 전극 및 스위칭 드레인 전극은 상기 제 1 반도체층을 관통하며, 상기 스위칭 소오스 전극은 상기 제 1 반도체층 하측의 제 1 스토리지 전극과 접속한 백플레인 기판. - 제 7항에 있어서,
상기 스위칭 소오스 전극과 상기 제 1 스토리지 전극과의 접속 부위 하측에,
상기 제 1 스토리지 전극과 전기적으로 이격되는 상기 제 2 스토리지 전극이 중첩하는 백플레인 기판. - 제 8항에 있어서,
상기 스캔 라인은 상기 제 1, 제 2 반도체층 상측에 위치한 백플레인 기판. - 제 4항에 있어서,
상기 구동 트랜지스터는,
상기 스위칭 소오스 전극과 접속되며, 상기 스캔 라인과 동일층에 위치한 구동 게이트 전극과,
상기 구동 게이트 전극과 중첩되는 제 2 반도체층과,
상기 구동 게이트 전극과 이격하여 상기 제 2 반도체층과 접속하는 구동 소오스 전극 및 구동 드레인 전극을 포함한 백플레인 기판. - 제 10항에 있어서,
상기 제 1 노드에서, 상기 구동 게이트 전극과 상기 스위칭 소오스 전극을 연결하는 연결 접속 전극을 더 포함하며,
상기 연결 접속 전극은 상기 스위칭 소오스 전극과 일체형인 백플레인 기판. - 제 10항에 있어서,
상기 깊은 접속은
상기 제 1 노드에서, 상기 스위칭 소오스 전극과, 상기 제 1 반도체층을 관통하여 상기 제 1 반도체층 하측의 상기 제 1 스토리지 전극간의 접속인 백플레인 기판. - 제 12항에 있어서,
상기 스위칭 소오스 전극 및 스위칭 드레인 전극은 상기 제 1 반도체층을 관통하며, 상기 구동 소오스 전극은 상기 제 2 반도체층을 관통하며,
상기 구동 소오스 전극은 상기 제 2 반도체층 하측의 제 2 스토리지 전극과 접속한 백플레인 기판. - 제 13항에 있어서,
상기 구동 소오스 전극과 상기 제 2 스토리지 전극과의 접속 부위 하측에,
상기 제 2 스토리지 전극과 전기적으로 이격되는 상기 제 1 스토리지 전극이 중첩하는 백플레인 기판. - 제 1항에 있어서,
상기 투명 금속 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), 및 IGZO(Indium Gallium Zinc Oxide) 중 어느 하나인 백플레인 기판. - 제 1항에 있어서,
상기 투명 금속막 또는 상기 투명 금속 산화막은 1000Å 이하의 두께를 갖는 백플레인 기판. - 제 1항에 있어서,
상기 차광성 금속막은 1000Å 이하의 두께를 갖는 백플레인 기판. - 복수개의 서브 화소를 포함하는 기판;
상기 기판의 각 서브 화소별로 각각 제 1 방향과 제 2 방향으로 배치된 스캔 라인 및 데이터 라인;
상기 스캔 라인과 중첩된 부분에 위치하며, 상기 스캔 라인을 스위칭 게이트 전극으로 하는 스위칭 트랜지스터;
제 1 노드 및 제 2 노드를 갖고, 상기 제 1 노드에서 상기 스위칭 트랜지스터와 접속한 구동 트랜지스터;
상기 제 1 노드와 제 2 노드와 각각 접속되며 서로 중첩된 제 1 스토리지 전극 및 제 2 스토리지 전극을 포함하는 스토리지 캐패시터; 및
상기 제 2 노드와 애노드가 접속되며, 접지 단자와 캐소드가 접속되고, 상기 애노드와 캐소드 사이에 유기 발광층을 포함한 유기 발광 다이오드를 포함하며,
상기 제 1, 제 2 스토리지 전극 중 상측은 투명 금속막이며, 하측은 차광성 금속막인 유기 발광 표시 장치. - 제 18항에 있어서,
상기 제 1, 제 2 스토리지 전극 중 하측의 차광성 금속막은 상측의 투명 금속막과 비중첩부를 갖고,
상기 비중첩부에서, 상기 구동 트랜지스터의 상기 제 1 노드 또는 제 2 노드는 상기 차광성 금속막과 깊은 접속을 갖는 유기 발광 표시 장치. - 제 18항에 있어서,
상기 제 1, 제 2 스토리지 전극의 중첩부에서, 상기 구동 트랜지스터의 상기 제 1 노드 및 제 2 노드 중 상기 차광성 금속막과 깊은 접속을 갖지 않는 노드는 상측의 투명 금속막과 접속하는 유기 발광 표시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160143864A KR20180047579A (ko) | 2016-10-31 | 2016-10-31 | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160143864A KR20180047579A (ko) | 2016-10-31 | 2016-10-31 | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180047579A true KR20180047579A (ko) | 2018-05-10 |
Family
ID=62185183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160143864A KR20180047579A (ko) | 2016-10-31 | 2016-10-31 | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20180047579A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110299384A (zh) * | 2019-06-10 | 2019-10-01 | 昆山国显光电有限公司 | 一种显示面板 |
| US10943970B2 (en) | 2018-10-10 | 2021-03-09 | Samsung Display Co., Ltd. | Display device |
| US11177333B2 (en) | 2019-01-18 | 2021-11-16 | Samsung Display Co., Ltd. | Display device having a storage capacitor |
| US11462574B2 (en) | 2019-10-11 | 2022-10-04 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same, and display device including the same |
| US11552137B2 (en) | 2019-04-24 | 2023-01-10 | Samsung Display Co., Ltd. | Display device |
-
2016
- 2016-10-31 KR KR1020160143864A patent/KR20180047579A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10943970B2 (en) | 2018-10-10 | 2021-03-09 | Samsung Display Co., Ltd. | Display device |
| US11276747B2 (en) | 2018-10-10 | 2022-03-15 | Samsung Display Co., Ltd. | Display device |
| US11545539B2 (en) | 2018-10-10 | 2023-01-03 | Samsung Display Co., Ltd. | Display device |
| US11177333B2 (en) | 2019-01-18 | 2021-11-16 | Samsung Display Co., Ltd. | Display device having a storage capacitor |
| US11552137B2 (en) | 2019-04-24 | 2023-01-10 | Samsung Display Co., Ltd. | Display device |
| CN110299384A (zh) * | 2019-06-10 | 2019-10-01 | 昆山国显光电有限公司 | 一种显示面板 |
| US11462574B2 (en) | 2019-10-11 | 2022-10-04 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same, and display device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107452766B (zh) | 背板基板及使用该背板基板的有机发光二极管显示器 | |
| US20220367583A1 (en) | Large area organic light-emitting diode display | |
| EP3343630B1 (en) | Electroluminescent display device | |
| CN109979964B (zh) | 顶部发光有机发光二极管显示器 | |
| US9515129B2 (en) | Organic light emitting display apparatus and manufacturing method thereof | |
| KR20190073848A (ko) | 표시 장치 | |
| KR20180047579A (ko) | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 | |
| GB2510480A (en) | Display device with auxiliary electrodes on a second substrate | |
| CN104867450A (zh) | 阵列基板及其制作方法、显示装置 | |
| US10319804B2 (en) | Active matrix organic light-emitting-diode display backboard and manufacturing method thereof, display device | |
| JP6462035B2 (ja) | バックプレーン基板及びそれを用いた有機発光表示装置 | |
| KR20100049385A (ko) | 유기전계 발광소자용 어레이 기판 | |
| CN103227177A (zh) | 像素结构及薄膜晶体管 | |
| US20070200992A1 (en) | LCD display device having dummy pixels | |
| US10984726B2 (en) | Display device | |
| CN113764464A (zh) | 显示设备 | |
| KR20150061579A (ko) | 유기발광다이오드 표시장치 및 그 제조 방법 | |
| KR20210075549A (ko) | 투명표시패널 및 이를 포함하는 투명표시장치 | |
| WO2021203320A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR20160082738A (ko) | 유기발광 표시장치 | |
| US11621312B2 (en) | Display device | |
| KR102675913B1 (ko) | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 | |
| US11508804B2 (en) | Organic light emitting display device | |
| US11744119B2 (en) | Display device including a connection pattern | |
| US11163201B2 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |