KR20210075549A - 투명표시패널 및 이를 포함하는 투명표시장치 - Google Patents

투명표시패널 및 이를 포함하는 투명표시장치 Download PDF

Info

Publication number
KR20210075549A
KR20210075549A KR1020190166764A KR20190166764A KR20210075549A KR 20210075549 A KR20210075549 A KR 20210075549A KR 1020190166764 A KR1020190166764 A KR 1020190166764A KR 20190166764 A KR20190166764 A KR 20190166764A KR 20210075549 A KR20210075549 A KR 20210075549A
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
color light
cathode
cathode pattern
Prior art date
Application number
KR1020190166764A
Other languages
English (en)
Inventor
황주환
고영준
홍석민
이윤석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190166764A priority Critical patent/KR20210075549A/ko
Publication of KR20210075549A publication Critical patent/KR20210075549A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H01L51/5221—
    • H01L27/3244—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예들은, 투명표시패널 및 이를 포함하는 투명표시장치에 관한 것으로서, 더욱 상세하게는, 제1 캐소드 또는 제2 캐소드가 배치된 다수의 발광영역 및 발광영역을 둘러싸는 비 발광영역을 포함하는 다수의 서브픽셀과, 투과영역을 포함하는 투명표시패널 및 서브픽셀을 구동하기 위한 하나 이상의 드라이버를 포함하며, 비 발광영역의 일부에는 제1 캐소드 및 제2 캐소드가 중첩되고, 투과영역의 적어도 일부에는 제1 캐소드 및 제2 캐소드가 미 배치됨으로써, 발광 효율을 유지하면서 투명도를 향상시킬 수 있는 투명표시패널 및 이를 포함하는 투명표시장치를 제공할 수 있다.

Description

투명표시패널 및 이를 포함하는 투명표시장치{TRANSPARENT DISPLAY PANNEL TRANSPARENT DISPLAY DEVICE INCLUDING THE SAME}
본 발명의 실시예들은 투명표시패널 및 이를 포함하는 투명표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
또한, 투명한 소자를 사용하는 투명표시장치와 이를 위한 투명표시패널에 대한 요구도 생겨나고 있다.
하지만, 투명표시패널의 투명도를 높이기 위하여 패널 설계를 변경하게 되면 발광 면적이 좁아져 발광 효율이 떨어지는 문제점이 발생하고, 발광 면적을 넓혀서 발광 효율을 높이게 되면 투명도가 떨어져 투명표시패널로서 의 기능을 제대로 하지 못하는 문제점이 발생하고 있다.
본 발명의 실시예들은 비 발광영역의 일부에서 중첩된 적어도 하나의 제1 캐소드와 적어도 하나의 제2 캐소드를 포함함으로써, 발광 효율을 유지하면서 투명도를 향상시킬 수 있는 투명표시패널 및 이를 포함하는 투명표시장치를 제공할 수 있다.
또한, 본 발명의 실시예들은 반투과형 전극을 캐소드로 사용하는 유기발광소자를 다수의 오픈부를 구비한 마스크로 제작함으로써, 캐소드 하부에 배치된 구성의 손상을 방지할 수 있는 투명표시패널 및 이를 포함하는 투명표시장치를 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 제1 캐소드 또는 제2 캐소드가 배치된 다수의 발광영역 및 발광영역을 둘러싸는 비 발광영역을 포함하는 다수의 서브픽셀과, 투과영역을 포함하는 투명표시패널 및 서브픽셀을 구동하기 위한 하나 이상의 드라이버를 포함하며, 비 발광영역의 일부에는 제1 캐소드 및 제2 캐소드가 중첩되고, 투과영역의 적어도 일부에는 제1 캐소드 및 제2 캐소드가 미 배치된 투명표시패널 및 이를 포함하는 투명표시장치를 제공할 수 있다.
다른 측면에서, 본 발명의 실시예들은 액티브 영역, 액티브 영역을 둘러싸는 넌 액티브 영역을 포함하고, 액티브 영역은 제1 캐소드 또는 제2 캐소드가 배치된 다수의 발광영역 및 발광영역을 둘러싸는 비 발광영역을 포함하는 다수의 서브픽셀과, 투과영역을 포함하고, 비 발광영역의 일부에는 제1 캐소드 및 제2 캐소드가 중첩되고, 투과영역의 적어도 일부에는 제1 캐소드 및 제2 캐소드가 미 배치된 투명표시패널 및 이를 포함하는 투명표시장치를 제공할 수 있다.
본 발명의 실시예들에 의하면, 비 발광영역의 일부에서 중첩된 적어도 하나의 제1 캐소드와 적어도 하나의 제2 캐소드를 포함함으로써, 발광 효율을 유지하면서 투명도를 향상시킬 수 있는 투명표시패널 및 이를 포함하는 투명표시장치를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 반투과형 전극을 캐소드로 사용하는 유기발광소자를 오픈부를 구비한 마스크로 제작함으로써, 캐소드 하부에 배치된 구성의 손상을 방지할 수 있는 투명표시패널 및 이를 포함하는 투명표시장치를 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 전자장치의 개략적인 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 패널 및 패널 내의 액티브 영역을 개략적으로 도시한 평면도이다.
도 3은 도 2의 A-B를 따라 절단한 단면도이다.
도 4는 도 2의 C-D를 따라 절단한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 투명표시패널의 개략적인 구조를 도시한 도면이다.
도 6은 도 2의 X 영역에서 다수의 발광부를 나타낸 개략적인 평면도이다.
도 7은 도 6의 E-F를 따라 절단한 단면도이다.
도 8은 도 6의 G-H를 따라 절단한 단면도이다.
도 9는 본 발명의 실시예들에 따른 유기발광소자의 제1 캐소드가 형성된 구조를 도시한 도면이다.
도 10은 본 발명의 실시예들에 따른 유기발광소자의 제2 캐소드가 형성된 구조를 도시한 도면이다.
도 11은 본 발명의 실시예들에 따른 유기발광소자의 제1 및 제2 캐소드가 모두 형성된 구조를 도시한 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 전자장치의 개략적인 시스템 구성도이다.
본 발명의 실시예들에 따른 전자장치는, 영상을 표시하거나 빛을 출력하는 패널(PNL)과, 이러한 패널(PNL)을 구동하기 위한 구동회로를 포함할 수 있다.
패널(PNL)은, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP)이 매트릭스 타입으로 배열될 수 있다.
본 발명의 실시예들에서, 패널(PNL)은 투명표시패널일 수 있으며, 투명표시패널은 LCD (Liquid Crystal Display) 패널, OLED (Organic Light Emitting Diode) 패널 등 다양한 타입의 패널일 수 있다. 다만, 후술하는 설명에서는 설명의 편의를 위하여 투명표시패널이 OLED 패널, 즉, 유기발광 표시패널인 실시예를 중심으로 설명한다.
패널(PNL)은 화상(영상)이 표시되는 액티브 영역(A/A)과, 그 외곽 영역이고 화상이 표시되지 않는 넌-액티브 영역(N/A)을 포함할 수 있다. 여기서, 넌-액티브 영역(N/A)은 베젤 영역이라고도 한다.
액티브 영역(A/A)에는 화상 표시를 위한 다수의 서브픽셀(SP)이 배치된다.
넌-액티브 영역(N/A)에는 데이터 드라이버(DDR)가 전기적으로 연결되기 위한 패드부가 배치되고, 이러한 패드부와 다수의 데이터 라인(DL) 간의 연결을 위한 다수의 데이터 링크 라인이 배치될 수도 있다. 여기서, 다수의 데이터 링크 라인은 다수의 데이터 라인(DL)이 넌-액티브 영역(N/A)으로 연장된 부분들이거나, 다수의 데이터 라인(DL)과 전기적으로 연결된 별도의 패턴들일 수 있다.
또한, 넌-액티브 영역(N/A)에는 데이터 드라이버(DDR)가 전기적으로 연결되는 패드 부를 통해 게이트 드라이버(GDR)로 게이트 구동에 필요한 전압(신호)을 전달해주기 위한 게이트 구동 관련 배선들이 배치될 수 있다.
구동회로는, 다수의 데이터 라인(DL)을 구동하는 데이터 드라이버(DDR)와, 다수의 게이트 라인(GL)을 구동하는 게이트 드라이버(GDR)와, 데이터 드라이버(DDR) 및 게이트 드라이버(GDR)를 제어하는 컨트롤러(CTR) 등을 포함할 수 있다.
본 발명의 실시예들에 따른 유기발광 표시장치(100)에서, 데이터 드라이버(DDR)는 다양한 타입들(TAB, COG, COF 등) 중 COF (Chip On Film) 타입으로 구현되고, 게이트 드라이버는 다양한 타입들(TAB, COG, COF, GIP 등) 중 GIP (Gate In Panel) 타입으로 구현될 수 있다.
데이터 드라이버(DDR)가 COF 타입으로 구현된 경우, 데이터 드라이(DDR)버를 구현한 각 소스 드라이버 집적회로(SDIC)는, 소스 측 회로필름(SF) 상에 실장 될 수 있다.
소스 측 회로필름(SF)의 일 측은 패널(PNL)의 넌 액티브 영역(NA)에 존재하는 패드부(패드들의 집합체)와 전기적으로 연결될 수 있다.
소스 측 회로필름(SF) 상에는, 소스 드라이버 집적회로(SDIC)와 패널(PNL)을 전기적으로 연결해주기 위한 배선들이 배치될 수 있다.
유기발광 표시장치(100)는, 다수의 소스 드라이버 집적회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해, 하나 이상의 소스 인쇄회로기판(SPCB)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(CPCB)을 포함할 수 있다.
하나 이상의 소스 인쇄회로기판(SPCB)에는 소스 드라이버 집적회로(SDIC)가 실장 된 소스 측 회로필름(SF)의 타 측이 연결될 수 있다.
즉, 소스 드라이버 집적회로(SDIC)가 실장 된 소스 측 회로필름(SF)은, 일 측이 패널(PNL)의 넌 액티브 영역(NA)과 전기적으로 연결되고, 타 측이 소스 인쇄회로기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄회로기판(CPCB)에는, 데이터 드라이버(DDR) 및 게이트 드라이버(GDR) 등의 동작을 제어하는 컨트롤러(CTR)가 배치될 수 있다.
또한, 컨트롤 인쇄회로기판(CPCB)에는, 패널(PNL), 데이터 드라이버 및 게이트 드라이버 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적회로(PMIC: Power Management IC) 등이 더 배치될 수도 있다.
소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 적어도 하나의 연결 부재(CBL)를 통해 회로적으로 연결될 수 있다. 여기서, 연결 부재(CBL)는, 일 예로, 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다.
게이트 드라이버가 GIP (Gate In Panel) 타입으로 구현된 경우, 게이트 드라이버에 포함된 다수의 게이트 구동회로(GDC)는 패널(PNL)의 넌 액티브 영역(NA) 상에 직접 형성될 수 있다.
패널(PNL) 상에 배치된 다수의 게이트 구동회로(GDC)는, 넌 액티브 영역(NA)에 배치된 게이트 구동 관련 배선들을 통해, 스캔신호 생성에 필요한 각종 신호(클럭신호, 하이 레벨 게이트 전압(VGH), 로우 레벨 게이트 전압(VGL), 스타트 신호(VST), 리셋 신호(RST) 등)를 공급받을 수 있다.
넌 액티브 영역(NA)에 배치된 게이트 구동 관련 배선들은, 다수의 게이트 구동회로(GDC)에 가장 인접하게 배치된 소스 측 회로필름(SF)과 전기적으로 연결될 수 있다.
도 2는 본 발명의 실시예들에 따른 패널 및 패널 내의 액티브 영역을 개략적으로 도시한 평면도이다.
도 2를 참조하면, 본 발명의 실시예들에 따른 유기발광 표시장치의 패널은 발광영역(EA)이 구비된 액티브 영역(AA)과 액티브 영역을 둘러싸는 넌 액티브 영역(NA)을 포함할 수 있다.
액티브 영역(AA)은 투과영역(TA1, TA2) 및 투명하지 않은 불투명영역을 포함할 수 있다. 투과영역(TA1, TA2)은 제1 투과부(TA1)와 제2 투과부(TA2)를 포함할 수 있다. 불투명영역에는 빛이 발광되는 발광영역(EA)과 빛이 발광되지 않는 비 발광영역(NEA)이 배치될 수 있다.
발광영역(EA)에는 각 서브픽셀의 발광부(EA1, EA2, EA3)가 배치될 수 있다.
각 서브픽셀은, 일 예로, 적색 빛을 발광하는 적색 서브픽셀일 수도 있고, 녹색 빛을 발광하는 녹색 서브픽셀일 수도 있으며, 청색 빛을 발광하는 청색 서브픽셀일 수도 있고, 경우에 따라서, 적색, 녹색 및 청색 이외의 다른 색상(예: 흰색, 노란색 등)의 빛을 발광하는 서브픽셀일 수도 있다.
각 서브픽셀은 해당 색상의 빛이 나오는 발광부와 트랜지스터 등이 회로 소자가 배치되어 발광영역에서 빛이 나오도록 해주는 회로부를 포함할 수 있다.
예를 들어, 본 실시예들에 따른 투명표시패널에 3가지 색상(제1 색상, 제2 색상, 제3 색상)의 서브픽셀이 존재하는 경우, 제1 색상 서브픽셀은 제1 색상 발광부(EA1)와 제1 색상 회로부를 포함하고, 제2 색상 서브픽셀은 제2 색상 발광부(EA1)와 제2 색상 회로부(EA2)를 포함하며, 제3색상 서브픽셀은 제3색상 발광부(EA3)와 제3색상 회로부를 포함할 수 있다.
다른 예를 들어, 본 실시예들에 따른 투명표시패널(110)에 4가지 색상(제1 색상, 제2 색상, 제3 색상, 제4 색상)의 서브픽셀이 존재하는 경우, 제1 색상 서브픽셀은 제1 색상 발광부와 제1 색상 회로부를 포함하고, 제2 색상 서브픽셀은 제2 색상 발광부와 제2 색상 회로부를 포함하며, 제3 색상 서브픽셀은 제3 색상 발광부와 제3 색상 회로부를 포함할 수 있고, 제4 색상 서브픽셀은 제4 색상 발광부와 제4 색상 회로부를 포함할 수 있다.
각 서브픽셀의 발광부는 각 서브픽셀마다 해상 색상의 빛을 내는 영역을 의미할 수 있으며, 각 서브픽셀마다 존재하는 픽셀전극(예: 애노드)을 의미할 수도 있고, 픽셀전극이 배치된 영역을 의미할 수도 있다.
각 서브픽셀의 회로부는 각 서브픽셀의 픽셀전극으로 전압 또는 전류를 공급해주어 발광부에서 빛이 나도록 해주는 트랜지스터 등을 포함하는 회로를 의미하거나 이러한 회로가 배치된 영역을 의미할 수도 있다.
다만, 설명의 편의를 위하여, 본 발명에서는 액티브 영역(AA)에 3가지 색상의 서브픽셀이 구비되는 구조를 중심으로 설명한다.
도 2를 참조하면, 액티브 영역(AA)에는 다수의 제1 색상 발광부(EA1), 제2 색상 발광부(EA2) 및 제3 색상 발광부(EA3)가 배치될 수 있다. 여기서, 제1 색상 발광부(EA1)는 적색 발광부이고, 제2 색상 발광부(EA2)는 녹색 발광부이며, 제3 색상 발광부(EA3)는 청색 발광부일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 내지 제3 색상 발광부(EA1, EA2, EA3)는 다수의 행(Row)과 다수의 열(Column)이 존재하는 매트릭스 타입으로 배치될 수 있다.
제1 내지 제3 색상 발광부(EA1, EA2, EA3) 각각은 비 발광영역(NEA)으로 둘러싸일 수 있다. 상술한 바와 같이, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)와 이들을 둘러싸는 비 발광영역(NEA)은 불투명영역일 수 있다. 비 발광영역(NEA)에는 각각의 발광부를 구동하는 회로부가 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 회로부는 각 발광부의 일부에도 배치될 수 있다.
제1 내지 제3 색상 발광부(EA1, EA2, EA3)가 배치된 하나의 행에서, 제1 색상 발광부(EA1)은 제2 색상 발광부(EA2) 및 제3 색상 발광부(EA3) 사이에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)가 배치된 하나의 열에는 제1 색상 발광부(EA1)만 배치되고, 제1 색상 발광부(EA1)만 배치된 열과 인접한 다른 열는 제2 색상 발광부(EA2)와 제3 색상 발광부(EA3)가 교번하여 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 중 적어도 하나의 발광부의 면적은 다른 발광부의 면적과 상이 할 수 있다. 예를 들면, 제1 색상 발광부(EA1)의 면적은 제2 및 제3 색상 발광부(EA2, EA3)의 면적보다 작을 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
그리고, 투명표시패널에는, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)가 배치된 행들의 사이에 적어도 하나의 제1 투과부(TA1)가 배치될 수 있다. 이 때, 제1 투과부(TA1)는 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 및 비 발광영역(NEA)과 미 중첩될 수 있다.
다른 측면으로, 매트릭스 형태로 배치된 제1 내지 제3 색상 발광부(EA1, EA2, EA3)를 비 발광영역(NEA)이 매트릭스 형태로 둘러싸며, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)와 비 발광영역(NEA)이 미 배치된 영역, 다시 말해, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)와 비 발광영역(NEA)에 의해 개구된 영역에는 제1 투과부(TA1)가 배치될 수 있다.
다시 말해, 본 발명의 실시예에서는, 비 발광영역(NEA)이 제1 내지 제3 색상 발광부(EA1, EA2, EA3)와 미 중첩하도록 배치되되 이와 동시에, 제1 및 제2 투과부(TA1, TA2)와 미 중첩하도록 배치될 수 있다.
하나의 제1 투과부(TA1)는 하나의 행에 배치된 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 각각의 적어도 일부와 다른 행에 배치된 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 각각의 적어도 일부 사이에 배치될 수 있다.
이 때, 하나의 제1 투과부(TA1)의 폭은 하나의 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 중 적어도 하나의 발광부의 폭보다 클 수 있다. 제1 투과부(TA1)의 폭과 제1 내지 제3 색상 발광부(EA1, EA2, EA3)의 폭은 사각 형상의 기판(100)의 일 측 중 최대 길이를 갖는 일 측이 연장되는 방향을 기준으로 한 최소 길이일 수 있다.
또한, 제1 내지 제3 색상 발광부(EA1, EA2, EA3), 비 발광영역(NEA) 및 적어도 하나의 제1 투과부(TA1)가 배치된 영역의 적어도 일 측에는 제2 투과부(TA2)가 배치될 수 있다.
예를 들면, 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 및 제1 투과부(TA1)는 도 1의 데이터 라인(DL)과 나란하게 배치되고, 제2 투과부(TA2) 역시 데이터 라인(DL)과 나란하게 배치되되, 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 및 제1 투과부(TA1)의 일 측에 마련될 수 있다.
한편, 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 각각에는 빛을 내기 위한 구성인 유기발광소자가 배치될 수 있으며, 유기발광소자는 애노드, 유기층 및 캐소드(220)를 포함할 수 있다.
유기발광소자의 캐소드(220)는 발광영역(EA) 및 비 발광영역(NEA)에 배치될 수 있다. 다시 말해, 캐소드(220)는 제1 및 제2 투과부(TA1, TA2)에 미 배치될 수 있다.
유기발광소자의 애노드는 반사전극을 포함할 수 있다.
유기발광소자의 캐소드(220)는 반투과형 전극일 수 있다.
캐소드(220)가 반투과형 전극일 경우, 캐소드(220)는 Li, Ca, LiF, LiF/Ca, LiF/Al, Al, Mg, BaF, Ba, Ag, Yb 및 Cu 중 적어도 하나를 포함할 수 있다. 예를 들면, 캐소드(220)은 Ag와 Mg의 혼합물, Ag와 Yb의 화합물, 또는 LiF와 Yb의 혼합물을 포함할 수 있다.
이를 통해, 본 발명의 실시예들에 따른 투명표시패널은 발광영역(EA)은 적어도 1층의 발광층을 포함하는 유기층으로부터 발광된 빛이 캐소드(220) 방향으로 출사되는 상부 발광(top emission) 방식으로 발광될 수 있다.
특히, 캐소드(220)가 반투과형 전극이므로, 마이크로 캐비티(micro cavity) 효과에 의해 광 효율이 극대화될 수 있다.
다만, 본 발명의 실시예들이 이에 한정되는 것은 아니며, 유기발광소자의 애노드가 투과형 전극이거나 반투과형 전극이고, 유기발광소자의 캐소드(220)가 반사전극을 포함할 수도 있다. 애노드가 투과형 전극일 경우, 애노드는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide) 또는 IGZO(Indium Gallium Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
후술하는 설명에서는 설명의 편의를 위하여 유기발광소자의 애노드가 반사전극을 포함하고, 캐소드(220)가 반투과형 전극인 구성을 중심으로 설명한다.
한편, 유기발광소자의 캐소드(220)가 투과형 전극을 포함하는 경우, 캐소드(220)는 스퍼터링(sputtering) 공정을 통해 제1 기판(210) 상에 형성될 수 있다. 스퍼터링 공정은 이온화된 가스 원자를 원료 물질(캐소드 물질)에 충돌시키고, 원료 물질을 구성하는 입자(원자 또는 분자)는 원료 물질에서 떨어져 나와 제1 기판(210)의 표면에 박막이 형성되는 공정이다.
이러한 스퍼터링 공정은 고온에서 이루어지는데, 이 경우, 제1 기판(210) 상에 형성된 유기발광소자의 유기층에 손상이 발생할 수 있다.
또한, 스퍼터링 공정을 통해 캐소드(220)를 형성하는 경우, 고온에서 공정이 이루어지므로 고온에서도 변형이 없는 오픈 마스크(액티브 영역의 크기와 대응되도록 개구부를 구비한 마스크)를 사용하여 제1 기판(210) 상에 캐소드(220)를 증착하므로, 투과영역(TA1, TA2)에도 캐소드(220)가 증착되어 투과영역의 투과율을 떨어트리게 된다.
한편, 고온 공정에 다수의 슬릿이 존재하는 슬릿 마스크를 사용하는 경우, 높은 온도로 인해 슬릿 마스크의 쳐짐이 발생하고, 이로 인해, 캐소드(220) 물질을 원하는 영역에 형성하는데 어려움이 있다.
반면에, 반투과형 전극 물질은 투과형 전극의 증착 공정에서보다 낮은 온도로 증착이 가능하다. 따라서, 반투과형 전극 물질 증착 공정에서는 마스크의 변형 없이 반투과형 전극 물질을 증착할 수 있다.
이에, 반투과형 전극 물질을 포함하는 캐소드(220)을 형성하는 공정에서는, 캐소드(220) 물질을 원하는 영역에만 형성할 수 있으므로, 투과영역(TA1, TA2) 중 제2 투과부(TA2)에는 투과율을 저해하는 캐소드(220) 물질을 미 증착할 수 있다.
또한, 본 발명에서는 캐소드(220)의 새로운 구조를 통해 캐소드(220)가 반투과형 금속을 포함하면서 제1 내지 제3 색상 발광부(EA1, EA2, EA3)가 배치된 행들의 사이에 적어도 하나의 제1 투과부(TA1)에도 캐소드(220)가 미 배치된 구조를 가질 수 있다.
도 3을 참조하여 상술한 구조를 구체적으로 검토하면 다음과 같다.
도 3은 도 2의 A-B를 따라 절단한 단면도이다. 도 4는 도 2의 C-D를 따라 절단한 단면도이다.
도 3은 제1 내지 제3 색상 발광부(EA1, EA2, EA3)가 배치된 하나의 행의 의 일부를 절단한 도면이고, 도 4는 다수의 제1 색상 발광부(EA1)가 배치된 하나의 열의 일부를 절단한 도면이다.
먼저 도 3을 참조하면, 제1 기판(210) 상에는 유기발광소자의 애노드(330)가 다수개 배치될 수 있다. 애노드(330)는 각 발광부 마다 배치될 수 있으며, 다수의 애노드(330)는 액티브 영역(AA) 내에서 서로 이격하여 배치될 수 있다.
한편, 도 3에서는 각각의 애노드(330)가 제1 내지 제3 색상 발광부(EA1, EA2, EA3)에만 배치된 구성을 도시하였으나, 본 발명이 이에 한정되는 것은 아니며, 각각의 애노드(330)의 일부는 비 발광영역(NEA)의 일부까지 연장되어 배치될 수 있다. 다시 말해, 도 3의 애노드(330)는 투명표시패널 내에 배치되는 뱅크로 인해 노출된 영역만이 도시된 구조일 수 있다.
그리고, 제1 색상 발광부(EA1)에 해당하는 영역에서는 애노드(330) 상에 제1 유기층(341)이 배치되고, 제2 색상 발광부(EA2)에 해당하는 영역에서는 애노드(330) 상에 제2 유기층(342)이 배치되며, 제3 색상 발광부(EA3)에 해당하는 영역에서는 애노드 (330) 상에 제3 유기층(343)이 배치될 수 있다.
제1 내지 제3 유기층(341, 342, 343) 및 제1 기판(210) 상에는 유기발광소자의 캐소드(220)가 배치될 수 있다.
캐소드(220)는 제1 캐소드 패턴(321) 및 제2 캐소드 패턴(322)을 포함할 수 있다.
제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)은 제1 내지 제3 유기층(341, 342, 343)이 미 배치된 영역에서 서로 중첩될 수 있다. 그리고, 하나의 유기층(341, 342, 343) 상에는 하나의 캐소드 패턴만 배치될 수 있다.
예를 들면, 제1 유기층(341) 상에는 제1 캐소드 패턴(321)이 배치되고, 제2 및 제3 유기층(342, 343) 상에는 제2 캐소드 패턴(322)이 배치될 수 있다. 다시 말해, 도 3에 도시된 바와 같이, 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 각각과 대응되는 영역에는 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322) 중 하나의 캐소드 패턴만 배치될 수 있다.
또한, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)를 둘러싸는 비 발광영역(NEA)은 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322) 중 하나의 캐소드 패턴만 배치되는 영역과 제1 및 제2 캐소드 패턴(321, 322)이 중첩하여 배치되는 영역이 존재할 수 있다.
예를 들면, 적어도 하나의 제1 캐소드 패턴(321)은 제1 유기층(341) 및 제3 유기층(343)상에 배치되되 제1 유기층(341)이 배치된 제1 색상 발광부(EA1) 및 제3 유기층(343)이 배치된 제3 색상 발광부(EA3)와 인접한 비 발광영역(NEA)의 일부까지 연장되어 배치될 수 있다. 그리고, 적어도 하나의 제2 캐소드 패턴(322)은 제1 색상 발광부(EA1)와 인접하여 배치된 제2 색상 발광부(EA2)에 배치된 제2 유기층(342) 상에 배치되되 제2 색상 발광부(EA2)와 인접한 비 발광영역(NEA)의 일부까지 연장되어 배치될 수 있다.
제1 색상 발광부(EA1)와 제2 색상 발광부(EA2) 사이의 비 발광영역(NEA) 중 일부 영역에서는 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)이 중첩될 수 있다.
이 경우, 제1 캐소드 패턴(321)이 제2 캐소드 패턴(322) 하부에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 제2 캐소드 패턴(322)이 제1 캐소드 패턴(321) 하부에 배치될 수도 있다.
또한, 도 3에서는 제1 캐소드 패턴(321)이 제1 및 제3 유기층(341, 343) 상에 배치되고, 제2 캐소드 패턴(322)이 제2 유기층(342) 상에 배치된 구조를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
예를 들면, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)가 배치된 하나의 열에서, 제1 캐소드 패턴(321)이 제2 유기층(343) 상에 배치되고, 제2 캐소드 패턴(322)이 제1 및 제3 유기층(341, 343) 상에 배치될 수도 있다.
제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)은 서로 다른 공정을 통해서 형성될 수 있다.
예를 들면, 캐소드(220)를 형성하기 위한 마스크에는 다수의 오픈부가 구비될 수 있다. 하나의 마스크 오픈부를 통해서 제1 및 제3 색상 발광부(EA1, EA3)와 제1 및 제3 색상 발광부(EA1, EA3)를 둘러싸는 비 발광영역(NEA)의 일부에 배치되는 제1 캐소드 패턴(321)을 증착할 수 있다.
그리고, 마스크의 위치를 변경하여 제1 캐소드 패턴(321)이 배치된 영역과 인접한 영역에 배치된 제1 및 제2 색상 발광부(EA1, EA2)와 제1 및 제2 색상 발광부(EA1, EA2)를 둘러싸는 비 발광영역(NEA)의 일부에 배치되는 제2 캐소드를 증착할 수 있다. 다시 말해, 제1 캐소드 패턴(321)을 증착하기 위한 마스크 오픈부를 통해, 제2 캐소드 패턴(322) 역시 증착될 수 있다.
예를 들면, 마스크의 다수의 오픈부 중 제1 오픈부가 제1 캐소드 패턴(321)을 증착하는데 사용되고, 제1 캐소드 패턴(321) 증착 후, 제1 오픈부는 제2 캐소드 패턴(322)을 증착하는데에도 사용될 수 있다.
제1 및 제2 캐소드 패턴(321, 322)을 형성하는데 사용되는 마스크는 오픈부의 면적이 마스크 전체 면적의 절반 이하일 수 있다. 따라서, 제1 및 제2 캐소드 패턴(321, 322)을 형성하는 공정이 고온 공정일지라도, 마스크의 변형이 발생하지 않을 수 있다.
반면에, 다수의 슬릿이 구비된 마스크(예를 들면, 스퍼터링 공정 등에 사용되는 슬릿 마스크)의 경우, 다수의 슬릿 사이의 영역이 매우 좁으므로 고온 환경에 매우 취약하여 슬릿과 인접한 다른 슬릿 사이의 영역에서 쳐짐이 발생할 수 있다. 이에, 다수의 슬릿이 구비된 마스크를 이용하여 제1 및 제2 캐소드 패턴(321, 322)을 형성할 때, 제1 및 제2 캐소드 패턴(321, 322)이 원하는 영역에 증착되지 않을 수 있다.
상술한 공정을 통해 제1 및 제2 캐소드 패턴(321, 322)을 형성함으로써, 비 발광영역(NEA)의 일부에서는 제1 및 제2 캐소드 패턴(321, 322)이 중첩된 영역이 존재할 수 있다. 그리고, 제1 및 제2 투과부(TA1, TA2)에는 제1 및 제2 캐소드 패턴(321, 322)이 미 배치될 수 있다.
즉, 본 발명의 실시예에서는 다수의 오픈부가 구비된 마스크를 이용하여 제1 및 제2 캐소드 패턴(321, 322)을 형성함으로써, 패터닝 공정 없이 제1 및 제2 투과부(TA1, TA2)에 제1 및 제2 캐소드 패턴(321, 322)을 미 배치할 수 있다.
또한, 제1 및 제2 캐소드 패턴(321, 322)이 중첩되는 영역이 비 발광영역(NEA)과 대응되는 영역이므로, 반투과 금속을 포함하는 캐소드(320)의 두께 증가로 인해 광의 반사가 일어나 상부 발광 방식의 유기발광소자의 광 효율이 떨어지는 것을 방지할 수 있다.
한편, 제1 캐소드 패턴(321)의 두께(T1)와 제2 캐소드 패턴(322)의 두께(T2)는 서로 대응될 수 있다. 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)이 중첩된 영역의 두께(T3)는 제1 및 제2 캐소드 패턴(321, 322) 각각의 두께(T1, T2)보다 클 수 있다.
ㄹ예를 들면, 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)이 중첩된 영역의 두께(T3)는 제1 및 제2 캐소드 패턴(321, 322) 각각의 두께(T1, T2)의 2배일 수 있다. 여기서, 제1 캐소드 패턴(321)의 두께(T1), 제2 캐소드 패턴(322)의 두께(T2) 및 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)이 중첩된 영역의 두께(T3)는 애노드(330)와 각각의 유기층(341, 342, 343)이 적층되는 방향을 기준으로 한 최소 길이일 수 있다.
제1 내지 제3 색상 발광부(EA1, EA2, EA3)를 둘러싸는 비 발광영역(NEA)의 일 측에는 제2 투과부(TA2)가 배치될 수 있다.
제2 투과부(TA2)에는 제1 기판(210) 상에 어떠한 구성도 배치되지 않을 수 있다. 다시 말해, 제2 투과부(TA2)에는 제1 기판(210) 상에 유기발광소자의 애노드, 유기층 및 캐소드 등의 구성이 미 배치될 수 있다.
본 발명의 실시예들에 따른 투명표시패널의 제1 기판(210)은 유리(glass) 또는 구부리거나 휠 수 있는 투명한 플라스틱 예를 들면, 폴리이미드(polyimide) 등이 사용될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 제1 기판(210) 상에 배치되는 다른 구성들을 지지할 수 있는 동시에 투명한 기재로 이루어지는 구성이면 충분하다.
상술한 바와 같이, 제2 투과부(TA2)에 투명한 제1 기판(210)만 존재하게 되므로, 제2 투과부(TA2)의 투과율이 향상될 수 있다.
이어서, 도 4를 참조하여 다수의 제1 색상 발광부(EA1)가 배치된 하나의 열에서, 일부 영역의 단면구조를 개략적으로 검토하면 다음과 같다.
도 4를 참조하면, 제1 기판(210) 상에는 유기발광소자의 애노드(330)가 다수개 배치될 수 있다. 하나의 발광부에는 하나의 애노드(330)가 배치될 수 있으며, 각각의 애노드(330)는 서로 이격하여 배치될 수 있다.
각각의 애노드(330) 상에는 제1 유기층(341)이 배치될 수 있다.
각각의 제1 유기층(341) 상에는 제1 캐소드 패턴(321) 또는 제2 캐소드 패턴(322)이 배치될 수 있다. 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)은 제1 유기층(341)이 배치된 제1 색상 발광부(EA1)를 둘러싸는 비 발광영역(NEA)까지 연장되어 배치될 수 있다.
또한, 도 4에서는 제1 색상 발광부(EA1)에만 국한하여 애노드(330)를 도시하였으나, 본 발명의 구조가 이에 한정되는 것은 아니며, 애노드(330)의 일부는 비 발광영역(NEA)의 일부까지 연장될 수 있다.
서로 다른 제1 색상 발광부(EA1) 사이에는 적어도 하나의 제1 투과부(TA1)가 배치될 수 있다.
구체적으로는, 제1 색상 발광부(EA1)는 비 발광영역(EA)에 둘러싸일 수 있으며, 비 발광영역(EA)에 의해 개구된 영역에 적어도 하나의 제1 투과부(TA1)가 배치될 수 있다.
제1 투과부(TA1)에는 불투명영역에 배치된 구성들이 미 배치될 수 있다. 구체적으로, 제1 투과부(TA1)에는 유기발광소자에 포함되는 애노드, 유기층 및 캐소드가 미 배치될 수 있다. 따라서, 제1 투과부(TA1)에서 애노드, 유기층 및 캐소드 등의 구성으로 인해 투과율이 저하되는 것을 방지할 수 있다.
한편, 도 4에서는 다수의 제1 색상 발광부(EA1)가 배치된 하나의 열에서, 제1 색상 발광부(EA1)와 제1 투과부(TA1)의 배치 구조를 중심으로 설명하였으나, 도 2에 도시된 바와 같이, 본 발명의 제1 투과부(TA1)는 제2 색상 발광부(EA2)와 제3 색상 발광부(EA3)가 교번하여 배치된 다른 열에도 배치될 수 있다.
이와 같이, 본 발명의 실시예들에서는 투명표시패널이 다수의 발광부들 사이에 구비된 적어도 하나의 제1 투과부(TA1)와, 불투명영역 및 제1 투과부(TA1)의 일 측에 구비된 제2 투과부(TA2)를 구비함으로써, 넓은 면적의 투과영역(TA1, TA2)을 구비할 수 있다.
따라서, 투명표시패널의 투과율을 향상 시킬 수 있는 효과를 얻을 수 있다.
또한, 제1 및 제2 투과부(TA1, TA2)에 애노드, 유기층 및 캐소드가 미 배치됨으로써, 제1 및 제2 투과부(TA1, TA2)의 투과율이 향상될 수 있다.
도 2에서는 불투명영역 및 제1 투과부(TA1)의 일 측에 제2 투과부(TA2)가 배치된 구성을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 5를 참조하여, 다른 실시예에 따른 투명표시패널의 구조를 검토하면 다음과 같다.
도 5는 본 발명의 다른 실시예에 따른 투명표시패널의 개략적인 구조를 도시한 도면이다.
후술하는 설명에서는 앞서 설명한 실시예들과 중복되는 내용(구성, 효과 등)은 생략할 수 있다.
도 5는 도 2의 구조에서 제2 투과부(TA2)가 미 구비된 구조를 가질 수 있다.
구체적으로는, 본 발명의 다른 실시예에 따른 투명표시패널에서 제1 내지 제3 색상 발광부(EA1, EA2, EA3)는 다수의 행과 다수의 열이 존재하는 매트릭스 타입으로 배치될 수 있다. 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 각각은 비 발광영역(NEA)으로 둘러싸일 수 있다.
제1 내지 제3 색상 발광부(EA1, EA2, EA3)가 배치된 행들의 사이에 적어도 하나의 제1 투과부(TA1)가 배치될 수 있다. 이 때, 제1 투과부(TA1)는 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 및 비 발광영역(NEA)과 미 중첩될 수 있다.
다른 측면으로, 매트릭스 형태로 배치된 제1 내지 제3 색상 발광부(EA1, EA2, EA3)를 비 발광영역(NEA)이 매트릭스 형태로 둘러싸며, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)와 비 발광영역(NEA)이 미 배치된 영역, 다시 말해, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)와 비 발광영역(NEA)에 의해 개구된 영역에는 제1 투과부(TA1)가 배치될 수 있다.
다시 말해, 본 발명의 실시예에서는, 비 발광영역(NEA)이 제1 내지 제3 색상 발광부(EA1, EA2, EA3)와 미 중첩하도록 배치되고, 제1 투과부(TA1)와 미 중첩하도록 배치될 수 있다.
제1 투과부(TA1)에 유기발광소자의 애노드와 유기층뿐만 아니라, 캐소드(220) 역시 미 배치됨으로써, 제1 투과부(TA1)의 투과율이 향상될 수 있다.
이어서, 도 6을 참조하여, 본 발명의 실시예들에 따른 투명표시패널의 구조를 구체적으로 검토하면 다음과 같다.
도 6은 도 2의 X 영역에서 다수의 발광부를 나타낸 개략적인 평면도이다.
후술하는 설명에서는 앞서 설명한 실시예들과 중복되는 내용(구성, 효과 등)은 생략할 수 있다.
도 6을 참조하면, 본 발명의 실시예들에 따른 투명표시패널은 액티브 영역(AA)에 배치된 다수의 서브픽셀 및 다수의 투과영역을 구비할 수 있다. 각각의 서브픽셀은 적어도 하나의 발광부(EA1, EA2, EA3)를 포함할 수 있다.
구체적으로, 액티브 영역(AA)에 다수의 제1 내지 제3 색상 발광부(EA1, EA2, EA3)가 배치될 수 있다. 제1 내지 제3 색상 발광부(EA1, EA2, EA3)는 다수의 행(Row)과 다수의 열(Column)이 존재하는 매트릭스 타입으로 배치될 수 있다.
다수의 제1 내지 제3 색상 발광부(EA1, EA2, EA3)에 대응되는 영역 각각에는 유기발광소자의 애노드(330)가 배치될 수 있다.
다수의 애노드(330) 각각은 소정 간격 이격되어 배치될 수 있다. 각각의 발광부(EA1, EA2, EA3)와 대응되도록 배치된 애노드(330) 중 적어도 2개의 애노드(330)의 형상은 상이할 수 있다.
예를 들면, 제1 색상 발광부(EA1)와 대응되는 영역에 배치된 애노드(330)는 평면상으로 사각형 형상일 수 있다. 제2 색상 발광부(EA2) 및 제3 색상 발광부(EA3)와 대응되는 영역에 배치된 애노드(330)는 평면상으로 육각형 형상일 수 있다.
이 때, 제1 색상 발광부(EA1)와 대응되는 영역에 배치된 애노드(330)의 면적은 제2 및 제3 색상 발광부(EA2, EA3)와 대응되는 영역에 배치된 애노드(330)의 면적보다 작을 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 도 6에는 색상 발광부(EA1)와 대응되는 영역에 배치된 애노드(330)의 형상이 사각형 형상이고, 제2 및 제3 색상 발광부(EA2, EA3)와 대응되는 영역에 배치된 애노드(330)의 형상이 육각형 형상인 구조를 도시하였으나, 본 발명이 이에 한정되는 것은 아니며, 각 애노드(330)는 평면 상으로 원형, 타원형 또는 다각형 중 어느 하나의 형상이면 충분하다.
본 발명의 실시예들에 따른 투명표시패널에 배치된 다수의 애노드(330) 중 적어도 하나는 애노드(330)로부터 돌출된 연결 전극(630)을 더 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 여기서, 연결 전극(630)은 회로부에 배치된 트랜지스터와 연결되는 전극일 수 있다. 또한, 연결 전극(630)은 애노드(330)와 동일한 재료를 포함하고, 동일한 공정으로 형성될 수 있다.
각각의 애노드(330)는, 애노드(330) 상에 배치된 뱅크(660)에 의해 상면의 일부가 노출될 수 있다. 노출된 애노드(330)의 상면은 제1 내지 제3 색상 발광부(EA1, EA2, EA3)와 대응될 수 있다.
뱅크(660)에 의해 노출된 애노드(330)의 상면의 형상은 애노드(330) 형상과 대응될 수 있다. 예를 들면, 제1 색상 발광부(EA1)에서, 뱅크(660)에 의해 노출된 애노드(330)의 상면 형상은 사각형 형상일 수 있다. 제2 및 제3 색상 발광부(EA2, EA3)에서, 뱅크(660)에 의해 노출된 애노드(330)의 상면 형상은 육각형 형상일 수 있다.
제1 색상 발광부(EA1)에서 뱅크(660)에 의해 노출된 애노드(330)의 상면의 면적은 제2 및 제3 색상 발광부(EA2, EA3)에서 뱅크(660)에 의해 노출된 애노드(330)의 상면의 면적보다 작을 수 있다.
액티브 영역(AA) 내에서, 뱅크(660)가 배치된 영역은 비 발광영역(NEA)일 수 있다.
뱅크(660)는 제1 내지 제3 색상 발광부(EA1, EA2, EA3)의 주변을 둘러싸도록 배치될 수 있다.
또한, 뱅크(660)는 제1 투과부(TA1)가 배치되는 영역을 노출하도록 배치될 수 있다.
적어도 하나의 제1 투과부(TA1)는 제1 내지 제3 색상 발광부(EA1, EA2, EA3)가 배치된 행들 사이에 배치될 수 있다. 다른 측면으로, 제1 투과부(TA1)는 제1 내지 제3 색상 발광부(EA1, EA2, EA3)와 비 발광영역(NEA)에 의해 개구된 영역에 배치될 수 있다.
하나의 제1 투과부(TA1)는 하나의 행에 배치된 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 각각의 적어도 일부와 다른 행에 배치된 제1 내지 제3 색상 발광부(EA1, EA2, EA3) 각각의 적어도 일부 사이에 배치될 수 있다.
유기발광소자의 캐소드(220)는 제1 내지 제3 색상 발광부(EA, EA2, EA3) 및 비 발광영역(NEA)과 대응되는 영역에 배치될 수 있다.
유기발광소자의 캐소드(220)는 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)을 포함할 수 있으며, 제1 및 제2 캐소드 패턴(321, 322)은 비 발광영역(NEA)의 일부에서 중첩될 수 있다.
예를 들면, 하나의 제1 캐소드 패턴(321)은 하나의 행에서 제1 색상 발광부(EA1), 제3 색상 발광부(EA3) 및 제1 및 제3 색상 발광부(EA1, EA3)를 둘러싸는 비 발광영역(NEA)에 배치될 수 있다, 그리고, 하나의 제2 캐소드 패턴(322)은 제3 색상 발광부(EA3)와 인정하여 배치된 다른 제1 색상 발광부(EA1)와 제2 색상 발광부(EA2) 그리고 제1 및 제2 색상 발광부(EA1, EA2)를 둘러싸는 비 발광영역(NEA)에 배치될 수 있다.
상술한 제1 캐소드 패턴(321)의 일 단과 제2 캐소드 패턴(322)의 일 단은 제1 캐소드 패턴(321)이 배치된 제3 색상 발광부(EA3)와 제2 캐소드 패턴(322)이 배치된 제1 색상 발광부(EA1) 사이에 구비된 비 발광영역(NEA)에서 중첩될 수 있다.
그리고, 다수의 제1 및 제2 캐소드 패턴(321, 322)을 포함하는 유기발광소자의 캐소드는 제1 투과부(TA1)를 노출하도록 배치될 수 있다.
다수의 제1 및 제2 캐소드 패턴(321, 322)을 포함하는 유기발광소자의 캐소드의 구조를 도 7 및 도 8을 참조하여 구체적으로 검토하면 다음과 같다.
도 7은 도 6의 E-F를 따라 절단한 단면도이다. 도 8은 도 6의 G-H를 따라 절단한 단면도이다.
후술하는 설명에서는 앞서 설명한 실시예들과 중복되는 내용(구성, 효과 등)은 생략할 수 있다.
먼저, 도 7을 참조하면, 제1 기판(210) 상에는 적어도 1층의 버퍼층(701)이 배치될 수 있다. 버퍼층(701)은 무기절연물질을 포함할 수 있다. 예를 들면, 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx) 또는 실리콘 옥시 나이트라이드(SiON)등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
트랜지스터(710)는 액티브층(711), 게이트 전극(712), 소스 전극(713) 및 드레인 전극(714)를 포함할 수 있다.
한편, 도 7에서는 트랜지스터(710)가 게이트 전극(712)이 액티브층(711)의 상부에 위치하는 탑 게이트(top gate) 구조인 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다.
예를 들면, 본 발명의 실시예들에 따른 트랜지스터(710)는 게이트 전극(712)이 액티브층(711)의 하부에 위치하는 바텀 게이트(bottom gate) 구조 또는 게이트 전극(712)이 액티브층(711)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 구조 일 수도 있다.
또한, 도 7에서는 액티브층(711)이 단일층인 구성을 도시하였으나, 본 발명의 실시예들에 따른 트랜지스터(710)는 액티브층(711)이 2층 이상의 구조로 이루어질 수도 있다.
도 7의 트랜지스터(710)의 구조를 상세히 검토하면 다음과 같다.
버퍼층(701) 상에는 액티브층(711)이 배치될 수 있다. 액티브층(711)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 액티브층(711)의 하부에는 액티브층(711)으로 입사되는 외부 광을 차단하기 위한 차광층이 더 배치될 수도 있다.
액티브층(711) 상에는 게이트 절연막(730)이 배치될 수 있다. 게이트 절연막(730)은 무기절연물질을 포함할 수 있다. 예를 들면, 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx) 또는 실리콘 옥시 나이트라이드(SiON)등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
게이트 절연막(730) 상에는 게이트 전극(712)이 배치될 수 있다. 게이트 전극(712)은 게이트 전극(712)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 게이트 전극(712)이 도전물질을 포함하는 구성이면 충분하다.
게이트 전극(712) 상에는 층간 절연막(740)이 배치될 수 있다. 층간 절연막(740)은 무기절연물질을 포함할 수 있다. 예를 들면, 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx) 또는 실리콘 옥시 나이트라이드(SiON)등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
층간 절연막(740) 상에는 소스 전극(713)과 드레인 전극(714)이 배치될 수 있다. 소스 전극(713)과 드레인 전극(714) 각각은 게이트 절연막(730)과 층간 절연막(740)에 구비된 제1 및 제2 컨택홀(CH1, CH2)을 통해 액티브층(711)과 전기적으로 연결될 수 있다.
한편, 상술한 설명에서는 도 7의 713이 소스 전극이고, 714가 드레인 전극인 구성을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 도 7의 713이 드레인 전극이고, 714가 소스 전극일 수도 있다.
소스 전극(713)과 드레인 전극(714) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
트랜지스터(710) 상에는 보호막(750)이 배치될 수 있다. 보호막(750)은 무기절연물질을 포함할 수 있다. 예를 들면, 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx) 또는 실리콘 옥시 나이트라이드(SiON) 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
보호막(750) 상에는 평탄화막(760, 또는 오버코트층)이 배치될 수 있다. 평탄화막(760)은 유기절연물질을 포함할 수 있다. 예를 들면, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin) 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
평탄화막(760) 상에는 유기발광소자(OLED)와 뱅크(660)가 배치될 수 있다.
유기발광소자(OLED)는 애노드(330), 적어도 하나의 발광층을 포함하는 유기층(341, 343) 및 캐소드(220)를 포함할 수 있다.
유기발광소자(OLED)의 애노드(330)는 평탄화막(760) 상에 배치될 수 있다. 애노드(330)는 평탄화막(760)과 보호막(750)에 구비된 제3 컨택홀(CH3)을 통해 소스 전극(713)과 전기적으로 연결될 수 있다.
애노드(330)는 알루미늄(Al), 금(Au), 구리(Cu), 티타늄(Ti), 텅스텐(W), 몰리브덴(Mo), 또는 이들의 합금 중 어느 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
애노드(330)와 평탄화막(760) 상에는 뱅크(660)가 배치될 수 있다. 뱅크(660)는 애노드(330)의 상면의 일부를 노출하도록 배치될 수 있다.
애노드(330)는 표시영역(AA) 내의 제1 내지 제1 발광부(EA1, EA2, EA3)를 포함하는 발광영역(EA)과 비 발광영역(NEA)을 정의하는 구성일 수 있다. 구체적으로, 액티브 영역(AA) 내에서 뱅크(660)가 배치된 영역은 비 발광영역(NEA)이고, 뱅크(660)가 미 배치된 영역은 발광영역(EA)이거나, 제1 또는 제2 투과부(TA1, TA2)일 수 있다.
뱅크(660)로 인해 노출된 애노드(330)의 상면에는 유기발광소자(OLED)의 유기층(341, 343)이 배치될 수 있다.
예를 들면, 제1 색상 발광부(EA1)와 대응되는 영역에는 제1 색상을 발광하는 제1 유기층(341)이 배치되고, 제3 색상 발광부(EA3)와 대응되는 영역에는 제3 색상을 발광하는 제3 유기층(343)이 배치될 수 있다.
한편, 도 7에는 다수의 유기층(341, 343)이 뱅크(660)로 인해 노출된 애노드(330)의 상면에 각각 배치되는 구조가 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니며, 하나의 유기층이 발광영역(EA) 및 비 발광영역(NEA)에 대응되는 영역에 구비될 수도 있다.
제1 및 제3 유기층(341, 343)과 뱅크(660) 상에는 유기발광소자(OELD)의 캐소드(220)가 배치될 수 있다. 캐소드(220)는 제1 캐소드 패턴(321) 및 제2 캐소드 패턴(322)을 포함할 수 있다.
제1 캐소드 패턴(321)은 제1 유기층(341) 상에 배치되고, 제1 유기층(341)을 둘러싸는 뱅크(660)의 상면의 일부까지 연장되어 배치될 수 있다. 따라서, 제1 캐소드 패턴(321)의 양 단은 뱅크(660) 상에 배치될 수 있다.
제2 캐소드 패턴(322)은 제3 유기층(343) 상에 배치되고, 제3 유기층(343)을 둘러싸는 뱅크(660)의 상면의 일부까지 연장되어 배치될 수 있다. 따라서, 제2 캐소드 패턴(322)의 양 단은 뱅크(660) 상에 배치될 수 있다.
그리고, 제1 색상 발광부(EA1)와 제3 색상 발광부(EA3) 사이에 배치된 뱅크(660) 상에는 제1 캐소드 패턴(321)의 일 단과 제2 캐소드 패턴(322)의 일 단이 중첩될 수 있다.
제1 및 제2 캐소드 패턴(321, 322) 각각의 두께는 50 내지 150Å일 수 있다. 여기서, 제1 및 제2 캐소드 패턴(321, 322) 각각의 두께가 50Å 미만일 경우, 두께 신뢰성이 저하될 수 있으며, 150Å을 초과할 경우, 제1 및 제3 유기층(450)으로부터 발광된 광이 제1 또는 제2 캐소드(321, 322)을 투과하지 못하고 반사될 수 있다. 다시 말해, 제1 또는 제2 캐소드(321, 322)(460)의 투과율이 저하될 수 있다.
상술한 바와 같이, 제1 및 제2 캐소드 패턴(321, 322)이 중첩된 영역은 제1 및 제2 캐소드 패턴(321, 322)이 중첩되지 않은 영역에 비해 캐소드(220)의 두께가 두꺼우므로 광 투과율이 저하될 수 있다. 그러나, 본 발명에서는 제1 및 제2 캐소드 패턴(321, 322)이 비 발광영역(NEA)에서 중첩되므로, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)와 대응되는 영역에서 캐소드(220)가 투과율을 저해시키지 않는다.
유기발광소자(OLED)의 캐소드(220) 상에는 봉지층(790)이 배치될 수 있다.
봉지층(790)은 캐소드(220) 상에 배치된 제1 봉지층(791), 제1 봉지층(791) 상에 배치된 제2 봉지층(792) 및 제2 봉지층(792) 상에 배치된 제3 봉지층(793)을 포함할 수 있다.
도 7에서는 봉지층(790)이 3층인 구성인 구조를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 봉지층은 단일층, 2층 또는 4층 이상으로 이루어질 수도 있다.
여기서, 제1 봉지층(791)과 제3 봉지층(793)은 무기절연물질을 포함할 수 있고, 제2 봉지층(792)은 유기절연물질을 포함할 수 있다. 여기서, 제2 봉지층(792)은 이물(particle)이 제1 봉지층(791)을 거쳐 유기발광소자(OLED)에 침투하는 것을 방지할 수 있을만한 충분한 두께를 가질 수 있다.
도면에는 도시하지 않았으나, 봉지층(790)은 넌 액티브 영역(NA)까지 연장될 수 있다.
제3 봉지층(793) 상에는 접착필름(795)이 배치될 수 있다.
접착필름(795)은 제1 기판(210)과 제2 기판(705) 사이에 위치하여, 제1 및 제2 기판(210, 705)을 접착할 수 있다. 또한, 도면에는 도시하지 않았으나, 접착필름(795) 내에는 외부로부터 침투하는 수분 또는 산소를 차단하기 위한 흡습제가 포함되어 있을 수 있다.
접착필름(795) 상에는 제2 기판(705)이 배치될 수 있다.
제2 기판(705)은 유리(glass) 또는 구부리거나 휠 수 있는 투명한 플라스틱 예를 들면, 폴리이미드(polyimide) 등이 사용될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 도 8을 참조하면, 트랜지스터(710)가 배치된 제1 기판(210) 상에 애노드(330), 제1 유기층(341) 및 제1 캐소드 패턴(321)을 포함하는 유기발광소자(OLED)가 배치될 수 있다.
뱅크(660)는 애노드(330)의 상면의 일부 및 평탄화막(760)에 배치될 수 있다. 뱅크(660)가 미 배치된 애노드(330) 상면은 제1 색상 발광부(EA1)와 대응되는 영역에 위치할 수 있다.
뱅크(660)로 인해 노출된 애노드(330) 상면에는 제1 유기층(341)이 배치될 수 있다.
제1 유기층(341) 및 뱅크(660) 상에는 제1 캐소드 패턴(321)이 배치될 수 있다. 구체적으로, 제1 캐소드 패턴(321)은 제1 유기층(341) 상에 배치되되, 제1 색상 발광부(EA1)를 둘러싸는 뱅크(660)의 상면까지 연장되어 배치될 수 있다.
제1 캐소드 패턴(321) 상에는 제1 봉지층(791), 제2 봉지층(792) 및 제3 봉지층(793)을 포함하는 봉지층(790)이 배치될 수 있다.
봉지층(790) 상에는 접착필름(795) 및 제2 기판(705)이 순차적으로 배치될 수 있다.
한편, 제1 색상 발광부(EA1)와 제1 색상 발광부(EA1)를 둘러싸는 비 광영역(NEA)의 일 측에는 제1 투과부(TA1)가 배치될 수 있다.
도 8에 도시된 바와 같이, 제1 투과부(TA1)에는 제1 및 제2 기판(210, 705) 외의 다른 구성은 배치되지 않을 수 있다. 이를 통해, 다른 구성들(예를 들면, 유기발광소자의 캐소드)이 제1 투과부(TA1)에 배치되어 투과율이 저하되는 것을 방지할 수 있다.
이와 같이, 본 발명의 실시예들에 따른 투명표시패널은 신규한 유기발광소자의 구조를 가질 수 있다. 본 발명의 실시예들에 따른 투명표시패널에 배치된 유기발광소자의 캐소드는 적어도 하나의 제1 캐소드 패턴과 적어도 하나의 제2 캐소드 패턴을 포함할 수 있다.
도 9는 본 발명의 실시예들에 따른 유기발광소자의 제1 캐소드 패턴이 형성된 구조를 도시한 도면이다. 도 10은 본 발명의 실시예들에 따른 유기발광소자의 제2 캐소드가 형성된 구조를 도시한 도면이다. 도 11은 본 발명의 실시예들에 따른 유기발광소자의 제1 및 제2 캐소드 패턴이 모두 형성된 구조를 도시한 도면이다.
먼저, 도 9를 참조하면, 제1 기판(210) 상에 유기발광소자(OLED)의 제1 유기층(341), 제2 유기층(342) 및 제3 유기층(343)이 배치될 수 있다.
그리고, 적어도 하나의 제1 유기층(341)과 제1 유기층(341)과 인접한 적어도 하나의 제3 유기층(343) 상에는 제1 캐소드 패턴(321)이 배치될 수 있다.
제1 캐소드 패턴(321)은 제1 유기층(341)과 제3 유기층(343) 사이에 배치된 비 발광영역(NEA) 영역에도 배치될 수 있을 뿐만 아니라, 제1 캐소드 패턴(321)은 적어도 하나의 제3 색상 발광부(EA3)를 둘러싸는 비 발광영역(NEA)의 다른 일부에도 배치될 수 있다.
예를 들면, 도 9에 도시된 바와 같이, 하나의 제1 캐소드 패턴(321)은 제3 색상 발광부 상에 배치되는 제1 영역(921), 제1 영역(921)으로부터 제1 방향으로 연장되되 제1 색상 발광부(EA1) 및 제3 색상 발광부(EA3)와 제1 색상 발광부(EA1) 사이에 존재하는 비 발광영역(NEA) 사이에 배치되는 제2 영역(922)을 포함할 수 있다.
또한, 제1 캐소드 패턴(321)은 제1 영역(921)으로부터 연장되되, 제2 영역(922)이 연장되는 방향과 반대 방향으로 연장되는 제3 영역(923)을 포함할 수 있다. 여기서, 제3 영역(923)은 제2 영역(923)의 면적보다 작을 수 있으며, 비 발광영역(NEA)에만 배치될 수 있다.
또한, 제1 캐소드 패턴(321)은 제1 영역(921)으로부터 제1 방향과 교차하는 제2 방향으로 연장되는 제4 영역(924)을 포함할 수 있다. 여기서, 제4 영역(924)은 비 발광영역(NEA)에만 배치될 수 있다.
또한, 제1 캐소드 패턴(321)은 제1 영역(921)으로부터 연장되되, 제4 영역(924)이 연장되는 방향과 반대 방향으로 연장되는 제5 영역(925)을 포함할 수 있다. 여기서, 제5 영역(925)은 비 발광영역(NEA)에만 배치될 수 있다.
여기서, 제1 방향은 도 2에서 설명한 행 방향이고, 제2 방향은 열 방향일 수 있다.
제1 캐소드 패턴(321)의 제1 영역(921)의 면적은 제2 내지 제5 영역(922, 923, 924, 925)의 면적보다 클 수 있다. 그리고, 제2 영역(922)의 면적은 제3 내지 제5 영역(923, 924, 925)의 면적보다 클 수 있다.
제1 내지 제5 영역(921, 922, 923, 924, 925)은 각각 다각형 형상으로 이루어질 수 있다.
그리고, 적어도 2개의 영역은 서로 다른 형상으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
예를 들면, 제3 색상 발광부(EA3)와 중첩되는 제1 영역(921)은 제3 색상 발광부의 평면 형상인 육각형 형상일 수 있고, 제1 색상 발광부(EA1)와 중첩되는 제2 영역(922)은 제1 색상 발광부(EA1)의 평면 형상인 사각형 형상일 수 있으며, 제3 내지 제5 영역(923, 924, 925) 각각은 제2 영역(922)보다 작은 면적의 사각형 형상의 평면 형상을 가질 수 있으나, 이는 일 예일 뿐, 본 발명이 이에 한정되는 것은 아니다.
한편, 다수의 제1 캐소드 패턴(321)은 일부영역에 오픈부가 구비된 마스크를 이용하여 증착될 수 있다. 이 때, 오픈부가 구비된 마스크의 하나의 오픈부의 형상은 상술한 제1 내지 제5 영역(921, 922, 923, 924, 925)을 포함하는 하나의 제1 캐소드 패턴(321) 형상과 대응될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
이러한 제1 캐소드 패턴(321)은 유기층이 배치된 제1 기판(210) 상에 서로 이격하여 다수개가 배치될 수 있다.
한편, 다수의 제2 캐소드 패턴(322)은 다수의 제1 캐소드 패턴(321)을 형성한 오픈부를 구비한 마스크를 이용하여 형성할 수 있다. 예를 들면, 다수의 제1 캐소드 패턴(321)을 형성한 오픈부를 구비한 마스크의 위치를 이동시켜 다수의 제2 캐소드 패턴(322)을 제1 기판(210) 상에 형성할 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 다수의 제2 캐소드 패턴(322)을 형성하기 위한 별도의 오픈부를 구비한 마스크가 이용될 수도 있다.
구체적으로, 도 10를 참조하면, 유기발광소자(OLED)의 제1 유기층(341), 제2 유기층(342) 및 제3 유기층(343)이 배치된 제1 기판(210) 상에 제2 캐소드 패턴(322)이 배치될 수 있다. 도 10은 제2 캐소드 패턴(322)의 구체적인 배치 영역을 검토하기 위해 도시된 것으로, 제1 캐소드 패턴(321)은 생략하였다.
제2 캐소드 패턴(322)은 적어도 하나의 제1 유기층(341)과 제1 유기층(341)과 인접한 적어도 하나의 제2 유기층(342) 상에 배치될 수 있다.
제2 캐소드 패턴(322)은 제1 유기층(341)과 제2 유기층(342) 사이에 배치된 비 발광영역(NEA) 영역에도 배치될 수 있을 뿐만 아니라, 제2 캐소드 패턴(322)은 적어도 하나의 제2 색상 발광부를 둘러싸는 비 발광영역(NEA)의 다른 일부에도 배치될 수 있다.
예를 들면, 도 10에 도시된 바와 같이, 하나의 제2 캐소드 패턴(322)은 제2 색상 발광부(EA2) 상에 배치되는 제1 부분(931), 제1 부분(931)으로부터 제1 방향으로 연장되되 제1 색상 발광부(EA1) 및 제2 색상 발광부(EA2)와 제1 색상 발광부(EA1) 사이에 존재하는 비 발광영역(NEA) 사이에 배치되는 제2 부분(932)을 포함할 수 있다.
또한, 제2 캐소드 패턴(322)은 제1 부분(931)으로부터 연장되되, 제2 부분(932)이 연장되는 방향과 반대 방향으로 연장되는 제3 부분(933)을 포함할 수 있다. 여기서, 제3 부분(933)은 제2 부분(933)의 면적보다 작을 수 있으며, 비 발광영역(NEA)에만 배치될 수 있다.
또한, 제2 캐소드 패턴(322)은 제1 부분(931)으로부터 제2 방향으로 연장되는 제4 부분(934)을 포함할 수 있다. 여기서, 제4 부분(934)은 비 발광영역(NEA)에만 배치될 수 있다.
또한, 제2 캐소드 패턴(322)은 제1 부분(931)으로부터 연장되되, 제4 부분(934)이 연장되는 방향과 반대 방향으로 연장되는 제5 부분(935)을 포함할 수 있다. 여기서, 제5 부분(935)은 비 발광영역(NEA)에만 배치될 수 있다.
제1 내지 제5 부분(931, 932, 933, 934, 935)은 각각 다각형 형상으로 이루어질 수 있다.
그리고, 적어도 2개의 부분은 서로 다른 형상으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
예를 들면, 제3 색상 발광부(EA3)와 중첩되는 제1 부분(931)은 제3 색상 발광부의 평면 형상인 육각형 형상일 수 있고, 제1 색상 발광부(EA1)와 중첩되는 제2 부분(932)은 제1 색상 발광부(EA1)의 평면 형상인 사각형 형상일 수 있으며, 제3 내지 제5 부분(933, 934, 935) 각각은 제2 부분(932)보다 작은 면적의 사각형 형상의 평면 형상을 가질 수 있으나, 이는 일 예일 뿐, 본 발명이 이에 한정되는 것은 아니다.
도 9에 도시된 하나의 제1 캐소드 패턴(321)의 형상은 도 10에 도시된 하나의 제2 캐소드 패턴(322)의 형상과 대응될 수 있다.
구체적으로, 제1 캐소드 패턴(321)의 제1 영역(921)의 형상은 제2 캐소드 패턴(322)의 제1 부분(931)의 형상과 대응될 수 있다. 제1 캐소드 패턴(321)의 제2 영역(922)의 형상은 제2 캐소드 패턴(322)의 제2 부분(932)의 형상과 대응될 수 있다. 또한, 제1 캐소드 패턴(321)의 제3 영역(923)의 형상은 제2 캐소드 패턴(322)의 제3 부분(933)의 형상과 대응될 수 있으며, 제1 캐소드 패턴(321)의 제4 및 제5 영역(924, 924) 각각의 형상은 제2 캐소드 패턴(322)의 제4 및 제5 부분(934, 935) 각각의 형상과 서로 대응될 수 있다.
다시 말해, 다수의 제1 캐소드 패턴(321)과 다수의 제2 캐소드 패턴(322)을 동일한 마스크로 형성함으로써, 비용을 절감할 수 있는 효과가 있다.
이러한 공정을 통해 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)이 형성될 경우, 비 발광영역(NEA)의 일부에서는 제1 및 제2 캐소드 패턴(321, 322)이 중첩된 영역이 존재할 수 있다.
도 11은 유기발광소자(OLED)의 애노드 및 유기층(341, 342, 343)이 증착된 제1 기판(210) 상에 다수의 제1 캐소드 패턴(321)과 다수의 제2 캐소드 패턴(322)이 배치된 구조를 도시한 도면이다.
도 9 및 도 10에서 설명한 바와 같이 다수의 오픈부를 구비한 마스크를 이용하여 제1 기판(210) 상에 제1 캐소드 패턴(321)을 형성하고, 제1 캐소드 패턴(321)이 형성된 제1 기판(210) 상에 제2 캐소드 패턴(322)을 형성할 때, 도 11에 도시된 바와 같이, 제1 색상 발광부(EA1)의 일 측에는 적어도 하나의 제1 캐소드 패턴(321)과 적어도 하나의 제2 캐소드 패턴(322)이 중첩되는 영역이 존재할 수 있다.
다시 말해, 제1 내지 제3 색상 발광부(EA1, EA2, EA3)가 배치된 하나의 행에서, 제1 색상 발광부(EA1)의 양 측에는 각각 제2 색상 발광부(EA2)와 제3 색상 발광부(EA3)가 배치될 수 있다. 하나의 제1 색상 발광부(EA1)를 기준으로, 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)이 중첩된 영역은 제1 색상 발광부(EA1)와 제2 색상 발광부(EA2) 사이의 비 발광영역(NEA)이거나, 제1 색상 발광부(EA1)와 제3 색상 발광부(EA3) 사이의 비 발광영역(NEA)일 수 있다.
또한, 다수의 제2 색상 발광부(EA2)와 다수의 제3 색상 발광부(EA2)가 교번하여 배치되는 열 또는, 다수의 제1 색상 발광부(EA1)가 서로 이격하여 배치된 열에서, 각각의 발광부 사이에 구비된 비 발광영역(NEA)의 일부 영역에서는 제1 캐소드 패턴(321) 제2 캐소드 패턴(322)이 중첩될 수 있다.
이 경우, 제1 캐소드 패턴(321)의 제5 영역(925)의 일부 및 제2 캐소드 패턴(322)의 제4 부분(934)의 일부가 중첩되거나, 제1 캐소드 패턴(321)의 제4 부분(924)의 일부 및 제2 캐소드 패턴(322)의 제5 부분(935)의 일부가 중첩될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 투명표시패널은 투과율을 저해할 수 있는 제1 캐소드 패턴(321)과 제2 캐소드 패턴(322)이 중첩된 영역이 비 발광영역(NEA)에만 존재함으로써 투명표시패널의 광 효율을 떨어트리지 않으면서, 다수의 오픈부를 구비한 마스크를 이용하여 반투과형 금속을 포함하는 캐소드를 원하는 영역에만 증착할 수 있는 효과가 있다.
다시 말해, 다수의 오픈부를 구비한 마스크를 이용하여, 제1 및 제2 캐소드 패턴(321, 322)을 투과영역(TA1, TA2)을 제외한 발광영역(EA) 및 비 발광영역(NEA)에만 형성성함으로써, 투과율이 향상된 투명표시패널을 제공할 수 있는 효과가 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
210: 제1 기판
220: 캐소드
330: 애노드
341: 제1 유기층
342: 제2 유기층
243: 제3 유기층
321: 제1 캐소드 패턴
322: 제2 캐소드 패턴

Claims (16)

  1. 제1 캐소드 패턴 또는 제2 캐소드 패턴이 배치된 다수의 발광영역 및 상기 발광영역을 둘러싸는 비 발광영역을 포함하는 다수의 서브픽셀과, 투과영역을 포함하는 투명표시패널; 및
    상기 서브픽셀을 구동하기 위한 하나 이상의 드라이버를 포함하며,
    상기 비 발광영역의 일부에는 상기 제1 캐소드 패턴 및 상기 제2 캐소드 패턴이 중첩되고,
    상기 투과영역의 적어도 일부에는 상기 제1 캐소드 패턴 및 상기 제2 캐소드 패턴이 미 배치된 투명표시장치.
  2. 제1 항에 있어서,
    상기 제1 캐소드 패턴의 두께와 상기 제2 캐소드 패턴의 두께는 서로 대응되는 투명표시장치.
  3. 제1 항에 있어서,
    상기 제1 캐소드 패턴의 형상과 제2 캐소드 패턴의 형상은 서로 대응되는 투명표시장치.
  4. 제1 항에 있어서,
    상기 제1 캐소드 패턴과 상기 제2 캐소드 패턴은 반투과형 전극인 투명표시장치.
  5. 제1 항에 있어서,
    상기 투명표시패널의 기판 상에 배치된 평탄화막;
    상기 평탄화막 상에 배치된 다수의 애노드;
    상기 평탄화막 상에 배치되되, 상기 애노드의 상면의 일부는 노출하도록 배치된 뱅크; 및
    상기 뱅크에 의해 노출된 상기 애노드 상에 배치된 유기층을 더 포함하고,
    상기 제1 캐소드 패턴 또는 상기 제2 캐소드 패턴 중 하나는 상기 유기층 상에 배치된 투명표시장치.
  6. 제5 항에 있어서,
    상기 제1 캐소드 패턴과 상기 제2 캐소드 패턴은 상기 뱅크의 상면의 일부에서 중첩된 투명표시장치.
  7. 제1 항에 있어서,
    상기 발광영역은 제1 색상 발광부, 제2 색상 발광부 및 제3 색상 발광부를 포함하고,
    상기 제1 색상 발광부는 제1 다각형 형상이고, 상기 제2 및 제3 색상 발광부는 제2 다각형 형상이며,
    상기 제1 다각형의 면적은 상기 제2 다각형의 면적보다 작은 투명표시장치.
  8. 제7 항에 있어서,
    상기 제1 다각형 형상과 상기 제2 다각형 형상은 서로 상이한 투명표시장치.
  9. 제7 항에 있어서,
    상기 다수의 서브픽셀은 제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀을 포함하고,
    다수의 상기 제1 내지 제3 색상 발광부가 배열된 다수의 행에서,
    제1 서브픽셀은 상기 제2 및 제3 서브픽셀 사이에 배치된 투명표시장치.
  10. 제9 항에 있어서,
    상기 다수의 제1 내지 제3 색상 발광부가 배열된 하나의 행에 배치된 상기 제1 색상 발광부의 일 측에서,
    상기 제1 색상 발광부와 상기 제2 색상 발광부 사이의 비 발광영역 또는 상기 제1 색상 발광부와 상기 제3 색상 발광부 사이의 비 발광영역에서 상기 제1 캐소드 패턴과 상기 제2 캐소드 패턴이 중첩된 투명표시장치.
  11. 제7 항에 있어서,
    다수의 상기 제1 내지 제3 색상 발광부가 배열된 다수의 열에서,
    각각의 발광부 사이에 구비된 비 발광영역의 일부에서 상기 제1 캐소드 패턴과 상기 제2 캐소드 패턴이 중첩된 투명표시장치.
  12. 제7 항에 있어서,
    다수의 상기 제1 내지 제3 색상 발광부가 배열된 다수의 열 각각의 사이에 상기 투과영역의 제1 투과부가 배치되고,
    상기 제1 투과부는 상기 제1 내지 제3 색상 발광부 및 상기 제1 내지 제3 색상 발광부를 둘러싸는 비 발광부와 미 중첩된 투명표시장치.
  13. 제7 항에 있어서,
    상기 투명표시장치는 상기 제1 색상 발광부를 포함하는 제1 서브픽셀, 제2 색상 발광부를 포함하는 제2 서브픽셀 및 제3 색상 발광부를 포함하는 제3 서브픽셀을 포함하고,
    상기 제1 및 제2 캐소드 패턴을 포함하는 캐소드는 상기 제1 내지 제3 서브픽셀에 배치되되, 다수의 개구부를 구비하는 메쉬 형상인 투명표시장치.
  14. 제13 항에 있어서,
    상기 개구부에는 상기 투과영역의 제1 투과부가 배치된 투명표시장치.
  15. 제14 항에 있어서,
    상기 제1 내지 제3 색상 발광부, 상기 비 발광영역 및 적어도 하나의 제1 투과부가 배치된 영역의 적어도 일 측에는 제2 투과부가 배치된 투명표시장치.
  16. 액티브 영역;
    상기 액티브 영역을 둘러싸는 넌 액티브 영역을 포함하고,
    상기 액티브 영역은 제1 캐소드 패턴 또는 제2 캐소드 패턴이 배치된 다수의 발광영역 및 상기 발광영역을 둘러싸는 비 발광영역을 포함하는 다수의 서브픽셀과, 투과영역을 포함하고,
    상기 비 발광영역의 일부에는 상기 제1 캐소드 패턴 및 상기 제2 캐소드 패턴이 중첩되고,
    상기 투과영역의 적어도 일부에는 상기 제1 캐소드 패턴 및 상기 제2 캐소드 패턴이 미 배치된 투명표시패널.
KR1020190166764A 2019-12-13 2019-12-13 투명표시패널 및 이를 포함하는 투명표시장치 KR20210075549A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190166764A KR20210075549A (ko) 2019-12-13 2019-12-13 투명표시패널 및 이를 포함하는 투명표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190166764A KR20210075549A (ko) 2019-12-13 2019-12-13 투명표시패널 및 이를 포함하는 투명표시장치

Publications (1)

Publication Number Publication Date
KR20210075549A true KR20210075549A (ko) 2021-06-23

Family

ID=76599457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190166764A KR20210075549A (ko) 2019-12-13 2019-12-13 투명표시패널 및 이를 포함하는 투명표시장치

Country Status (1)

Country Link
KR (1) KR20210075549A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571664A (zh) * 2021-07-22 2021-10-29 武汉天马微电子有限公司 显示面板及其制作方法、显示装置
US11985841B2 (en) 2020-12-07 2024-05-14 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11985841B2 (en) 2020-12-07 2024-05-14 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
CN113571664A (zh) * 2021-07-22 2021-10-29 武汉天马微电子有限公司 显示面板及其制作方法、显示装置
CN113571664B (zh) * 2021-07-22 2023-11-21 武汉天马微电子有限公司 显示面板及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
US11871618B2 (en) Display device having multiple transistors
US11437439B2 (en) Display device
CN112838106A (zh) 显示基板及显示装置
CN111326550B (zh) 有机发光显示面板以及包括其的有机发光显示装置
KR102325221B1 (ko) 표시장치
CN103886823A (zh) 显示设备
KR102545527B1 (ko) 투명표시장치
TW202245546A (zh) 顯示面板及包含其的顯示裝置
US11557644B2 (en) Transparent display panel and transparent display device including the same
CN111326552A (zh) 有机发光显示面板和包括该显示面板的有机发光显示装置
KR20210058399A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20220060607A (ko) 표시 장치
KR20220052882A (ko) 전계 발광 표시 장치
KR20210075549A (ko) 투명표시패널 및 이를 포함하는 투명표시장치
KR20210057993A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20210059323A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US20230077299A1 (en) Light emitting display device
KR20190040850A (ko) 표시 장치
KR20220089129A (ko) 표시패널 및 이를 포함하는 전계발광 표시장치
KR20210034335A (ko) 플렉서블 표시장치
KR102484892B1 (ko) 투명표시장치 및 이의 제조방법
US20240186307A1 (en) Light Emitting Display Device
KR20190043828A (ko) 유기 전계 발광 표시 장치
US20240206271A1 (en) Display Substrate and Preparation Method Therefor, and Display Apparatus
KR20240061857A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal